JPH11103145A - 回路基板と表面実装部品 - Google Patents

回路基板と表面実装部品

Info

Publication number
JPH11103145A
JPH11103145A JP26402897A JP26402897A JPH11103145A JP H11103145 A JPH11103145 A JP H11103145A JP 26402897 A JP26402897 A JP 26402897A JP 26402897 A JP26402897 A JP 26402897A JP H11103145 A JPH11103145 A JP H11103145A
Authority
JP
Japan
Prior art keywords
circuit board
external connection
solder
terminal
holes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26402897A
Other languages
English (en)
Inventor
Hirokatsu Miyawaki
裕功 宮脇
Michiya Hashizume
道也 橋爪
Koichi Kubo
浩一 久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microgenics KK
Original Assignee
Microgenics KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Microgenics KK filed Critical Microgenics KK
Priority to JP26402897A priority Critical patent/JPH11103145A/ja
Publication of JPH11103145A publication Critical patent/JPH11103145A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/36Assembling printed circuits with other printed circuits
    • H05K3/361Assembling flexible printed circuits with other printed circuits
    • H05K3/363Assembling flexible printed circuits with other printed circuits by soldering

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Combinations Of Printed Boards (AREA)
  • Details Of Resistors (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

(57)【要約】 【課題】 フィレットを生じさせなくとも半田接合部の
状態を目視で判断でき、高い密度での実装が可能で且つ
接合部の強度的にも優れた回路基板、及びその様な回路
基板を実現し得る表面実装部品の提供。 【解決手段】 回路基板1同士を相互の外部接続用端子
2を重合して半田接合して成り、相接合する両回路基板
1,1の外部接続用端子2,2のうち、いずれか一方又
は双方が導電スルーホール3を具備する回路基板と、回
路基板1の電子回路を構成する一素子としての機能部8
と、該機能部8を回路基板1の部品搭載用端子7と半田
接合する為の端子部5を具備する表面実装部品におい
て、前記端子部5に、その表裏に亘る導電スルーホール
4を形成した表面実装部品。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、二つ以上の回路基
板を接合して成る回路基板と、電子部品が表面実装され
た回路基板と、表面実装部品に関する。
【0002】
【従来の技術】今日では、年々電気製品の多様化と小型
化が進み、その結果、電気製品の態様やサイズに応じ
て、二つ以上の回路基板を適宜接合した回路基板や、電
子部品の表面実装が成された回路基板が多く用いられる
傾向が高まっている。回路基板に、別の回路基板を接合
する場合には、相接合する回路基板の外部接続用端子同
士を重合し、熱圧着或いはリフロー炉を通すことによ
り、外部接続用端子の接合面に形成した半田レベラーを
再溶融し、半田接合する方法が採られており、一方、回
路基板に、電子部品を表面実装する場合には、回路基板
の部品搭載用端子へ予め半田ペーストを印刷しておき、
そこへ電子部品を搭載した後に、リフロー炉に通して、
部品搭載用端子と電子部品の端子部を半田付けする方法
が一般的に採られている。
【0003】この様に、外部接続用端子同士、或いは部
品搭載用端子と電子部品の端子部というように、複数の
導体を面同志で半田接合した際には、図7の如く外部接
続用端子2や電子部品の端子部の端面に半田が上ること
によってフィレット11と称される半田のスロープが形
成されるが、このフィレット11の存在は、半田による
接合具合を目視にて判断する指標となる他、外部接続用
端子や電子部品の端子部の端面を覆うことから、接合強
度を高める面でも効を奏している。
【0004】
【発明が解決しようとする課題】しかしながら、前記フ
ィレットを生じさせるには、外部接続用端子や部品搭載
用端子の長さを、当該フィレットが生じる分だけ広くす
る必要があり、実装密度を高める上では極めて不利とな
るし、比較的長い端子同士の接合部にあっては、ごく一
部に生じるフィレットだけでは半田接合の状態を十分判
断できないという問題がある。逆に、フィレットが生じ
ないように、相接続する回路基板や電子部品の端子部に
対し、必要最小限度の重合面積を確保し得る外部接続用
端子や部品搭載用端子を形成すると、前記フィレットの
奏する効果が失われ、当該接合部における信頼性は低い
ものとならざるを得ない他、余剰半田や半田成分に含ま
れるガスの逃場が無くなり、半田ボールの発生や、端子
間の短絡などを発生させるおそれが生じるという問題が
ある。更に言うまでもなく、半田接合の状態を十分判断
できないという問題もある。
【0005】本発明による回路基板と表面実装部品は、
上記課題を解決するために成されたものであって、フィ
レットを生じさせなくとも半田接合部の状態を目視で判
断でき、高い密度での実装が可能で且つ接合部の強度的
にも優れた回路基板、及びその様な回路基板を実現し得
る表面実装部品の提供を目的とする。
【0006】
【課題を解決するための手段】上記課題を解決すべく成
された本発明による回路基板の一つは、回路基板同士を
相互の外部接続用端子を重合して半田接合したものであ
って、相接合する両回路基板の外部接続用端子のうち、
いずれか一方又は双方が導電スルーホールを具備するこ
とを特徴とする。相接合する回路基板は、ガラスエポキ
シ回路基板の様な硬直性回路基板同士、フレキシブル回
路基板の様な可撓性回路基板同士、或いは前記硬直性回
路基板と可撓性回路基板を接合したもののいずれであっ
ても良いし、それらを3枚以上接合したものであっても
良い。
【0007】その他、表面実装部品と基板本体の接合部
における良好な接合状態を確保すべく、表裏に亘る導電
スルーホールを形成した端子部を具備する表面実装部品
を、半田接合で搭載した回路基板が挙げられる。端子部
に導電スルーホールを持たない表面実装部品を実装する
場合であっても、図4(ハ)の如く、表裏に亘る導電ス
ルーホールを有する部品搭載用端子を具備した回路基板
を用いることによって同様の効果が得られる。回路基板
としては、前記硬直性回路基板又は可撓性回路基板のい
ずれであっても良く、端子部の表面色は、半田の色と異
なる色に設定することが望ましい。尚、図4(ニ)の如
く、前記端子部にスルーホールを設けた表面実装部品
と、表裏に亘る導電スルーホールを有する部品搭載用端
子を具備した回路基板とを組み合わせて構成しても良い
ことは言うまでもない。
【0008】上記課題を解決し得る本発明による表面実
装部品は、回路基板の電子回路を構成する一素子として
の機能部と、該機能部を回路基板の部品搭載用端子と半
田接合する為の端子部を具備する表面実装部品におい
て、前記端子部に、その表裏に亘る導電スルーホールを
形成したことを特徴とする。前記機能部は、抵抗素子や
容量素子や誘導素子等の受動素子、トランジスタやIC
等の能動素子、リレーやスイッチ等の機構部品のいずれ
の機能を備えていても良い。この場合も端子部の表面色
は、半田の色と異なる色に設定することが望ましい。
【0009】
【発明の実施の形態】以下、本発明による回路基板の実
施の形態を図面に基づき本発明による表面実装部品の実
施の形態と併せて説明する。
【0010】図1は、本発明による回路基板の第1の実
施の形態を示すものである。この例は、硬直性回路基板
1a,1a同士を、相互の外部接続用端子2a,2aを
重合して半田接合したものである。相接合した硬直性回
路基板1a,1aの外部接続用端子2a,2aの一方に
は、それぞれ表裏に亘って貫通した透孔が穿設されてお
り、各透孔の内壁全面に導電膜9を被着することによ
り、該導電膜9を介して当該基板の表裏に亘る導通及び
熱伝導を確保した導電スルーホール3が形成されてい
る。
【0011】図2は、本発明による回路基板の第2の実
施の形態を示すものである。この例は、硬直性回路基板
1aと可撓性回路基板1bとを、相互の外部接続用端子
2a,2bを重合して半田接合したものである。相接合
した硬直性回路基板1aと可撓性回路基板1bのうち、
少なくとも一方の外部接続用端子2には、それぞれ表裏
に亘って貫通した透孔が穿設されており、各透孔の内壁
全面に導電膜9を被着することにより、該導電膜9を介
して当該基板の表裏に亘る導通及び熱伝導を確保した導
電スルーホール3が形成されている。
【0012】図3は、本発明による回路基板の第3の実
施の形態を示すものである。この例は、可撓性回路基板
1b同士を、相互の外部接続用端子2bを重合して半田
接合したものである。図3(イ)における相接合した可
撓性回路基板1b,1bのうち、上位に位置する回路基
板にあっては、外部接続用端子2b及びそれが形成され
た基板本体を表裏に亘って貫通した透孔が穿設されてお
り、各透孔の内壁全面に導電膜9を被着することによ
り、該導電膜9を介して当該基板1bの表裏に亘る導通
及び熱伝導を確保した導電スルーホール3が形成されて
いる。又、図3(ロ)に示す可撓性回路基板1b,1b
にあっては、外部接続用端子2bの表裏が露出している
ので、その表裏に亘る透孔を穿設するのみで、当該基板
1bの表裏に亘る導通及び熱伝導が確保された導電スル
ーホール3となる。
【0013】図4は、本発明による回路基板の第4の実
施の形態を示すものである。この回路基板は、回路基板
1の回路パターンに、表面実装部品6であるチップ抵抗
器を半田固定したものである。このチップ抵抗器は、図
5の如く回路基板1の電子回路において抵抗素子として
の役割を果たす機能部8の両端に、回路基板1に形成さ
れた部品搭載用端子7の表面と半田接合する為の一対の
端子部5が形成され、各端子部5にあっては、それぞれ
表裏に亘って貫通した透孔が穿設され、各透孔の内壁全
面に導電膜9を被着することにより、該導電膜9を介し
て当該端子部5の表裏に亘って導通及び熱伝導を確保し
た導電スルーホール4が形成されている。この実施の形
態に用いる回路基板としては、硬直性回路基板、可撓性
回路基板のいずれを用いても良い。又、この例において
は、チップ抵抗器としての形態を表面実装部品6の一例
として示したが、この他、チップコンデンサ、チップサ
ーミスタ、チップバリスタ等の端子部に対しても同様に
導電スルーホールを形成することが可能である。
【0014】本発明による表面実装部品の態様として
は、前記チップ抵抗器に類する形態以外に、図6の如く
集積回路を内包するパッケージ14から端子部5を引き
出し、該端子部5の表裏を亘る透孔を導電スルーホール
4として設けたものが挙げられる。通常、部品搭載用端
子7や表面実装部品6の端子部5は、予備半田層でおお
われている為に、銀の色彩を持っている。これではスル
ーホール4の内部を半田が上ったとしても、表面にまで
漏出しない限り半田の存在を容易に認識することができ
ない。殊に、SOP(Small Outline P
ackage)或いはQFP(Quad Flat P
ackage)の端子部5にあっては、個々の端子部5
自体が小さい上、端子部5間のピッチも狭い為に、各端
子部5へ半田が上がっているか否か、即ち、部品搭載用
端子7と各端子部5とが半田にて連結されているかを判
断することがより困難となる。この様な点に鑑み、部品
搭載用端子7や表面実装部品6にあっては、前記の如く
スルーホール4を設けるのみならずその表面を金鍍金な
どによって半田と異なる色に着色しておくことが望まし
い。
【0015】尚、前記硬直性回路基板1aの素材として
は、ガラスエポキシ、紙エポキシ、ポリエステル等が挙
げられ、単層回路基板であるか複層回路基板であるかを
問わない。又、可撓性回路基板1bの素材としては、ポ
リイミド、ポリエステル、フッ素樹脂、ポリ塩化ビニル
等が挙げられ、可撓性回路基板1bの態様としては、図
3(イ)において上位に記した回路基板の如く、上記素
材から成るフィルム上に外部接続用端子2bを含む回路
パターンを形成したものでも良いし、同図において下位
に記した回路基板の如く外部接続用端子2bを含む回路
パターンを、その両側から上記素材から成るフィルムで
挟み、外部接続用端子のみを露出させたものでも良い。
スルーホールとしては、メッキスルーホールが一般的で
あるが、その態様は特に限定するものでは無い。
【0016】回路基板1同士を半田接合する場合は、従
来どおり、リフロー炉へ通す手段や、熱圧着による手段
が採られ、回路基板とチップ抵抗器とを半田接合する場
合には、通常、リフロー炉へ通すという手段が採られる
が、いずれの場合においても、相接合する外部接続用端
子2,2間或いはチップ抵抗器の端子部5と部品搭載用
端子7の間に存在する余剰半田が、前記外部接続用端子
2に形成されたスルーホール3や端子部5に形成された
スルーホール4を上ってスルーホール3,4の内部に充
填され、接合部の裏側から目視できることとなる。スル
ーホール3,4を上る半田の量によっては、前記外部接
続用端子2の裏面や接合面の裏側に存在するランド10
の表面、或いは、端子部5の上面へ漏出することとなる
が、この様に、スルーホール3,4に充填され、時には
漏出した半田の存在によって、当該スルーホール3,4
近傍の接合面が、好適に半田接合されていると判断する
ことができる。
【0017】したがって、接合状態の判断をより効果的
に行うには、接合状態の確認が最も困難な外部接続用端
子2や端子部5の中央部にスルーホール3,4を設ける
ことが望ましい。例えば、部品搭載用端子7の面積を広
く取る必要がある場合で、当該部品搭載用端子7の裏側
における実装スペースに余裕があれば、当該部品搭載用
端子7に複数のスルーホール3を満遍なく設けることに
よって、各スルーホール3が、部品搭載用端子7の部分
部分で、余剰半田の逃げ道として、或いはガス抜き孔と
して機能し、接合状態を把握する上でも全体を正確に把
握できることととなる。特に、相接合する回路基板の双
方について各外部接続用端子2にスルーホール3を設け
る場合には、図1(ハ)、図2(ハ)、図3(ロ)の如
く、各スルーホール3が互い違いとなる位置に設けるこ
とによって、接合状態を確認できる領域が広くなり、接
合箇所の信頼性が高く成る。
【0018】又、余剰半田が当該スルーホール3を上る
ことによって、外部接続用端子2やチップ抵抗器の端子
部5の端面付近にフィレット11を形成した従来の回路
基板(図7参照)と同様の接合強度を得ることができる
為に、フィレット11を生じさせる為の余分な領域を、
前記外部接続用端子2や部品搭載用端子7に設けなくと
も良いこととなる。而して、回路基板1上において外部
接続用端子2や部品搭載用端子7に要する面積が大幅に
節約でき、殊に、チップ抵抗器等の表面実装部品6を搭
載するに必要な実装面積は、一個の部品について一回り
小さいサイズの表面実装部品6を搭載するのと同程度の
面積で足りることとなる。
【0019】又、通常、プリント基板には、回路パター
ン間の短絡を防止する為に、外部接続用端子2や部品搭
載用端子7を除いてソルダーレジスト12が塗布される
が、フィレット11を生じさせる為の領域を適当に取り
除くことによる効果として、当該ソルダーレジスト12
が塗布されている部分とされていない部分との段差が、
相接合する外部接続用端子2の重合部分の境界や、部品
搭載用端子7と表面実装部品6の端子部5との重合部分
の境界とほぼ一致することとなるので、半田接合する際
の回路基板1同士、或いは回路基板1と表面実装部品6
との位置決めが比較的容易となる。
【0020】更に、前記の如くスルーホール3,4が、
半田接合時におけるガス抜き孔としての役割や、余剰半
田を逃がす役割を果たすことによって、接合部のガスの
残留による接合不良や位置ずれ等の弊害を防止でき、接
合部における半田厚を均一化することもできる。
【0021】
【発明の効果】以上の如く本発明による回路基板を使用
すれば、面と面との半田付け時に発生する余剰半田をス
ルーホールを通して基板表面に逃がす事で、薄くてフラ
ットな半田層を介しての接合が可能となり、更に、端子
面のみならず、スルーホールの内面、ひいてはスルーホ
ールを通して基板裏面のランドに亘るまでに半田付け面
積が拡大する結果、当該接合部における半田付けの信頼
性が大きく向上する。又、スルーホールに上っている半
田を確認する事で、出荷前における半田付け状態の確認
が可能となり、フィレットに要する端子面積が節約でき
るので、高い密度での実装が可能で且つ接合部の強度的
にも優れた回路基板の提供が可能となり、当該回路基板
を組み込んだ製品の信頼性向上と、該製品の更なる小型
化に寄与することとなる。
【図面の簡単な説明】
【図1】(イ)(ロ)(ハ)本発明による回路基板の接
合部近傍の一例を示す要部断面図である。
【図2】(イ)(ロ)(ハ)本発明による回路基板の接
合部近傍の一例を示す要部断面図である。
【図3】(イ)(ロ)本発明による回路基板の接合部近
傍の一例を示す要部断面図である。
【図4】(イ)(ロ)(ハ)(ニ)本発明による回路基
板の接合部近傍の一例を示す要部断面図である。
【図5】本発明による表面実装部品の一例を示す断面図
である。
【図6】本発明による表面実装部品の一例を示す概略図
である。
【図7】従来の回路基板同士の接合状態の一例を示す要
部断面図である。
【図8】本発明による回路基板の一例を示す斜視図であ
る。
【符号の説明】
1 回路基板 2 外部接続用端子 3 導電スルーホール 4 導電スルーホール 5 端子部 6 表面実装部品 7 部品搭載用端子 8 機能部 13 導電スルーホール

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 回路基板(1)同士を相互の外部接続用
    端子(2)を重合して半田接合して成り、相接合する両
    回路基板(1,1)の外部接続用端子(2,2)のう
    ち、いずれか一方又は双方が導電スルーホール(3)を
    具備する回路基板。
  2. 【請求項2】 表裏に亘る導電スルーホール(4)を形
    成した端子部(5)を具備する表面実装部品(6)を、
    半田接合により搭載した回路基板。
  3. 【請求項3】 表裏に亘る導電スルーホール(13)を
    有し且つ表面色が半田の色と異なる部品搭載用端子
    (7)を介して、表面実装部品を半田接合により搭載し
    た回路基板。
  4. 【請求項4】 回路基板(1)の電子回路を構成する一
    素子としての機能部(8)と、該機能部(8)を回路基
    板(1)の部品搭載用端子(7)と半田接合する為の端
    子部(5)を具備する表面実装部品において、前記端子
    部(5)に、その表裏に亘る導電スルーホール(4)を
    形成した表面実装部品。
  5. 【請求項5】 前記端子部(5)の表面色を、半田の色
    と異なる色に設定した請求項4記載の表面実装部品。
JP26402897A 1997-09-29 1997-09-29 回路基板と表面実装部品 Pending JPH11103145A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26402897A JPH11103145A (ja) 1997-09-29 1997-09-29 回路基板と表面実装部品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26402897A JPH11103145A (ja) 1997-09-29 1997-09-29 回路基板と表面実装部品

Publications (1)

Publication Number Publication Date
JPH11103145A true JPH11103145A (ja) 1999-04-13

Family

ID=17397558

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26402897A Pending JPH11103145A (ja) 1997-09-29 1997-09-29 回路基板と表面実装部品

Country Status (1)

Country Link
JP (1) JPH11103145A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005216915A (ja) * 2004-01-27 2005-08-11 Seiko Epson Corp 実装構造体、実装構造体の製造方法、電気光学装置および電子機器
JP2006324500A (ja) * 2005-05-19 2006-11-30 Olympus Corp 接合構造及び接合方法
JP2010092998A (ja) * 2008-10-07 2010-04-22 Fujitsu Ltd 電子部品および電子部品の実装方法
JP2016035997A (ja) * 2014-08-04 2016-03-17 ミネベア株式会社 フレキシブルプリント基板
JPWO2016203774A1 (ja) * 2015-06-19 2017-10-12 日本電信電話株式会社 フレキシブルプリント配線板のはんだ接合構造
WO2017203559A1 (ja) 2016-05-23 2017-11-30 新電元工業株式会社 プリント基板の接合方法、電子装置およびその製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005216915A (ja) * 2004-01-27 2005-08-11 Seiko Epson Corp 実装構造体、実装構造体の製造方法、電気光学装置および電子機器
JP2006324500A (ja) * 2005-05-19 2006-11-30 Olympus Corp 接合構造及び接合方法
JP2010092998A (ja) * 2008-10-07 2010-04-22 Fujitsu Ltd 電子部品および電子部品の実装方法
JP2016035997A (ja) * 2014-08-04 2016-03-17 ミネベア株式会社 フレキシブルプリント基板
JPWO2016203774A1 (ja) * 2015-06-19 2017-10-12 日本電信電話株式会社 フレキシブルプリント配線板のはんだ接合構造
US10165690B2 (en) 2015-06-19 2018-12-25 Nippon Telegraph And Telephone Corporation Solder joint structure of flexible printed circuit board
WO2017203559A1 (ja) 2016-05-23 2017-11-30 新電元工業株式会社 プリント基板の接合方法、電子装置およびその製造方法
US11032907B2 (en) 2016-05-23 2021-06-08 Shindengen Electric Manufacturing Co., Ltd. Manufacturing method for electronic apparatus with case in which printed boards joined to each other are stored

Similar Documents

Publication Publication Date Title
JPH11103145A (ja) 回路基板と表面実装部品
JPH01319993A (ja) プリント回路基板の接続方法
JP2877171B2 (ja) 複合形混成集積回路
JPH03145791A (ja) プリント配線板
JPH10145027A (ja) 電子回路パッケージおよびプリント配線板並びに実装方法
JP2507064Y2 (ja) プリント配線板
JPH057072A (ja) プリント配線板
JP2886613B2 (ja) 表面実装用多層プリント配線板
JP2821070B2 (ja) 複合プリント基板の接合方法
JP3226147B2 (ja) 表面実装部品の接合構造
JPH0821764B2 (ja) プリント基板
JPH04302193A (ja) プリント基板
JPH10284821A (ja) プリント配線板
JPH0455360B2 (ja)
JP2926956B2 (ja) プリント基板
JPS5840617Y2 (ja) 印刷配線板
JPS63283051A (ja) 混成集積回路装置用基板
JPH11145605A (ja) プリント配線板
JP2891254B2 (ja) 面付実装用電子部品
JPH0314292A (ja) 高密度実装モジュールの製造方法
JPH01100996A (ja) 多層プリント配線基板
JP3065013B2 (ja) 回路基板および回路パターンの形成方法
JPH0491494A (ja) スルーホールプリント配線基板の製造方法
JPH06152141A (ja) 多層電子回路基板
JP2917537B2 (ja) 表面実装用icパッケージの実装方法