JPH0389527A - バンプ付フィルムキャリアの製造方法 - Google Patents

バンプ付フィルムキャリアの製造方法

Info

Publication number
JPH0389527A
JPH0389527A JP22447489A JP22447489A JPH0389527A JP H0389527 A JPH0389527 A JP H0389527A JP 22447489 A JP22447489 A JP 22447489A JP 22447489 A JP22447489 A JP 22447489A JP H0389527 A JPH0389527 A JP H0389527A
Authority
JP
Japan
Prior art keywords
resist
lead
bump
conductor layer
photo
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22447489A
Other languages
English (en)
Inventor
Shinya Sato
佐藤 新也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Metal Mining Co Ltd
Original Assignee
Sumitomo Metal Mining Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal Mining Co Ltd filed Critical Sumitomo Metal Mining Co Ltd
Priority to JP22447489A priority Critical patent/JPH0389527A/ja
Publication of JPH0389527A publication Critical patent/JPH0389527A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体素子の電極との電気的接続を得るために
使用するバンプ付フィルムキャリアの製造方法に関する
〔従来の技術〕
半導体素子のボンディング方式の中で高速で量産性に冨
みかつ高い信頼性を有する方式として複数の電極を一度
にボンディングすることが可能なフィルムキャリアテー
プによる方式が広く知られている。このフィルムキャリ
アテープは第2図(A)に示すように、スプロケット孔
とデバイス孔が形成された可撓性樹脂フィルムl上にデ
バイス孔に延在するように形成された複数本のリード2
が保持されたもので、第2図(B)に示すようにリード
2の先端部に形成されたバンプ3と半導体素子4のアル
ミニウムパッド5とが熱圧着あるいは超音波ボンディン
グにより接合されるものである。
このようなバンプ付フィルムキャリアの製造方法として
、従来第3図に示す如く、(a)導体層6の表面に保護
レジスト7を塗布し、い)導体層6の裏面のデバイス孔
にフォトレジスト8を塗布し、露光、現像、ハーフエツ
チングによりバンプ3を形成し、(c)表・裏面のレジ
ストを剥離し、(d)導体層6の表面にフォトレジスト
9を塗布し、露光、現像によりリード2のパターンを形
成し、(e)導体層6の裏面に保護レジスト10を塗布
し、(f)導体層6の表面をエツチングしてリード2を
含む回路パターンを形成し、(8)レジスト剥離すると
いうのが一般的であった。
〔発明が解決しようとする課題〕
しかし前述の従来技術では導体層6の表・裏面の露光を
別々に行うため、露光の際のフィルムの位置決め誤差に
よりインナーリードの所定の位置にバンプを形成するこ
とは極めて難しい。また連続して露光する場合、初期的
に表裏パターンの位置合せをすることはできても、それ
以降の一つ一つの製品に対し、位置合せすることは不可
能であり、最悪の場合、バンプの欠落や半導体素子電極
との位置ずれによる接合不良の原因となる。更に従来技
術では導体層をハーフエツチングし、強度的に弱くなっ
た状態でフォトレジスト塗布、露光、現像等の工程を通
すため導体層が変形しやすく、その結果フォトレジスト
のクランクによる断線等で良好なパターン形成が安定し
てできないという問題がある。
そこで本発明はこのような問題を解決するものでその目
的はリードとバンプの位置ずれをなくしまた工程を短縮
することによって導体層のダメージを軽減し、良好なパ
ターン形成を安定的に可能とするバンプ付フィルムキャ
リアの製造方法を提供することにある。
〔課題を解決するための手段〕
上記目的を達成するために本発明の方法は(a)  半
導体素子が挿入可能なように開孔部を設けた樹脂絶縁層
と、銅等の金属箔導体層とを接着剤で貼合せた素材の該
導体層の表面にフォトレジストを塗布し、裏゛面の前記
開孔部へ保護レジストを充填する工程、 (b)  前記フォトレジストに先ず、バンプ用電極の
パターンを露光し、現像を行う工程、 (c)  前記電極に金メッキを施してバンプを形成す
る工程、 fd)  前記フォトレジストにリードのみのパターン
を露光し現像を行う工程、 (e)前記導体層を表面からエツチングし、リードを形
成する工程、 (fl  前記フォトレジストと前記保護レジストを剥
離する工程、 とを有する点に特徴がある。
第1図(al〜(「)は本発明のバンプ付フィルムキャ
リアの製造工程を示す図である。以下順に従って工程を
説明する。
まず、(81は絶縁層1に張り付けられた導体層6の表
面にフォトレジスト11及び裏面に保護レジスト12を
塗布する工程である。バンプの高さを考慮してフォトレ
ジスト11の厚みは約20μmと厚めに塗っている。こ
こで絶縁層1は厚さ25μm−125μmのポリイミド
や、ガラスエポキシ等のフレキシブルテープで半導体素
子の入るデバイスホールと位置決めや搬送に用いるスプ
ロケットホール及びその他回路に必要な穴抜きがされて
いる。導体層6は通常厚さ35μm〜70μmの銅箔で
ある。(b)はバンプのみのパターンを露光し、現像を
行う工程である。(c)は(b)の工程により形成され
た開孔部に金メッキを施す工程である。
この場合導体面が露出しているのはバンプの開孔部のみ
であるため、電解メッキの電極のとり方として、メッキ
浴中にアノード電極を設置し、カソード電極はフィルム
キャリアの送り出し、巻き取り部のリールに設置し導通
をとる工夫をしている。
また(d)のリードのみのパターニングは、同一のフォ
トレジストに対し行うのでフォトレジスト11の感光性
を失なわないように金メッキ工程は紫外光をしゃ弊した
部屋で行う。(e)は塩化第二鉄又は塩化第二銅をエッ
チャントとしてエツチングによりリードを形成する工程
であり、(f)のレジスト剥離を経てリード2の先端部
にバンプ3の付いたフィルムキャリアが完成する。
(作 用) 本発明の工程によれば予め形成したバンプ電極をモニタ
ーしながらリードパターンの露光が行なえ、必要なとき
にマスクの位置調整を行うことが可能で、常にインナー
リードの所定の位置にバンプ電極を配置することができ
る。また、従来技術のようにハーフエツチング等の工程
もなく、レジスl布の工程は1度で済むので、導体層へ
与えるダメージ、変形は極めて少ない。従ってフォトレ
ジストのクランクによるリードの断線を大幅に低減でき
る。
(発明の効果) 上述の如く、本発明のバンプ付フィルムキャリアの製造
方法によれば、リードとバンプの電極の位置ずれがなく
、さらに工程の短縮により導体層にダメージを与えるこ
となく、良好なパターン形成を行うことが可能であり、
半導体素子とのボンディングの際に接続不良やショート
事故のない信頼性の高いバンプ接続を行うことができる
【図面の簡単な説明】
第1図(a)〜(f)は本発明のバンプ付フィルムキャ
リア製造方法を示す工程図、第2図(A)はフィルムキ
ャリアテープを概念的に示す図で、(B)はリード部を
拡大して示す断面図、第3図は従来のバンプ付フィルム
キャリアの製造方法を示す工程図である。 ■・・・絶縁層、2・・・リード、3・・・バンプ、4
・・・半導体素子、6・・・導体層。

Claims (1)

  1. 【特許請求の範囲】 (a)半導体素子が挿入可能なように開孔部を設けた樹
    脂絶縁層と銅等の金属箔導体層とを接着剤で貼合せた素
    材の該導体層の表面にフォトレジストを塗布し、裏面の
    前記開孔部へ保護レジストを充填する工程、 (b)前記フォトレジストに先ずバンプ用電極のみのパ
    ターンを露光し、現像を行う工程、 (c)前記電極に金メッキを施してバンプを形成する工
    程、 (d)前記フォトレジストにリードのみのパターンを露
    光し現像を行う工程、 (e)前記導体層を表面からエッチングし、リードを形
    成する工程、 (f)前記フォトレジストと前記保護レジストを剥離す
    る工程、 とを有するバンプ付フィルムキャリアの製造方法。
JP22447489A 1989-09-01 1989-09-01 バンプ付フィルムキャリアの製造方法 Pending JPH0389527A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22447489A JPH0389527A (ja) 1989-09-01 1989-09-01 バンプ付フィルムキャリアの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22447489A JPH0389527A (ja) 1989-09-01 1989-09-01 バンプ付フィルムキャリアの製造方法

Publications (1)

Publication Number Publication Date
JPH0389527A true JPH0389527A (ja) 1991-04-15

Family

ID=16814364

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22447489A Pending JPH0389527A (ja) 1989-09-01 1989-09-01 バンプ付フィルムキャリアの製造方法

Country Status (1)

Country Link
JP (1) JPH0389527A (ja)

Similar Documents

Publication Publication Date Title
JP2797542B2 (ja) リードフレームの製造方法
US4786545A (en) Circuit substrate and method for forming bumps on the circuit substrate
US6372620B1 (en) Fabrication method of wiring substrate for mounting semiconductor element and semiconductor device
JP2000195984A (ja) 半導体装置用キャリア基板及びその製造方法及び半導体装置及びその製造方法
JP6689691B2 (ja) 配線基板及びその製造方法
JP3529915B2 (ja) リードフレーム部材及びその製造方法
JPH0389527A (ja) バンプ付フィルムキャリアの製造方法
JP2000114412A (ja) 回路基板の製造方法
JP2735532B2 (ja) 半導体装置およびその製造方法
JPH05283412A (ja) 半導体装置,およびその製造方法
JPH0795556B2 (ja) テープキャリアの製造方法
JP2018018864A (ja) 半導体素子搭載用基板及び半導体装置、並びにそれらの製造方法
JP2727870B2 (ja) フィルムキャリアテープ及びその製造方法
JP2661280B2 (ja) テープキャリヤの構造
JPH01147848A (ja) Ic用リードフレームの製造方法
JPH02121387A (ja) 電子回路装置の製造方法
JP3036300B2 (ja) Tabテープの製造方法と半導体装置の製造方法
JPH04291737A (ja) Tabフィルムキャリアテープ
JPH04102341A (ja) Tabテープの製造方法
KR100763963B1 (ko) 티비지에이 반도체 패키지용 기판과 이의 제조방법
JPH08250635A (ja) リードフレームの製造方法
JPH1126625A (ja) 半導体装置用基板及びその製造方法
JP3637730B2 (ja) リードフレーム
JPH0474865B2 (ja)
JPS63119551A (ja) パタ−ニングされた金属膜の形成方法