DE3201133A1 - Verbundschichtanordnung, insbesondere zur verwendung in einer halbleiteranordnung sowie verfahren zu deren herstellung - Google Patents

Verbundschichtanordnung, insbesondere zur verwendung in einer halbleiteranordnung sowie verfahren zu deren herstellung

Info

Publication number
DE3201133A1
DE3201133A1 DE3201133A DE3201133A DE3201133A1 DE 3201133 A1 DE3201133 A1 DE 3201133A1 DE 3201133 A DE3201133 A DE 3201133A DE 3201133 A DE3201133 A DE 3201133A DE 3201133 A1 DE3201133 A1 DE 3201133A1
Authority
DE
Germany
Prior art keywords
layer
composite layer
pattern
arrangement
composite
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE3201133A
Other languages
English (en)
Inventor
Norio Oota Gunma Miura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Sanyo Electric Co Ltd
Sanyo Electric Co Ltd
Original Assignee
Tokyo Sanyo Electric Co Ltd
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP567281A external-priority patent/JPS57120361A/ja
Priority claimed from JP706981A external-priority patent/JPS57120398A/ja
Priority claimed from JP706881A external-priority patent/JPS57120397A/ja
Priority claimed from JP1618281A external-priority patent/JPS57130457A/ja
Priority claimed from JP1618381A external-priority patent/JPS57130458A/ja
Priority claimed from JP56024028A external-priority patent/JPS57138167A/ja
Application filed by Tokyo Sanyo Electric Co Ltd, Sanyo Electric Co Ltd filed Critical Tokyo Sanyo Electric Co Ltd
Publication of DE3201133A1 publication Critical patent/DE3201133A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4839—Assembly of a flat lead with an insulating support, e.g. for TAB
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/08—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/04—Interconnection of layers
    • B32B7/12—Interconnection of layers using interposed adhesives or interposed materials with bonding properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49534—Multi-layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/20—Properties of the layers or laminate having particular electrical or magnetic properties, e.g. piezoelectric
    • B32B2307/202—Conductive
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2398/00—Unspecified macromolecular compounds
    • B32B2398/10—Thermosetting resins
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01021—Scandium [Sc]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Description

GLAWE, DELFS, MOLL & PARTNER
Sanyo Electric Co. Ltd. Tokyo Sanyo Electric Co. Ltd,
Verbundschichtanordnung/ insbesondere zur Verwendung in einer Halbleiteranordnung sowie Verfahren zu deren Herstellung
3201133 . !Patentanwälte· .,. ·";
!zUGELASSäNS VERTRETER BSIMJURJPÄIBCHEN PATENTAMT
RICHARD GLAWE ORHNQ.
WALTER MOLL DIPU=HYS. DR RER NAT. UFF. BEST. DOLMETSCHER
0000 MÜNCHEN 28 POSTFACH 162 UEBHERRSTR. 20 TEL (089) 22 65 48 TELEX 522 SOS SPEZ
KLAUSOELFS DIPMNG.
ULRICH MENGDEKL DIPL-CHEM. DR RER NAT.
HEINRICHNIEBUHR DiPL-PHYB. DR PHlL HABIL.
2000 HAMBURG 13 POSTFACH 2570 ROTHENBAUM-CHAUSSEE 53 TEL (040)4102006 TELEX 212 921SPEZ
MÜNCHEN
A-7
B E S C H R E I B .U N G
Die Erfindung bezieht sich auf eine Mehr- bzw. Verbundschichtanordnung, insbesondere zur Verwendung in einer Halbleiteranordnung sowie einem Verfahren zu deren Herstellung. Insbesondere bezieht sich die Erfindung auf eine Halbleiteranordnung, die durch; Anwendung eines sog. Schichtträgersystems unter Verwendung einer neuen Verbundschichtanordnung hergestellt wird, sowie ein Verfahren zur Herstellung die^ser Halbleiteranordnung.
Bei einem herkömmlichen Verfahren 2ur Herstellung von Haibleiter-1p anordnungen in Massenherstellung wird ein Zuleitungs- oder Kontaktrahrnen verwendet, der durch Pressen eines Metallblatts erhalten wird. Ein so durch Pressen hergestellter herkömmlicher Zuleitungsrahmen kann jedoch nicht in kontinuierlicher oder endloser Form hergestellt werden. Zur Beseitigung dieses Nachteils ist es aus der US-PS 3 689 991 bekannt, einen flexiblen Schichtträger zu verwenden, wie er in Fig. 1 dargestellt ist. Eine derartige flexible Schichtanordnung wird dadurch ausgebildet, daß eina Kupferschicht 3 auf eine wärmebeständige Kunststoffschicht 1, wie etwa Polyimid, Polyamidimid oder Mylar od. dgl. mit einem Klebemittel 2 aufgeklebt wird. Diese flexible Schichtanordnung wird fortlaufend in Längsrichtung transportiert und es werden Zuleitungsmuster mit jeweils einer Vielzahl von Zuleitungen gebildet, wodurch flexible
·< ι
W:.
C * *- · ♦ · W t J IJ
Zule'itungs- oder Kontaktrahmen gebildet werden. Durch Verwendung einer flexiblen Schichtanordnung, wie sie in Fig. 1 dargestellt ist/ können Halbleiteranordnungen mit höherer Ausbeute im Wege der Massenherstellung hergestellt werden, als es bei der herkömmlichen Verwendung von Zu-Leitungsrahmen der Fall ist/ die aus den Metallbändern ausgestanzt bzw. gepresst werden.
Das bekannte Verfahren zur Herstellung von Halbleiteranordnungen unter Verwendung einer flexiblen Schichtanordnung mit einer wärmebeständigen Kunststoffschicht wird jedoch noch nicht häufig eingesetzt. Der Grund liegt darin/ daß organisches Harz/ wie etwa Poly.imid, das als ; Kunststoffschicht 1 zum Tragen der Kupferschichten 3 !·■■ verwendet wird/ sehr teuer ist. So liegen die Kosten etwa' bei 50 US-Dollar/m2. Aber selbst in den Fällen, wo ein Mehrsehiehtschaltungsaufbau unter Verwendung solcher Schichtanordnungen durchgeführt wird, treten Probleme auf. So ist es insbesondere sehr schwierig,.Durchgangslöcher auszubilden, da das die oben beschriebene Kunststoffschicht 1 bildende Harz, wie etwa Polyimid, eine Expansibilität bzw. Kompressibilität aufweist. Selbst dann, wenn diese Durchgangslöcher ausgebildet werden, ist es erforderlich, die Durchgangslöcher mit einer Metallschicht 4 zu überziehen, um die Kupferschichten 3 und 3 auf den beiden Oberflächen miteinander zu verbinden, wie es in Fig. 2 dargestellt ist. Dar Grund liegt darin, daß der Durchmesser eines jeden Durchgangsloches aufgrund der Expansibilität bzw. Kompressibilität der Kunststoff 1 sich leicht ändert.
Andererseits werden beispielsweise herkömmliche Hybride integrierte Schaltkreise auf einer Platte, beispielsweise aus Aluminium, aufgebracht. Der herkömmliche Weg der Verwendung,derartiger Aluminiumplatten zeigt je-
-3-
—
ήΜ
doch ein schlechtes Betriebsverhalten. Es wird daher ein anderer Weg der Verwendung derartiger Schichtträger, wie er in Fig. 1 dargestellt ist, in Erwägung gezogen. Ein ί herkömmlicher Schichtträger ist jedoch teuer und die ter- t mische Leitfähigkeit von beispielsweise Polyimid ist schlecht, sodaß der Vorteil von Hybriden integrierten Schaltkreisen, bei denen die Wärmeableitung gut ist, ver· schlechtert wird. Dies hatte zur Folge, daß es unmöglich ist, den in Fig. 1 dargestellten herkömmlichen Schichtträger bei der Herstellung von Hybriden integrierten Schaltkreisen zu verwenden.
Demgegenüber hat die Erfindung die Aufgabe, eine Mehrbzw. Verbundschichtanordnung, insbesondere zur Verwendung für eine Halbleiteranordnung zu schaffen, die in ν , Massenproduktion mit hoher Ausbeute hergestellt werden ^u^ :,ilx ,-;. I
Ein weiteres Ziel der Erfindung liegt darin, einen > Schichtkontaktrahmen zu schaffen, bei der der Zuleitungs- bzw. Kontaktrahmen unter Verwendung einer erfindungsgemäßen Verbundschichtanordnung hergestellt wird.' Außerdem soll mit der Erfindung ein Verfahren zur Herstellung einer Halbleitervorrichtung mit hohem Wirkungs- ' grad geschaffen werden, und zwar unter Verwendung der 1 erfindungsgemäßen Verbundschichtanordnung als Zuleitungs-· rahmen eines Schichtträgersystems. So ist ein weiteres Ziel der Erfindung ein Verfahren zur Herstellung einer Halbleiteranordnung durch Anwenden des sog. Schichtträgersystems unter Verwendung derartiger Schichtkon- *iaktrahmen zu schaffen. j
Die erfindungsgemäße Mehr- bzw. Verbundschichtanordnung ;■ ist dadurch gekennzeichnet, daß. sie eine erste und zweite leitende Schicht aufweist, die mittels eines Klebe-
-4-
J 7 ί ·, , Q
320113a.. .··. .: .·'..■': I
-4- "
mittels, wie etwa hitzehärtbarem oder duroplastischem f
Harz so miteinander verklebt sind, daß beide elektrisch voneinander isoliert sind. Die erste leitende Schicht der Verbundschichtanordnung wird dabei zur Ausbildung eines Zuleitungsmusters und die zweite leitende Schicht zum Tragen des so ausgebildeten Zuleitungsmusters verwendet. Damit wird ein Schichtkontaktrahmen geschaffen, der für ein Schichtträgersystem verwendbar ist.
"10 , Erfindungsgemäß wird eine flexible Verbundschichtanordnung1*; ■
, \ , einfachster Gestalt durch bloßes Verkleben von zwei lei-
' ''\ tenden Schichten geschaffen. Eine Klebeschicht zum Verr,-;| ' kleben der beiden leitenden Schichten wird in einer ;
f- Dicke von etwa 20-100 μπι ausgebildet und die beiden ' '~\ ''',,15 leitenden Schichten können damit eine Stehspannung von -mindestens 600 Volt und etwa 2500 Volt im Durchschnitt
ί , liefern. Damit kann die erfindungsgemäße Verbundschicht-
. ,anordnung besonders vorteilhaft bei der Herstellung von
'Halbleiteranordnungen und bei anderen elektronischen Bau-
·,-,'] 20 elementen durch Anwenden eines sog. Schichtträger sy stems
■'.,•j verwendet werden.
• 1 '
ι Da der erfindungsgemäße Schichtkontaktrahmen so aufge-. j baut ist, daß ein...von der einen leitenden Schicht gebil- ; 25 detes Zuleitungsmuster von der anderen leitenden Schicht getragen wird, macht die Verwendung der anderen leitenden Schicht es möglich, eine Mehrschichtverbindung mit Leichtigkeit zu implementieren. Zusätzlich dazu kann auf das ! Metallisieren der Durchgangslöcher selbst dann verzichtet werden, wenn die unter Verwendung der einen leitenden Schicht ausgebildeten Zuleitungen und die unter Verwen- ■ dung der anderen leitenden Schicht ausgebildeten Zulei- j »tungen elektrisch miteinander verbunden werden. Beispiels-i weise kann ein.Durchgangsloch dadurch mit Leichtigkeit ausgebildet werden, daß mit einer Nadel mit einer schar-
-5-
Jm L Il
10
15
: 20
25
30
35
fen Spitze ein Bereich der Verbundschichtanordnung eingestochen wird/ wo die unter Verwendung der einen ; leitenden Schicht ausgebildete Zuleitung und die unter Verwendung der anderen leitenden Schicht ausgebildete Zuleitung sich überlappen. Zusätzlich dazu wird die mittels der einen j leitenden Schicht ausgebildete Zuleitung durch das Einstechen der Nadel verformt, um mit der unter Verwendung der anderen leitenden Schicht ausgebildeten Zuleitung in Kontakt zu kommen. Die beiden Zuleitungen kön-'■'nen daher durch einfaches nachträgliches Einfüllen eines ' Lots oder einer leitenden Paste in das Durchgangsloch leicht elektrisch miteinander verbunden werden. Die Tatsache, daß die Klebeschicht extrem dünn ist, führt zu -dieser Möglichkeit der Durchgangsverbindung.
Die Verwendung von derartigen Verbundschichtanordnungen ermöglicht eine Massenherstellung von Halbleiteranordnungen mit großer Leichtigkeit und mit großem Wirkungsgrad. Die Zuleitungsmuster mit jeweils einer Vielzahl von Zuleitungen werden durch Ätzen einer leitenden Schicht der so ausgebildeten Verbundschichtanordnung gebildet. Ein Halbleiterelement wird dabei bezüglich des Zuleitungsmusters fixiert und die entsprechenden Zuleitungen des Zuleitungsmusters werden entsprechend mit dem Halbleiterelement elektrisch verbunden. Die entsprechenden Zuleitungen des Zuleitungsmusters, werden dabei mit den Äußenanschlüssen verbunden. Danach wird mindestens das Halbleiterelement, das Zuleitungsmuster und ein Teil der Außenanschlüsse für jedes Zuleitungsmuster mit einer Hülle umgeben,, wodurch eine Formschicht ausgebildet wird. ; Schließlich wird die Verbundschichtanordnung für jede Formschicht getrennt, wobei jede Halbleiteranordnung getrennt wird. Damit können die Halbleiteranordnungen auf einer Massenproduktionsbasis entsprechend einem sog. Schichtträgersystem unter Verwendung einer erfindungs-
-6-
JZ- —
1""
(.-<■ ι·* *JLJ»-*I .**.* J*-TJL U 4
-6-
25
; so
geraäßen Verbundschichtanordnung hergestellt werden, die zwei.leitende und miteinander verklebte Schichten aufweist. Da in dieser VerbundSchichtanordnung kein teuerer wärmebeständiger Kunststoff, wie etwa Polyimid, verwendet wird, können die Halbleiteranordnungen mit viel geringeren Kosten hergestellt werden.
Die Verbundschichtanordnung wird in Bandform hergestellt, kontinuierlich transportiert und die oben beschriebenen ,-J aufeinander folgenden Schritte werden durchgeführt, wäh- ^ rend die Verbundschichtanordnung fortwährend transport
j/tiert wird. Damit können die entsprechenden Schritte wäh-ι ^rend des Transports der Verbundschichtanordnung in einem Schichtzustand bis zum letzten Verfanrensschritt der Formbildung bzw. Umhüllung durchgeführt werden, sodaß ^damit ein Verfahren zur Herstellung von Halbleiteranordnungen unter Verwendung eines Schichtträgersystems
"/'/geschaffen wird.
, Bei der Ausbildung der Zuleitungsmuster unter Verwendung einer leitenden Schicht wird eine Vielzahl von im jeweiligen Zuleitungsmuster enthaltenen Zuleitungen aus-
' gebildet, wobei diese jeweils elektrisch voneinander ge-
?/trennt sind. Da die entsprechenden Zuleitungen elektrisch voneinander unabhängig sind, kann eine Schaltungsfunktion eines fixierten Halbleiterelements im Schichtzustand geprüft werden, d.h. ohne daß irgendwelche Schritte zum ^elektrischen Isolieren der entsprechenden Zuleitungen erforderlich sind. Da auf diese Weise eine Schaltungsfunkftion des Schalterelements mit Leichtigkeit im Laufe des
^!Herstellungsverfahrens geprüft werden kann,, kann die Er- 1
Itragsrate des vollständigen Produkts beträchtlich erhöht j
werden. I
Bei Ausbildung eines Schichtkontaktrahmens unter Verwen-
— 7—
j 1 wendung einer Verbundschichtanordnung in Bandform wird ein Verstärkungsbereich zum Verstärken der mechanischen Festigkeit der Schicht unter Verwendung einer leitenden ; Schicht getrennt vom Zuleitungsmuster ausgebildet. Ein X 5 derartiger Verstärkungsbereich erstreckt sich in Längs- \ richtung der Verbundschichtanordnung in Bandform. Wenn damit die Halbleiteranordnungen und andere elektronische ■ ; Bauteile entsprechend einem Schichtträgersystem hergestellt werden, wird ein Zerstören der Zuleitungsmuster durch Kräfte verhindert, die beim Transport des Schicht- ; kontaktrahmens mittels Löcher zum Weiterschalten auf-' treten.
Zum Tragen der entsprechenden Zuleitungsmuster wird ein Trägermuster unter Verwendung der anderen leitenden Schicht der Verbundschichtanordnung ausgebildet. Unabhängig von diesem Trägermuster kann ein Metallstück-Fixiermuster ausgebildet werden, um ein Metallstück unter Verwendung der anderen leitenden Schicht zu fixieren. Das Metallstück wird auf dem Fixiermuster fixiert und danach wird das Klebemittel oder das hitzehärtbare Harz an
, der Stelle entsprechend dem Metallstück entfernt. Ein Halbleiterelement wird auf dem Metallstück auf der einen Oberfläche der Verbundschichtanordnung befestigt. Die '■ Ausführungsform, bei der ein Metallstück zum Befestigen \ eines Halbleiterelements verwendet wird, ermöglicht es, daß das Metallstück sowohl als Teil für das Ausrichten bzw. Festlegen des Halbleiterelements und auch als Wärme-; senke verwendet wird, sodaß eine verbesserte Wärmeableitung gewährleistet ist. Damit kann die erfindungsgemäße
! Ausführungsform besonders vorteilhaft bei der Herstellung!
j von hybriden integrierten Schaltkreisen verwendet wer- · L den.
35 Ausführungsformen der Erfindung werden anhand der Zeich-
-8-
■'
(, 1
I ; -8-i
'. ] nungen näher beschrieben. Es zeigen: ""
Fig. 1 eine Schnittansicht einer herkömmlichen flexib-
: len Schichtanordnung/ die für ein herkömmliches
\ 5 Schichtträgersystem verwendbar ist;
.Γ Fib. 2 eine Schnittansicht einer Ausfuhrungsform einer
χ Mehrschicht-Schaltungsanordnung unter Verwendung
\~" der bekannten flexiblen Schichtanordnung;
Fig. 3a+b eine Ausführungsform einer erfindungsgemäßen
Mehr- bzw. Verbundschichtanordnung, wobei Fig.
■-{■·. 3a eine Schnittansicht entlang der Linie IHa-
1 HIa in Fig. 3b und Fig. 3b eine Draufsicht auf
15 Fig. 3a darstellt.
4-10 eine Darstellung der Reihenfolge der entsprechenden Schritte zur Herstellung einer Halbleiteranordnung unter Verwendung einer erfindungsge-20 mäßen Verbundschichtanordnung;
Fig. 11 eine Darstellung einer weiteren Ausführungsform eines Trägermusters;
25 Fig.12*13 eine Ausführungsform einer Mehrschicht-Ver- · ■ drahtungsverbindung unter Verwendung der er- ' findungsgemäßen VejCbundschichtanordnung;
Fig.14a-c eine Darstellung der aufeinanderfolgenden Schrit-30 te zur Ausbildung der Mehrschicht-Verdrahtungs-
verbindung. |
Fig.15a-c die Darstellung der aufeinanderfolgenden Schrit-;
te bei einer anderen Ausführungsform zur Aus-35 bildung der Mehrschicht-Verdrahtungsverbindung;
j -9-
j 1 Fig. 16-19 die Darstellung von aufeinanderfolgenden Ver- ; fahrensschritten einer weiteren Ausführungsform zur Herstellung.einer Halbleiteranordnung unter Verwendung der erfindungsgemäßen Verbund-? j 5 schichtanordnung;
' Fig. 20 ein Beispiel eines Zuleitungsmusters auf der
einen Oberfläche eines Schichtkontaktrahmens und
Fig. 21 ein Beispiel eines Trägermusters auf der an-
; deren Oberfläche des in Fig. 20 dargestellten :
j. . Schichtkontaktrahmens. ,
15 Die Figuren 3a und 3b zeigen eine Ausfuhrungsform einer erfindungsgemäßen Mehr- bzw. Verbundschichtanordnung, wobei Fig. 3a eine Sehnittansicht entlang der Linie IHa IHa in Fig. 3b darstellt. Eine Verbundschichtanordnung 10 weist zwei leitende Schichten, oder Kupferschichten 20 11 und 12, die mit einem Klebemittel 13 miteinander ver- '. bunden sind, wie es in den Figuren 3a und 3b dargestellt ' ist. Die dargestellte Ausführungsform wird von zwei Kupfer-.;. schichten 11 und 12 gebildet, wie sie üblicherweise bei t Leiterplatten für gedruckte Schaltungen verwendet werden j 25 und die eine Dicke von etwa 35 μΐη aufweisen. Ein Klebe-• mittel 13 aus hitzehärtbarem Harz, wie etwa Epoxidharz, "; wird auf der ganzen Oberfläche von einer oder beiden Kupferschichten. 11 und 12 aufgebracht und die beiden Schich- '. ten werden dann miteinander verklebt, wobei die so erhal-30 tene Verbundschichtanordnung mittels beispielsweise einer j nicht dargestellten Walze so gedrückt werden, daß die bei-
■ j *
den Kupferschichten 11 und 12 einheitlich mit dem Klebe- ' mittel 13 in Sandwichform dazwischen liegen, wodurch eine Mehr- bzw. Verbundschichtanordnurig 10 gebildet wird. Zu 35 diesem Zweck können als hitzehärtbares Harz Stoffe ver-
-10-
■ι . -1
'■ If n\
UMUr1I
;-io-
1 1 wendet werden, wie sie in der japanischen Patentanmeldung 1 Nr. 20394/1980 beschrieben sind, wie etwa Phenolharz,
Melaminharz oder Epoxidharz. Die Dicke der Klebemittel-' schicht 13 wird im Bereich von 20-100 μΐη gewählt. Die I 5 untere Grenze der Dicke der Klebemittelschicht 13 wird ; bestimmt durch die Stehspannung zwischen den beiden Kupfer- ! schichten 11 und 12 und die Obergrenze wird in Abhängigkeit davon bestimmt, ob ein Durchgangsloch durch ßie Klebemittelschicht 13 leicht ausgebildet werden kann, wenn i iQ die zwei Kupferschichten über eine Durchgangslochverbinj . dung in einer Mehrschichtverbindung miteinander verbunden :, werden sollen, wie es im Nachfolgenden beschrieben wird. [ Wird.xlie Dicke der Klebemittelschicht 13 beispielsweise ί mit 30 lim gewählt, so beträgt die Stehspannung zwischen ; 15 den beiden Kupferschichten 11 und 12 mindestens 600 Volt
und im Durchschnitt mehr als 2500 VoltJ~Eine derartige , Verbundschichtanordnung wird in Bandform ausgebildet, ini dem sie in vorbestimmter Breite geschnitten wird, bei- I spielsweise 5 cm, wie es für die herzustellenden Erzeug-. 20 nisse erforderlich ist. Eine solche Verbundschichtanord- : nung in Bandform wird dann auf eine vorbestimmte Einheits- ; länge von beispielsweise 50 iu abgeschnitten und auf eine j Spule aufgewickelt (nicht dargestellt). Da die Klebemit-( telschicht 13 extrem dünn ist, muß Sorge dafür getragen .,{ 25 werden, daß die beiden Kupferschichten 11 und 12 an der j Oberfläche des Schneidendes nicht kurzgeschlossen werden, 1 wenn die Verbundschichtanordnung gepreßt oder gestanzt L- wird. Dabei ist die geringe Dicke der Klebemittelschicht
13 bei der Ausbildung von Durchgangsverbindungen einer 30 Mehrschichtverdrahtung..wirkungsvoll, wie es im Nachfolgenden beschrieben wird. Die Verbundschichtanordnung in t Bandform weist Index- bzw. Weiterschaltiöcher 14, 14 .... j in gleichen Abständen an beiden Endbereichen auf, wo ; ' keine Zuleitungsmuster vorgesehen sind, wie es in Fig. 3b 35 dargestellt ist. Die Indexlöcher 14.werden beispielsweise
-11-
-11-
durch Ausstanzen gebildet und dienen dazu, die Verbundschichtanordnung in den aufeinanderfolgenden Verfahrensschritten zu positionieren und weiterzutransportieren. Bei
der erfindungsgeiaäßen Verbundschichtanordnung wird die
Verwendung von so teueren Klebemitteln, wie etwa Polylmid
beim Stand der Technik vermieden und die Verbundschichtanordnung wird durch einfaches Verkleben von zwei leitenden Schichten mit einem Klebemittel geschaffen, sodaß sie
sehr billig hergestellt werden kann. Eine derartige Ver-.'bundschichtanordnung kann vorteilhaft bei der Herstellung {, - . -„\ von elektronischen Bauteilen, wie etwa Halbleiteranordnung'- * | gen, zusammen mit einem sog. Schichtträgersystem verwen- t, ' - _ 1 ' det werden. I
Anhand der Figuren 4 bis 10 werden nun die entsprechenden j Schritte der Herstellung einer Halbleiteranordnung unter _r \ Verwendung der erfindungsgemäßen Verbundschichtanordnung " j beschrieben. Dabei wird ein sog. Schichtträgersystem ver- ! wendet, wie es in der o.g. US-PS 3 689 991 beschrieben ist. ' \ j Zuerst wird eine Verbundschichtanordnung 1.0 in Bandform \ gebildet, wie sie in den Figuren 3a und 3b dargestellt f
1st. Eine Kupferschicht 11 der Verbundschichtanordnung 10 · I wird selektiv geätzt, wodurch ein Zuleitungsmuster 15, wie. \ es in Fig. 4 dargestellt ist, auf der einen Oberfläche der, \ Verbundschichtanordnung ausgebildet wird. Ein in Längsrichtung angeordnetes Reihennmster 17 mit einer Reihe von
Indexöffnungen 14 ist an den beiden Rändern der einen
Oberfläche der .Verbundschichtanordnung in Bandform ausge-
bildet. Das Reihenmuster 17 dient zum Schutz des Zuleitungsmuster, gegenüber einem Verformen durch die beim ■
".,t Transport der Verbunds chicht anordnung 10 unter Verwen- \
dung der Indexöffnungen 14 auftretende Kraft. Um den '·■ ;
Schutz des Zuleitungsmusters zu erhöhen werden Verbin-
dungsmuster 18 zum Verbinden der Reihenmuster 17 an den
-12-
♦■ ·»
-12-
] beiden Rändern ausgebildet, wie es in Fig. 4 dargestellt 1st. Damit ist das Zuleitungsmuster 15 vollständig von den Reihenmustern 17 und den Verbindungsmustern 18 umgeben. Die entsprechenden Zuleitungen 16 des Zuleitungs-5 muster 15 sind elektrisch unabhängig von den Reihenmustern 17 und den Verbindungsmustern 18.
Insbesondere weist das Zuleitungsmuster ein Befestigungskissen 161 auf, um darauf ein Halbleiterelement etwa im "ü/, mittleren Bereich zu plazieren, wie es im Nachfolgenden beschrieben wird. Die entsprechenden Zuleitungen 16 sind , in zweireihiger Form (Dual-in-line) ausgebildet. Die Zu- b leitungen 16 weisen jeweils an ihrem einen Ende eine Ver-. feg. bindungselektrode 162 auf/ die durch "Bonden" mit dem Halbleiterelement verbunden werden können. Das andere Ende der Zuleitungen 16 weist jeweils eine Verbindungs- : elektrode 173 zur Verbindung mit einem Außenanschluß , f (nicht dargestellt) auf. Derartige Zuleitungsmuster 15 werden kontinuierlich mit vorbestimmten Abständen nach- ^ einander in Längsrichtung ausgebildet, wenn die Verbund- Schichtanordnung kontinuierlich von der Spule abgewickelt wird/ wie es in der bereits erwähnten amerikanischen Patentschrift beschrieben ist. Die Indexlöcher 14 dienen , dabei zum Weiterschalten der Verbundschichtanordnung. Da- j mit kann die Verbundschichtanordnung in einem Schichtträgersystem verwendet werden. Da die Zuleitungsmuster 15/ die Reihenmuster 17 und die Verbindungsmuster 18 durch Ätzen ausgebildet werden können/ wird beim Ausbilden dieser Muster keine unerwünschte Kraft auf die Verbundschichtanordnung ausgeübt/ sodaß die dünne Klebe- \ mittelschicht 13 (Fig. 3a) nicht, bricht und damit die ί eine Kupferschicht 11, d.h* die oben beschriebenen ent- I sprechenden Muster nicht mit der anderen Kupferschicht 12 kurzgeschlossen werden.
-13-
m ί, ./ . Jt - Λ J ν__| twg. „TgVjtpflS/f .ff. ... .7, ... V. ι? Ji *U, T^ Jy. ■ ΐ. .ν ... .N1^j - ... . Ttj-r..r: ^'Γ > -..Λ..:^- ι ----^- -^L..-ίΓ -νΛ-.!-.-_·*-»?ί·ίτ X-
DiIw^WJBhIt SÖItliBtiÄ^eiEaiSai rt-l jm ItHTOfeWVyiSPf ιΙ|ΐ*ΙI^' l-T"?1!' I 'ιγ.ιμιΙι«! l.ill.|iiHW ^W ,*·» J-JiI^i ι—liMW, ,mill. (Wm-.l.lffnMlfeXI-'«' !•Λ.ΙΗΙιιιιβΙΜΙΐωι·«·**"!**!·'»'*!!!*'*-!"· f*^- ^1-*
-13-
ΐ Die andere Kupferschicht 12 der Verbundschichtanordnung 10 wird in der in Fig. 5 dargestellten Form geäzt. So werden die Trägermuster 19a und 19b auf der anderen Oberfläche der Verbundschichtanordnung durch Entfernen eines Teils 5 der Kupferschicht 12 durch Ätzen derselben in Krapfenform ausgebildet. So werden die Trägermuster 19a und 19b durch Ätzen der anderen Kupferschicht 12 ausgebildet, wobei ein Teil entsprechend dem Befestigungskissen 161 und den Verbindungselektroden 162 und 163 und ein Teil entsprechend 10t den Reihenmustern 17 und den Verbindungsmustern 18 auf der/ einen Oberfläche der Verbundschichtanordnung verbleibt. Die Gestalt dieser Trägermuster 19a und 19b wird bestimmt in Abhängigkeit von der Gestalt der auf der einen Oberf lä-"T ehe der Verbundschichtanordnung ausgebildeten Zuleitungs-15 muster und der Bereich, wo das Halbleiterelement oder andere chipförmige Bauteile und Außenanschlüsse miteinander verbunden werden, und der Bereich, wo die Bonddrähte ver- \ bunden werden, müssen auf der anderen Kupferschicht ver- ;' bleiben. Wenn die Verbundschichtanordnung in einem Nie-I 20 derfrequenzschaltkreis verwendet wird, wo keine Probleme
in Verbindung mit parasitären Kapazitäten zwischen den .; beiden Oberflächen auftreten, so kann die ganze Ober-I fläche der anderen Kupferschicht 12 als Trägermuster zum j Tragen der Zuleitungsmuster verwendet werden, wodurch diei 25 se gegen Verformen geschützt wird. In diesem Fall kann • die Zugfestigkeit von jeder der Zuleitungen eines jeden : Zuleitungsmusters 15, das auf der-einen Oberfläche der j Verbundschichtanordnung ausgebildet ist, exakt gleich
der einer kontinuierlich durchgehenden Kupferschicht an-ί 30 gesehen werden, umsomehr als die entsprechenden Zuleitunj gen durch die Klebemittelschicht 13 auf der anderen Kupferj schicht 12 auf der gesamten Oberfläche anhaften. Wenn da-j : gegen die andere Kupferschicht 12 insgesamt als Träger- !
muster verwendet wird, so tritt die oben beschriebene 35 parasitäre Kapazität auf, was bei einer Verwendung in
-14-
-14-
einem Hochfrequenzschaltkrein nachteilhaft ist. Um dies zu vermeiden, kann ein Trägermuster, wie es in Fig. 5 dargestellt ist, so verwendet werden, daß die andere Kupferschicht 12 nur im gewünschten Bereich verbleibtjöabei wird das oben beschriebene Ätzen der Kupferschichten 11 und 12 der Verbundschichtanordnuny gleichzeitig durchgeführt. So wird eine Abdeckschicht als Abschirmung auf beiden Kupferschichten 11 und 12 der Verbundschichtanordnung so aufgebracht, daß die Abdeckschicht die Form entsprechend ^ den Zuleitungsmustern .15, der Reihenmuster 17 und der Ver-■ bindungsmuster 18 auf der einen.. Kupferschicht 11 der Ver- ■ bundschichtanordnung aufweist, wie es in Fig. 4 dargestellt ist, und die Abdeckschicht auf der Kupferschicht 12 der Verbundschichtanordnung die Form· entsprechend der Trägermuster 19a und 19b aufweist, wie es in Fig. 5 dargestellt ist. Danach wird die Verbundschichtanordnung kontinuierlich in einen Ätzapparat transportiert, der beide Oberflächen gleichzeitig abätzen kann, wobei ein Ätzmittel auf beide Oberflächen der Verbundschichtanordnung durch einander gegenüberstehende Düsen gesprüt wird. Damit werden die in den Figuren 4 und 5 dargestellten Muster gleichzeitig auf beiden Oberflächen der Verbundschichtanordnung ausgebildet. Zum Zwecke der gleichzeitigen Ausbildung dieser Muster auf beiden Oberflächen können die zwei leitenden Schichten vorzugsweise durch das gleiche Ätzmittel geätzt werden. Alternativ dazu : kann aber auch eine leitende Schicht beispielsweise aus Kupfer mit guter Leitfähigkeit und die andere leitende Schicht beispielsweise aus Aluminium gebildet sein, sodaß die Verbundschichtanordnung mit verschiedenen Ätzmitteln abgeätzt wird. '■
Die so ausgebildete Verbundschichtanordnung mit den Zulei-j tungsmustern 15 und den Trägermustern 19 wird auf eine ; Spule (nicht dargestellt) aufgewickelt und aufbefahrt.
-15-
j.·: 5
■J0
20
25
; so , 35
"•15—
Dann wird die Verbundschichtanordnung von der Spule zu den nachfolgenden Verfahrensschritten Rahmen für Rahmen zugeführt, d.h. diskontinuierlich unter Verwendung der Indexöffnungen 14.
Beim nächsten Verfahrensschritt wird ein Halbleiterelement 20 auf das Befestigungskissen 161 unter Verwendung einer Silberpaste oder eines Lots befestigt oder gebondet, wie es in Fig. 6 dargestellt ist. Dann werden unter Verwendung einer bekannten automatischen Bondmaschinen die Elektroden (nicht dargestellt) des Halbleiterelements 20 mit den Verbindungselektroden 162 der entsprechenden Zuleitungen mittels Bonddrähten 21 verbunden. Da.die dargestellte Ausführungsform so aufgebaut ist, daß die im Zuleitungsmuster 15 enthaltenen entsprechenden Zuleitungen 16 elektrisch unabhängig voneinander ausgebildet sind, kann zu dieser Zeit die Funktion des das Halbleiterelement 20 aufweisenden Schaltkreises geprüft werden. So kann geprüft werden, ob der Schaltkreis des Halbleiterelements 20 richtig funktioniert, indem beispielsweise mittels einer Testnadel Elektrizität auf die Verbindungselektroden 163"der im Zuleitungsmuster 15 enthaltenen entsprechenden Zuleitungen 16 aufgebracht wird. Falls erforderlich, kann zu diesem Zeitpunkt auch ein funktionsmäßiges Trimmen vorgenommen werden. Wenn nicht nur das Halbleiterelement, sondern auch andere Schaltkreiselemente auf dem Zuleitungs- r muster 15 befestigt werden, kann natürlich die Funktion des gesamten Schaltkreises einschließlich aller Elemente geprüft werden. Wenn bei der oben beschriebenen Funktionsprüfung festgestellt wird, daß eine vorgeschriebene: Funktion nicht durchgeführt wird, so wird das Halbleiterele- J ment 20 durch ein korrektes ersetzt, oder das defekte ' Halbleiterelement so markiert, daß es den nachfolgenden Verfahrensschritten nicht unterzogen wird, was zum Ergebnis hat, daß die Ertragsrate der fertigen Erzeugnisse ver-
-16-
* ' 1 bessett.wird. Wenn bei dieser Funktionsprüfung festge- · ■:. I stellt wird, daß das Element normal arbeitet, so wird
die Verbundschichtanordnung mit Silikonharz beschichtet, !; sodaß das ^Halbleiterelement 20 und ggf. andere Schalt- ; 5 kreiselemente sowie die Bonddrähte geschützt sind. '.:. ■
j Wie es in Fig. 7 dargestellt ist, werden bei festgehal- \ tener Verbundschichtanordnung in Bandform die Verbindungselektroden 163 der im Zuleitungsmuster 15 enthaltenen 10 entsprechenden Zuleitungen 16 durch Löten mit den Außenanschlüssen 22 verbunden. Zu diesem Zeitpunkt werden die ; entsprechenden Außenanschlüsse 22 gebogen, wie es in • \ Fig. 8 dargestellt ist, sodaß sie nicht mit dem Reihen- 1 muster 17 kurzgeschlossen werden, das an den beiden Rän-15 dem auf der einen Oberfläche der Verbundschichtanordnung · i ausgebildet ist.] Danach werden, wie es in Fig. 9 dargestellt ist, die Formschichten 23 ausgebildet* Nachdem in ' Fig. 7 dargestellten Verfahrensschritt werden die Formschichten 23 eine nach der anderen oder mehrere auf ein-20 mal ausgebildet, während die Verbundschichtanordnung nacheinander weitertransportiert wird. Bei der Ausbildung der Formschichten 23 wird Epoxidharz in Pulverform j aufgesprüht und so erwärmt, daß es aushärtet, bzw. fest ·-■.:'£'. wird. Die Formschichten 23rwerden auf der gesamten Ober- \ \ 25 fläche ausgebildet, während ein Teil eines jeden Außen- · ! anschlusses 22 offenbleibt. Nach "dem in Fig. 9 darge- ; : stellten Verfahrensschritt wird die Verbundschrittanf Ordnung an den Fig. 9 dargestellten strichpunktierten : Linien getrennt, wodurch getrennte Halbleiteranordnungen 30 24,gebildet werden, wie es in Fig. 10 dargestellt ist. j Damit können die Halbleiteranordnungen-mit hohem Wirkungs-, " ■■ grad unter Verwendung der erfindungsgemäßen Verbund- | schichtanordnüng und unter Anwendung des sog. Schicht-
' trägersystems hergestellt werden. 1 35
., * J I / —
j a ι ·
ί 1 Selbstverständlich kann die. Erfindung nicht nur bei HaIbj leiteranordnungen, sondern auch, auf allgemeine elektro-.; nische Bauteile angewendet werden. In diesem Fall wird • das Zuleitungsmuster.in. Abhängigkeit von den Bauteilen
j 5 verändert und die elektronischen Bauteile in Chipform · j werden anstelle der Halbleiterelemente befestigt.
Wie bereits oben beschrieben wurde, wird eine Kupferschicht der Verbundschichtanordnung zur Ausbildung eines Trägermusters verwendet. Um die Festigkeit zu erhöhen, kann auch die Dicke der das Trägermuster bildenden leitenden Schicht im Vergleich zur leitenden Schicht zur Ausbildung des Zuleitungsmusters erhöht.werden.
Fig. 11 zeigt ein weiteres Beispiel eines solchen Zuleitungsmusters. In Fig. 11 wird die andere Kupferschicht geätzt und ein schräges Streifen-Trägermuster 19' gebildet. Ein solches Trägermuster kann in geeigneter Weise so bestimmt werden, daß es der Gestalt des oben beschriebenen Zuleitungsmusters entspricht. Dabei muß jedoch die Gestalt des Zuleitungsmusters so beibehalten werden, daß es bei der Durchführung der oben beschriebenen Verfahrens^ [ schritte nicht zerstört wird. Da die dargestellte Aus- ; ί führungsform jedoch so aufgebaut ist, daß die im Zulei- f 25 tungsmuster enthaltenen entsprechenden.Zuleitungen von-ί einander unabhängig sind, muß ein solches Trägermuster notwendigerweise so ausgebildet sein, daß es sich minj destens teilweise mit den entsprechenden Zuleitungen I' überlappt. Der Grund liegt darin, daß es sehr schwierig ist, das Zuleitungsmuster lediglich mit der Klebemittelschicht 13 (Fig. 3a) au halten. j
Fig. 12 zeigt eine weitere Ausführungsform der Erfindung. Diese Ausführurigsfprm ist so aufgebaut, daß nicht nur die Trägermuster 19a und 19b. sondern auch die Verbindungs-
-18-
S)
·,.* .. WJ ..,-j iiiu—
• «ta*
-18-
tj&*
* < · 10
leitungen 25.unter Verwendung der anderen Kupferschicht 12 der Verburidschichtanordnurig ausgebildet werden. Damit kann unter Verwendung der erfindungsgemäßen Verbundschichtanordnung eine Mehrschichtverbindurig hergestellt werden. Die Verbindungsleitungen 25 werden mit vorbestimmten Zulei- ; tungen 16 im auf der einen Oberfläche der Verbundschicht-* anordnung ausgebildeten Zuleitungsmuster 15 über Durch- ; gangsIodverbindungen verbunden, wie es in Flg- 13 dargestellt ist. So wird ein Durchgangsloch an dem Teil aus- , gebildet/ wo die Zuleitung 16 auf der einen Oberfläche und die Verbindungsleitung 25 auf der anderen Oberfläche der Verbundschichtanordnung sich überlappen und ein leitendes Material 26, wie etwa ein Lötmittel, wird in die ; Durchgangsöffnung gegossen, wodurch die Zuleitung 26 und die Verbindungsleitung 25 miteinander verbunden werden. : Damit wird eine MehrSchichtverbindung erreicht.
Eine solche Mehrschichtverbindung kann in einem Verfahren erzielt werden, wie es beispielsweise anhand der Figuren 14A - 14C oder 15A- 15C im Nachfolgenden beschrieben wird
Bei der in den Figuren 14A - 14C dargestellten Ausführungs form wird zuerst ein Durchgangsloch 26, das die in der oben beschriebenen Weise ausgebildete Verbindungsleitung 25 und die im Zuleitungsmuster enthaltene Zuleitung 16 durchdringt,, ausgebildet. Das Durchgangsloch 26 wird durch Einstechen einer scharfen Metallnadel 27 mit einem Durchmesser von etwa 1 mm an der Spitze durch die Verbundschichtanordnung oder den Schichtkontaktrahmen ausgebildet, und zwar von der Verbindungsleitung 25- aus zur Zuleitung 16 hin. Da die Klebemittelschicht 13 beispiels- ; weise 30 μια ist, kann sie mit Leichtigkeit mittels der j Metallnadel 27 durchstoßen werden, was bei der herkömmlichen Klebeschicht Polyimid nicht möglich ist. Wenn die Metallnadel 27 hindurchgestoßen ist, kommt sie mit der
-19-
-19-
Zuleitung 16 in Kontakt, wobei die rückwärtige Oberfläche der Leitung 25 verformt wird. Danach läuft die Verbundschichtanordnung oder der Schichtkontaktrahmen mit der so ausgebildeten Durchgangsöffnung an einem Lot- Düsenstrahlbehälter 28 vorbei. Das im Lotbehälter 28 enthaltene Lötmittel 28a fließt damit infolge der Oberflächenspannung in die Durchgangsöffnungen 26a. Da die Klebemittelschicht 13 extrem dünn ist, kann die Durchgangsverbindung der Mehrschichtverbindung leicht in einem Verfahrensschritt hergestellt werden. Obwohl das Lötmittel an den Kupferschichten haftet, die auf der anderen Oberfläche der Verbundschichtanordnung oder des Schichtkontaktrahmens verbleiben, ist die verbleibende Kupferschicht das Trägermuster und irgendein auf dem Trägermuster haftendes Lötmittel beeinflußt das Verhalten des fertigen Erzeugnisses nicht, noch wird irgendeine Störung der nachfolgenden Verfahrensschritte bewirkt. ·;.
Bei dem in den Fig. 15A - 15C dargestellten Fall wird die Metallnadel 27 von der Zuleitung 16 aus hindurchgestoßan. Beim Einführen der Metallnadel 27 kommt die Zuleitung 16 in Kontakt mit der Verbindungsleitung 25. Danach wird, wie es in Fig. 15C-dargestellt ist, eine leitfähige Paste 29, wie etwa eine Silberpaste oder ein Lötmittel im'_ Siebverfahren auf das so ausgebildete Durchgangsloch 26a aufgebracht. Damit wird das Durchgangsloch 26a mit der leitfähigen Paste 29 aufgefüllt. Die so eingefüllte leitfähige Paste 29 wird dann einer Wärmebehandlung unterzogen. Danach verteilt sich ein in der leitfähigen Paste enthaltenes Lösungsmittel und als Ergebnis werden die Zuleitung 16 und die Verbindungsleitung 25 noch mehr elektrisch miteinanderverbunden. Das Aufbringen der leitfähigen Paste 29 kann gleichzeitig mit dem Aufbringen der leitfähigen Paste beim Befestigen eines Schaltungselements, wie etwa eines HaIbleiterelements auf dem Zuleitungsmuster durchgeführt wer-
-20-
HNl Λ -« faul j«lfcm 1
10
20
30
35
-20-
den. Damit kann auf einen zusätzlichen Verfahrensschritt zur Ausbildung der leitenden Paste 29 verzichtet werden und die Durchgangsverbindung der Mehrschichtverdrahtung kann mit hohem Wirkungsgrad durchgeführt werden.
Die Figuren 16 bis 19 zeigen nacheinander das Herstellungsverfahren einer weiteren Ausführungsform der Erfindung. Die oben beschriebene Ausführungsform wies das Befestigungskissen 161 (Fig. 4) zum Befestigen eines Halbleiterelements auf. Im Gegensatz dazu verwendet diese Ausführungsform ein Metallstück zum Befestigen eines Halbleiterelements. So weist das Zuleitungsmuster 15 kein Befestigungskissen auf, wie es in Fig. 16 dargestellt ist. Stattdessen hat das Zuleitungsmuster 15 einen freien Bereich 161' etwa im mittleren Bereich zum Anordnen eines Halbleiterelements. Danach werden, wie es in Fig. 17 dargestellt ist, ein Trägermuster ;i9b und ein zum Befestigen des Metallstücks zu verwendendes Muster 30 unter Verwendung der anderen Kupferschicht 12 der Verbundschichtanordnung ausgebildet. Zusammen mit dem Trägermuster 19b dient auch das Muster 30 als Träger für das auf der anderen Oberfläche der Verbundschicht ausgebildete Zuleitungsmuster 15.
Danach wird, wie es in> den Figuren 18 und 19 dargestellt ast, das Metallstück 31 auf dem Muster 30 befestigt und danach wird das Halbleiterelement 20 auf dem Metallstück 31 befestigt. So wird im Laufe des Transports der Verbundschichtanordnung oder des Schichtkontaktrahmens das Metallstück 31, das beispielsweise aus Kupfer ist, auf dem Muster 30, beispielsweise durch ein Lötmittel befestigt, wie es in Fig. 19 dargestellt ist. Danach wird die über dem Metallstück 31 befindliche Klebmittelschicht beispielsweise mittels einer Pinzette entfernt. Danach wird das Halbleiterelement 20 auf dem Metallstück 31 befestigt, und zwar durch eine Silberpaste oder ein Lötmittel. Danach wer-
"P
-21-
1 .
-21-
'. ] den das so befestigte Halbleiterelement 20 und die Verbindungselektroden 162 der in dem Zuleitungsmuster enthaltenen entsprechenden Zuleitungen mit den Bonddrähten 21 verbunden. Danach wird eine Prüfung durchgeführt, eine 5 Harzformschicht wird ausgebildet und die Verbundschichtanordnungen werden voneinander getrennt, um in der gleichen Weise, wie es bereits oben beschrieben wurde, getrennte Halbleiteranordnungen zu bilden. Da bei der beschriebenen Ausführungsform das Halbleiterelement 20 di- ; AOi rekt auf dem Metallstück 31 befestigt ist, wird eine aus-;' ■'■ gezeichnete Wärmeableitung erzielt. Damit kann die dar-. j gestellte Ausführungsform besonders vorteilhaft bei der j - Herstellung von Halbleiterelementen verwendet werden, :! die stark wärmeabgebend sind, wie etwa Hybride integrier-,15 te Schaltkreise. Darüber hinaus die Verbindungselektro-■; den 162 (Fig. 16) durch das Metallstück 31 auch im Falle , des Drahtbondens zwischen dem Halbleiterelement und den '. Zuleitungen getragen werden, kann das Bonden besser in ■\ einem sehr stabilen Zustand durchgeführt werden. Zusätzi QQ lieh dazu kann beim Ausbilden der Formschicht 24 (Fig. 9) '. das Metallstück 31 vollständig mit der Formschicht bej deckt werden. Wenn jedoch eine größere Wärmeableitungsj menge benötigt wird, kann die Oberfläche, die entgegen-I gesetzt zu der liegt, wo das Halbleiterelement 20 des j 25 Metallstücks 31 befestigt ist, von der Formschicht frei-I gelassen werden. Da das herkömmliche Schichtträgersystem ■; eine Isolierschicht mit geringer thermischer Leitfähigkeit, wie etwa Polyimid, verwendet, kann eine Halbleiteranordnung mit großer Wärmeentwicklung nicht unter Ver-30 Wendung eines Schichtträgersystems hergestellt v/erden.
Da die dargestellte Ausführungsform jedoch so beschaffen j
'*] ■ 1st, daß ein Metallstück verwendet wird und das Halblei- !
ι -j
j terelement direkt auf diesem befestigt wird, ist es durch '·' j die dargestellte Ausführungsform möglich, Halbleiteran- ; 35 Ordnungen mit großer Wärmeentwicklung sehr wirkungsvoll herzustellen.
-22-
Pil f _ ·-<» .ή/ΪΙ 1 M i »II ,..» I I i*,l_lf Ii J1 L 11 I« JB1I J1T 1^i! T ι-«Ί I" » flil I I fWMffl Λ>
■ ί
10
F-
15
25
30
-22-
Die Figuren 20 un<? 21 zeigen Beispiele von tatsächlichen Zuleitungsmustern, Trägermustern und Verbindungsleitungen, wie sie entsprechend den Ausfuhrungsformen nach Fig. 16 bis 19 hergestellt werden. Dabei wird die erfindungsgemäße Verbundschichtanordnung beispielsweise bei der Herstellung von Halbleiteranordnungen verwendet. Bei der in .' Fig. 20 dargestellten Ausführungsform weist das Zuleitungsmuster 15 62 Zuleitungen 16 auf.Bei der in Fig. 21 dargestellten Ausführungsform sind die Trägermuster 19b bis 19Cf,^ das Metallstück'rBefestiguhgsmuster 311 und die ■^Verbindungsleiturigen 25 für eine Mehrschiehtverbindung aus-/ gebildet. Die Geometrie und Anordnung der Trägermuster 19b ,bis 19g wurde so gewählt, daß die oben beschriebene parasitäre Kapazität möglichst klein ist, während das in Fig. 20 dargestellte Zuleitungsmuster sicherrgetragen wird. Demzufolge ist es erwünscht, daß die Fläche des Trägermusters möglichst klein ist.
,.Änderungen und Ausgestaltungen der beschriebenen Ausfüh-'rungsformen sind für den Fachmann ohne weiteres möglich und fallen in den Rahmen der Erfindung.
35

Claims (1)

  1. GLAWE, DELFS, MOLL & PARTNER
    Sanyo Electric Co. Ltd. Tokyo Sanyo Electric Co. Ltd,
    Verbundschichtanordnung, insbesondere zur Verwendung in einer Halbleiteranordnung sowie Verfahren zu deren Herstellung
    yu<HiAssgjE}/Er) jreteji bejm EflmyAisc,HEN Patentamt
    RICHARD eLAWE DRHNQ.
    WALTER MOLL DIPL-PHYS. DR RER NAT. UFH BEST. DOLMETSCHER
    8000 MÜNCHEN 28 POSTFACH 162 UEBHERRSTR 20 TEL (089) 226548 TELEX 522 SOS SPEZ
    KLAVS DELF3 DIPLHNQ.
    ULRICH MENQ9EHL DIPL-CHEM. DR RER NAf.
    HEINRICH NIEBUHR DIPL-PHVS. DR PHIL HABJL.
    2000 HAMBURG 13 POSTFACH 2570 ROTHENBAUM-CHAUSSEE 58 TEL (040)4102008 TELEX 212921SPEZ
    MÜNCHEN ι
    A"7 ■ I
    PATENTANSPRÜCHE
    Verbund- bzw. MehrSchichtanordnung, gekennzeichnet durch eine erste leitende Schicht (11), eine zweite leitende Schicht (12) und eine Klebemittelschicht (13) zwischen der ersten und zweiten leitenden Schicht (11,12), um diese miteinander zu verkleben und sie elektrisch voneinander zu isolieren.
    Verbundschichtanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Klebemittelschicht (13) ein hitzehärtbares oder duroplastisches Harz aufweist.
    •ti 'f. ''4.
    Verbundschichtanordnung nach Anspruch 2, dadurch gekennzeichnet, daß die Dicke der Klebemittelschicht (13) größer .ist als die Dicke, die erforderlich ist, um eine Stehspannung zu liefern, die größer ist, als eine zwischen der ersten leitenden Schicht (11) und der zweiten leitenden Schicht (12) anliegende Spannung. 4
    Verbundschichtanordnung nach Anspruch 3, dadurch gekennzeichnet, daß die Dicke der Klebemittelschicht (13) im Bereich von 20-100 ßm ist.
    Verbundschichtanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die erste leitende Schicht und die zweite leitende Schicht die gleiche Dicke aufweisen.
    • r # # * t
    -2-
    6. Verbundschichtanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die erste leitende Schicht und die zweite leitende Schicht jeweils eine verschiedene Dicke aufweisen.
    5
    7. Verbundschichtanordnung nach Anspruch 6, dadurch gekennzeichnet/ daß die erste leitende Schicht zur Ausbildung eines Zuleitungsmusters und die zweite leitende Schicht zum Tragen des Zuleitungsmusters ver- ;. 10 . ,wendet wird und daß die zweite leitende Schicht eine i-i ) größere Dicke als die erste leitende Schicht aufweist.
    ί -; Ϊ-.8. Verbundschichtanordnung nach Anspruch 1, dadurch g e - 'l\ J kennzeichnet, daß die erste leitende Schicht '.-',15 , und die zweite leitende Schicht aus einem metallischen '\ Material sind, das von dem gleichen Ätzmittel geätzt werden kann.
    ''"/ 9. Verbundschichtanordnung nach Anspruch 1, dadurch g e ' kennzeichnet, daß die erste leitende Schicht und die zweite leitende Schicht jeweils aus einem metallischen Material sind, das von einem unterschiedlichen Ätzmittel geätzt werden kann.
    j 25 10. Schichtkontaktrahmen gekennzeichnet durch eine Verbundschichtanordnung (10) aus zwei leitenden Schichten (11,12), die mittels hitzehärtbarem Harz (13) aneinandergeklebt und voneinander isoliert
    sindp
    . 30 ..
    ι ,, " eine Vielzahl von Zuleitungsmustern (15), die auf de.r ί i. ■·*·. ■-/-;.
    .j ' einen Oberfläche der Verbundschichtanordnung unter Verwendung einer der leitenden Schichten ausgebildet sind, wobei jedes Zuleitungsmuster eine Vielzahl von Zuleitungen (16) aufweist und
    -3-
    3.20.1135
    ' 1 ein auf der anderen Oberfläche der Verbundschichtanordnung unter Verwendung der anderen leitenden Schicht ausgebildetes Trägerteil (19) zum Tragen der Zuleitungsmuster.
    5 11. Schichtkontaktrahmen nach Anspruch 10, dadurch g e I k en η zeichnet, daß die Verbundschichtanord-I nung In Bandform ausgebildet ist und das Zuleitungs-
    muster die gleichen Muster aufweist, die jeweils in <gleichem Abstand in Längsrichtung der Verbundschicht-10 anordnung ausgebildet sind.
    : 12. Schichtkontaktrahmen nach einem der Ansprüche 10 I oder 11/ dadurch gekennzeichnet, daß 1 das Trägerteil eine Vielzahl von Trägermustern auf-15 weist, die entsprechend den Zuleitungsmustern ausgebildet sind.
    - 13. Schichtkontaktrahmen nach Anspruch 12, dadurch g e -
    kennzeichn et, daß es eine Verbindungs-20 leitung auf der anderen Oberfläche der Verbundschichtanordnung an einer Stelle aufweist, an der das Trä-. gerrauster nicht existiert.
    \
    'ι 14. Schichtkontaktrahmen nach Anspruch 13, dadurch g e j 25 kennzeichne.tv daß es eine Verbindungs-ί einrichtung aufweist, die sich durch das hitzehärt- ·; bare Harz erstreckt, um die Zuleitungen des Zulei-I -tungsmusters und die Verbindungsleitungen miteinander i zu verbinden.
    \ 15. Schichtkontaktrahmen nach Anspruch 14, dadurch gekennzeichnet, daÄ die Verbindungseinrichtung Durchgangslöcher, die an der Stelle ausgebildet sind, wo sich die Zuleitungen des Zuleitungsmusters 35 und die Verbindungsleitungen überlappen, und ein in
    -A-
    it* λ * ·* #
    -4-diese Durchgangslöcher eingefülltes Material aufweist.
    16. Schichtkontaktrahmen' nach Anspruch 10, dadurch gekennzeichnet, daß er einen Verstärkungs- bereich aufweist, der auf der einen Oberfläche der Verbundschichtanordnung unter Verwendung des Teils der einen leitenden Schicht ausgebildet ist, der von den Zuleitungsmustern getrennt ist, um ein Verformen der Zuleitungsmuster durch äußere Kräfte zu verhindem.
    17. Schichtkontaktrahmen nach Anspruch 16, dadurch gekennzeichnet, daß die Verbundschichtan-
    . Ordnung in Bandform ausgebildet ist und der Verstärkungsbereich Reihenmuster aufweist, die in Längsrichtung der Verbundschichtanordnung ausgebildet ' sind.
    18. Schichtkontaktrahmen nach einem der Ansprüche 16 oder 17, dadurch gekennz eichnet, daß er einen weiteren Verstärkungsbereich aufweist, der auf der anderen Oberfläche der Verbundschichtanordnung unter Verwendung der anderen leitenden Schicht an einer Stelle ausgebildet ist, die dem Verstärkungsbereich auf der einen Oberfläche der Verbundschichtanordnung entspricht.
    IS. Schichtkontaktrahmen nach Anspruch 10, dadurch g e kennzeichnet, daß die in den Zuleitungsmustern enthaltene Vielzahl von Zuleitungen so ausgebildet ist, daß sie elektrisch, voneinander unab- \ hängig sind. ;
    20. Schichtkontaktrahmen nach Anspruch. 19, dadurch g e kennzeichnet, daß das Trägerteil ein unter
    -5-
    • ·♦ *· *·* · v5f^ vJ] I 10 0
    • <t · · t *· · * 1 1J J
    : 1 Verwendung der anderen leitenden Schicht ausgebildetes Trägermuster so' aufweist/ daß es jeweils einem der Zuleitungsmuster entspricht.
    21. Schichtkontaktrahmen nach Anspruch 20, dadurch gekennzeichnet, daß das Trägermuster so ausgebildet ist/ daß es sich jeweils mit den entsprechend den der Vielzahl von Zuleitungen überlappt, mindestens mit einem Teil davon.
    22«, Schichtkontaktrahmen nach einem der Ansprüche 20 oder 21, dadurch gekennzeichnet, daß er Verbindungsleitungen aufweist, die auf der anderen Oberfläche der Verbundschichtanordnung unter Verwendung der anderen leitenden Schicht so ausgebildet sind, daß sie von dem Trägermuster elektrisch unabhängig und über die Klebmittelschicht jeweils mit einer der Zuleitungen des Zuleitungsmusters verbunden sind.
    20 23.
    Halbleiteranordnung, durch
    gekennzeichnet
    eine Verbundschichtanordnung aus zwei leitenden Schichten, die mittels hitzehärtbarem Harz aneinander geklebt und voneinander isoliert sind,
    ein Zuleitungsmuster, das auf der einen Oberfläche der Verbundschichtanordnung unter Verwendung einer der leitenden Schichten ausgebildet ist und eine Vielzahl von Zuleitungen aufweist,
    ein Trägerteil, das aus der anderen Oberfläche der Verbundschichtanordnung unter Verwendung der anderen leitenden Schicht.zürn Tragen des Zuleitungsmusters ausgebildet ist/
    ι .j ;-■-?.:' . if, ι ti ...,
    • f ir * ·
    • #· fi .
    ,2.0,1133
    Halbleiterelement, das an einer vorbestimmten Stelle bezüglich des Zuleitungsmusters befestigt ist,
    eine Verbindungseinrichtung zum elektrischen Verbinden des Härteleiterelements mit dem Zuleitungsmuster,
    eine Vielzahl von Außenanschlüssen, die mit der Vielzahl von Zuleitungen des Zuleitungsmusters verbuncuü« sind und eine Formschicht zum Umschließen bzw. Vergießen mindestens 1,0 der Verbundschichtanordnung, des Hartleiterelements, der Verbindungseinrichtung und der Außenanschlüsse, mit Ausnahme eines Teils der Außenanschlüsse.
    24. Halbleiteranordnung nach Anspruch 23, dadurch g e kennzeichnet, daß sie einen Elementbefestigungsbereich aufweist, der auf der einen Oberfläche der Verbundschichtanordnung unter Verwendung einer der leitenden Schichten an einer vorbestimmten Stelle bezüglich des Zuleitungsmusters zum darauf Anbringen des Halbleiterelements ausgebildet ist, wobei das Halbleiterelement auf diesem Elementbefestigungsbereich auf der einen Oberfläche der Verbundschichtanordnung befestigt ist.
    25. Halbleiteranordnung nach Anspruch 23, dadurch gekennzeichnet, daß sie ein Metallstück sowie einen Metallstückbefestxgungsbereich aufweist, der auf der anderen Oberfläche der Verbundschichtanordnung unter Verwendung der anderen leitenden
    ow Schicht zum Befestigen des Metallstücks darauf ausgebildet ist, wobei das Halbleiterelement auf dem Metallstück von der einen Oberfläche der Verbund- ! Schichtanordnung aus befestigt wird, nachdem das hitzehärtbare Harz an einer Stelle bezüglich des
    Metallstück-Befestigungsbereichs entfernt wurde
    -7-
    t*· · · · « * VIII
    -τι und die Formschicht so ausgebildet ist, daß mindestens ein Teil des oder das ganze Metallstück auch eingeschlossen ist.
    26. Halbleiteranordnung nach Anspruch 23, dadurch gekennzeichnet, daß die Verbindungseinrichtung einen Bonddraht aufweist.
    27. Halbleiteranordnung nach Anspruch 23, dadurch gevk e η η ζ e i c h η e t, daß das Trägerteil ein Trägermuster aufweist, das entsprechend dem Zuleitungsmuster ausgebildet ist.
    28. * Halbleiteranordnung nach Anspruch 27, dadurch g e ,; kennzeichnet, daß die Vielzahl von Zuleitungen des Zuleitungsmusters elektrisch unabhängig voneinander ausgebildet sind.
    29. Halbleiteranordnung nach Anspruch 28, dadurch g e kennzeichnet, daß die Trägermuster so ausgebildet sind, daß sie sich mit den entsprechenden :äer Vielzahl von Zuleitungen mindestens von einem
    , Teil davon überlappen.
    '30. Halbleiteranordnung nach Anspruch 27, dadurch gekennzeichnet, daß sie eine Verbindungsleitung aufweist, die auf der anderen Oberfläche der Verbundschichtanordnung unter Verwendung der anderen leitenden -Schicht an einem Bereich ausgebildet ist,
    ow .wo das Trägermuster nicht vorhanden ist.
    '%■. 31. Halbleiteranordnung nach Anspruch 30, dadurch gekennzeichnet, daß sie weiterhin eine Verbindungseinrichtung ,zum Verbinden der Vielzahl von Zuleitungen mit den Verbindungsleitungen über das
    —8—
    •r» « · ·· tiii ••-f ·· · ■■ ·
    Ätzen einer der leitenden Schichten der Verbund-' schichtanordnung zur Ausbildung einer Vielzahl von Zuleitungsmustern, die jeweils eine Vielzahl von Zuleitungen auf der einen.Oberfläche der Verbund™ schichtanordnung aufweisen,
    - Befestigen eines Halbleiterelements auf der einen Oberfläche der Verbundschichtanordnung in Beziehung zum Zuleitungsmuster,
    Elektrisches Verbinden des Halbleiterelements mit jeweils dem einen Ende der Zuleitungen des Zulei- , ', ' ytungsmusters.
    Verbinden der Außenanschlüsse jeweils mit dem anderen Ende der Zuleitungen des Zuleitungsmusters,
    -9-
    ' —δ-
    Ι hitzehärtbare Harz aufweist.
    32. Halbleiteranordnung nach Anspruch 31, dadurch gekennzeichnet, daß die Verbindungseinrichtung ein Durchgangsloch, das an der Stelle ausgebildet ist, wo jeweils eine der Vielzahl von Zuleitungen und der Verbindungsleitungen sich überlappen, und ein leitfähiges Material aufweist, das in das Durchgangsloch eingefüllt ist.
    .- 10 , _~
    /33. Verfahren zur Herstellung einer Halbleiteranordnung, \ ', gekennzeichnet durch die Verfahrens- , j " , schritte: . ' P
    ' Herstellung einer Verbundschichtanordnung aus zwei leitenden Schichten, die mittels hitzehärtbarem Harz ' voneinander geklebt und voneinander isoliert sind,
    -s-
    } Ausbilden einer Formschicht zum Umschließen bzw. Vergießen mindestens der Verbundschichtanordnung und des Halbleiterelements, ausschließlich eines Teils der jeweiligen Außenanschlüsse und
    Abtrennen der Verbundschichtanordnung zur Schaffung einer getrennten Halbleiteranordnung für jede Formschicht.
    34. Verfahren nach Anspruch 33, dadurch gekenn- ,
    - 10 "' ../,ze ice h η e t, daß die Verbundschichtanordnung " ' ,/.
    in Bandform, die Vielzahl von Zuleitungsmustern in '" '- ' '. gleichen Abständen in Längsrichtung der Verbund- ..- ,
    · '. Schichtanordnung ausgebildet werden und jeder die- . -',<·, " ;ser Verfahrensschritte während des Transports der -' . Verbundschichtanordnung in 'Längsrichtung ausgeführt ' , wird.
    35. Verfahren nach Anspruch 33, dadurch gekennzeichnet, daß es weiterhin den Verfahrens- schritt des Ätzens der anderen leitenden Schicht der " ,- ,
    Verbundschichtanordnung zum Ausbilden eines Träger- , '" \ musters entsprechend der Vielzahl von Zuleitungsmustern aufweist, um die entsprechenden Zuleitungs- - muster zu tragen.
    36; Verfahren zur Herstellung einer Halbleiteranordnung, gekennzeichnet durch die VerfäKrensschritte:
    Herstellung einer Verbundschichtanordnung aus zwei
    "V^ leitenden Schichten, die. mittels hitzehärtbarein - ' V Harz aneinander geklebt und voneinander isoliert sind,
    Ätzen einer der leitenden Schichten der Verbund-
    -10-
    JU..L _ " Jt Ώ.
    vm r--1-· »rii
    β 1141 ··
    32Q.1133
    -10-
    ] Schichtanordnung zur Ausbildung einer Vielzahl von Zuleitungsmustern auf der einen Oberfläche der Verbundschichtanordnung t die jeweils eine Vielzahl von Zuleitungen aufweisen,
    Ätzen der anderen leitenden Schicht der Verbundschichtanordnung zur Ausbildung eines Metallstückbefestigungsmusters auf der anderen Oberfläche der Verbundschichtanordnung ,
    Jx .10 '.''
    /.'' \ ' Befestigen eines Metallstücks auf dem Metallstückbefesti-
    ■ gungsmuster,
    ·; Entfernen des hitzehärtbaren Harzes an der dem Metall- .'..' ' ■ 15 stück entsprechenden Stelle/
    Befestigen eines Halbleiterelements auf dem Metallstück ' von der einen Oberfläche der Verbundschichtanordnung aus,
    Verbinden des Halbleiterelements .jeweils mil·, dem einen Ende der Zuleitungen des entsprechenden Zuleitungsmusters/
    Verbinden der Außenanschlüsse jeweils mit dem anderen j Ende des Zuleitungsmusters/
    Im ';
    Ausbilden einer Formschicht zum Umschließen mindestens der Verbundschichtanordnung/ des Halbleiterelements sowie einem Teil des oder des gesamten Metallstücks, aus-
    '■ schließlich eines Teils jeweils der Außenanschlüsse,
    , Abtrennen der Verbundschichtanordnurig zur Schaffung einer; getrennten Halbleiteranordnung, für jede Formschicht.
    37. Verfahren nach Anspruch 36, dadurch g e k e η η zeichnet, daß die Verbundschichtanordnung
    -11-
    j ] in Bandform/ die Vielzahl von Zuleitungsmustern in glei- : chen Abständen in Längsrichtung der Verbundschichtanordnung ausgebildet werden und daß jeder Verfahrensschritt ; während des Transports der Verbundschichtanordnung in ; j 5 Längsrichtung ausgeführt wird.
    } 38. · Verfahren nach Anspruch 36, dadurch g e k e'.n' n. -.
    [ zeichnet,, daß es weiterhin den Verfahrens-
    [ schritt des Ätzens der anderen leitenden Schicht
    - ίο ^er Verbundschichtanordnung zur Ausbildung einer
    Vielzahl von Trägermuster auf der/anderen Ober-
    ! fläche der Verbundschichtanordnung aufweist, um '■
    fί f j das ZuleitTingsmuster zu tragen/ wobei die Träger- ;
    j s muster entsprechend der Vielzahl von Zuleitungs- :
    15 mustern und unabhängig von den Metallstückbefesti-
    ' gungsmustern ausgebildet sind.
    39. Verfahren nach einem der Ansprüche 35 oder 38, dadurch gekennz eichnet, daß es weiter-20 hin die Verfahrensschritte des Ätzens der anderen leitenden Schicht der Verbundschichtanordnung zur Ausbildung einer Verbindungsleitung auf der anderen ; - Oberfläche der Verbundschichtanordnung an einer ; Stelle, wo das Trägermuster nicht vorhanden ist, < i 25 sowie des Verbindens der Zuleitungen des Zuleitungs-^ ; musters mit den Verbindungsleitungen aufweist.
    i .40. Verfahren nach Anspruch 39, dadurch g e k e η η -
    . zeichnet, daß der Verfahrensschritt des Ver- : 30 bindens der Zuleitungen des Zuleitungsmusters mit . f. den Verbindungsleitungen die Verfahrens schritte des · -V'''- |. - Ausbildens von Durchgangs löchern an einer Stelle, • wo die Zuleitung des Zuleitungsmusters und die Verbindungsleitung sich überlappen, und des Einfüllens ■ 35 eines leitenden Materials in das Durchgangsloch auf-, weist.
    -12-
    3,2 OJI
    41. Verfahren nach Anspruch. 40, dadurch gekennzeichnet, daß der Verfahrensschritt des Einfüllens des leitenden Materials in das Durchgangsloch einen Verfahrensschritt aufweist, bei dem eine leitende Paste im Siebverfahren auf das Durchgangsloch aufgebracht wird.
    42. Verfahren nach Anspruch 40, dadurch gekennzeichnet, daß der Verfahrensschritt des Einil.O füllens des leitenden Materials in das Durchgangsloch den Verfahrensschritt des Einfüllens von Löt-. mittel in das Durchgangsloch aufweist, während die ., Verbundschichtanordnung an einem. Lötmittelbehälter yorbeiläuft, bei dem dieses nach oben fließen kann. 15
    20
    25
    30
    35
DE3201133A 1981-01-17 1982-01-15 Verbundschichtanordnung, insbesondere zur verwendung in einer halbleiteranordnung sowie verfahren zu deren herstellung Withdrawn DE3201133A1 (de)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP567281A JPS57120361A (en) 1981-01-17 1981-01-17 Structure of film substrate
JP706981A JPS57120398A (en) 1981-01-19 1981-01-19 Method of connecting both-side printed foil of both-side printed circuit board
JP706881A JPS57120397A (en) 1981-01-19 1981-01-19 Method of connecting both-side printed foil of both-side printed circuit board
JP1618281A JPS57130457A (en) 1981-02-04 1981-02-04 Mass assembling method of semiconductor device
JP1618381A JPS57130458A (en) 1981-02-04 1981-02-04 Film substrate structure
JP56024028A JPS57138167A (en) 1981-02-19 1981-02-19 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
DE3201133A1 true DE3201133A1 (de) 1982-11-11

Family

ID=27547925

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3201133A Withdrawn DE3201133A1 (de) 1981-01-17 1982-01-15 Verbundschichtanordnung, insbesondere zur verwendung in einer halbleiteranordnung sowie verfahren zu deren herstellung

Country Status (2)

Country Link
DE (1) DE3201133A1 (de)
GB (1) GB2093401B (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3029667A1 (de) * 1980-08-05 1982-03-11 GAO Gesellschaft für Automation und Organisation mbH, 8000 München Traegerelement fuer einen ic-baustein
GB2147457A (en) * 1983-09-28 1985-05-09 Philips Electronic Associated Encapsulated semiconductor device with composite conductive leads
US4571354A (en) * 1983-12-27 1986-02-18 Rogers Corporation Tape automated bonding of integrated circuits
KR920018907A (ko) * 1991-03-23 1992-10-22 김광호 반도체 리드 프레임
CN102939801B (zh) * 2010-05-12 2015-11-25 微连接股份公司 制造柔性印刷电路的方法以及通过所述方法制造的柔性印刷电路

Also Published As

Publication number Publication date
GB2093401A (en) 1982-09-02
GB2093401B (en) 1985-07-17

Similar Documents

Publication Publication Date Title
DE19734794B4 (de) Leiterrahmen mit einer Vielzahl von Verdrahtungsteilen zur Verwendung bei einerHalbleitervorrichtung
DE4207198C2 (de) Zuführungsrahmen und dessen Verwendung in einer Halbleitervorrichtung
EP3026703B1 (de) Verfahren zum herstellen eines substratadapters, substratadapter und verfahren zum kontaktieren eines halbleiterelements
WO2013029073A1 (de) Verfahren zur integration eines bauteils in eine leiterplatte oder ein leiterplatten-zwischenprodukt sowie leiterplatte oder leiterplatten-zwischenprodukt
DE102009035623A1 (de) Halbleitervorrichtung
DE102006030581B3 (de) Verfahren zum Herstellen eines Bauelements
DE102013103351B4 (de) Elektronikmodul
DE3211539A1 (de) Mehrschichten-stromschine hoher kapazitanz und verfahren zur herstellung derselben
DE3201133A1 (de) Verbundschichtanordnung, insbesondere zur verwendung in einer halbleiteranordnung sowie verfahren zu deren herstellung
DE10302022B4 (de) Verfahren zur Herstellung eines verkleinerten Chippakets
DE3545527A1 (de) Flexible elektrische verbindungsvorrichtung und verfahren zu ihrer herstellung
EP2044405B1 (de) Temperaturmesssensor und verfahren zu dessen herstellung
EP1692476B1 (de) Bauelement und verfahren zu dessen herstellung
DE102013106438B4 (de) Chipanordnungen
EP0995235B1 (de) Kontakt für kleinste bondkontakte sowie verfahren zur herstellung eines kontaktes
DE10059808A1 (de) Verfahren zur Verbindung einer integrierten Schaltung und einer flexiblen Schaltung
DE3916980A1 (de) Mit kunststoff umhuellte, integrierte multichip-hybridschaltung
DE2326861A1 (de) Verfahren zum gegenseitigen verbinden von elektronischen mikrobausteinen und nach einem solchen verfahren hergestellte verbindungssubstrate und hybridschaltungen
DE3522168A1 (de) Verfahren zum erden oder masseverbinden von planaren bauelementen und integrierten schaltkreisen sowie nach diesem verfahren erhaltenes erzeugnis
DE2214163A1 (de) Elektrische schaltungsanordnung
DE3202133A1 (de)
DE102004012979B4 (de) Kopplungssubstrat für Halbleiterbauteile, Anordnungen mit dem Kopplungssubstrat, Kopplungssubstratstreifen, Verfahren zur Herstellung dieser Gegenstände und Verfahren zur Herstellung eines Halbleitermoduls
DE102018215638B4 (de) Bondfolie, elektronisches Bauelement und Verfahren zur Herstellung eines elektronischen Bauelements
DE102019132852B4 (de) Verfahren zum Herstellen eines Leiterstrukturelements und Leiterstrukturelement
EP2953436B1 (de) Verfahren zum herstellen eines elektronischen verbindungselements

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8125 Change of the main classification

Ipc: H05K 1/03

8130 Withdrawal