JPS59167089A - 集積回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （ａｌ　　発明の技術分野 本発明は集積回路装置、特に膜集積回路が形成された主
基板に膜集積回路が形成された副基板が搭載されてなる
構造を有する集積回路装置の改良に関する。

（ｂｌ　　技術の背景 混成集積回路は、二つ以上の異種の集積回路の組合わせ
、あるいは一つ以上の独立したデバイス又は部品と一つ
以上の集積回路からなる回路と定義されて、具体的には
膜集積回路と個別部品、膜集積回路と半導体集積回路、
膜集積回路と半導体集積回路と個別部品、半導体集積回
路と個別部品の組合せがある。

この様に多くの混成集積回路においては膜集積回路が用
いられており、半導体集積回路に比較して混成集積回路
の％徴とされる、設計の自由度が大きい、抵抗値や容量
値を幅広くかり精密に選択することができる、素子及び
回路相互間の分離が容易で寄生容量を小さくできる、高
電力や低電力に有利である、迅速に供給することができ
かつ小数量でも採算がとれる、などの利点は膜集積回路
に負うところが大きい。

膜集積回路には周知の如く、薄膜集積回路と身膜集積回
路とがあり、薄膜集積回路は抵抗値等回路素子定数に高
精度かつ高安定が要求される場合に不可欠とされ、また
厚膜集積回路は経済性と小形化に優れて、システムの要
求に応じて選択されている。

（ｃｌ　　従来技術と問題点 混成集積回路が応用される代表的な例としてアクティブ
フィルタがあげられる。

アクティブフィルタは、その回路に用いられる抵抗体及
びコンデンサの定数の許容範囲が狭くかつ安定であるこ
とが要求されるために薄膜集積回路が用いられて、従来
その基板上に半導体集積回路である演算増幅器を搭載し
てフィルタ回路を構成し、更に外部接続端子もこの基板
に接続されている。

この構造においては、第１図に示す如く基板１上に、薄
膜集積回路の本来の目的である抵抗体及びコンデンサの
回路素子形成領域２（図中斜線で示す）の他に、演算増
幅器３及び外部接続端子４（一部のみ図示する）の接続
部分等の必ずしも薄膜であることを必要としない回路の
形成領域５を広く設けることが必要であって、場合によ
っては基板面積の１／２以上がこれらの薄膜によって形
成することを必要としない接続領域等の回路部分に費や
される。

また、アクティブフィルタにおいて高精密、高安定が要
求される前記の抵抗体及びコンデンサの多くは時定数を
決定する素子であって閉ループ回路を構成し、その時定
数の許容範囲は通常は±１〔チ〕程度、厳格な場合には
±０１〔チ〕が要求される。

しかしながらコンデンサ素子の容量値は製造工程におい
て数〔チ〕のばらつきを生ずることが避は難く、薄膜集
積回路の形成後に時定数の修正が必要となることが多い
。

この修正を行なう実際的な方法は、まずコンデンサの容
量値を測定し、時定数すなわち容量値と抵抗値との積が
所定の値となる様に抵抗体をトリミングする方法である
。しかしながら容量値及び抵抗値を精度良く測定するた
めには、閉ループ回路の１個所を回路パターン形成の際
には切断分離しておくことが必要であり、従来は抵抗体
のトリミング終了後にワイヤーボンディング或いははん
だ付は等によってこの切断分離した回路を閉じるか、或
いは外部接続端子を介して外部で閉ループとしている。

この様に抵抗値調整後の閉ループ形成のためにかなりの
工数及び基板面積５の増加を余儀なくされている。

昼上説明した如く、アクティブフィルタ等の従来１枚の
薄膜集積回路によって構成される装置は、小型化及び集
積規模の増大が困難でありかつ高価であって、その改善
が強く要請されている。

混成膜集積回路を複数の基板、すなわち１枚の主基板と
これに搭載された単数又は複数の副基板とに分割して形
成する構造が既に知られている。

この構造は、例えば基本回路は同一であって入出力条件
やピンレイアウトの異なる集積回路装置など相互に類似
する装置の供給が容易となること、形状の小形化、集積
規模の向上に有効であることなどの効果をもつ。また高
精度を要求される回路部分のみを薄膜集積回路として副
基板に形成して、厚膜集積回路を形成した主基板上に搭
載する構造は、薄膜と厚膜とのそれぞれの利点を生かす
有効な手段であって、機能と小形化及び経済性とを両立
させる効果を有する。

従って混成膜集積回路を主基板と副基板とに分割形成す
る構造は、前記要請に対処し更に混成膜集積回路を発展
させるために最も有効な手段の一つである。

しかしながら、膜集積回路特に薄膜集積回路が形成され
た副基板を厚膜集積回路が形成された主基板に充分な信
頼性をもって接続することは決して容易ではなく、膜集
積回路が基板の表裏両面に形成され、また一般に膜集積
回路に半導体集積回路及び個別部品へも搭載されること
がこの接続を一層複雑にしている。

膜集積回路が形成された２枚の基板を平行に配置して双
方の回路を所要の位置において相互に接続する方法とし
て従来下記の方法が知られている。

その−は通常は同一の大きさの複数の基板の周辺の相対
応する位置に接続パッドを設けて、この間をリード線で
接続する方法である。この方法においてはパターン配置
の自由ｇが失なわれ、かつ接続工程においてかなりの工
数を必要とする。

基板の大きさが同じであることを必要とせず、パターン
配置の自由度が大きい方法としてははんだバンプ法があ
る。この方法においては側基板面内の任意の位＃に相対
応する接続パッドを設けて、その間をはんだ球を融解す
ることＫよって接続する。仁の方法は大きい利用価値を
有するが、基板の対向する面の間に７ラツクス除去に必
要な空隙を再現性良く設けることが容易ではないことな
ど、なお改良の余地を残している。

複数の基板を用いる混成集積回路装置に関して、その機
能と集積規模を更に向上し、小形化、経済性の向上を推
進するためＫは、上記の他にも改良すべき点があり、更
に改善された構造が必要゛とされている。

（ｄｉ　　発明の目的 本発明は脱果積回路装置に関して、その回路を複数の基
板に分割形成する構造を進展せしめて、その機能と集積
規模の向上、小形化及び経済性の向上を更に推進するこ
とを目的とする。

（ｅｌ　　発明の構成 本発明の前記目的は、第１の基板に形成された第１の脱
果積回路と、該第１の基板に搭載された単数又は複数の
第２の基板に形成された第２の脱果積回路とを備えて、
前記第１の脱果積回路と前記第２の脱果積回路とが相互
に金属球を介してはんだ付は接続されることによって、
脱果積回路による閉ループが形成されてなる集積回路装
置により達成される。

（ｆ）　　発明の実施例 以下本発明の集積回路装置を実現する製造方法を例示し
て本発明の詳細な説明し、次いで更に具体的にアクティ
ブフィルタＫかがる実施例を示す１゜（１）厚膜集積回
路の製造方法 基板としては例えば９６％ＡｔｔＯ，セラミック基板を
用い、ＡｇＰｄ系導体、　Ｒｕｂ２系抵抗体等によって
所要の厚膜集積回路を形成し、はんだの付着が許されな
い部分及び抵抗体をガラス質保護膜で被覆する。

厚膜集積回路を基板の表裏両面に形成する場合にはそれ
ぞれの面に前記方法を適用する。両面の回路を所要の位
置において電気的に接続することが必要である場合には
、予めその位置に表裏貫通する孔を設けた基板を用いて
、導体印刷の際に基板の反対面から吸引することによっ
てペーストをこの孔内に流入させて孔の端面に付着させ
、焼成によってスルーホールを形成スる。

なお抵抗体は片面のみに集約することが望ましい。何故
ならば第２面にペースト印刷をする前に第１面の焼成を
行なわねばならないために、第１面の抵抗体は２回焼成
されて抵抗ペースト中のガラス成分の分離が進行して抵
抗値の低下を生ずるが、シート抵抗値や抵抗パターンに
よって低下量が変化しかつばらつき幅も大きいためであ
る。

（１１）薄膜集積回路の製造方法 薄膜集積回路を形成する基板としては例えば９９．５　
％ｋｔｔＯｓアルミナ基板もしくはグレーズド基板を用
いる。薄膜集積回路についてはこれを基板の片面のみに
形成する方が一般に有利である。

基板上に、抵抗体は例えばＴａ２Ｎ又はＴａＡｔＮ等に
より、コンデンサは例えばＴａ２Ｏ，を銹電体として、
導体としては例えばＴａ膜上にＮｉ　Ｃｒを介して形成
するＡｕ膜を用いて、薄膜集積回路を形成する。次いで
例えばＣＯ２レーザによって基板分割のための溝を形成
する。

しかる後に有機絶縁性皮膜例えばレジスト皮膜によって
薄膜集積回路を被覆する。ただし、接続パッド及びその
近傍と素子値調整のためのレーザトリミングを行なう部
分はこの皮膜を形成しない。

この皮膜は素子の保護とはんだの付着を阻止する効果を
有する。素子値調整が必要である場合にはこの状態で例
えばＹＡＧレーザを用いて実施する。

前記有機絶縁性皮膜は先に述べた如く薄膜集積回路には
んだが付着することを阻止する効果を有するが、この阻
止効果に弱点がある。

すなわち第２図（ａ）に示す如く、基板１１上にＴａ膜
１２、Ｎ　ｉ　Ｃｒ膜１３及びＡｕ１ｌＫ１４からなる
導体パターンが形成され、これを有機絶縁性皮膜１５で
選択的に被覆して、有機絶縁性皮膜１５で被覆されない
導体パターン上にはんだ１６を付着させるとき、はんだ
１６が有機絶縁性皮膜１５とＡｕ膜１４との界面に侵入
する。このはんだの侵入速Ｖは例えば温度２３０〔℃〕
の溶融はんだについて０３Ｃ−＝／＝＝＝〕に達する場
合がある。

この溶融はんだの侵入を防止するために、本拠明におい
ては、第２図（ｂｌに示す如く、導体パターンにＮｉＣ
ｒ膜１３及びＡｕ膜１４を欠ぐ溝１７を設け、有機絶縁
性皮膜１５をとの溝１７内で終端させている。この溝１
７においては電気的接続はＴλ膜１２のみで行なわれて
導体抵抗が上昇するが、集積回路の特性に悪影響が現わ
れない配置が可能である。

０巾　副基板の接続準備方法 副基板に薄膜集積回路が形成されている場合には、この
薄膜集積回路の接続パッドにはんだ付けのためにペース
トを印刷した後に、はんだめっきを施しだ金属球を置き
、はんだリフローを行ってバンプを形成する。

本実施例においては、前記金属球に銀（Ａｇ）を用いて
いる。これはＡｇは電気伝導度及び熱伝導度が最も良く
、かつ外部からの応力を吸収する柔軟性を有することに
よる。

このバンプの形成に金属球を用いることによって、後に
説明する副基板を主基板に接続した状態における両基板
の間隔を容易に制御することが可能となる。両基板を接
続するはんだ付は後の７う２クスの流液バブリングによ
る洗浄を完全に行なうためには、この間隔が０．３［ｍ
９以上あることが必要であシ、本実施例においては球の
直径を０．２８〔咽〕として、必要かつ充分な間隔を実
現している。

なおはんだめっきを施した金属球を接続パッド上に載置
する手段としては、所要の位置に直径０．５〔■〕の孔
開けを行なったステンレス板を副基板に密着させてこの
孔に金属球を落し込み、その状態で力ａ熱を行な、てい
る。

また副基板に厚膜集積回路が形成されている場合には、
主基板との接続位置にはんだペーストを印刷して、その
上に前記と同様に金属球を用いるバンプを形成する。

ｌｌψ　副基板の主基板への接続方法 主基板には通常は厚膜回路が形成されるが、との厚膜集
積回路の副基板との接続位置及び半導体集積回路もしく
は個別部品の接続位置に、はんだペーストの印刷を行な
う。はんだ膜の厚さは例えば０．２〔簡〕程度とする。

この接続位置に相対して前記準備を終了した副基板及び
その他の部品を搭載し、リフロー炉によってはんだ融着
を行なう。このはんだリフロー法ははんだが融解した際
に、その表面張力によって搭載部品が接続パッドの中心
方向に位置が自ら修正される効果を有する。

主基板の表裏両面に副基板もしくは部品を接続する場合
には、第１面の前記接続が終了した後に第２面のはんだ
ペースト印刷及びリフロー処理を行なう。この第２面の
リフロー処理に際して、第１面に接続された副基板及び
部品等は主基板の下面に位置してこれを接続するはんだ
も融解するが、第３図に例えば接続パッドが０．５　Ｃ
ｍ）　Ｘ　Ｏ，５Ｃ，ｗｎ〕の寸法である場合の分布例
を示す如く融解はんだの表面張力が大きく、接続パッド
の面積と数を選択することによって下面に位置する副基
板及び部品等を落下させることなく保持して、第２面の
はんだ接続が可能である。

（Ｖ）外部接続端子の接続等 以上説明した如くはんだ付は実装を終了した主基板を例
えばＣＯ２レーザを用いて各モジュールに分割する。

外部接続端子の接続位置には先の副基板等の搭載のため
のけんだ膜形成の際にはんだ膜を形成しておき、加熱空
気吹付等の局部加熱法によって外部接続端子のはんだ付
けを行なう。次いで所要の外装を施す。

Ｖ）　主・副基板間の回路の分担 第４図はアクティブフィルタ回路の１例を示し、２１は
演算増幅器、Ｃ３乃至Ｃ４及び現乃至Ｒ６は何れも高精
度、高安定を要求されるコンデンサ素子及び抵抗素子で
ある。

本発明によってこのアクティブフィルタを混成集積回路
装置として製造するに当っては、例えば薄膜集積回路に
よって第４図に一点鎖線をもって示す範囲内の回路部分
を副基板上に形成し、その他の回路部分を厚膜回路によ
って主基板上に形成する。主・副基板間で上述の如く回
路を分担して、主・副基板間の回路接続を先に説明した
製造方法によって実施するならば、副基板において・抵
抗値調整を実施することに支障はなく、かつ特に工数の
増加を必要とせずに回路の閉ループ化が行なわれる。

更に、例えば第４図に破線をもって示す如く、に厚膜抵
抗素子として、薄膜抵抗素子Ｒ３及びＲ６の例えば１０
倍移変以上の抵抗値を与えて設けるならば、副基板及び
演算増幅器２１をはんだ付けし之後に演算増幅器２１の
利得調整を厚膜抵抗素子Ｒ’！及びＲ′６のトリミング
によって容易に実施することが可能である。

前記厚膜抵抗素子Ｒ′、及びＲ／、は薄膜抵抗素子Ｒ５
及びＲ，に直列に挿入されて６もよく、Ｒ３とＲｌ及び
ＲｏとＲ′６相互間の抵抗値の配分を選択することによ
って、特性に支障を及すことはない。

（ｖｌｌ）主基板の１面のみに厚膜回路を形成した実施
例 第５図ｆａ）は主基板の１面のみに厚膜回路が形成され
た１０次の低域アクティブフィルタを示す平面図、第５
図（ｂｌはそのＸ−Ｙ断面を示す断面図である。

主基板３１はＡｇＰｄ系厚膜導体を印刷し、その上には
んだ付着防止のガラス層が印刷されている。

副基板３２及び３３にはＴａ系薄膜による集積回路が形
成されて、先に説明した如く３４でＡｇ球を介して主基
板３１の厚膜回路にはんだ付は接続されている。また演
算増幅器３５はプラスチックによるデュアル１パツケー
ジタイプである。なお３６は厚膜回路形成領域、３７は
外部接続端子である。

本実施例においては、副基板の抵抗素子について先に述
べた如く抵抗値調整を行なうことによって、アクティブ
フィルタの動作状態における抵抗値調整を行なうことな
く、遮断周波数ｏ、ｓ　Ｃ１１以内に止めている。

本実施例においては、装置の小形化については従来に比
較して約７／８であるが、製造原価は約２／３に低減さ
れる。

（ｖｉｔｔ）主基板の２面に厚膜集積回路を形成した実
施例 第６図ｔａｌ及び（Ｆ））は主基板の２面に厚膜集積回
路が形成された６次の低域アクティブフィルタを示す平
面図である。

主基板４１はスルーホールによって選択的に接続された
厚膜集積回路が２面に形成され、その１面に演算増幅器
４５、他面に薄膜集積回路が形成された基板４２が先に
説明した製造方法によって搭載されている。ただし、４
６及び４６′は厚膜集積回路形成領域、４７は外部接続
端子である。

本実施例においては、従来例に比較して約１／２に小形
化され、かつ製造原価も約３／４に低減されている。

ｆｇｌ　　発明の効果 以上説明した如く本発明による、集積回路装置の脱果積
回路によって形成される閉ループ回路を副基板上に計画
的に開ループ回路として形成し、主基板上にはこの開ル
ープ回路を閉成する回路部分を形成して、高い信頼度を
備えてかつ作業が容易である金属球を介するはんだ付は
接続によって閉ループが完成される構造の集積回路装置
によって、その小形化、集積規模の増大成いは薄膜集積
回路と厚膜集積回路との効果的な使いわけ等の基板分割
の効果を高い信頼性と経済性とをもって容易に実現する
ことができる。

また、必要に応じて、一部の抵抗素子を副基板と主基板
とに形成された各抵抗素子の並列又は直列接続によって
実現することによって、その抵抗値調整が容易に行なわ
れて、前記効果が更に拡大される。

【図面の簡単な説明】

第１図はアクティブフィルタ混成薄膜集積回路の従来例
を示す平面図、第２図＋ａ＋は薄膜集積回路の接続パッ
ド近傍の従来例を示す断面図、第２図（Ｉ））は本発明
の実施例の同一部分を示す断面図、第３図は接続パッド
における融解はんだの表面張力の効果を示す図、第４図
はアクティブフィルタの例を示す回路図、第６図１ａｌ
は本発明の１実施例の平面図、第５図（ｂ）はその断面
図、第６図１ａｌ及び（ｂ）は他の実施例の２平面を示
す平面図である。 図において、１１は基板、１２はＴａ膜、１３はＮｉＣ
ｒ膜、１４はＡｕ膜、１５は絶線性皮膜、１６ははんだ
、１７は溝、２１は演算増幅器、３１及び４１は主基板
、３２．３３及び４２は副基板、３４はＡｇ球を介する
はんだ付は接続、３５及び４５は演算増幅器、３６．４
６及び４６′は厚膜集積回路形成領域、３７及び４７は
外部接続端子を示す。 晃　１　図 葛　２　図 葦　３　（２） 【 第　４　図

Claims (2)

【特許請求の範囲】
1. （１）第１の基板に形成された第１の膜集積回路と、該
   第１の基板に搭載された単数又は複数の第２の基板に形
   成された第２の膜集積回路とを備えて、前記第１の膜集
   積回路と前記第２の膜集積回路とが相互に金属球を介し
   てはんだ付は接続されることによって、膜集積回路によ
   る閉ループが形成されてなることを特徴とする集積回路
   装置。
2. （２）前記第１の膜集積回路に含まれる抵抗素子と前記
   第２の膜集積回路に含まれる抵抗素子とが、相互に並列
   又は直列に接続されてなる膜集積回路を含んでなること
   を特徴とする特許請求の範囲第１項記載の集積回路装置
   、