JPH06164096A - 回路基板 - Google Patents
回路基板Info
- Publication number
- JPH06164096A JPH06164096A JP43A JP31319292A JPH06164096A JP H06164096 A JPH06164096 A JP H06164096A JP 43 A JP43 A JP 43A JP 31319292 A JP31319292 A JP 31319292A JP H06164096 A JPH06164096 A JP H06164096A
- Authority
- JP
- Japan
- Prior art keywords
- board
- sub
- circuit
- circuit element
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/145—Arrangements wherein electric components are disposed between and simultaneously connected to two planar printed circuit boards, e.g. Cordwood modules
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
Landscapes
- Combinations Of Printed Boards (AREA)
Abstract
(57)【要約】
【目的】 複数の基板を回路素子を介して接続すること
により、基板の間隔を狭めて薄型化を図り、製造工程を
短縮しコストダウンを図り得る回路基板を提供する。 【構成】 それぞれ回路素子３，４が接続された複数の
基板１，２を設け、これらの基板１，２の相対向する面
に形成された導電性のパッド９同士を共通の回路素子４
の端子４ａによって半田接続する。
により、基板の間隔を狭めて薄型化を図り、製造工程を
短縮しコストダウンを図り得る回路基板を提供する。 【構成】 それぞれ回路素子３，４が接続された複数の
基板１，２を設け、これらの基板１，２の相対向する面
に形成された導電性のパッド９同士を共通の回路素子４
の端子４ａによって半田接続する。
Description
【０００１】
【産業上の利用分野】本発明は、複数の基板を互いに平
行にして結合された回路基板に関する。
行にして結合された回路基板に関する。
【０００２】
【従来の技術】まず、図３に従来例を示す。それぞれ基
板としての主基板１と副基板２とが設けられている。こ
れらの主基板１及び副基板２は、それぞれの一面に形成
された導電性のパッドに回路素子３を接続し、他の面に
回路素子４を接続することにより形成されている。近来
は、高密度な回路基板が要求されているため、回路素子
３，４には表面実装型が多用されている。図３の例で
は、回路素子３は四面に端子３ａが配列されたＱＦＰ
型、或いは、二面に端子３ａが配列されたＳＯＰ型が使
用され、これらの回路素子３はリフロー工程によって接
続される。すなわち、あらかじめ半田がコーティングさ
れている端子３ａを主基板１又は副基板２のパッドに密
着し、この状態で加熱炉で半田を再溶融し、その半田を
冷却することにより回路素子３が固定される。また、回
路素子４はフロー工程で接続される。すなわち、回路素
子４を主基板１又は副基板２の絶縁部分に接着剤により
仮に固定し、フラックスが塗布された端子をパッドに密
着させ、溶融された半田を端子に付着することにより固
定される。この半田はフラックスが塗布された部分にの
み溶着される。
板としての主基板１と副基板２とが設けられている。こ
れらの主基板１及び副基板２は、それぞれの一面に形成
された導電性のパッドに回路素子３を接続し、他の面に
回路素子４を接続することにより形成されている。近来
は、高密度な回路基板が要求されているため、回路素子
３，４には表面実装型が多用されている。図３の例で
は、回路素子３は四面に端子３ａが配列されたＱＦＰ
型、或いは、二面に端子３ａが配列されたＳＯＰ型が使
用され、これらの回路素子３はリフロー工程によって接
続される。すなわち、あらかじめ半田がコーティングさ
れている端子３ａを主基板１又は副基板２のパッドに密
着し、この状態で加熱炉で半田を再溶融し、その半田を
冷却することにより回路素子３が固定される。また、回
路素子４はフロー工程で接続される。すなわち、回路素
子４を主基板１又は副基板２の絶縁部分に接着剤により
仮に固定し、フラックスが塗布された端子をパッドに密
着させ、溶融された半田を端子に付着することにより固
定される。この半田はフラックスが塗布された部分にの
み溶着される。
【０００３】また、主基板１と副基板２とを電気的に接
続するために、両者の内面には互いに接続されるコネク
タ５，６が接続され、且つ、スペーサ７により機械的に
結合されている。
続するために、両者の内面には互いに接続されるコネク
タ５，６が接続され、且つ、スペーサ７により機械的に
結合されている。
【０００４】
【発明が解決しようとする課題】図３に示すような従来
の回路基板は、主基板１と副基板２とをコネクタ５，６
で接続するため、両者の間隔が広くなる問題がある。ま
た、主基板１と副基板２とはそれぞれリフロー工程とフ
ロー工程との二工程を経て製作され、しかも、コネクタ
５，６を接続する工程を必要とするため、全製造工程が
長くなり、コストが高くなる。
の回路基板は、主基板１と副基板２とをコネクタ５，６
で接続するため、両者の間隔が広くなる問題がある。ま
た、主基板１と副基板２とはそれぞれリフロー工程とフ
ロー工程との二工程を経て製作され、しかも、コネクタ
５，６を接続する工程を必要とするため、全製造工程が
長くなり、コストが高くなる。
【０００５】
【課題を解決するための手段】本発明は、それぞれ回路
素子が接続された複数の基板を設け、これらの基板の相
対向する面に形成された導電性のパッド同士を共通の回
路素子の端子によって半田接続した。
素子が接続された複数の基板を設け、これらの基板の相
対向する面に形成された導電性のパッド同士を共通の回
路素子の端子によって半田接続した。
【０００６】
【作用】本発明は、複数の基板を回路素子を介して接続
することができるため、基板の間隔を狭めて薄型化する
ことができる。また、多数の回路素子を基板に接続する
ときに何れかの回路素子によって複数の基板を接続する
ことができるため、製造工程を短縮しコストダウンを図
ることができる。
することができるため、基板の間隔を狭めて薄型化する
ことができる。また、多数の回路素子を基板に接続する
ときに何れかの回路素子によって複数の基板を接続する
ことができるため、製造工程を短縮しコストダウンを図
ることができる。
【０００７】
【実施例】本発明の一実施例を図１及び図２に基づいて
説明する。図３において説明した部分と同一部分は同一
符号を用いて説明する。図１に示すように、主基板１と
副基板２との一面に形成された導電性のパッド８には、
回路素子３の端子３ａが接続され、反対側の面に形成さ
れたパッド９には、他の回路素子４の端子４ａが接続さ
れている。また、図２に示すように、主基板１には、外
部インターフェース用コネクタやパワー素子等のディス
クリート部品１０，１１のリード線が回路素子３側から
挿入され反対側の面で半田により回路パターン（図示せ
ず）に接続されている。さらに、主基板１と副基板２と
はスペーサ７により機械的に結合されている。
説明する。図３において説明した部分と同一部分は同一
符号を用いて説明する。図１に示すように、主基板１と
副基板２との一面に形成された導電性のパッド８には、
回路素子３の端子３ａが接続され、反対側の面に形成さ
れたパッド９には、他の回路素子４の端子４ａが接続さ
れている。また、図２に示すように、主基板１には、外
部インターフェース用コネクタやパワー素子等のディス
クリート部品１０，１１のリード線が回路素子３側から
挿入され反対側の面で半田により回路パターン（図示せ
ず）に接続されている。さらに、主基板１と副基板２と
はスペーサ７により機械的に結合されている。
【０００８】次に、本発明の回路基板の製造工程につい
て述べる。まず、主基板１に対する回路素子３の接続は
フロー工程により行う。この作業は図３において説明し
た方法と同様である。次に、副基板２のパッド９を主基
板１のパッド９に対向させ、回路素子３を副基板２の絶
縁部に接着剤１２により仮に固定し、回路素子３の端子
３ａを副基板２のパッド８に密着させ、回路素子４の端
子４ａを副基板２又は主基板１の絶縁部に接着剤１２に
より仮に固定し、回路素子４の端子４ａを主基板１及び
副基板２のパッド９に密着させる。この位置の関係は主
基板１と副基板２とをスペーサ７で結合することにより
安定する。さらに、主基板１にディスクリート部品１
０，１１のリード線を挿入する。そして、半田を付着す
べき部分にフラックスを塗布し、主基板１のパッド９側
の面と、副基板２の両面とに溶融した半田を供給する。
このようなフロー工程での作業により、副基板２のパッ
ド８に回路素子３の端子３ａが接続され、主基板１及び
副基板２のパッド９に回路素子４の端子４ａが接続さ
れ、ディスクリート部品１０，１１のリード線が主基板
１の下面の回路パターンに接続される。
て述べる。まず、主基板１に対する回路素子３の接続は
フロー工程により行う。この作業は図３において説明し
た方法と同様である。次に、副基板２のパッド９を主基
板１のパッド９に対向させ、回路素子３を副基板２の絶
縁部に接着剤１２により仮に固定し、回路素子３の端子
３ａを副基板２のパッド８に密着させ、回路素子４の端
子４ａを副基板２又は主基板１の絶縁部に接着剤１２に
より仮に固定し、回路素子４の端子４ａを主基板１及び
副基板２のパッド９に密着させる。この位置の関係は主
基板１と副基板２とをスペーサ７で結合することにより
安定する。さらに、主基板１にディスクリート部品１
０，１１のリード線を挿入する。そして、半田を付着す
べき部分にフラックスを塗布し、主基板１のパッド９側
の面と、副基板２の両面とに溶融した半田を供給する。
このようなフロー工程での作業により、副基板２のパッ
ド８に回路素子３の端子３ａが接続され、主基板１及び
副基板２のパッド９に回路素子４の端子４ａが接続さ
れ、ディスクリート部品１０，１１のリード線が主基板
１の下面の回路パターンに接続される。
【０００９】このような構成において、主基板１と副基
板２とを回路素子４を介して接続することができるた
め、主基板１と副基板２との間隔を狭めて薄型化するこ
とができる。また、上述したように、フロー工程におい
て、多数の回路素子３，４を副基板２に接続するときに
回路素子４の端子４ａによって主基板１と副基板２とを
同時に接続することができるため、製造工程を短縮しコ
ストダウンを図ることができる。
板２とを回路素子４を介して接続することができるた
め、主基板１と副基板２との間隔を狭めて薄型化するこ
とができる。また、上述したように、フロー工程におい
て、多数の回路素子３，４を副基板２に接続するときに
回路素子４の端子４ａによって主基板１と副基板２とを
同時に接続することができるため、製造工程を短縮しコ
ストダウンを図ることができる。
【００１０】
【発明の効果】本発明は、それぞれ回路素子が接続され
た複数の基板を設け、これらの基板の相対向する面に形
成された導電性のパッド同士を共通の回路素子の端子に
よって半田接続したので、複数の基板を回路素子を介し
て接続することができ、これにより、基板の間隔を狭め
て薄型化することができ、また、多数の回路素子を基板
に接続するときに何れかの回路素子によって複数の基板
を接続することができるため、製造工程を短縮しコスト
ダウンを図ることができる等の効果を有する。
た複数の基板を設け、これらの基板の相対向する面に形
成された導電性のパッド同士を共通の回路素子の端子に
よって半田接続したので、複数の基板を回路素子を介し
て接続することができ、これにより、基板の間隔を狭め
て薄型化することができ、また、多数の回路素子を基板
に接続するときに何れかの回路素子によって複数の基板
を接続することができるため、製造工程を短縮しコスト
ダウンを図ることができる等の効果を有する。
【図１】本発明の一実施例を示すもので一部を拡大した
側面図である。
側面図である。
【図２】側面図である。
【図３】従来例を示す側面図である。
１，２ 基板 ３，４ 回路素子 ４ａ 端子 ９ パッド
Claims (1)
- 【請求項１】 それぞれ回路素子が接続された複数の基
板を設け、これらの基板の相対向する面に形成された導
電性のパッド同士を共通の回路素子の端子によって半田
接続したことを特徴とする回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP43A JPH06164096A (ja) | 1992-11-24 | 1992-11-24 | 回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP43A JPH06164096A (ja) | 1992-11-24 | 1992-11-24 | 回路基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06164096A true JPH06164096A (ja) | 1994-06-10 |
Family
ID=18038213
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP43A Pending JPH06164096A (ja) | 1992-11-24 | 1992-11-24 | 回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06164096A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0996323A2 (en) * | 1998-10-07 | 2000-04-26 | TDK Corporation | Surface mounting part |
| WO2002067372A1 (fr) * | 2001-02-23 | 2002-08-29 | Ube Industries, Ltd. | Appareil d'antenne et appareil de communication associe |
| EP2061289A1 (en) * | 2007-11-13 | 2009-05-20 | St Microelectronics S.A. | Interconnection of embedded passive components and substrates |
-
1992
- 1992-11-24 JP JP43A patent/JPH06164096A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0996323A2 (en) * | 1998-10-07 | 2000-04-26 | TDK Corporation | Surface mounting part |
| EP0996323A3 (en) * | 1998-10-07 | 2000-05-03 | TDK Corporation | Surface mounting part |
| US6373714B1 (en) | 1998-10-07 | 2002-04-16 | Tdk Corporation | Surface mounting part |
| WO2002067372A1 (fr) * | 2001-02-23 | 2002-08-29 | Ube Industries, Ltd. | Appareil d'antenne et appareil de communication associe |
| US6911942B2 (en) | 2001-02-23 | 2005-06-28 | Ube Industries, Ltd. | Antenna apparatus and communication apparatus using the same |
| EP2061289A1 (en) * | 2007-11-13 | 2009-05-20 | St Microelectronics S.A. | Interconnection of embedded passive components and substrates |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6246016B1 (en) | Edge-mountable integrated circuit package and method of attaching the same to a printed wiring board | |
| US4697204A (en) | Leadless chip carrier and process for fabrication of same | |
| JPH06216487A (ja) | フレキシブルパターンの接続端子部 | |
| JP2004530303A (ja) | マウントされる接触スリーブ管を含むプリント回路基板 | |
| JPH06164096A (ja) | 回路基板 | |
| JPS5914693A (ja) | プリント基板装置の製造方法 | |
| JPH07221411A (ja) | プリント配線基板及びその製造方法 | |
| JP3424685B2 (ja) | 電子回路装置とその製造方法 | |
| JPH01143389A (ja) | ハイブリッド集積回路装置 | |
| JP3248343B2 (ja) | フレキシブルプリント基板のハンダ接続方法 | |
| JP3462361B2 (ja) | 電力半導体装置 | |
| JP2576531B2 (ja) | ハイブリッドｉｃ | |
| JPH04262376A (ja) | 混成集積回路装置 | |
| JP2001156222A (ja) | 基板接続構造、基板接続用プリント配線基板および基板接続方法 | |
| JP2580607B2 (ja) | 回路基板及び回路基板の製造方法 | |
| JP2572415Y2 (ja) | 金属ベース回路基板と外部リード線との接続装置 | |
| JPH0590984U (ja) | 印刷回路基板 | |
| JPH0528917B2 (ja) | ||
| JPS6097656A (ja) | 混成集積回路の実装方法 | |
| JPH1140918A (ja) | セラミックス素子、部品実装基板及び配線基板 | |
| JPH0351900Y2 (ja) | ||
| JPH0289395A (ja) | 電子回路基板の製造方法 | |
| JPH0710969U (ja) | プリント基板 | |
| JPH02105595A (ja) | 混成集積回路 | |
| JP2002185100A (ja) | 回路基板実装部品のリード構造及び回路基板の部品リード接合部構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |