JPH09266379A - 多層セラミック基板 - Google Patents
多層セラミック基板Info
- Publication number
- JPH09266379A JPH09266379A JP9915796A JP9915796A JPH09266379A JP H09266379 A JPH09266379 A JP H09266379A JP 9915796 A JP9915796 A JP 9915796A JP 9915796 A JP9915796 A JP 9915796A JP H09266379 A JPH09266379 A JP H09266379A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- via hole
- ceramic substrate
- multilayer ceramic
- green sheet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
- H05K3/4061—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
(57)【要約】
【課題】 ビアホールの導体接続部に断線が発生しな
い，電気接続信頼性に優れた多層セラミック基板を提供
する。 【解決手段】 導体回路５１，５２を設けた複数のセラ
ミック基板２を積層している。各セラミック基板の導体
回路の間はビアホール２５により電気的に導通してい
る。最外層のセラミック基板２は，その内側面２０１か
らビアホール２５内へ向けて設けた内側導体１１と，そ
の外側面２０２からビアホール２５内へ向けて設けた外
側導体１２とを有している。内側導体又は外側導体のい
ずれか一方は，ビアホールの壁面を被覆する厚膜状導体
１１０を形成している。外側導体又は内側導体の他方
は，厚膜状導体の表面を被覆している。内側導体と外側
導体とは，ビアホール内に沿ってビアホールの貫通方向
に沿って接合している。
い，電気接続信頼性に優れた多層セラミック基板を提供
する。 【解決手段】 導体回路５１，５２を設けた複数のセラ
ミック基板２を積層している。各セラミック基板の導体
回路の間はビアホール２５により電気的に導通してい
る。最外層のセラミック基板２は，その内側面２０１か
らビアホール２５内へ向けて設けた内側導体１１と，そ
の外側面２０２からビアホール２５内へ向けて設けた外
側導体１２とを有している。内側導体又は外側導体のい
ずれか一方は，ビアホールの壁面を被覆する厚膜状導体
１１０を形成している。外側導体又は内側導体の他方
は，厚膜状導体の表面を被覆している。内側導体と外側
導体とは，ビアホール内に沿ってビアホールの貫通方向
に沿って接合している。
Description
【０００１】
【技術分野】本発明は，ビアホールの電気接続信頼性に
優れた多層セラミック基板に関する。
優れた多層セラミック基板に関する。
【０００２】
【従来技術】多層セラミック基板は，機械的強度，絶縁
抵抗が大きく，温度，湿気の変化にも耐えるという優れ
た性質を有する。そのため，多層セラミック基板は，従
来より，抵抗体，コイル，コンデンサ，トランジスタ，
ＩＣチップ等の電子部品を実装するために用いられてい
る。
抵抗が大きく，温度，湿気の変化にも耐えるという優れ
た性質を有する。そのため，多層セラミック基板は，従
来より，抵抗体，コイル，コンデンサ，トランジスタ，
ＩＣチップ等の電子部品を実装するために用いられてい
る。
【０００３】上記多層セラミック基板としては，従来，
例えば，図１０に示すごとく，導体回路９３，９５を設
けた複数のセラミック基板９１を積層したものがある。
各セラミック基板９１の間の電気導通は，セラミック基
板を貫通するビアホール９２により行っていた。
例えば，図１０に示すごとく，導体回路９３，９５を設
けた複数のセラミック基板９１を積層したものがある。
各セラミック基板９１の間の電気導通は，セラミック基
板を貫通するビアホール９２により行っていた。
【０００４】上記多層セラミック基板９を製造するに当
たっては，まず，図１１に示すごとく，セラミックグリ
ーンシート９１０にビアホール９２を穿設し，その内部
に印刷法により導体９２１を充填する。次いで，セラミ
ックグリーンシート９１０の表面に，導体回路９３を印
刷する。次いで，これらのセラミックグリーンシート９
１０を積層し，焼成して多層のセラミック基板を得る。
次いで，上記図１０に示すごとく，最外層のセラミック
基板９１の外側面２０２に，導体回路９５，及びビアホ
ールのランド９５５を印刷し，焼成する。これにより，
上記多層セラミック基板９を得る。
たっては，まず，図１１に示すごとく，セラミックグリ
ーンシート９１０にビアホール９２を穿設し，その内部
に印刷法により導体９２１を充填する。次いで，セラミ
ックグリーンシート９１０の表面に，導体回路９３を印
刷する。次いで，これらのセラミックグリーンシート９
１０を積層し，焼成して多層のセラミック基板を得る。
次いで，上記図１０に示すごとく，最外層のセラミック
基板９１の外側面２０２に，導体回路９５，及びビアホ
ールのランド９５５を印刷し，焼成する。これにより，
上記多層セラミック基板９を得る。
【０００５】なお，セラミックグリーシート９１０の外
側面２０２に導体回路及びビアホールのランド等を印刷
し，導体９２１，導体回路９３を印刷したセラミックグ
リーンシート９１０を積層し，一度に焼成する場合もあ
る。また，さらには，セラミック基板９１の外側面２０
２に，抵抗印刷をし，焼成したり，オーバーコートガラ
スの印刷，焼成等が行われる。
側面２０２に導体回路及びビアホールのランド等を印刷
し，導体９２１，導体回路９３を印刷したセラミックグ
リーンシート９１０を積層し，一度に焼成する場合もあ
る。また，さらには，セラミック基板９１の外側面２０
２に，抵抗印刷をし，焼成したり，オーバーコートガラ
スの印刷，焼成等が行われる。
【０００６】内層回路である導体回路９３，及びビアホ
ール９２内の導体９２１としては，電気抵抗の小さいＡ
ｇ系導体が用いられる場合が多い。また，外層回路であ
る導体回路９５，及びランド９５５としては，マイグレ
ーション防止のため，ＡｇＰｄ，ＡｇＰｔ，Ａｕ導体等
を用いる。
ール９２内の導体９２１としては，電気抵抗の小さいＡ
ｇ系導体が用いられる場合が多い。また，外層回路であ
る導体回路９５，及びランド９５５としては，マイグレ
ーション防止のため，ＡｇＰｄ，ＡｇＰｔ，Ａｕ導体等
を用いる。
【０００７】
【解決しようとする課題】しかしながら，上記従来の多
層セラミック基板においては，ビアホールの接続信頼性
が低い場合がある。即ち，上記多層セラミック基板の製
造方法においては，図１２に示すごとく，ビアホール９
２内に充填されたＡｇ系の導体９２１は，その後の焼成
時の膨張により，ビアホール９２内のＡｇ系の導体９２
１が，ビアホール９２を被覆する，ＡｇＰｄ導体からな
る導体回路９５又はランド９５５を，上方に押し上げ
る。次いで図１３に示すごとく，冷却工程でＡｇ系導体
は収縮するが，Ａｇ系導体とＡｇＰｄ導体との接合強度
は弱いため，ＡｇＰｄ導体からなるランド９５５及び導
体回路９５はもとにもどらなくなる。
層セラミック基板においては，ビアホールの接続信頼性
が低い場合がある。即ち，上記多層セラミック基板の製
造方法においては，図１２に示すごとく，ビアホール９
２内に充填されたＡｇ系の導体９２１は，その後の焼成
時の膨張により，ビアホール９２内のＡｇ系の導体９２
１が，ビアホール９２を被覆する，ＡｇＰｄ導体からな
る導体回路９５又はランド９５５を，上方に押し上げ
る。次いで図１３に示すごとく，冷却工程でＡｇ系導体
は収縮するが，Ａｇ系導体とＡｇＰｄ導体との接合強度
は弱いため，ＡｇＰｄ導体からなるランド９５５及び導
体回路９５はもとにもどらなくなる。
【０００８】そのため，導体９２１と導体回路９５ある
いはランド９５５との間に空隙９８が発生してしまい，
両者間に断線が生じることがある。特に，上記のごとく
ビアホール用の導体９２１と，導体回路９５及びランド
９５５とに互いに異なる導体を用いる場合には，接合強
度が弱くなる場合が多いため，上記断線のおそれがあ
る。
いはランド９５５との間に空隙９８が発生してしまい，
両者間に断線が生じることがある。特に，上記のごとく
ビアホール用の導体９２１と，導体回路９５及びランド
９５５とに互いに異なる導体を用いる場合には，接合強
度が弱くなる場合が多いため，上記断線のおそれがあ
る。
【０００９】本発明はかかる従来の問題点に鑑み，ビア
ホールの導体接合部に断線が発生しない，電気接続信頼
性に優れた多層セラミック基板を提供しようとするもの
である。
ホールの導体接合部に断線が発生しない，電気接続信頼
性に優れた多層セラミック基板を提供しようとするもの
である。
【００１０】
【課題の解決手段】請求項１に記載の発明は，導体回路
を設けた複数のセラミック基板を積層してなり，各セラ
ミック基板の導体回路の間はビアホールにより電気的に
導通してなる多層セラミック基板において，最外層のセ
ラミック基板は，その内側面からビアホール内へ向けて
設けた内側導体と，その外側面からビアホール内へ向け
て設けた外側導体とを有し，上記内側導体又は外側導体
のいずれか一方は，ビアホールの壁面を被覆する厚膜状
導体を形成していると共に，上記外側導体又は内側導体
の他方は，上記厚膜状導体の表面を被覆してなり，か
つ，上記内側導体と外側導体とは，ビアホール内におい
てビアホールの貫通方向に沿って接合されていることを
特徴とする多層セラミック基板である。
を設けた複数のセラミック基板を積層してなり，各セラ
ミック基板の導体回路の間はビアホールにより電気的に
導通してなる多層セラミック基板において，最外層のセ
ラミック基板は，その内側面からビアホール内へ向けて
設けた内側導体と，その外側面からビアホール内へ向け
て設けた外側導体とを有し，上記内側導体又は外側導体
のいずれか一方は，ビアホールの壁面を被覆する厚膜状
導体を形成していると共に，上記外側導体又は内側導体
の他方は，上記厚膜状導体の表面を被覆してなり，か
つ，上記内側導体と外側導体とは，ビアホール内におい
てビアホールの貫通方向に沿って接合されていることを
特徴とする多層セラミック基板である。
【００１１】上記多層セラミック基板において最も注目
すべきことは，内側導体又は外側導体のいずれか一方が
ビアホールの壁面に厚膜状に設けられていること，及び
上記内側導体と外側導体とは，ビアホール内においてビ
アホールの貫通方向に沿って接合していることである。
すべきことは，内側導体又は外側導体のいずれか一方が
ビアホールの壁面に厚膜状に設けられていること，及び
上記内側導体と外側導体とは，ビアホール内においてビ
アホールの貫通方向に沿って接合していることである。
【００１２】次に，本発明の作用効果について説明す
る。本発明にかかる多層セラミック基板においては，内
側導体又は外側導体のいずれか一方がビアホールの壁面
に厚膜状に設けられている。かかる厚膜状導体の厚み
は，ビアホール内の導体の厚みよりも薄いため，加熱，
冷却による膨張，収縮は小さい。それ故，上記いずれか
一方の厚膜状の導体と，それを覆う他方の導体との間に
空隙が生じることはない。従って，外側導体と内側導体
との間で断線が生じることはなく，ビアホールの接続信
頼性が向上する。
る。本発明にかかる多層セラミック基板においては，内
側導体又は外側導体のいずれか一方がビアホールの壁面
に厚膜状に設けられている。かかる厚膜状導体の厚み
は，ビアホール内の導体の厚みよりも薄いため，加熱，
冷却による膨張，収縮は小さい。それ故，上記いずれか
一方の厚膜状の導体と，それを覆う他方の導体との間に
空隙が生じることはない。従って，外側導体と内側導体
との間で断線が生じることはなく，ビアホールの接続信
頼性が向上する。
【００１３】また，内側導体と外側導体とはビアホール
内においてその貫通方向に沿って接合している。そのた
め，両者間の接合面積が広く，導通抵抗は低く抑えられ
る。
内においてその貫通方向に沿って接合している。そのた
め，両者間の接合面積が広く，導通抵抗は低く抑えられ
る。
【００１４】また，ビアホールは，例えば，請求項２に
記載のように，内側導体又は外側導体により閉塞されて
いることが好ましい。これにより，ビアホールの導通抵
抗がさらに低くできるという効果を得ることができる。
記載のように，内側導体又は外側導体により閉塞されて
いることが好ましい。これにより，ビアホールの導通抵
抗がさらに低くできるという効果を得ることができる。
【００１５】
実施形態例１ 本発明の実施形態例にかかる多層セラミック基板につい
て，図１〜図６を用いて説明する。本例の多層セラミッ
ク基板７は，図１に示すごとく，導体回路５１，５２を
設けた複数のセラミック基板２を積層してなる。各セラ
ミック基板２の間の導体回路５１，５２は，ビアホール
２５により電気的に導通している。
て，図１〜図６を用いて説明する。本例の多層セラミッ
ク基板７は，図１に示すごとく，導体回路５１，５２を
設けた複数のセラミック基板２を積層してなる。各セラ
ミック基板２の間の導体回路５１，５２は，ビアホール
２５により電気的に導通している。
【００１６】最外層のセラミック基板２は，その内側面
２０１からビアホール２５内へ向けて設けた内側導体１
１と，その外側面２０２からビアホール２５内へ向けて
設けた外側導体１２とを有している。
２０１からビアホール２５内へ向けて設けた内側導体１
１と，その外側面２０２からビアホール２５内へ向けて
設けた外側導体１２とを有している。
【００１７】内側導体１１は，ビアホール２５の壁面を
被覆する厚膜状導体１１０を形成している。厚膜状導体
である内側導体１１の表面の一部は，外側導体１２によ
り被覆されている。また，外側導体１２は，セラミック
基板２の外側面２０２を被覆する部分に，ビアホール２
５のランド１２５を有している。内側導体１１と外側導
体１２とは，ビアホール２５内において，ビアホール２
５の貫通方向に沿って接合している。ビアホール２５の
内部には，最外層のセラミック基板２の外側面２０２か
ら内層の導体回路５１に達する貫通穴２５０が形成され
ている。
被覆する厚膜状導体１１０を形成している。厚膜状導体
である内側導体１１の表面の一部は，外側導体１２によ
り被覆されている。また，外側導体１２は，セラミック
基板２の外側面２０２を被覆する部分に，ビアホール２
５のランド１２５を有している。内側導体１１と外側導
体１２とは，ビアホール２５内において，ビアホール２
５の貫通方向に沿って接合している。ビアホール２５の
内部には，最外層のセラミック基板２の外側面２０２か
ら内層の導体回路５１に達する貫通穴２５０が形成され
ている。
【００１８】また，内層のセラミック基板２にも，導体
１３を充填したビアホール２５が形成されている。多層
セラミック基板７は，最外層のセラミック基板２に設け
た導体回路５２と，内層のセラミック基板２に設けた導
体回路５１とを有する。
１３を充填したビアホール２５が形成されている。多層
セラミック基板７は，最外層のセラミック基板２に設け
た導体回路５２と，内層のセラミック基板２に設けた導
体回路５１とを有する。
【００１９】次に，上記多層セラミック基板の製造方法
について説明する。まず，ＣａＯ−Ａｌ2 Ｏ3 ─ＳｉＯ
2 ─Ｂ2 Ｏ3 系ガラス６０重量％とアルミナ４０重量％
とを混合してなる固形成分に，バインダー，可塑剤，及
び溶剤を加えて混練し，これをドクターブレード法によ
り成形し，厚み０．３ｍｍのセラミックグリーンシート
を得た。次に，図２に示すごとく，セラミックグリーン
シート２０に，ビアホール２５を穿設した。
について説明する。まず，ＣａＯ−Ａｌ2 Ｏ3 ─ＳｉＯ
2 ─Ｂ2 Ｏ3 系ガラス６０重量％とアルミナ４０重量％
とを混合してなる固形成分に，バインダー，可塑剤，及
び溶剤を加えて混練し，これをドクターブレード法によ
り成形し，厚み０．３ｍｍのセラミックグリーンシート
を得た。次に，図２に示すごとく，セラミックグリーン
シート２０に，ビアホール２５を穿設した。
【００２０】次いで，図３，図４に示すごとく，最外層
となるセラミックグリーンシート２０のビアホール２５
内に内側導体１１と外側導体１２とを形成した。即ち，
図３に示すごとく，ビアホール２５と対応する位置に穴
６２を設けた吸引台６１を準備し，その吸引台６１の上
にセラミックグリーンシート２０を載置した。次いで，
セラミックグリーンシート２０の内側面２０１に，ビア
ホール２５の穴径よりも大きい導体供給穴６９を設けた
マスク６５を載置した。
となるセラミックグリーンシート２０のビアホール２５
内に内側導体１１と外側導体１２とを形成した。即ち，
図３に示すごとく，ビアホール２５と対応する位置に穴
６２を設けた吸引台６１を準備し，その吸引台６１の上
にセラミックグリーンシート２０を載置した。次いで，
セラミックグリーンシート２０の内側面２０１に，ビア
ホール２５の穴径よりも大きい導体供給穴６９を設けた
マスク６５を載置した。
【００２１】次いで，吸引器６３により吸引台６１の下
方を減圧状態に保持しながら，スクリーン印刷法によ
り，ビアホール２５に内側導体形成用の導体ペーストを
印刷，供給した。これにより，導体ペーストがセラミッ
クグリーンシート２０の内方に吸引されて，その内側面
２０１からビアホール２５内へ向かう内側導体１１が形
成された。
方を減圧状態に保持しながら，スクリーン印刷法によ
り，ビアホール２５に内側導体形成用の導体ペーストを
印刷，供給した。これにより，導体ペーストがセラミッ
クグリーンシート２０の内方に吸引されて，その内側面
２０１からビアホール２５内へ向かう内側導体１１が形
成された。
【００２２】次いで，図４に示すごとく，セラミックグ
リーンシート２０の上下面を逆転させて，上記と同様に
吸引しながらスクリーン印刷法により外側導体形成用の
導体ペーストをビアホール２５内に印刷，供給して，セ
ラミックグリーンシート２０の外側面２０２からビアホ
ール２５内へ向かう外側導体１２を形成した。なお，内
側導体用の導体ペーストとしてはＡｇ系導体を用いた。
一方，外側導体形成用の導体ペーストとしては，ＡｇＰ
ｄ導体を用いた。
リーンシート２０の上下面を逆転させて，上記と同様に
吸引しながらスクリーン印刷法により外側導体形成用の
導体ペーストをビアホール２５内に印刷，供給して，セ
ラミックグリーンシート２０の外側面２０２からビアホ
ール２５内へ向かう外側導体１２を形成した。なお，内
側導体用の導体ペーストとしてはＡｇ系導体を用いた。
一方，外側導体形成用の導体ペーストとしては，ＡｇＰ
ｄ導体を用いた。
【００２３】以上により，内側導体１１と外側導体１２
とが，ビアホール２５内において，ビアホール２５の貫
通方向に沿って接続された。また，ビアホール２５の壁
面を内側導体１１により被覆した状態で，外側面２０２
から内側面２０１に貫通する貫通穴２５０が形成され
た。なお，内側導体の上に外側導体が重なる状態で説明
したが，その逆でもよい。
とが，ビアホール２５内において，ビアホール２５の貫
通方向に沿って接続された。また，ビアホール２５の壁
面を内側導体１１により被覆した状態で，外側面２０２
から内側面２０１に貫通する貫通穴２５０が形成され
た。なお，内側導体の上に外側導体が重なる状態で説明
したが，その逆でもよい。
【００２４】内側導体１１と外側導体１２のビアホール
内へのペースト塗布は，セラミックグリーンシートの厚
み，あるいはビアホールの数，ビアホールの径等によっ
て若干異なるが，導体ペーストの粘度あるいはスクリー
ン印刷機の吸引器の吸引力によって調整できる。
内へのペースト塗布は，セラミックグリーンシートの厚
み，あるいはビアホールの数，ビアホールの径等によっ
て若干異なるが，導体ペーストの粘度あるいはスクリー
ン印刷機の吸引器の吸引力によって調整できる。
【００２５】また，図５に示すごとく，内層となるセラ
ミックグリーンシート２０のビアホール２５内に，スク
リーン印刷法により，Ａｇ系の導体１３を充填した。次
いで，内層となるセラミックグリーンシート２０の表面
に，スクリーン印刷法により，Ａｇ系導体からなる導体
回路５１を形成した。次いで，図６に示すごとく，上記
セラミックグリーンシート２０を積層して，積層体２０
０を得た。これを空気中９００℃，２０分間の条件で焼
成した。
ミックグリーンシート２０のビアホール２５内に，スク
リーン印刷法により，Ａｇ系の導体１３を充填した。次
いで，内層となるセラミックグリーンシート２０の表面
に，スクリーン印刷法により，Ａｇ系導体からなる導体
回路５１を形成した。次いで，図６に示すごとく，上記
セラミックグリーンシート２０を積層して，積層体２０
０を得た。これを空気中９００℃，２０分間の条件で焼
成した。
【００２６】次いで，図１に示すごとく，スクリーン印
刷法により，セラミック基板２の表面に，ＡｇＰｄ導体
を含むペーストを印刷し，９００℃で焼成することによ
り，導体回路５２を形成した。これにより，上記多層セ
ラミック基板を得た。
刷法により，セラミック基板２の表面に，ＡｇＰｄ導体
を含むペーストを印刷し，９００℃で焼成することによ
り，導体回路５２を形成した。これにより，上記多層セ
ラミック基板を得た。
【００２７】なお，最外層に設けた導体回路５２は，本
例においてはセラミックグリーンシートの焼成後に印
刷，形成したが，セラミックグリーンシート２０の焼成
前に印刷，形成し，一度に焼成することもできる。
例においてはセラミックグリーンシートの焼成後に印
刷，形成したが，セラミックグリーンシート２０の焼成
前に印刷，形成し，一度に焼成することもできる。
【００２８】（実験例）次に，多層セラミック基板につ
いて，ビアホールの断線の有無を測定した。この測定に
当たり，最外層のセラミック基板に２０００個のビアホ
ールを有する多層セラミック基板を，上記実施形態例１
の製造方法によって作製した。そして，内側導体，外側
導体が，Ａｇ導体，ＡｇＰｄ導体の場合を試料１，いず
れもＡｇ導体の場合を試料２，ＡｇＰｄ導体，Ａｕ導体
の場合を試料３とした。
いて，ビアホールの断線の有無を測定した。この測定に
当たり，最外層のセラミック基板に２０００個のビアホ
ールを有する多層セラミック基板を，上記実施形態例１
の製造方法によって作製した。そして，内側導体，外側
導体が，Ａｇ導体，ＡｇＰｄ導体の場合を試料１，いず
れもＡｇ導体の場合を試料２，ＡｇＰｄ導体，Ａｕ導体
の場合を試料３とした。
【００２９】また，比較のために，従来例と同様に，最
外層のセラミック基板に設けたビアホール内を導体によ
り充填し，ビアホールの外側面を導体回路により被覆し
た（図１０参照）。ビアホール内に充填する導体，及び
その上側面を被覆する導体回路形成用の導体が，それぞ
れＡｇ導体，ＡｇＰｄ導体の場合を試料Ｃ１とし，それ
ぞれＡｇＰｄ導体，Ａｕ導体をＣ２とした。上記Ａｇ及
びＡｕ導体は，固体成分のすべてがＡｇ（銀）及びＡｕ
（金）であるものをいう。また，上記ＡｇＰｄ導体は，
固体成分の内９０重量％がＡｇであり，１０重量％がＰ
ｄであるものをいう。
外層のセラミック基板に設けたビアホール内を導体によ
り充填し，ビアホールの外側面を導体回路により被覆し
た（図１０参照）。ビアホール内に充填する導体，及び
その上側面を被覆する導体回路形成用の導体が，それぞ
れＡｇ導体，ＡｇＰｄ導体の場合を試料Ｃ１とし，それ
ぞれＡｇＰｄ導体，Ａｕ導体をＣ２とした。上記Ａｇ及
びＡｕ導体は，固体成分のすべてがＡｇ（銀）及びＡｕ
（金）であるものをいう。また，上記ＡｇＰｄ導体は，
固体成分の内９０重量％がＡｇであり，１０重量％がＰ
ｄであるものをいう。
【００３０】各多層セラミック基板は，それぞれ１００
個ずつ作製した。作製した多層セラミック基板に形成し
た導体回路の２か所をテスターで接触して，電気導通の
有無を測定した。また，作製した多層セラミック基板
を，更に９００℃で５回焼成し，その後の電気導通の有
無をテスターで測定した。これらの測定結果を表１，表
２に示した。
個ずつ作製した。作製した多層セラミック基板に形成し
た導体回路の２か所をテスターで接触して，電気導通の
有無を測定した。また，作製した多層セラミック基板
を，更に９００℃で５回焼成し，その後の電気導通の有
無をテスターで測定した。これらの測定結果を表１，表
２に示した。
【００３１】同表より知られるように，試料１〜３（本
発明）の場合には，ビアホールの断線はなかった。一
方，試料Ｃ１，Ｃ２（比較例）の場合には，ビアホール
の断線が発生した。このように本発明においてビアホー
ルが電気導通信頼性が高いのは，以下のように考えられ
る。
発明）の場合には，ビアホールの断線はなかった。一
方，試料Ｃ１，Ｃ２（比較例）の場合には，ビアホール
の断線が発生した。このように本発明においてビアホー
ルが電気導通信頼性が高いのは，以下のように考えられ
る。
【００３２】即ち，内側導体１１がビアホール２５の内
壁表面に膜状に設けられているため，加熱，冷却による
膨張，収縮が小さい。また，内側導体１１と外側導体１
２とは，ビアホール２５内においてその貫通方向に沿っ
て接合している。そのため，広い接合面積を確保でき
る。従って，内側導体１１と外側導体１２とは強く接合
して，ビアホール２５の電気接続信頼性が高くなる。
壁表面に膜状に設けられているため，加熱，冷却による
膨張，収縮が小さい。また，内側導体１１と外側導体１
２とは，ビアホール２５内においてその貫通方向に沿っ
て接合している。そのため，広い接合面積を確保でき
る。従って，内側導体１１と外側導体１２とは強く接合
して，ビアホール２５の電気接続信頼性が高くなる。
【００３３】
【表１】
【００３４】
【表２】
【００３５】実施形態例２ 本例の多層セラミック基板においては，図７に示すごと
く，外側導体１２が，内側導体１１の全表面を被覆して
いる。また，ビアホール２５は，外側導体１２により閉
塞されている。その他は，実施形態例１と同様である。
本例においても，実施形態例１と同様の効果を得ること
ができる。
く，外側導体１２が，内側導体１１の全表面を被覆して
いる。また，ビアホール２５は，外側導体１２により閉
塞されている。その他は，実施形態例１と同様である。
本例においても，実施形態例１と同様の効果を得ること
ができる。
【００３６】実施形態例３ 本例の多層セラミック基板においては，図８に示すごと
く，外側導体１２が，ビアホール２５の壁面において，
厚膜状導体１２０を形成している。厚膜状の外側導体１
２の表面の一部は，内側導体１１により被覆されてい
る。ビアホール２５内には，まず外側導体１２を形成
し，その後，内側導体１１を形成した。その他は，実施
形態例１と同様である。本例においても，実施形態例１
と同様の効果を得ることができる。
く，外側導体１２が，ビアホール２５の壁面において，
厚膜状導体１２０を形成している。厚膜状の外側導体１
２の表面の一部は，内側導体１１により被覆されてい
る。ビアホール２５内には，まず外側導体１２を形成
し，その後，内側導体１１を形成した。その他は，実施
形態例１と同様である。本例においても，実施形態例１
と同様の効果を得ることができる。
【００３７】実施形態例４ 本例の多層セラミック基板においては，図９に示すごと
く，外側導体１２の全表面が内側導体１１により被覆さ
れている。ビアホール２５は，内側導体１１により閉塞
されている。その他は，実施形態例３と同様である。本
例においても，実施形態例３と同様の効果を得ることが
できる。
く，外側導体１２の全表面が内側導体１１により被覆さ
れている。ビアホール２５は，内側導体１１により閉塞
されている。その他は，実施形態例３と同様である。本
例においても，実施形態例３と同様の効果を得ることが
できる。
【００３８】
【発明の効果】本発明によれば，ビアホールの導体接続
部に断線が発生しない，電気接続信頼性に優れた多層セ
ラミック基板を提供することができる。
部に断線が発生しない，電気接続信頼性に優れた多層セ
ラミック基板を提供することができる。
【図１】実施形態例１における，多層セラミック基板の
断面図。
断面図。
【図２】実施形態例１における，ビアホールを穿設した
セラミックグリーンシートの断面図。
セラミックグリーンシートの断面図。
【図３】実施形態例１における，最外層となるセラミッ
クグリーンシートのビアホール内に内側導体を形成する
方法を示す説明図。
クグリーンシートのビアホール内に内側導体を形成する
方法を示す説明図。
【図４】実施形態例１における，最外層となるセラミッ
クグリーンシートのビアホール内に外側導体を形成する
方法を示す説明図。
クグリーンシートのビアホール内に外側導体を形成する
方法を示す説明図。
【図５】実施形態例１における，内層となるセラミック
グリーンシートのビアホール内に導体を充填し，導体回
路を形成する方法を示す説明図。
グリーンシートのビアホール内に導体を充填し，導体回
路を形成する方法を示す説明図。
【図６】実施形態例１における，セラミックグリーンシ
ートの積層体の断面図。
ートの積層体の断面図。
【図７】実施形態例２における，多層セラミック基板の
説明図。
説明図。
【図８】実施形態例３における，多層セラミック基板の
説明図。
説明図。
【図９】実施形態例４における，多層セラミック基板の
説明図。
説明図。
【図１０】従来例における，多層セラミック基板の断面
図。
図。
【図１１】従来例における，多層セラミック基板の製造
方法を示す説明図。
方法を示す説明図。
【図１２】従来例における，焼成時のビアホールの状態
を示す説明図。
を示す説明図。
【図１３】従来例における，多層セラミック基板，ビア
ホール断線の状態を示す説明図。
ホール断線の状態を示す説明図。
１１．．．内側導体， １２．．．外側導体， １１０，１２０．．．厚膜状導体， １２５．．．ランド， ２．．．セラミック基板， ２０．．．セラミックグリーンシート， ２０１．．．内側面， ２０２．．．外側面， ２５．．．ビアホール， ２５０．．．貫通穴， ７．．．多層セラミック基板， ５１，５２．．．導体回路，
Claims (2)
- 【請求項１】 導体回路を設けた複数のセラミック基板
を積層してなり，各セラミック基板の導体回路の間はビ
アホールにより電気的に導通してなる多層セラミック基
板において，最外層のセラミック基板は，その内側面か
らビアホール内へ向けて設けた内側導体と，その外側面
からビアホール内へ向けて設けた外側導体とを有し，上
記内側導体又は外側導体のいずれか一方は，ビアホール
の壁面を被覆する厚膜状導体を形成していると共に，上
記外側導体又は内側導体の他方は，上記厚膜状導体の表
面を被覆してなり，かつ，上記内側導体と外側導体と
は，ビアホール内においてビアホールの貫通方向に沿っ
て接合されていることを特徴とする多層セラミック基
板。 - 【請求項２】 請求項１において，上記ビアホールは，
内側導体又は外側導体により閉塞されていることを特徴
とする多層セラミック基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9915796A JPH09266379A (ja) | 1996-03-27 | 1996-03-27 | 多層セラミック基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9915796A JPH09266379A (ja) | 1996-03-27 | 1996-03-27 | 多層セラミック基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09266379A true JPH09266379A (ja) | 1997-10-07 |
Family
ID=14239846
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9915796A Pending JPH09266379A (ja) | 1996-03-27 | 1996-03-27 | 多層セラミック基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09266379A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6563058B2 (en) * | 2000-03-10 | 2003-05-13 | Ngk Insulators, Ltd. | Multilayered circuit board and method for producing the same |
-
1996
- 1996-03-27 JP JP9915796A patent/JPH09266379A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6563058B2 (en) * | 2000-03-10 | 2003-05-13 | Ngk Insulators, Ltd. | Multilayered circuit board and method for producing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3780386B2 (ja) | セラミック回路基板及びその製造方法 | |
| KR960004401B1 (ko) | 대형 세라믹 그린시이트 제품, 대형 세라믹 기판 제품 및 그의 제조방법 | |
| US20010018797A1 (en) | Low temperature co-fired ceramic with improved registration | |
| JPH05335183A (ja) | 多層基板を備えた電子部品及びその製造方法 | |
| JP2005244070A (ja) | 多層セラミック基板及びその製造方法 | |
| JP2857552B2 (ja) | 積層電子部品及びその製造方法 | |
| JPH09266379A (ja) | 多層セラミック基板 | |
| JP2004179531A (ja) | 積層セラミック電子部品及びその製造方法 | |
| JP2002043758A (ja) | 多層基板及びその製造方法 | |
| JPH10112409A (ja) | チップコイル | |
| JP2005311156A (ja) | コンデンサを内蔵したセラミック多層基板 | |
| JP3258231B2 (ja) | セラミック回路基板およびその製造方法 | |
| JPH08125339A (ja) | 多層配線基板の製造方法 | |
| JP2009147157A (ja) | 多層セラミック基板及びその製造方法、電子部品 | |
| JP2817890B2 (ja) | セラミックス多層基板及びその製造方法 | |
| JPH01298796A (ja) | 混成集積回路 | |
| JP2681328B2 (ja) | 回路基板の製造方法 | |
| JPH0828577B2 (ja) | セラミック積層基板の製造方法 | |
| JPH0432297A (ja) | 多層配線基板及びその製造方法 | |
| JP2515165B2 (ja) | 多層配線基板の製造方法 | |
| JPH0547485Y2 (ja) | ||
| JPS63239999A (ja) | セラミツク多層積層体の製造方法 | |
| JP3934910B2 (ja) | 回路基板 | |
| JP3289430B2 (ja) | セラミック多層基板及びその製造方法 | |
| JP2005217128A (ja) | セラミック電子部品 |