JP2000077591A - 半導体装置及びその組立方法 - Google Patents

半導体装置及びその組立方法

Info

Publication number
JP2000077591A
JP2000077591A JP10248678A JP24867898A JP2000077591A JP 2000077591 A JP2000077591 A JP 2000077591A JP 10248678 A JP10248678 A JP 10248678A JP 24867898 A JP24867898 A JP 24867898A JP 2000077591 A JP2000077591 A JP 2000077591A
Authority
JP
Japan
Prior art keywords
substrate
sides
semiconductor chip
adhesive layer
positioning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10248678A
Other languages
English (en)
Inventor
Kazumi Takahata
和美 高畠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP10248678A priority Critical patent/JP2000077591A/ja
Publication of JP2000077591A publication Critical patent/JP2000077591A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]

Abstract

(57)【要約】 【課題】 半導体チップ５を支持基板２２上に高精度で
位置決めし、載置・固定することができる樹脂封止型半
導体装置１を提供する。 【解決手段】 支持基板２２に位置決め辺ｅ〜ｈをそれ
ぞれ有する切り欠き部が配設されている。この位置決め
辺ｅ〜ｈは支持基板２２にマウントされる半導体チップ
５の各辺ｉ〜ｌのそれぞれに一致されている。また、支
持基板２２の位置決め辺ｅとｆとの間の対向辺間距離Ｌ
1は半導体チップ５の対向辺間距離Ｗ1と同一に設定さ
れ、支持基板２２の位置決め辺ｇとｈとの間の対向辺間
距離Ｌ2は半導体チップ５の対向辺間距離Ｗ2と同一に設
定されている。支持基板２２と半導体チップ５との間に
は溶融凝固により接合する半田等の接着層３Ｂが形成さ
れ、この接着層３Ｂの溶融で発生する表面張力で支持基
板２２に対する半導体チップ５のマウント位置が自動的
に修正される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置及びそ
の組立方法に関し、特に半導体チップ等の第１基板をリ
ードフレーム等の第２基板上に高精度で位置決めし、載
置・固定することができる半導体装置及びこの半導体装
置の組立方法に関する。
【０００２】
【従来の技術】樹脂封止型半導体装置は、支持基板（第
２基板）上に固着された半導体チップ（第１基板）と、
半導体チップの接続端子（ボンディングパッド）に電気
的に接続されたリードと、半導体チップ及びリードのイ
ンナーリードを被覆する樹脂封止体とを備えている。支
持基板は樹脂封止型半導体装置の組立プロセスにおいて
リードと同一のリードフレームから切り離されたもので
あり、リード、支持基板のそれぞれは同一フレーム材料
で形成されている。
【０００３】樹脂封止型半導体装置の組立プロセスにお
いては、リードフレームに連結された状態の支持基板に
半導体チップを接合する技術として半田リフロー法が使
用されている。半田リフロー法は次のような手順で行わ
れる接合方法である。
【０００４】（１）まず、支持基板（第２基板）上のチ
ップ搭載領域にペースト状態の半田を形成する。半田は
スクリーン印刷により支持基板上に印刷されている。
【０００５】（２）この後、ペースト状態の半田の粘着
力を利用して、この半田上に半導体チップ（第１基板）
をマウントし、支持基板上に半導体チップの仮り付けを
行う。
【０００６】（３）そして、加熱によりペースト状態の
半田を一旦溶融させ、引き続き冷却により半田を凝固さ
せることにより、支持基板上に半導体チップを固着させ
る。
【０００７】
【発明が解決しようとする課題】前述の樹脂封止型半導
体装置の組立プロセスにおいて支持基板上への半導体チ
ップのマウントには以下の点について配慮がなされてい
ない。
【０００８】（１）半田リフロー法においては、支持基
板に対する半田の印刷ずれ、印刷された半田に対する半
導体チップのマウントずれ、半田リフロー時において半
田の溶融凝固に伴う半導体チップのマウントずれ等によ
って、支持基板上のチップ搭載領域から半導体チップの
マウント位置にずれを生じ、支持基板上のチップ搭載領
域に高精度に半導体チップをマウントすることができな
い。
【０００９】（２）特に半導体チップとしてホールICチ
ップが支持基板に搭載される場合には、支持基板に対し
てホールICチップのマウント位置にずれが発生し、外部
磁界の感知性能にばらつきが発生するので、高感度な磁
気センサを得ることができない。
【００１０】本発明は上記課題を解決するためになされ
たものである。従って、本発明の目的は、半導体チップ
等の第１基板を支持基板等の第２基板上に高精度で位置
決めし、載置・固定することができる半導体装置を提供
することである。
【００１１】特に本発明の目的は、第１基板を第２基板
上に高精度で位置決めし、載置・固定することができ、
しかも位置決めを自動的に行うことができる半導体装置
を提供することである。
【００１２】本発明の他の目的は、磁気センサ等のよう
に組立時に高精度位置決めが要求される半導体装置にお
いて、設計通りの精度で半導体チップを搭載し、半導体
装置の高性能・高感度化を達成することである。
【００１３】さらに、本発明の目的は、上記目的を達成
することができる半導体装置の組立方法を提供すること
である。
【００１４】さらに、本発明の目的は、組立作業が且つ
容易で、しかも製造歩留まりの高い半導体装置の組立方
法を提供することである。
【００１５】
【課題を解決するための手段】上記課題を解決するため
に、この発明の第１の特徴は、半導体装置において、方
形状の第１基板と、第１基板の一方の対向辺間距離と実
質的に同一対向辺間距離を有する領域及び第１基板の他
方の対向辺間距離と実質的に同一対向辺間距離を有する
領域を備えた第２基板と、第１基板の各辺と第２基板の
各辺との間に少なくとも形成され、溶融凝固により第１
基板と第２基板との間を接合するとともに、溶融で発生
する表面張力により第２基板の各辺に第１基板の各辺を
それぞれ一致させる接着層とを備えたことである。ここ
で、「方形状の第１基板」とは、平面（上面）図として
見た場合に第１基板の形状が方形であるという意である
ことは勿論である。
【００１６】このように構成される半導体装置において
は、第１基板の一方の対向辺間距離と実質的に同一対向
辺間距離を有する領域と第１基板の他方の対向辺間距離
と実質的に同一対向辺間距離を有する領域とを第２基板
に備えているので、接着層の溶融で発生する表面張力は
各辺のそれぞれで均等になる位置で安定させることがで
き、第２基板に対する接着層のずれ、接着層に対する第
１基板のずれ、第２基板に対する第１基板のずれが発生
していても、第２基板の各辺のそれぞれに第１基板の各
辺のそれぞれが各々一致するように第１基板の位置を自
動的に修正することができる。従って、第２基板に対し
て第１基板を常時高精度で位置決めできる半導体装置を
提供することができる。
【００１７】この発明の第２の特徴は、半導体装置にお
いて、方形状の第１基板と、第１基板の４辺のそれぞれ
の少なくとも一部分と各々一致する４つの位置決め用辺
をそれぞれ有する切り欠き部が形成された第２基板と、
第１基板の４辺と第２基板の位置決め辺との間に少なく
とも形成され、溶融凝固により第１基板と第２基板との
間を接合するとともに、溶融で発生する表面張力により
第２基板の４つの位置決め辺に第１基板の４辺をそれぞ
れ一致させる接着層とを備えたことである。
【００１８】このように構成される半導体装置において
は、第１基板の４辺のそれぞれの少なくとも一部分と各
々一致する４つの位置決め用辺をそれぞれ有する切り欠
き部（第１基板の辺に一致させるために切り欠いた凹形
状部）が形成された第２基板を備えているので、接着層
の溶融で発生する表面張力は各辺のそれぞれで均等にな
る位置で安定させることができ、第２基板に対する接着
層のずれ、接着層に対する第１基板のずれ、第２基板に
対する第１基板のずれが発生していても、第２基板の４
つの切り欠き部の位置決め辺のそれぞれに第１基板の４
辺のそれぞれが各々一致するように第１基板の位置を自
動的に修正することができる。
【００１９】第１又は第２の特徴の半導体装置におい
て、第１基板は半導体チップであり、第２基板はリード
フレーム等の支持基板であり、接着層はPb-Sn合金半
田、Au-Sn合金半田等の半田（若しくは低温ロウ）とす
ることが好ましい。支持基板としては、セラミックス基
板の表面に金属層を直接接合等で接着した複合基板等で
もかまわない。このように構成すれば、支持基板に対し
て半導体チップを常時高精度で位置決めできる半導体装
置を提供することができる。特に、半導体チップとし
て、磁気センサを搭載する場合には、支持基板（第２基
板）に対して磁気センサ（第１基板）を常時高精度で位
置決めし、載置・固定できるので、高感度の磁気検出半
導体装置を提供することができる。
【００２０】この発明の第３の特徴は、半導体装置の組
立方法において、方形状の第１基板の４辺のそれぞれの
少なくとも一部分と各々一致する４つの位置決め用辺を
有する第２基板を用意する工程と、第１基板と第２基板
との間を溶融凝固により接合するための接着層を少なく
とも第２基板の位置決め辺部分に形成する工程と、第２
基板の４つの位置決め辺に４辺のそれぞれが一致するよ
うに、第２基板上に第１基板を載置する工程と、接着層
を溶融させてこの接着層の表面張力により第２基板の４
つの位置決め辺のそれぞれに第１基板の４辺のそれぞれ
を一致させ、この状態のまま接着層を硬化させて第２基
板と第１基板との間を接合する工程とを備えたことであ
る。
【００２１】このような半導体装置の組立方法において
は、接着層の溶融で発生する表面張力を利用することに
より、第２基板の４つの位置決め辺のそれぞれに第１基
板の４辺のそれぞれを各々自動的に一致させて第１基板
の位置決めを高精度に行うことができる。従って、組立
作業が簡単化されると共に作業時間が短縮化され、製造
歩留まりも高くなる。
【００２２】この発明の第４の特徴は、半導体装置の組
立方法において、方形状の第１基板の一方の対向辺間距
離と実質的に同一対向辺間距離を有する領域及び第１基
板の他方の対向辺間距離と実質的に同一対向辺間距離を
有する領域を備えた第２基板を用意する工程と、第１基
板と第２基板との間を溶融凝固により接合するための接
着層を少なくとも第１基板の各辺と第２基板の各辺との
間に形成する工程と、第２基板の各辺と第１基板の各辺
とがそれぞれ一致するように、第２基板上に第１基板を
載置する工程と、接着層を溶融させてこの接着層の表面
張力により第２基板の各辺のそれぞれに第１基板の各辺
のそれぞれを一致させ、この状態のまま接着層を硬化さ
せて第２基板と第１基板との間を接合する工程とを備え
たことである。
【００２３】このような半導体装置の組立方法において
は、接着層の溶融で発生する表面張力を利用することに
より、第２基板の各辺のそれぞれに第１基板の各辺のそ
れぞれを各々自動的に一致させて第１基板の位置決めを
高精度に行うことができる。従って、組立作業が簡単化
されると共に作業時間が短縮化され、製造歩留まりも高
くなる。
【００２４】第３又は第４の特徴の半導体装置におい
て、第１基板の例としては半導体チップが好適であり、
第２基板例としては支持基板が好適であり、接着層には
半田を用いればよい。特に、半導体チップとして磁気セ
ンサを搭載すれば、支持基板に対して磁気センサを常時
高精度で位置決めし載置できるので、高感度の磁気検出
半導体装置の組立方法を提供することができる。
【００２５】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照し説明する。図１は本発明の実施の形態に係る樹
脂封止型半導体装置の平面図、図２は図１に示すＦ２−
Ｆ２切断線で切った樹脂封止型半導体装置の要部を拡大
した階段断面図である。ただし、図１においては、樹脂
封止体の一部を取り除き見やすくした平面図を示してい
る。図１及び図２に示すように、本発明の実施の形態に
係る樹脂封止型半導体装置１は、第１の支持基板２１
と、この第１の支持基板２１上にマウントされた第１の
半導体チップ４と、第１の支持基板２１とは別の領域に
配設された第２の支持基板（第２基板）２２と、この第
２の支持基板２２上にマウントされた方形状の第２の半
導体チップ（方形状の第１基板）５と、リード２ａ〜２
ｊと、これらの第１の支持基板２１、第２の支持基板２
２、第１の半導体チップ４、第２の半導体チップ５及び
リード２ａ〜２ｊのそれぞれのインナーリードを被覆す
る樹脂封止体７とを備えて構築されている。すなわち、
樹脂封止型半導体装置１は複数個の半導体チップ４及び
５を備えたマルチチップ構造で構成されている。さら
に、樹脂封止型半導体装置１はリード２ａ〜２ｊのアウ
ターリードを樹脂封止体７の一端（図１中下側、図２
中、右側）に一列で配列したシングルインライン構造で
構成されている。
【００２６】図１中、左側に示す第１の支持基板２１は
辺（下辺）ａ、辺（上辺）ｂ、辺（左辺）ｃ及び辺（右
辺）ｄの４辺を有する方形状で形成されている。後の組
立プロセスで説明するが、第１の支持基板２１は、組立
プロセスの切断工程前までリード２ａ〜２ｊと同一のリ
ードフレーム（２）に連接されていたものであり、リー
ド２ａ〜２ｊと同一材料で形成されている（図３参
照）。第１の支持基板２１（及びリードフレーム）に
は、例えばFe-42%Ni合金板、Fe-50%Ni合金板、Cu板、Cu
合金板等の導電性板材が実用的に使用される。第１の支
持基板２１の辺ａ中央部分にはリード２ｃが連接され、
第１の支持基板２１とリード２ｃのインナーリードとは
一体に形成されている。リード２ｃの両側において第１
の支持基板２１の辺ａに沿った領域にはリード２ｂ、２
ｄ、２ｅのそれぞれが配設されている。
【００２７】第１の半導体チップ４は、第１の支持基板
２１上のチップ搭載領域４Ａ（図１では第１の半導体チ
ップ４の輪郭と重複している。図３参照。）において、
接着層３Ａを介してマウントされている。第１の半導体
チップ４は本発明の実施の形態において電力用絶縁ゲー
ト型電界効果トランジスタチップが使用されている。こ
の電力用絶縁ゲート型電界効果トランジスタチップは縦
型構造で構成されており、表面にソース電極、ゲート電
極のそれぞれが配設され、裏面にはドレイン電極が配設
されている。ソース電極はソース領域及びボディ領域を
短絡するように形成されている。そして、図１に示すよ
うに第１の半導体チップ４上にはソース電極に接続され
た接続端子（ボンディングパッド）４Ｓ及びゲート電極
に接続された接続端子（ボンディングパッド）４Ｇが配
設され、図示しないが第１の半導体チップ４裏面全域に
はドレイン電極層が配設されている。
【００２８】第１の半導体チップ４の接続端子４Ｓはリ
ード２ｂのインナーリードにボンディングワイヤ６を通
して電気的に接続されている。リード２ｂは第１の半導
体チップ４のソース電極取り出しリードとして使用され
ている。接続端子４Ｇは２個配設され、一方の接続端子
４Ｇはリード２ｄのインナーリードに、他方の接続端子
４Ｇはリード２ｅのインナーリードにそれぞれボンディ
ングワイヤ６を通して電気的に接続されている。リード
２ｄ、２ｅのそれぞれは第１の半導体チップ４のゲート
電極取り出しリードとして使用されている。
【００２９】ボンディングワイヤ６には例えばAuワイ
ヤ、Alワイヤ、Cuワイヤのいずれかを実用的に使用する
ことができる。ボンディングワイヤ６は例えば超音波ボ
ンディング法によりボンディングされている。
【００３０】本発明の実施の形態において、接着層３Ａ
にはPb-Sn合金半田、Au-Sn合金半田等の半田が使用され
ている。半田は、樹脂封止型半導体装置１の組立プロセ
スにおいて、スクリーン印刷により適度な粘着性を有す
るペースト状態で第１の支持基板２１の表面上に印刷す
ることができ、半田リフロー工程により適度に加熱処理
を施すことにより溶融させ、引き続き冷却処理を施すこ
とにより凝固させることができる。さらに、半田自体に
は導電性が備えられているので、第１の半導体チップ４
の裏面のドレイン電極は第１の支持基板２１に機械的に
接続されるとともに電気的にも接続される。第１の支持
基板２１はリード２ｃのインナーリードと一体に形成さ
れているので、リード２ｃはドレイン電極取り出しリー
ドとして使用されている。
【００３１】図１中、右側に示す本発明の「第２基板」
となる第２の支持基板２２は、４辺を有する方形状の各
辺中央部分にそれぞれ位置決め辺（位置決め下辺）ｅを
有する凹形状の切り欠き部、位置決め辺（位置決め上
辺）ｆを有する凹形状の切り欠き部、位置決め辺（位置
決め左辺）ｇを有する凹形状の切り欠き部、位置決め辺
（位置決め右辺）ｈを有する凹形状の切り欠き部を備え
て構築されている（図３参照）。図１及び図２に示すよ
うに、この第２の支持基板２２の位置決め辺ｅは第２の
支持基板２２上にマウントされる本発明の「方形状の第
１基板」となる第２の半導体チップ５の辺（下辺）ｉを
一致させ、位置決め辺ｆは第２の半導体チップ５の辺
（上辺）ｊを一致させ、位置決め辺ｇは第２の半導体チ
ップ５の辺（左辺）ｋを一致させ、さらに位置決め辺ｈ
は第２の半導体チップ５の辺（右辺）ｌを一致させるこ
とができる。すなわち、表現を代えれば、第２基板（第
２の支持基板）２２の互いに対向する位置決め辺ｅ、位
置決め辺ｆのそれぞれの間の対向辺間距離Ｌ1と、第１
基板（第２の半導体チップ）５の互いに対向する辺ｉ、
辺ｊのそれぞれの間の対向辺間距離Ｗ1とが実質的に同
一寸法に設定され（Ｌ1＝Ｗ1）、同様に第２の支持基板
２２の互いに対向する位置決め辺ｇ、位置決め辺ｈのそ
れぞれの間の対向辺間距離Ｌ2と、第２の半導体チップ
５の互いに対向する辺ｋ、辺ｌのそれぞれの間の対向辺
間距離Ｗ2とが実質的に同一寸法に設定されている（Ｌ2
＝Ｗ2）。具体的には、第１基板（第２の半導体チッ
プ）５は厚さ２５０μｍ乃至８００μｍで、Ｗ1＝２乃
至６ｍｍ、Ｗ2＝３乃至８ｍｍ程度の寸法とすればよ
い。好ましくはＷ1＝３ｍｍ、Ｗ2＝４ｍｍ程度の方形状
の寸法とすればよい。このように構成される第２の支持
基板２２の位置決め辺ｅ〜ｈは、後に組立プロセスで説
明するが、接着層３Ｂの溶融で発生する表面張力を利用
し、第２の支持基板２２のチップ搭載領域５Ａに高精度
でかつ自動的に第２の半導体チップ５をマウント位置を
修正することができる。
【００３２】本発明の実施の形態においては第２の支持
基板２２のすべての辺に合計４個の位置決め辺ｅ〜ｈを
配設しているが、２次元における位置決めは少なくとも
３方向を規定する３つの位置決め辺で行うことができる
ので、３角形の半導体チップを用いれば、３つの位置決
め辺を備えた場合にも適用可能である。即ち、本発明に
おいては３以上の位置決め辺を備えた多角形に適用可能
である。
【００３３】第２の支持基板２２は、前述の第１の支持
基板２１と同様に、組立プロセスの切断工程前までリー
ド２ａ〜２ｊと同一のリードフレーム（２）に連接され
ていたものであり、リード２ａ〜２ｊと同一材料で形成
される（図３参照）。第２の支持基板２２の位置決め辺
ｅの中央部分にはリード２ｇが連接され、第２の支持基
板２２とリード２ｇのインナーリードとは一体に形成さ
れている。リード２ｇの両側において第２の支持基板２
２の位置決め辺ｅに沿った領域にはリード２ｅ、２ｆ、
２ｈ、２ｉ、２ｊのそれぞれが配設されている。
【００３４】第２の半導体チップ５は、第２の支持基板
２２上のチップ搭載領域５Ａ（図１では第２の半導体チ
ップ５の輪郭と重複している。図３参照。）において、
接着層３Ｂを介して高い位置精度でマウントされてい
る。本発明の実施の形態において、第２の半導体チップ
５は、第２の支持基板２２に対するマウント位置精度が
要求されるホールICチップである。ホールICチップ５の
表面中央部には外部磁場を検出する磁気センサである感
磁部５Ｓが配設され、その表面周辺部には複数の接続端
子（ボンディングパッド）５１〜５６が配設されてい
る。
【００３５】図１に示すように、第２の半導体チップ５
の辺ｋと辺ｊとが交わる角部分に配設された接続端子５
１はリード２ｅのインナーリードにボンディングワイヤ
６を通して電気的に接続されている。リード２ｅのイン
ナーリードは、図１中、下方から上方に向かって延伸
し、第２の支持基板２２の近傍で右側に折れ曲がる平面
Ｌ字形状で形成されており、このインナーリードの折れ
曲がった先端は第２の支持基板２２の位置決め辺ｇを有
する切り欠き部に食い込むように形成されている。つま
り、インナーリードの先端と第２の支持基板２２にマウ
ントされた第２の半導体チップ５の接続端子５１との間
の離間距離を短くすることができるので、ボンディング
ワイヤ６の垂れ下がりを防止することができる。第２の
半導体チップ５の辺ｌと辺ｊとが交わる角部分に配設さ
れた接続端子５５はリード２ｉのインナーリードにボン
ディングワイヤ６を通して電気的に接続されている。リ
ード２ｉのインナーリードは、図１中、下方から上方に
向かって延伸し、第２の支持基板２２の近傍で左側に折
れ曲がる平面Ｌ字形状で形成されており、このインナー
リードの折れ曲がった先端は第２の支持基板２２の位置
決め辺ｈを有する切り欠き部に食い込むように形成され
ている。前述のリード２ｅと接続端子５１との間を接続
するボンディングワイヤ６と同様に、リード２ｉのイン
ナーリードの先端と第２の半導体チップ５の接続端子５
５との間の離間距離を短くすることができ、ボンディン
グワイヤ６の垂れ下がりを防止することができる。
【００３６】第２の半導体チップ５の辺ｋと辺ｉとが交
わる角部分に配設された接続端子５２はリード２ｆのイ
ンナーリードにボンディングワイヤ６を通して電気的に
接続されている。第２の半導体チップ５の辺ｌと辺ｉと
が交わる角部分に配設された接続端子５４はリード２ｈ
のインナーリードにボンディングワイヤ６を通して電気
的に接続されている。第２の半導体チップ５の辺ｉの中
央部分に配設された接続端子５３は第２の支持基板２２
に一体に形成されたリード２ｇのインナーリードにボン
ディングワイヤ６を通して電気的に接続されている。
【００３７】そして、第２の半導体チップ５の辺ｊの中
央部分に配設された接続端子５６は、図１中、左端に配
置されたリード２ａのインナーリードと右端に配置され
たリード２ｊのインナーリードとを一体に形成して連接
し、第１の支持基板２１の辺ｃ、辺ｂ、第２の支持基板
２２の位置決め辺ｊ、位置決め辺ｈのそれぞれに沿って
配設された導体配線２３にボンディングワイヤ６を通し
て電気的に接続されている。この導体配線２３のボンデ
ィングワイヤ６との接続部分は第２の支持基板２２の位
置決め辺ｆを有する切り欠き部に食い込むような平面凸
形状で形成されており、第２の半導体チップ５の接続端
子５６と導体配線２３との間の距離を短くし、ボンディ
ングワイヤ６のワイヤ長を短くしてボンディングワイヤ
６の垂れ下がりを防止することができる。
【００３８】接着層３Ｂには前述の接着層３Ａと同一の
半田が使用され、半田リフロー工程により接着層３Ｂは
第２の支持基板２２のチップ搭載領域５Ａに第２の半導
体チップ５を機械的に接続させ、又基板電位を裏面から
供給することができる。接着層３Ｂは少なくとも第２の
支持基板２２の位置決め辺ｅ〜ｈのそれぞれと第２の半
導体チップ５の辺ｉ〜ｌのそれぞれとの間の部分に形成
されている。この接着層３Ｂは、半田リフロー工程の加
熱処理に伴う溶融で発生する表面張力により、第２の支
持基板２２の位置決め辺ｅ〜ｈのそれぞれと第２の半導
体チップ５の辺ｉ〜ｌのそれぞれとを自動的に一致さ
せ、第２の支持基板２２のチップ搭載領域５Ａに第２の
半導体チップ５をマウントさせることができる。
【００３９】樹脂封止体７は、第１の支持基板２１、第
１の半導体チップ４、第２の支持基板２２、第２の半導
体チップ５及びリード２ａ〜２ｊのそれぞれのインナー
リード（導体配線２３を含む。）を被覆する。樹脂封止
体７は例えばトランスファモールド法で形成され、樹脂
封止体７には例えば熱硬化性エポキシ系樹脂が使用され
ている。
【００４０】次に、前述の樹脂封止型半導体装置１の組
立プロセスを説明する。図３乃至図８は組立プロセスを
各組立工程毎に示す樹脂封止型半導体装置の工程平面図
である。
【００４１】（１）まず、図３に示すリードフレーム２
を準備する。リードフレーム２は、第１の支持基板２
１、第２の支持基板２２、リード２ａ〜２ｊ、導体配線
２３及び連結条２４を有し、リード２ａ〜２ｊのアウタ
ーリードと連結条２４とを連結した一体構造で形成され
ている。さらに、リードフレーム２は複数個の樹脂封止
型半導体装置１を形成するリードフレーム２が一方向に
相互に連結された多連リードフレームとして形成されて
いる。
【００４２】第１の支持基板２１の表面上において破線
で囲まれ符号４Ａを付した領域は第１の半導体チップ４
を搭載するためのチップ搭載領域である。同様に、第２
の支持基板２２の表面上において破線で囲まれ符号５Ａ
を付した領域は第２の半導体チップ５を搭載するための
チップ搭載領域である。
【００４３】第２の支持基板２２には、前述のように、
位置決め辺ｅを有する平面凹形状の切り欠き部、位置決
め辺ｆを有する平面凹形状の切り欠き部、位置決め辺ｇ
を有する平面凹形状の切り欠き部及び位置決め辺ｈを有
する平面凹形状の切り欠き部の合計４つの位置決め辺ｅ
〜ｈを形成するための４つの切り欠き部が形成されてい
る。４つの位置決め辺ｅ〜ｈのそれぞれはチップ搭載領
域５Ａの輪郭の一部分と重複するようになっている。位
置決め辺ｅと位置決め辺ｆとの間の対向辺間距離Ｌ1は
後にマウントされる第２の半導体チップ５の対向辺間距
離Ｗ1と実質的に同一に設定され、位置決め辺ｇと位置
決め辺ｈとの間の対向辺間距離Ｌ2は第２の半導体チッ
プ５の対向辺間距離Ｗ2と実質的に同一に設定されてい
る。
【００４４】（２）図４に示すように、リードフレーム
２において第１の支持基板２１のチップ搭載領域４Ａに
接着層３Ａを形成し、同一工程で第２の支持基板２２の
チップ搭載領域５Ａに接着層３Ｂを形成する。接着層３
Ａ、３Ｂにはいずれも例えばスクリーン印刷で印刷塗布
させた半田が使用されている。この半田は、未硬化状態
にあり、適度な粘着性を有するペースト状態にある。
【００４５】スクリーン印刷により印刷された半田は基
本的には第１の支持基板２１、２２のそれぞれに対して
印刷ずれを生じる。図４に示すように、第２の支持基板
２２においては切り欠き部により位置決め辺ｅ〜ｈが配
設されているので、チップ搭載領域５Ａよりも少なくと
も印刷ずれに相当する分、半田の印刷面積を大きくして
おけば、位置決め辺ｅ〜ｈにおいてこの位置決め辺ｅ〜
ｈのそれぞれに半田端の位置を必ず一致させることがで
きる。
【００４６】（３）図５に示すように、第１の支持基板
２１のチップ搭載領域４Ａ上に接着層３Ａを介して第１
の半導体チップ４をマウントし、第２の支持基板２２の
チップ搭載領域５Ａ上に接着層３Ｂを介して第２の半導
体チップ５をマウントする。第１の半導体チップ４、第
２の半導体チップ５のそれぞれのマウントにはダイマウ
ント技術が使用されている。接着層３Ａ、３Ｂのそれぞ
れは粘着性を備えているので、第１の半導体チップ４は
チップ搭載領域４Ａに仮付けされ、第２の半導体チップ
５はチップ搭載領域５Ａに仮付けされている。ここで、
ダイマウント技術の位置決め精度によりチップ搭載領域
４Ａに対して第１の半導体チップ４のマウント位置にず
れが生じ、同様にチップ搭載領域５Ａに対して第２の半
導体チップ５のマウント位置にずれが生じる。
【００４７】（４）図６に示すように、半田リフロー工
程を行い、第１の支持基板２１のチップ搭載領域４Ａ上
に接着層３Ａを介して第１の半導体チップ４を完全に固
着し、第２の支持基板２２のチップ搭載領域５Ａ上に接
着層３Ｂを介して第２の半導体チップ５を完全に固着す
る。半田リフロー工程は、まずリードフレーム２を加熱
炉に入れて加熱処理を行い、接着層３Ａ、３Ｂのそれぞ
れを溶融させて、接着層３Ａをチップ搭載領域４Ａの全
体に広げ、接着層３Ｂをチップ搭載領域５Ａの全体に広
げる。
【００４８】ここで、接着層３Ａの溶融で発生する表面
張力により第１の半導体チップ４は溶融状態の接着層３
Ａ上に保持されている。さらに、接着層３Ａの表面張力
により接着層３Ａの中心位置と第１の半導体チップ４の
中心位置とが一致するように第１の半導体チップ４のマ
ウント位置が修正されている。
【００４９】同様に、接着層３Ｂの溶融で発生する表面
張力により第２の半導体チップ５は溶融状態の接着層３
Ｂ上に保持され、接着層３Ｂの表面張力により接着層３
Ｂの中心位置と第２の半導体チップ５の中心位置とが一
致するように第２の半導体チップ５のマウント位置が修
正されている。特に、第２の支持基板２２には切り欠き
部により第２の半導体チップ５の辺ｉ〜ｌと一致させた
位置決め辺ｅ〜ｈが配設されており、対向辺間距離
Ｌ1、Ｌ2のそれぞれを半導体チップの対向辺間距離
Ｗ1、Ｗ2のそれぞれと一致させているので、接着層３Ｂ
は位置決め辺ｅ〜ｈで周囲を囲まれた領域内に形成する
ことができ、この接着層３Ｂの中心位置と第２の半導体
チップ５の中心位置とが一致するように第２の半導体チ
ップ５のマウント位置を自動的に表面張力により修正す
ることができる。
【００５０】この後、溶融された接着層３Ａ、３Ｂのそ
れぞれを冷却して凝固（硬化）させ、第１の支持基板２
１に第１の半導体チップ４を固着するとともに、第２の
支持基板２２に第２の半導体チップ５を固着する。
【００５１】なお、表面張力によるこのような第２の半
導体チップ５のマウント位置を自動的に修正できる範囲
であれば、第２の支持基板２２の対向辺間距離Ｌ1と半
導体チップの対向辺間距離Ｗ1との間、対向辺間距離Ｌ2
と対向辺間距離Ｗ2との間の少なくともいずれか一方に
若干の寸法差があってもよい。
【００５２】（５）図７に示すように、ワイヤボンディ
ングを行い、第１の半導体チップ４の接続端子４Ｓとリ
ード２ｂとの間、接続端子４Ｇとリード２ｄ、２ｅのそ
れぞれの間、第２の半導体チップ５の接続端子５１〜５
６とリード２ｅ〜２ｉ、導体配線２３のそれぞれの間を
ボンディングワイヤ６で電気的に接続する。
【００５３】（７）図８に示すように、トランスファモ
ールド法により第１の支持基板２１、第２の支持基板２
２、第１の半導体チップ４、第２の半導体チップ５及び
リード２ａ〜２ｊのインナーリードを被覆する樹脂封止
体７を形成する。
【００５４】（８）そして、前述の図１に示すように、
リード２ａ〜２ｊのアウターリードから連結条２４を切
断除去すことにより、本発明の実施の形態に係る樹脂封
止型半導体装置１が完成する。
【００５５】このように構成される樹脂封止型半導体装
置１においては、第２の半導体チップ５の各辺ｉ〜ｌに
一致させた位置決め辺ｅ〜ｈを第２の支持基板２２に備
えているので、接着層３Ｂの溶融で発生する表面張力は
各辺のそれぞれで均等になる位置で安定させることがで
き、第２の支持基板２２に対する接着層３Ｂのずれ、接
着層３Ｂに対する第２の半導体チップ５のずれ、第２の
支持基板２２に対する第２の半導体チップ５のずれが発
生していても、第２の支持基板２２の位置決め辺ｅ〜ｈ
のそれぞれに第２の半導体チップ５の辺ｉ〜ｌのそれぞ
れが各々一致するように第２の半導体チップ５のマウン
ト位置を自動的に修正することができる。従って、第２
の支持基板２２に対して第２の半導体チップ５を常時高
精度で位置決めできる樹脂封止型半導体装置１を提供す
ることができる。
【００５６】さらに、樹脂封止型半導体装置１において
は、第２の半導体チップ５の一方の対向辺間距離Ｗ1と
実質的に同一対向辺間距離Ｌ1を有する領域と第２の半
導体チップ５の他方の対向辺間距離Ｗ2と実質的に同一
対向辺間距離Ｌ2を有する領域とを第２の支持基板２２
に備えているので、接着層３Ｂの溶融で発生する表面張
力は各辺のそれぞれで均等になる位置で安定させること
ができ、第２の支持基板２２に対する接着層３Ｂのず
れ、接着層３Ｂに対する第２の半導体チップ５のずれ、
第２の支持基板２２に対する第２の半導体チップ５のず
れが発生していても、第２の支持基板２２の位置決め辺
ｅ〜ｈのそれぞれに第２の半導体チップ５の各辺ｉ〜ｌ
のそれぞれが各々一致するように第２の半導体チップ５
のマウント位置を自動的に修正することができる。従っ
て、第２の支持基板２２に対して第２の半導体チップ５
を常時高精度で位置決めできる樹脂封止型半導体装置１
を提供することができる。
【００５７】さらに、樹脂封止型半導体装置１において
は、第２の半導体チップ５の各辺ｉ〜ｌのそれぞれの少
なくとも一部分と各々一致する位置決め辺ｅ〜ｈをそれ
ぞれ有する切り欠き部（第２の半導体チップ５の各辺ｉ
〜ｌのそれぞれに一致させるために切り欠いた凹形状
部）が形成された第２の支持基板２２を備えているの
で、接着層３Ｂの溶融で発生する表面張力は各辺のそれ
ぞれで均等になる位置で安定させることができる。従っ
て、第２の支持基板２２に対する接着層３Ｂのずれ、接
着層３Ｂに対する第２の半導体チップ５のずれ、第２の
支持基板２２に対する第２の半導体チップ５のずれが発
生していても、第２の支持基板２２の切り欠き部の位置
決め辺ｅ〜ｈのそれぞれに第２の半導体チップ５の各辺
ｉ〜ｌのそれぞれが各々一致するように第２の半導体チ
ップ５のマウント位置を自動的に修正することができ
る。このため、第２の支持基板２２に対して第２の半導
体チップ５を常時高精度で位置決めできる樹脂封止型半
導体装置１を提供することができる。
【００５８】さらに、磁気センサを構築するホールICチ
ップ（第２の半導体チップ５）を備えた樹脂封止型半導
体装置１においては、第２の支持基板２２に対してホー
ルICチップを常時高精度で位置決めしマウントできるの
で、高感度の磁気センサを構築することができる。
【００５９】さらに、このような樹脂封止型半導体装置
１の組立方法においては、第２の半導体チップ５の各辺
ｉ〜ｌに一致させた位置決め辺ｅ〜ｈを有する第２の支
持基板２２を形成する工程を備え、接着層３Ｂの溶融で
発生する表面張力を利用することにより、第２の支持基
板２２の位置決め辺ｅ〜ｈのそれぞれに第２の半導体チ
ップ５の各辺ｉ〜ｌのそれぞれを各々自動的に一致させ
て第２の半導体チップ５の位置決めを高精度に行うこと
ができる。
【００６０】さらに、このような樹脂封止型半導体装置
１の組立方法においては、第２の半導体チップ５の各辺
ｉ〜ｌに一致させた位置決め辺ｅ〜ｈを有する第２の支
持基板２２を形成する工程を備え、接着層３Ｂの溶融で
発生する表面張力を利用することにより、第２の支持基
板２２の位置決め辺ｅ〜ｈのそれぞれに第２の半導体チ
ップ５の各辺ｉ〜ｌのそれぞれを各々自動的に一致させ
て第２の半導体チップ５の位置決めを高精度に行うこと
ができる。
【００６１】なお、本発明は前述の実施の形態に限定さ
れない。例えば、本発明は配線基板上にさらに配線基板
や半導体チップをマウントする半導体装置に適用するこ
とができる。
【００６２】
【発明の効果】本発明によれば、第１基板を第２基板上
に高精度で位置決めし、載置・固定することができる半
導体装置を提供できる。
【００６３】特に本発明によれば、第１基板を第２基板
上に高精度で位置決めし、載置・固定することができ、
しかも位置決めを自動的に行うことができる半導体装置
を提供できる。
【００６４】さらに、本発明によれば、半導体チップを
支持基板上に高精度で位置決めし、載置・固定すること
ができる半導体装置を提供できる。
【００６５】さらに、本発明によれば、磁気センサを構
築する素子が搭載された半導体チップを支持基板上に高
精度で位置決めし、載置・固定することができ、高感度
な磁気センサを構築することができる半導体装置を提供
できる。
【００６６】さらに、本発明によれば、上記効果が得ら
れる半導体装置の組立方法を提供できる。
【００６７】さらに、本発明によれば、組立作業が且つ
容易で、しかも製造歩留まりの高い半導体装置の組立方
法を提供することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態に係る樹脂封止体の一部を
取り除き見やすくした樹脂封止型半導体装置の平面図で
ある。
【図２】本発明の実施の形態に係る樹脂封止型半導体装
置の要部を拡大した階段断面図である。
【図３】本発明の実施の形態に係る組立方法を説明する
ための樹脂封止型半導体装置の工程平面図である（その
１）。
【図４】本発明の実施の形態に係る組立方法を説明する
ための樹脂封止型半導体装置の工程平面図である（その
２）。
【図５】本発明の実施の形態に係る組立方法を説明する
ための樹脂封止型半導体装置の工程平面図である（その
３）。
【図６】本発明の実施の形態に係る組立方法を説明する
ための樹脂封止型半導体装置の工程平面図である（その
４）。
【図７】本発明の実施の形態に係る組立方法を説明する
ための樹脂封止型半導体装置の工程平面図である（その
５）。
【図８】本発明の実施の形態に係る組立方法を説明する
ための樹脂封止型半導体装置の工程平面図である（その
６）。
【符号の説明】
１ 樹脂封止型半導体装置 ２ リードフレーム ２ａ〜２ｊ リード ２１ 第１の支持基板 ２２ 第２の支持基板 ２３ 導体配線 ２４ 連結条 ３Ａ，３Ｂ 接着層 ４ 第１の半導体チップ ５ 第２の半導体チップ ４Ａ，５Ａ チップ搭載領域 ４Ｓ，４Ｇ， 接続端子 ５Ｓ 感磁部 ６ ボンディングワイヤ ７ 樹脂封止体 ５１〜５６ 接続端子 ｅ〜ｈ 位置決め辺 ａ〜ｄ，ｉ〜ｌ 辺

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 方形状の第１基板と、 前記第１基板の一方の対向辺間距離と実質的に同一対向
    辺間距離を有する領域及び前記第１基板の他方の対向辺
    間距離と実質的に同一対向辺間距離を有する領域を備え
    た第２基板と、 前記第１基板の各辺と第２基板の各辺との間に少なくと
    も形成され、溶融凝固により前記第１基板と第２基板と
    の間を接合するとともに、溶融で発生する表面張力によ
    り前記第２基板の各辺に第１基板の各辺をそれぞれ一致
    させる接着層と、 を備えたことを特徴とする半導体装置。
  2. 【請求項２】 方形状の第１基板と、 前記第１基板の４辺のそれぞれの少なくとも一部分と各
    々一致する４つの位置決め用辺をそれぞれ有する切り欠
    き部が形成された第２基板と、 前記第１基板の４辺と第２基板の位置決め辺との間に少
    なくとも形成され、溶融凝固により前記第１基板と第２
    基板との間を接合するとともに、溶融で発生する表面張
    力により前記第２基板の４つの位置決め辺に第１基板の
    ４辺をそれぞれ一致させる接着層と、 を備えたことを特徴とする半導体装置。
  3. 【請求項３】 前記第１基板は半導体チップであり、 前記第２基板は支持基板であり、 前記接着層は半田であることを特徴とする請求項１又は
    ２に記載の半導体装置。
  4. 【請求項４】 方形状の第１基板の４辺のそれぞれの少
    なくとも一部分と各々一致する４つの位置決め用辺を有
    する第２基板を用意する工程と、 前記第１基板と第２基板との間を溶融凝固により接合す
    るための接着層を少なくとも前記第２基板の位置決め辺
    部分に形成する工程と、 前記第２基板の４つの位置決め辺に４辺のそれぞれが一
    致するように、前記第２基板上に第１基板を載置する工
    程と、 前記接着層を溶融させてこの接着層の表面張力により前
    記第２基板の４つの位置決め辺のそれぞれに第１基板の
    ４辺のそれぞれを一致させ、この状態のまま前記接着層
    を硬化させて前記第２基板と第１基板との間を接合する
    工程と、 を備えたことを特徴とする半導体装置の組立方法。
  5. 【請求項５】 方形状の第１基板の一方の対向辺間距離
    と実質的に同一対向辺間距離を有する領域及び前記第１
    基板の他方の対向辺間距離と実質的に同一対向辺間距離
    を有する領域を備えた第２基板を用意する工程と、 前記第１基板と第２基板との間を溶融凝固により接合す
    るための接着層を少なくとも前記第１基板の各辺と第２
    基板の各辺との間に形成する工程と、 前記第２基板の各辺と第１基板の各辺とがそれぞれ一致
    するように、前記第２基板上に第１基板を載置する工程
    と、 前記接着層を溶融させてこの接着層の表面張力により前
    記第２基板の各辺のそれぞれに第１基板の各辺のそれぞ
    れを一致させ、この状態のまま前記接着層を硬化させて
    前記第２基板と第１基板との間を接合する工程と、 を備えたことを特徴とする半導体装置の組立方法。
JP10248678A 1998-09-02 1998-09-02 半導体装置及びその組立方法 Pending JP2000077591A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10248678A JP2000077591A (ja) 1998-09-02 1998-09-02 半導体装置及びその組立方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10248678A JP2000077591A (ja) 1998-09-02 1998-09-02 半導体装置及びその組立方法

Publications (1)

Publication Number Publication Date
JP2000077591A true JP2000077591A (ja) 2000-03-14

Family

ID=17181716

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10248678A Pending JP2000077591A (ja) 1998-09-02 1998-09-02 半導体装置及びその組立方法

Country Status (1)

Country Link
JP (1) JP2000077591A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009124176A (ja) * 2001-02-01 2009-06-04 Fairchild Semiconductor Corp 半導体デバイス用非モールドパッケージ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009124176A (ja) * 2001-02-01 2009-06-04 Fairchild Semiconductor Corp 半導体デバイス用非モールドパッケージ

Similar Documents

Publication Publication Date Title
US7335970B2 (en) Semiconductor device having a chip-size package
US8513059B2 (en) Pre-molded clip structure
JP3238004B2 (ja) 半導体装置の製造方法
JP4969113B2 (ja) 回路装置の製造方法
JP2001015679A (ja) 半導体装置及びその製造方法
US5309322A (en) Leadframe strip for semiconductor packages and method
JPH0448767A (ja) 樹脂封止型半導体装置
JPH09148479A (ja) 樹脂封止型半導体装置及びその製造方法
JPH0455341B2 (ja)
JP2954110B2 (ja) Ｃｓｐ型半導体装置及びその製造方法
JPS62293749A (ja) 半導体装置の３次元的実装構造およびその製造方法
JP2000077591A (ja) 半導体装置及びその組立方法
JP3686047B2 (ja) 半導体装置の製造方法
JP3529507B2 (ja) 半導体装置
JP3670371B2 (ja) 半導体装置およびその製造方法
JP2009224529A (ja) 半導体装置およびその製造方法
JP5119092B2 (ja) 半導体装置の製造方法
JPH11186449A (ja) 半導体装置およびその製造方法
JP2800806B2 (ja) 半導体装置及びその製造方法
JP4083533B2 (ja) 半導体装置の製造方法
JP3398556B2 (ja) 半導体装置の製造方法
JP3745106B2 (ja) 半導体装置およびその製造方法
JPH1022336A (ja) 半導体装置の製造方法
JP2975783B2 (ja) リードフレームおよび半導体装置
JP2002093828A (ja) 半導体装置の製造方法