JP2002246418A - 半導体素子の実装方法及び光情報処理装置 - Google Patents

半導体素子の実装方法及び光情報処理装置

Info

Publication number
JP2002246418A
JP2002246418A JP2001040357A JP2001040357A JP2002246418A JP 2002246418 A JP2002246418 A JP 2002246418A JP 2001040357 A JP2001040357 A JP 2001040357A JP 2001040357 A JP2001040357 A JP 2001040357A JP 2002246418 A JP2002246418 A JP 2002246418A
Authority
JP
Japan
Prior art keywords
light emitting
semiconductor
emitting element
semiconductor element
sheet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001040357A
Other languages
English (en)
Other versions
JP3748779B2 (ja
JP2002246418A5 (ja
Inventor
Norito Tsukahara
法人 塚原
Kazuji Azuma
和司 東
Hiroyuki Otani
博之 大谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2001040357A priority Critical patent/JP3748779B2/ja
Publication of JP2002246418A publication Critical patent/JP2002246418A/ja
Publication of JP2002246418A5 publication Critical patent/JP2002246418A5/ja
Application granted granted Critical
Publication of JP3748779B2 publication Critical patent/JP3748779B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive

Landscapes

  • Light Receiving Elements (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 高品、高生産性な半導体素子の実装方法及び
光情報処理装置を製造する方法を提供する。 【解決手段】 半導体素子と回路基板を接合するのに用
いる熱可塑性若しくは熱硬化性シート２３５に、予め半
導体素子の外部電極端子２０３に対応する位置に貫通穴
２３４が設けておく。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体素子を高密
度・薄型、高生産性、高信頼性で実装することを可能に
する半導体素子の実装方法及びその実装方法により半導
体素子が回路基板などの回路形成体に実装された回路形
成部品、並びに、光コンピューティング、光画像処理等
に用いる光情報処理装置に関するものである。
【０００２】
【従来の技術】従来の半導体素子の回路基板への実装方
法及びその実装方法を利用する光情報処理装置につい
て、図１１〜図１４を参照しながら説明する。
【０００３】半導体素子を回路基板に接合する方法とし
ては、従来より熱可塑性若しくは熱硬化性の樹脂と金属
粒子とからなる異方導電性の接着シート、又は、金属粒
子無しの熱可塑性若しくは熱硬化性の樹脂からなる接着
シートを用いる方法が高密度、薄型、高信頼性、高生産
性に実装できる方法として盛んに実施されている。
【０００４】図１１は従来例１における半導体素子の実
装方法を示す。
【０００５】図１１において、参照符号２０１は半導体
素子であり、半導体素子２０１上に電極２０２が形成さ
れ、各電極２０２上にワイヤボンディング法あるいはメ
ッキバンプ法等により金、銅、若しくは、半田からなる
外部電極端子２０３が形成されている。また、２０４は
絶縁性基体からなる回路基板であり、この回路基板２０
４上に配線となる電極２０５が銅箔等により形成されて
いる。
【０００６】また、参照符号２０６は、熱可塑性若しく
は熱硬化性の樹脂からなるシートである。シート２０６
には、樹脂中に金、銀、ニッケル、若しくは、カーボン
などの導電粉末を均一に分散させた異方性導電シートを
用いる場合もある。
【０００７】また、参照符号２０７は半導体素子２０１
を回路基板２０４上にシート２０６を介して熱圧着する
ための加熱・加圧ツールであり、ヒーター２０８を内蔵
している。
【０００８】以上のように構成された半導体素子の回路
基板への実装方法を説明する。
【０００９】図１１に示すように、回路基板２０４上に
シート２０６を配置した後、半導体素子２０１の各外部
電極端子２０３が、半導体素子２０１が実装されるべき
回路基板２０４上の各電極２０５に一致されるように半
導体素子２０１を回路基板２０４上に積載し、加熱・加
圧ツール２０７で半導体素子２０１を回路基板２０４に
対して加熱、加圧する。その結果、図１２に示すよう
に、半導体素子２０１の各外部電極端子２０３と回路基
板２０４上の各電極２０５とは電気的に接続され、シー
ト２０６の硬化収縮力を利用して電気的接続の機械的信
頼性を確保している。
【００１０】次に、図１３に従来例２における半導体素
子を回路基板に実装した断面図を示す。なお、上記図１
２の構成と同一の構成には、同一の符号を付して説明を
省略する。
【００１１】図１３においては、シート２０６として、
熱可塑性若しくは熱硬化性の樹脂中に金、銀、ニッケ
ル、若しくは、カーボンなどの導電粉末２０９を均一に
分散させた異方性導電シートを用いている。半導体素子
２０１の各外部電極端子２０３と回路基板２０４上の各
電極２０５は、導電粉末２０９を介して電気的に接続さ
れ、熱可塑性若しくは熱硬化性の樹脂の硬化収縮力を利
用して電気的接続の機械的信頼性を確保している。
【００１２】次に、従来例３としての光情報処理装置に
ついて説明する。図１４はその光情報処理装置の断面図
を示す。
【００１３】図１４において、参照符号２１６は回折型
光学素子付ガラス基板であり、２１７は半導体演算回路
チップ、２１１は発光素子アレイである。
【００１４】また、参照符号２１２は回折型光学素子付
ガラス基板２１６を構成するガラス基板、２１３はガラ
ス基板２１２の下面に設けた電極、２１４はガラス基板
２１２に設けた回折型コリメーターレンズ、２１５はガ
ラス基板２１２に設けた回折型集光レンズである。
【００１５】また、参照符号２２３は、発光素子用貫通
穴２２７及び受光素子光路用貫通穴２２６を設けた絶縁
性の遮光基板である。２２４は発光素子用貫通穴２２７
に挿入した発光素子、２１０は発光素子２２４のアノー
ド電極、２２５は発光素子２２４のカソード電極、２２
８は発光素子２２４を発光素子用貫通穴２２７に固定す
る接着剤である。
【００１６】また、参照符号２１８は半導体演算回路チ
ップ２１７上に設けた発光素子駆動用電極、２１９は半
導体演算回路チップ２１７上に設けた発光素子、２２０
は発光素子２２４のカソード電極２２５とガラス基板２
１２の下面に設けた電極２０２１３とを接合するととも
に発光素子２２４のアソード電極２１０と発光素子駆動
用電極２１８とを接合する導電性接着剤である。
【００１７】また、参照符号２２９は半導体演算回路チ
ップ２１７及び発光素子アレイ２１１並びに回折型光学
素子付ガラス基板２１６を一体化して固定する絶縁性の
接着剤である。２２１は発光素子２２４から出力する出
力信号光であり、２２２は受光素子２１９に入力する入
力信号である。
【００１８】半導体演算回路チップ２１７は、シリコン
集積回路形成技術を用いて作製したもので、それぞれの
ピクセルごとに演算回路と発光素子駆動回路、発光素子
駆動用電極２１８、受光素子２１９を備えている。
【００１９】絶縁性の遮光基板２２３には、例えば電気
伝導度の低いノンドープのシリコン基板を用いている。
発光素子用貫通穴２２７は、発光素子２２４が挿入でき
るように発光素子２２４の外形に合わせた大きさで、半
導体演算回路チップ２１７上の発光素子駆動用電極２１
８の位置に合わせて形成する。受光素子光路用貫通穴２
２６の位置と断面積は、受光素子２１９の位置と面積に
合わせて形成する。発光素子用貫通穴２２７と受光素子
光路用貫通穴２２６は、フォトレジスト又は金属膜をパ
ターニングしたものをマスクとして使用し、フッ素原子
を含む反応性ガスを使用したドライエッチングにより、
絶縁性の遮光基板２２３に貫通穴をそれぞれ形成してい
る。遮光基板２２３であるシリコン基板の絶縁は、水蒸
気雰囲気中でシリコン基板を加熱してシリコン熱酸化膜
を作製することにより形成する。
【００２０】発光素子２２４としては、半導体発光ダイ
オード、又は、半導体レーザーダイオードを用いてい
る。
【００２１】接着剤２２８としては、発光素子２２４に
影響を与えないように絶縁性の接着剤を用いている。
【００２２】ガラス基板２１２の下面の電極２１３は、
発光素子２２４からの出力光２２１及び受光素子２１９
の大きさと位置に合わせてパターニングを行い、入力信
号光２２２及び出力信号光２２１がガラス基板２１２を
透過できるようにする。
【００２３】回折型コリメータレンズ２１４は、発光素
子２２４の出力光２２１の位置に合わせて、また、回折
型集光レンズ２１５は受光素子２１９の位置に合わせ
て、それぞれ、ガラス基板２１２の上面に形成する。
【００２４】次に、上記光情報処理装置の動作について
図１４により説明する。
【００２５】入力信号光２２２は、回折型光学素子付ガ
ラス基板２１６に備えた回折型集光レンズ２１５により
集光作用を受け、発光素子アレイ２１１に備えた受光素
子光路用貫通穴２２６を通って、半導体演算チップ２１
７上の受光素子２１９に入射する。受光素子２１９は、
入射した入力信号光２２２を電気信号に変換する。
【００２６】半導体演算回路チップ２１７は、受光素子
２１９により変換された電気信号を入力信号として演算
を実行する。演算の結果は、電気出力信号として発光素
子駆動用電極２１８へ出力される。発光素子駆動用電極
２１８に出力する電気出力信号は、導電性接合剤２２０
を介して発光素子２２４のアノード電極２１０に印加
し、電気出力信号に応じて電流が発光素子２２４を流れ
る。発光素子２２４を流れ出た電流は、発光素子２２４
のカソード電極２２５を経て、導電性接合剤２２０を介
して、回折型光学素子付ガラス基板２１６に備えた電極
２１３へと流れる。
【００２７】発光素子２２４は演算の結果に応じて、電
気出力信号を出力信号光２２１に変換する。出力信号光
２２１は、回折型光学素子付ガラス基板２１６に備えた
回折型コリメータレンズ２１４により空間的な広がりが
抑制されて出力する。
【００２８】発光素子２２４が発光した際に発光素子２
２４の側面から出射した光は、遮光基板２２３により遮
光され、近傍の受光素子２１９に入射することを防止さ
れる。
【００２９】以上の構成、動作原理により、光情報処理
装置が実現されている。
【００３０】
【発明が解決しようとする課題】しかし、上記従来の半
導体素子の実装方法及び光情報処理装置においては、以
下に示す課題があった。
【００３１】上記従来例１又は従来例２の半導体素子の
実装方法では図１５（Ａ）に示すように加熱ツール２０
７により半導体素子２０１を加熱及び押圧し、軟化した
シート２０６を外部電極端子２０３により押しのけてい
くことで、外部電極端子２０３と回路基板２０４上の電
極２０５が電気的に接続され、その後、軟化したシート
２０６が硬化収縮する応力で接合の信頼性を確保する。
【００３２】しかし、半導体素子２０１の微小な外部電
極端子２０３の部分（現在の外部電極端子２０３の平均
径は８０μｍ程）の樹脂の流動コントロールは非常に困
難であり、回路基板２０４の反り・うねり、加圧・加熱
温度条件のばらつきにより、図１５（Ｂ）の参照符号２
３０に示すように、半導体素子２０１の外部電極端子２
０３と電極２０５の間の樹脂を排除しきれず、電気的接
続不良が発生することがある。
【００３３】これは、図１６に示すようにシート２０６
に導電粉末２０９を分散した異方導電性シートの場合も
同様であり、樹脂の排除不足により、半導体素子２０１
の外部電極端子２０３と導電粉末２０９及び回路基板２
０４上の電極２０５との電気的接続不良部分２３１が発
生する。
【００３４】また、上記従来の光情報処理装置において
は、発光素子２２４のカソード電極２２５とガラス基板
２１２の下面に設けた電極２０２１３とを接合する導電
性接着剤２２０、及び、発光素子２２４のアノード電極
２１０と発光素子駆動用電極２１８とを接合する導電性
接着剤２２０、及び、発光素子２２４を発光素子用貫通
穴２２７に固定する接着剤２２８が、常温において流動
性があるために、塗布量のコントロールが非常に難し
い。
【００３５】そのため、図１７の参照符号２３２に示す
ように、導電性接着剤２２０により、発光素子２２６か
ら出力される出力信号光２２１の光路が塞がれたり、参
照符号２３３に示すように、接着剤２２８により、受光
素子光路貫通穴２２６が塞がれてしまうという不具合が
頻繁に生じる。
【００３６】従って、本発明の目的は、上記問題を解決
することにあって、半導体素子を高密度・薄型、高生産
性、高信頼性で実装することを可能にする半導体素子の
実装方法及びその実装方法により形成された回路形成部
品、並びに、光コンピューティング、光画像処理等に用
いる光情報処理装置及びその製造方法を提供するもので
ある。
【００３７】
【課題を解決するための手段】上記目的を達成するため
に、本発明は以下のように構成する。
【００３８】本発明の第１態様によれば、半導体素子と
回路形成体との間に、上記半導体素子の電極上に形成さ
れた外部電極端子に対応する箇所に貫通穴を有する熱可
塑性若しくは熱硬化性のシートを介在させ、上記半導体
素子の上記電極上に形成された上記外部電極端子と上記
回路形成体の電極とを上記シートの上記貫通穴を介して
電気的に接続して上記半導体素子と上記回路形成体とを
接合することを特徴とする半導体素子の実装方法を提供
する。よって、半導体素子の微小な外部電極端子部分の
シートの樹脂の流動コントロールを気にすることなく、
また回路形成体例えば回路基板の反り・うねり、加圧・
加熱温度条件のばらつきに左右されることなく、半導体
素子の外部電極端子と回路形成体の電極間の接合を行う
ことが出来、電気的接続不良の発生が無いという作用を
有する。
【００３９】本発明の第２態様によれば、上記外部電極
端子と上記回路形成体の電極とを電気的に接続すると
き、上記半導体素子の上記電極上に形成された上記外部
電極端子としてのめっきバンプと上記回路形成体の上記
電極とを上記シートの上記貫通穴を介して電気的に接続
して上記半導体素子と上記回路形成体とを接合する第１
の態様に記載の半導体素子の実装方法を提供する。よっ
て、電極ピッチ間が例えば５０μｍ以下の狭ピッチにお
いても、半導体素子の外部電極端子と回路形成体の電極
間の接合を行うことができる。
【００４０】本発明の第３態様によれば、上記外部電極
端子と上記回路形成体の電極とを電気的に接続すると
き、上記半導体素子の上記電極上にワイヤボンディング
法により形成された上記外部電極端子としての突起バン
プと上記回路形成体の上記電極とを上記シートの上記貫
通穴を介して電気的に接続して上記半導体素子と上記回
路形成体とを接合する第１の態様に記載の半導体素子の
実装方法を提供する。よって、外部電極端子をめっき法
により形成した場合、例えば最大でも２５μｍ程度の高
さの低いバンプしか形成できないのに対し、ワイヤボン
ディング法によると例えば５０μｍ以上の高さの高いバ
ンプが形成できるため、回路形成体の反り・うねりに対
する許容量が広くなり、半導体素子の外部電極端子と回
路基板の電極間の接合をより安定して行える。
【００４１】本発明の第４態様によれば、上記外部電極
端子と上記回路形成体の電極とを電気的に接続すると
き、上記半導体素子の上記電極上に形成された上記外部
電極端子と上記回路形成体の上記電極とを、上記シート
の、上記半導体素子の上記電極上に形成された上記外部
電極端子部に一対一に対応した位置に配置された貫通穴
を介して電気的に接続して上記半導体素子と上記回路形
成体とを接合する第２又は３の態様に記載の半導体素子
の実装方法を提供する。
【００４２】本発明の第５態様によれば、上記外部電極
端子と上記回路形成体の電極とを電気的に接続すると
き、上記半導体素子の上記複数個の電極上に形成された
上記複数個の外部電極端子と上記回路形成体の上記複数
個の電極とを、上記シートの長穴形状に形成された貫通
穴を介して電気的に接続して上記半導体素子と上記回路
形成体とを接合する第２又は３の態様に記載の半導体素
子の実装方法を提供する。よって、半導体素子の電極ピ
ッチが例えば５０μｍピッチ以下の狭ピッチである場合
でも、半導体素子の外部電極端子と回路形成体の電極間
の接合を安定して行える。
【００４３】本発明の第６態様によれば、上記熱可塑性
若しくは熱硬化性のシートは、熱可塑性若しくは熱硬化
性の樹脂と金属粒子とを有する異方導電性のシートであ
る第１〜５のいずれか１つの態様に記載の半導体素子の
実装方法を提供する。
【００４４】本発明の第７態様によれば、第１〜６のい
ずれか１つの態様に記載の半導体素子の実装方法により
上記半導体素子が上記回路形成体に実装された回路形成
部品を提供する。
【００４５】従って、上記半導体素子の実装方法によ
り、半導体素子の微小な外部電極端子部分の樹脂の流動
コントロールを気にすることなく、また回路形成体の反
り・うねり、加圧・加熱温度条件のばらつきに左右され
ることなく、半導体素子の外部電極端子と回路形成体の
電極間の接合を行うことが出来、電気的接続不良の発生
が無い、電気的接続の信頼性の高い実装が行える。
【００４６】本発明の第８態様によれば、受光素子が形
成された半導体演算回路チップと、受光素子光路用の貫
通穴を持つ基板に発光素子が埋め込まれた発光素子アレ
イと、回折型光学素子を持つ回折型光学素子付き基板と
を一体化した光情報処理装置において、上記半導体演算
回路チップと上記発光素子アレイとの間に、上記受光素
子の光路用貫通穴を設けた、熱可塑性若しくは熱硬化性
の第１導電性シートを介在させて上記半導体演算回路チ
ップと上記発光素子アレイとが接合されているととも
に、上記発光素子アレイと上記回折型光学素子との間
に、上記受光素子の光路用貫通穴を設けた、熱可塑性若
しくは熱硬化性の第２導電性シートを介在させて上記発
光素子アレイと上記回折型光学素子とを接合することを
特徴とする光情報処理装置を提供する。よって、予めシ
ートに設けた受光素子光路用貫通穴により、受光素子の
光路が確実に確保されるため、ピクセル数が多くかつ小
型一体化した光情報処理装置が高信頼性で提供できる。
【００４７】本発明の第９態様によれば、上記第１導電
性シート及び第２導電性シートは、上記発光素子の光路
を確保する貫通穴を有する第８の態様に記載の光情報処
理装置を提供する。よって、予めシートに設けた受光素
子用及び発光素子用の光路用貫通穴により、受光素子及
び発光素子の光路が確実に確保されるため、ピクセル数
が多くかつ小型で一体化した光情報処理装置が高信頼性
で提供できる。
【００４８】本発明の第１０態様によれば、上記第１導
電性シート及び第２導電性シートのうちの少なくとも一
方は、熱可塑性若しくは熱硬化性の樹脂と金属粒子とを
有する異方導電性の導電性シートである第８又は９の態
様に記載の光情報処理装置を提供する。
【００４９】本発明の第１１態様によれば、受光素子が
形成された半導体演算回路チップと、受光素子光路用の
貫通穴を持つ基板に発光素子が埋め込まれた発光素子ア
レイと、回折型光学素子を持つ回折型光学素子付き基板
とを一体化した光情報処理装置を製造する光情報処理装
置の製造方法において、上記半導体演算回路チップと上
記発光素子アレイとの間に、上記受光素子の光路用貫通
穴を設けた、熱可塑性若しくは熱硬化性の第１導電性シ
ートを介在させるとともに、上記第１導電性シートによ
り上記半導体演算回路チップと上記発光素子アレイとを
接合する一方、上記発光素子アレイと上記回折型光学素
子との間に、上記受光素子の光路用貫通穴を設けた、熱
可塑性若しくは熱硬化性の第２導電性シートを介在させ
るとともに、上記第２導電性シートにより上記発光素子
アレイと上記回折型光学素子とを接合することを特徴と
する光情報処理装置の製造方法を提供する。
【００５０】本発明の第１１態様によれば、上記第１導
電性シート及び第２導電性シートととして、上記発光素
子の光路を確保する貫通穴を設けた導電性シートを使用
する第１０の態様に記載の光情報処理装置の製造方法を
提供する。
【００５１】従って、上記光情報処理装置及びその製造
方法によれば、上記導電性接着剤により発光素子から出
力される出力信号光の光路が塞がれたり上記接着剤によ
り受光素子光路用貫通穴が塞がれてしまうという従来の
不具合が生じることなく、半導体演算回路チップ上に発
光素子アレイ及び受光素子用光路を精度良く容易に形成
することができ、ピクセル数が多くかつ小型で一体化し
た光情報処理装置が提供できる。
【００５２】
【発明の実施の形態】以下に、本発明にかかる実施の形
態を図面に基づいて詳細に説明する。
【００５３】従来例の図１１〜図１４の構成と同一の構
成には同一の符号を付して説明を省略する。なお、以下
の実施形態は本発明を具現化した一例であって、本発明
の技術範囲を限定するものではない。
【００５４】（第１実施形態）図１（Ａ）は、本発明の
第１実施形態における半導体素子の実装方法において半
導体素子と回路基板を接合するのに用いる熱可塑性若し
くは熱硬化性シート２３５の斜視図、図１（Ｂ）は図１
（Ａ）におけるＡ−Ａ’断面図である。
【００５５】図１に示すように、熱可塑性若しくは熱硬
化性シート２３５には、半導体素子２０１の各外部電極
端子２０３に対応する位置に貫通穴２３４がそれぞれ設
けられている。なお、熱可塑性若しくは熱硬化性シート
２３５は、導電性粉末が分散された異方導電性シートで
あってもかまわない。
【００５６】各貫通穴２３４は、プリント基板のスルー
ホールを形成する際に用いるＮＣパンチャーや金型を用
いて形成する。各貫通穴２３４は、上記半導体素子２０
１の各外部電極端子２０３が入る大きさに形成するのが
望ましく、例えば半導体素子２０１の各外部電極端子２
０３の外径が８０μｍであれば、実装のアライメント精
度を考慮し、上記外径より少し大きくして、各貫通穴２
３４の内径は例えば１００μｍ以上に形成する。また、
各貫通穴２３４は、図１においては、その形状は円状で
あるが、貫通穴であれば、四角、三角、若しくは、星状
等その形状は問わない。
【００５７】次に、図２に従って、本発明の第１実施形
態にかかる半導体素子の実装方法について説明する。図
２に示すように、半導体素子２０１の電極２０２上に形
成された外部電極端子２０３に対応する位置に貫通穴２
３４を設けた熱可塑性若しくは熱硬化性シート２３５
は、回路形成体の一例としての回路基板２０４上の、半
導体素子２０１の各外部電極端子２０３と対向する各電
極２０５に合致するように貼り合わせる。一般的な貼り
合わせの条件は、温度１００℃、時間５ｓ、圧力１０ｋ
ｇ／ｃｍ２である。
【００５８】ここで、回路形成体とは、樹脂基板、紙−
フェノール基板、セラミック基板、ガラス・エポキシ
（ガラエポ）基板、フィルム基板などの回路基板、単層
基板若しくは多層基板などの回路基板、部品、筐体、又
は、フレームなど、回路が形成されている対象物を意味
する。
【００５９】次に、図２に示すように、半導体素子２０
１の各外部電極端子２０３がシート２３５の各貫通穴２
３４に合致するように半導体素子２０１を回路基板２０
４上に位置合わせして装着する。半導体素子２０１の各
外部電極端子２０３は、メッキ法により形成したメッキ
バンプでも、ワイヤボンディング法を用いたボールバン
プであっても良い。このとき、好適には、シート２３５
の厚みを、半導体素子２０１の電極２０２の高さと外部
電極端子２０３の高さを合わせた厚み以下とし、外部電
極端子２０３と回路基板２０４の電極２０５とが確実に
接触する状態となることが望ましい。例えば、電極２０
２の高さが１μｍ、外部電極端子２０３の高さが３０μ
ｍの場合、２０μｍ厚のシート２３５を用いる。
【００６０】但し、シート２３５の厚みは、半導体素子
２０１の電極２０２の高さと外部電極端子２０３の高さ
とを合わせた厚み以上であっても、両者の接続が確実と
なる程度に貫通穴２３４の内径を大きくとれば問題は無
い。
【００６１】次に、加圧・加熱ツール２０７により半導
体素子２０１を加熱及び加圧し、シート２３５を軟化さ
せて図３に示すように接合する。一般的な加熱、加圧条
件は、温度２００℃、圧力３０ｋｇ／ｃｍ２、時間３０
ｓである。
【００６２】このようにして、半導体素子２０１をシー
ト２３５を介して回路基板２０４に実装する結果、図２
に示すように、半導体素子２０１の各外部電極端子２０
３と回路基板２０４上の各電極２０５とがシート２３５
の各貫通穴２３４内で直接電気的に接続した状態で、加
熱・加圧ツール２０７からの熱によりシート２３５が軟
化して半導体素子２０１と回路基板２０４とがシート２
３５の熱可塑性若しくは熱硬化性樹脂の接着力により接
合されることになる。図３で参照符号２３５Ａはシート
２３５が軟化した熱可塑性若しくは熱硬化性樹脂であ
る。
【００６３】この第１実施形態によれば、加熱・加圧ツ
ール２０７により半導体素子２０１を回路基板２０４に
対して加熱及び押圧する際に、半導体素子２０１の各外
部電極端子２０３と回路基板２０４上の各電極２０５と
の間にシート２３５が介在していないため、軟化したシ
ート２３５を外部電極端子２０３により押しのけていく
という、困難な樹脂挙動コントロールを気にせずに、半
導体素子２０１の各外部電極端子２０３と回路基板２０
４上の各電極２０５とが電気的に確実に接続可能であ
り、電気的接続不良が発生しない。従って、図３の参照
符号２３６に示すように、半導体素子２０１の各外部電
極端子２０３と回路基板２０４の各電極２０５とが高い
信頼性でもって確実に電気的に接続された状態で半導体
素子２０１と回路基板２０４とを接合することができ
る。
【００６４】（第２実施形態）図４は、本発明の第２実
施形態における半導体素子の実装方法において半導体素
子と回路基板を接合するのに用いる熱可塑性若しくは熱
硬化性シートの斜視図である。図４においては、半導体
素子２０１の電極上に形成された外部電極端子２０３を
複数個包括するような長穴の形状で、熱可塑性若しくは
熱硬化性シート６に貫通穴２３７が形成され、シート２
３８が構成されている。
【００６５】図５は、シート２３８を用いた半導体素子
の実装方法を示した断面図である。
【００６６】半導体素子２０１の外部電極端子２０３の
ピッチが狭ピッチとなる場合、外部電極端子２０３に一
対一に対応した微小貫通穴をシートに形成するためのＮ
Ｃパンチャー及び金型のピンの作製が困難となり、不可
能となる。これに対して、この第２実施形態のように、
複数個の外部電極端子２０３を包括する形状に貫通穴２
３７を長穴形状に形成することにより、個々の外部電極
端子２０３に対応する貫通穴を形成する必要が無く、シ
ート２３８の作製は可能となる。図４では、一例とし
て、四角形の半導体素子２０１の各辺に平行に多数の外
部電極端子２０３が並んで配置されていることに対応し
て、四角形のシート２３８の各辺に平行に合計４個の長
穴２３７を形成している。
【００６７】この第２実施形態によれば、上記したよう
なシート２３８を用いて、第１実施形態と同様に、加熱
・加圧ツール２０７により半導体素子２０１を回路基板
２０４に加熱及び押圧する際に、半導体素子２０１の各
外部電極端子２０３と回路基板２０４上の各電極２０５
との間にシート２３８が介在していないため、軟化した
シート２３８を外部電極端子２０３により押しのけてい
くという、困難な樹脂挙動コントロールを気にせずに、
半導体素子２０１の各外部電極端子２０３と回路基板２
０４上の各電極２０５とが電気的に確実に接続可能であ
り、電気的接続不良が発生しない。従って、図３の参照
符号２３６に示すように、半導体素子２０１の各外部電
極端子２０３と回路基板２０４の各電極２０５とが高い
信頼性をもって確実に電気的に接続されるように半導体
素子２０１と回路基板２０４とを接合することができ
る。さらに、第２実施形態によれば、半導体素子２０１
の外部電極端子２０３のピッチが狭ピッチであっても、
複数の外部電極端子２０３に対応した長穴形状の貫通穴
２３７が形成されているため、個々の外部電極端子２０
３に対応する貫通穴を形成する必要が無く、シート２３
８の作製は容易になる。また、異なるピッチの外部電極
端子２０３を有する半導体素子２０１に対しても、同一
のシート２３８を使用することも可能となり、シート２
３８の汎用性を高めることができる。
【００６８】（第３実施形態）図６（Ａ）は、本発明の
第３実施形態における光情報処理装置の断面図である。
図６（Ｂ）は上記第３実施形態における上記光情報処理
装置の半導体演算回路チップと発光素子アレイ並びに発
光素子アレイと回折型光学素子付ガラス基板とを接合す
るのに用いる熱可塑性若しくは熱硬化性シートの斜視図
である。
【００６９】図６（Ａ）において、参照符号２１６は回
折型光学素子付ガラス基板であり、２１７は半導体演算
回路チップ、２１１は発光素子アレイである。
【００７０】また、参照符号２１２は回折型光学素子付
ガラス基板２１６の本体を構成するガラス基板、２１３
はガラス基板２１２の下面に設けた電極、２１４はガラ
ス基板２１２に設けた回折型光学素子の一例としての回
折型コリメーターレンズ、２１５はガラス基板２１２に
設けた回折型集光レンズである。各電極２１３上には、
ワイヤボンディング法により、Ａｕ、Ａｌ、若しくは、
半田等のボールバンプを設けていても良い。
【００７１】また、参照符号２２３は、発光素子用貫通
穴２２７及び受光素子光路用貫通穴２２６を設けた絶縁
性の遮光基板である。参照符号２２４は発光素子用貫通
穴２２７に挿入した発光素子、参照符号２１０は発光素
子２２４のアノード電極、参照符号２２５は発光素子２
２４のカソード電極である。
【００７２】また、参照符号２１８は半導体演算回路チ
ップ２１７上に設けた発光素子駆動用電極、２１９は半
導体演算回路チップ２１７上に設けた発光素子である。
発光素子駆動用電極２１８上には、ワイヤボンディング
法により、Ａｕ、Ａｌ、若しくは、半田等のボールバン
プを設けていても良い。
【００７３】また、参照符号２３９Ａは、半導体演算回
路チップ２１７と発光素子アレイ２１１とを接合しかつ
下側の熱可塑性若しくは熱硬化性の導電性シートであ
り、２３９Ｂは発光素子アレイ２１１と回折型光学素子
付ガラス基板２１６を接合しかつ上側の熱可塑性若しく
は熱硬化性の導電性シートである。なお、上側の熱可塑
性若しくは熱硬化性の導電性シート２３９Ｂと下側の熱
可塑性若しくは熱硬化性の導電性シート２３９Ｂの両者
を総称する場合は２３９とする。図６（Ｂ）に示すよう
に、熱可塑性若しくは熱硬化性の導電性シート２３９に
は、受光素子光路用貫通穴２２６に対応する位置に貫通
穴２４０が設けられている。
【００７４】参照符号２２１は発光素子２２４から出力
する出力信号光であり、参照符号２２２は受光素子２１
９に入力する入力信号である。
【００７５】半導体演算回路チップ２１７は、シリコン
集積回路形成技術を用いて作製したもので、それぞれの
ピクセルごとに演算回路と発光素子駆動回路、発光素子
駆動用電極２１８、受光素子２１９を備えている。
【００７６】絶縁性の遮光基板２２３には、例えば電気
伝導度の低いノンドープのシリコン基板を用いる。発光
素子用貫通穴２２７は、発光素子２２４が挿入できるよ
うに発光素子２２４の外形に合わせた大きさで、半導体
演算回路チップ２１７上の発光素子駆動用電極２１８の
位置に合わせて形成する。受光素子光路用貫通穴２２６
の位置と断面積は、受光素子２１９の位置と面積に合わ
せて形成する。発光素子用貫通穴２２７と受光素子光路
用貫通穴２２６のそれぞれは、フォトレジスト又は金属
膜をパターニングしたものをマスクとして使用し、フッ
素原子を含む反応性ガスを使用したドライエッチングに
より、絶縁性の遮光基板２２３に貫通穴を形成する。遮
光基板２２３であるシリコン基板の絶縁は、水蒸気雰囲
気中でシリコン基板を加熱してシリコン熱酸化膜を作製
することにより形成する。
【００７７】発光素子２２４としては、半導体発光ダイ
オード、又は、半導体レーザーダイオードを用いる。
【００７８】ガラス基板２１２の下面の電極２１３は、
発光素子２２４からの出力光２２１及び受光素子２１９
の大きさと位置に合わせてパターニングを行い、入力信
号光２２２及び出力信号光２２１がガラス基板２１２を
透過できるようにする。
【００７９】回折型コリメータレンズ２１４は、発光素
子２２４の出力光２２１の位置に合わせて、また、回折
型集光レンズ２１５は受光素子２１９の位置に合わせ
て、それぞれ、ガラス基板２１２の上面に形成する。
【００８０】次に、上記光情報処理装置の動作について
説明する。
【００８１】入力信号光２２２は、回折型光学素子付ガ
ラス基板２１６に備えた回折型光学素子の一例としての
回折型集光レンズ２１５により集光作用を受け、発光素
子アレイ２１１に備えた受光素子光路用貫通穴２２６を
通って、半導体演算チップ２１７上の受光素子２１９に
入射する。受光素子２１９は、入射した入力信号光２２
２を電気信号に変換する。
【００８２】半導体演算回路チップ２１７は、受光素子
２１９により変換された電気信号を入力信号として演算
を実行する。演算の結果は、電気出力信号として発光素
子駆動用電極２１８へ出力される。発光素子駆動用電極
２１８に出力する電気出力信号は、熱可塑性若しくは熱
硬化性の導電性シート２３９Ａを介して発光素子２２４
のアノード電極２１０に印加し、電気出力信号に応じて
電流が発光素子２２４を流れる。発光素子２２４を流れ
出た電流は、発光素子２２４のカソード電極２２５を経
て、熱可塑性若しくは熱硬化性の導電性シート２３９Ｂ
を介して、回折型光学素子付ガラス基板２１６に備えた
電極２１３へと流れる。
【００８３】発光素子２２４は演算の結果に応じて、電
気出力信号を出力信号光２２１に変換する。出力信号光
２２１は、回折型光学素子付ガラス基板２１６に備えた
回折型コリメータレンズ２１４により空間的な広がりを
抑制されて出力する。
【００８４】発光素子２２４が発光した際に発光素子２
２４の側面から出射した光は、遮光基板２２３により遮
光され、近傍の受光素子２１９に入射することを防止さ
れる。
【００８５】以上の構成、動作原理により、光情報処理
装置が実現される。
【００８６】次に、図７〜図９を用いて本発明の上記実
施形態にかかる光情報処理装置の製造方法を示す。
【００８７】図７において（Ａ）で示すように、発光素
子用貫通穴２２７及び受光素子光路用貫通穴２２６を設
けた絶縁性の遮光基板２２３の下面に、下側の熱可塑性
若しくは熱硬化性の導電性シート２３９Ａを、各貫通穴
２４０が各受光素子光路用貫通穴２２６に対応する位置
に位置するように貼り付ける。この際、貼り付けの一般
的な条件は、温度１００℃、時間５ｓ、圧力１０ｋｇ／
ｃｍ２である。
【００８８】次に、図７（Ｂ）に示すように、遮光基板
２２３の各発光素子用貫通穴２２７に発光素子２２４を
挿入する。このとき、発光素子２２４のアノード電極２
１０が下側の熱可塑性若しくは熱硬化性の導電性シート
２３９Ａと接触するように位置合わせして各発光素子用
貫通穴２２７に挿入する。これにより、遮光基板２２３
の各発光素子用貫通穴２２７に発光素子２２４が挿入さ
れた発光素子アレイ２１１が形成される。
【００８９】次に、図７（Ｃ）に示すように、半導体演
算回路チップ２１７上に設けた発光素子駆動用電極２１
８と発光素子２２４のアノード電極２１０とが合致する
ように位置合わせを行うとともに、半導体演算回路チッ
プ２１７上に設けた受光素子２１９と上記遮光基板２２
３の受光素子光路用貫通穴２２６とが合致するように位
置合わせを行ったのち、図７（Ｂ）に示す発光素子アレ
イ２１１の遮光基板２２３の下面に貼り付けられた下側
の熱可塑性若しくは熱硬化性の導電性シート２３９Ａを
半導体演算回路チップ２１７上に載置して、下側の熱可
塑性若しくは熱硬化性の導電性シート２３９Ａと半導体
演算回路チップ２１７とを接触させた後、加熱・加圧ツ
ール２０７により、遮光基板２２３を半導体演算回路チ
ップ２１７に対して加熱及び押圧する。この結果、遮光
基板２２３と半導体演算回路チップ２１７との間の下側
の熱可塑性若しくは熱硬化性の導電性シート２３９Ａが
熱により硬化させられて、下側の熱可塑性若しくは熱硬
化性の導電性シート２３９Ａにより半導体演算回路チッ
プ２１７と発光素子アレイ２１１とが接合される。その
際、一般的な加熱及び加圧条件は、温度２００℃、圧力
３０ｋｇ／ｃｍ２、時間３０ｓである。
【００９０】次に、図７（Ｄ）に示すように、発光素子
アレイ２１１における発光素子２２４の上部のカソード
電極２２５側に、上側の熱可塑性若しくは熱硬化性の導
電性シート２３９Ｂを、その各貫通穴２４０が発光素子
アレイ２１１の遮光基板２２３の各受光素子光路用貫通
穴２２６に対応する位置に貼り付ける。この際、貼り付
けの一般的な条件は、温度１００℃、時間５ｓ、圧力１
０ｋｇ／ｃｍ２である。
【００９１】次に、図８に示すように、ガラス基板２１
２の回折型コリメータレンズ２１４が発光素子アレイ２
１１の発光素子２２４と合致するとともに、ガラス基板
２１２の回折型集光レンズ２１５が発光素子アレイ２１
１の受光素子２１９と合致するように、ガラス基板２１
２を発光素子アレイ２１１の上側の熱可塑性若しくは熱
硬化性の導電性シート２３９Ｂの上面側に位置合わせし
て載置した後、加熱・加圧ツール２０７により、ガラス
基板２１２を上側の熱可塑性若しくは熱硬化性の導電性
シート２３９Ｂを介して発光素子アレイ２１１に対して
加熱及び押圧し、ガラス基板２１２と発光素子アレイ２
１１との間の上側の熱可塑性若しくは熱硬化性の導電性
シート２３９Ｂを熱により硬化させ、上側の熱可塑性若
しくは熱硬化性の導電性シート２３９Ｂにより回折型光
学素子付ガラス基板２１２と発光素子アレイ２１１とを
接合させる。その際、一般的な加熱及び加圧条件は、温
度２００℃、圧力３０ｋｇ／ｃｍ２、時間３０ｓであ
る。
【００９２】以上の製造方法により、図９に示す光情報
処理装置が実現される。なお、図９の２３９Ｃ及び２３
９Ｄは、それぞれ、下側と上側の導電性シート２３９
Ａ，２３９Ｂが熱硬化した導電性樹脂層である。
【００９３】第３実施形態によれば、予め、上側と下側
の熱可塑性若しくは熱硬化性の導電性シート２３９Ａ，
２３９Ｂに、遮光基板２２３の各受光素子光路用貫通穴
２２６に対応する位置に、それぞれ、貫通穴２４０が設
けられているため、受光素子２１９及び発光素子２２４
の光路が貫通穴２４０により確実に確保され、従来例の
ように接着剤により、受光素子光路用貫通穴が塞がれて
しまうという不具合が生じることなく、ピクセル数が多
くかつ小型で一体化された光情報処理装置が電気的接続
について高信頼性で提供できるという作用を有する。
【００９４】尚、以上の説明では、発光素子アレイ２１
１を半導体演算回路チップ２１７に接合した後、発光素
子アレイ２１１に回折型光学素子付ガラス基板２１２を
接合する工程であったが、逆に、回折型光学素子付ガラ
ス基板２１２に発光素子アレイ２１１を接合した後、半
導体演算回路チップ２１７を発光素子アレイ２１１に接
合する工程であっても良い。
【００９５】上記第３実施形態によれば、受光素子２１
９が形成された半導体演算回路チップ２１７と受光素子
光路用の貫通穴２２６を持つ遮光基板２２３に発光素子
２２４が埋め込まれた発光素子アレイ２１１と回折型光
学素子付ガラス基板２１２とを一体化した光情報処理装
置において、半導体演算回路チップ２１７と発光素子ア
レイ２１１との接合及び発光素子アレイ２１１と回折型
光学素子付ガラス基板２１２との接合に、受光素子２１
９の光路を確保するための貫通穴２４０を設けた、熱可
塑性若しくは熱硬化性のの導電性シート、又は、熱可塑
性若しくは熱硬化性の樹脂と金属粒子とを有する異方導
電性のの導電性シート２３９Ａ，２３９Ｂを用いるた
め、従来のように導電性接着剤により、発光素子２２４
から出力される出力信号光２２１の光路が塞がれたり、
上記導電性接着剤により、受光素子光路用貫通穴２２６
が塞がれてしまうという不具合を生じることなく、半導
体演算回路チップ２１７上に発光素子アレイ２１１、及
び受光素子用光路２２６を精度良く容易に形成し、ピク
セル数が多くかつ小型で一体化した光情報処理装置が提
供できる。
【００９６】なお、本発明は上記実施形態に限定される
ものではなく、その他種々の態様で実施できる。
【００９７】例えば、第３実施形態において、図１０
（Ａ），（Ｂ）に示すように、発光素子２２４からの出
力信号光２２１の輝度が必要な場合、受光素子の光路を
確保する貫通穴２４０と発光素子２２４の光路を確保す
るための貫通穴２４１とが形成された熱可塑性若しくは
熱硬化性の導電性シート２４２を用いて、回折型光学素
子付ガラス基板２１２に発光素子アレイ２１１を接合し
ても良い。
【００９８】また、図１８に示すように、上記外部電極
端子と上記回路基板２０４の電極２０５とを電気的に接
続するとき、上記半導体素子２０１の上記電極２０２上
に形成された上記外部電極端子としてのめっきバンプ２
０３Ｍと上記回路基板２０４の上記電極２０５とを上記
熱可塑性若しくは熱硬化性のシート２３５，２３８の上
記貫通穴２３４，２３７を介して電気的に接続して上記
半導体素子２０１と上記回路基板２０４とを接合するよ
うにすることもできる。この場合には、電極ピッチ間が
例えば５０μｍ以下の狭ピッチにおいても、半導体素子
２０１の外部電極端子としてのめっきバンプ２０３Ｍと
回路基板２０４の電極間の接合を行うことができる。
【００９９】また、図１９に示すように、上記外部電極
端子と上記回路基板２０４の電極２０５とを電気的に接
続するとき、上記半導体素子２０１の上記電極２０２上
にワイヤボンディング法により形成された上記外部電極
端子としての突起バンプ２０３Ｂと上記回路基板２０４
の上記電極２０５とを上記熱可塑性若しくは熱硬化性の
シート２３５，２３８の上記貫通穴２３４，２３７を介
して電気的に接続して上記半導体素子２０１と上記回路
基板２０４とを接合する。外部電極端子をめっき法によ
り形成した場合、例えば最大でも２５μｍ程度の高さの
低いバンプしか形成できないのに対し、この場合には、
ワイヤボンディング法により突起バンプ２０３Ｂを形成
すると、例えば５０μｍ以上の高さの高いバンプ２０３
Ｂが形成できるため、回路基板２０４の反り・うねりに
対する許容量が広くなり、半導体素子２０１の外部電極
端子２０３Ｂと回路基板２０４の電極２０５間の接合を
より安定して行える。
【０１００】また、図２０及び図２１に示すように、上
記熱可塑性若しくは熱硬化性のシートは、熱可塑性若し
くは熱硬化性の樹脂と金属粒子２５０ｂとを有する異方
導電性のシート２５０であるように構成することもでき
る。この場合、図２０に示すように異方導電性のシート
２５０の貫通孔２５０ａ内に外部電極端子２０３が半導
体素子実装前に入り込んでおり、実装後は、図２１に示
すように半導体素子２０１の外部電極端子２０３Ｂと回
路基板２０４の電極２０５との間に金属粒子２５０ｂが
挟み込まれて接合されるようになっている。
【０１０１】なお、上記様々な実施形態のうちの任意の
実施形態を適宜組み合わせることにより、それぞれの有
する効果を奏することができる。
【０１０２】
【発明の効果】以上の説明のとおり、本発明によれば、
半導体素子の電極上に形成された各外部電極端子と回路
形成体の各電極とを、熱可塑性若しくは熱硬化性の導電
性シート、又は、熱可塑性若しくは熱硬化性の樹脂と金
属粒子とを有する異方導電性のシートを介在して電気的
に接続するように半導体素子を回路形成体へ接合する半
導体素子の実装方法において、半導体素子の電極上に形
成された上記各外部電極端子部に対応する箇所に貫通穴
を設けたシートを用いるため、半導体素子の微小な外部
電極端子部分の樹脂の流動コントロールを気にすること
なく、また回路形成体の反り・うねり、加圧・加熱温度
条件のばらつきに左右されることなく、半導体素子の各
外部電極端子と回路形成体の各電極間の電気的接続を確
実に行うことができ、電気的接続不良が発生せず、電気
的接続の信頼性の高い実装が行える。
【０１０３】また、受光素子が形成された半導体演算回
路チップと少なくとも受光素子光路用の貫通穴を持つ基
板に発光素子が埋め込まれた発光素子アレイと回折型光
学素子を持つ基板とを一体化した光情報処理装置におい
て、半導体演算回路チップと発光素子アレイ及び発光素
子アレイと回折型光学素子との接合に、受光素子の光路
を確保するための貫通穴を設けた、熱可塑性若しくは熱
硬化性のシート、又は、熱可塑性若しくは熱硬化性の樹
脂と金属粒子とを有する異方導電性のシートを用いるた
め、従来のように導電性接着剤により発光素子から出力
される出力信号光の光路が塞がれたり、上記接着剤によ
り受光素子光路用貫通穴が塞がれてしまうという不具合
を生じることなく、半導体演算回路チップ上に発光素子
アレイ、及び受光素子用光路を精度良く容易に形成し、
ピクセル数が多くかつ小型で一体化した光情報処理装置
が提供できる。
【図面の簡単な説明】
【図１】 （Ａ），（Ｂ）はそれぞれ本発明の第１実施
形態にかかる半導体素子と回路基板を接合するのに用い
る熱可塑性若しくは熱硬化性シートの斜視図及び断面図
である。
【図２】 本発明の第１実施形態にかかる半導体素子の
実装方法の工程を示す一部断面説明図である。
【図３】 本発明の第１実施形態にかかる半導体素子の
実装方法での半導体素子実装後の回路形成部品の断面図
である。
【図４】 本発明の第２実施形態にかかる半導体素子と
回路基板を接合するのに用いる熱可塑性若しくは熱硬化
性シートの斜視図である。
【図５】 本発明の第２実施形態にかかる半導体素子の
実装方法の工程を示す一部断面説明図である。
【図６】 （Ａ），（Ｂ）はそれぞれ本発明の第３実施
形態にかかる光情報処理装置の製造方法の一工程を示す
一部断面説明図及び上記方法で使用する熱可塑性若しく
は熱硬化性シートの平面図である。
【図７】 （Ａ），（Ｂ），（Ｃ），（Ｄ）はそれぞれ
上記第３実施形態にかかる光情報処理装置の製造方法の
工程を示す一部断面説明図である。
【図８】 図７（Ｄ）に続く、上記第３実施形態にかか
る光情報処理装置の製造方法での工程を示す一部断面説
明図である。
【図９】 図８に続く、上記第３実施形態にかかる光情
報処理装置の製造方法で製造された光情報処理装置の一
部断面説明図である。
【図１０】 （Ａ），（Ｂ）はそれぞれ本発明の第３実
施形態にかかる光情報処理装置の製造方法において使用
する熱可塑性若しくは熱硬化性シートの平面図及び上記
シートを使用した光情報処理装置の断面図である。
【図１１】 従来の半導体素子の実装方法の工程を示す
説明図である。
【図１２】 従来の半導体素子実装後の状態の一部断面
説明図である。
【図１３】 従来の別の方法での半導体素子実装後の状
態の一部断面説明図である。
【図１４】 従来の光情報処理装置の断面図である。
【図１５】 （Ａ），（Ｂ）はそれぞれ従来の半導体素
子の実装における問題点を示す図である。
【図１６】 従来の半導体素子の実装における問題点を
示す図である。
【図１７】 従来の光情報処理装置の問題点を示す図で
ある。
【図１８】 本発明の上記実施形態の変形例にかかる半
導体素子の実装方法での半導体素子実装後の回路形成部
品の断面図である。
【図１９】 本発明の上記実施形態の別の変形例にかか
る半導体素子の実装方法での半導体素子実装後の回路形
成部品の断面図である。
【図２０】 本発明の上記実施形態のさらに別の変形例
にかかる半導体素子の実装方法での半導体素子実装前の
回路形成部品の断面図である。
【図２１】 本発明の上記実施形態のさらに別の変形例
にかかる半導体素子の実装方法での半導体素子実装後の
回路形成部品の断面図である。
【符号の説明】
２０１…半導体素子、２０２…半導体素子の電極、２０
３…半導体素子の外部電極、２０４…回路基板、２０５
…回路基板の電極、２０６…熱可塑性若しくは熱硬化性
の樹脂シート、２０７…加熱・加圧ツール、２０８…ヒ
ーター、２０９…導電粉末、２１０…発光素子のアノー
ド電極、２１１…発光素子アレイ、２１２…ガラス基
板、２１３…ガラス基板の電極、２１４…回折型コリメ
ーターレンズ、２１５…回折型集光レンズ、２１６…回
折型光学素子付ガラス基板、２１７…半導体演算回路チ
ップ、２１８…発光素子駆動用電極、２１９…受光素
子、２２０…導電性接着剤、２２１…出力信号光、２２
２…入力信号、２２３…遮光基板、２２４…発光素子、
２２５…発光素子のカソード電極、２２６…受光素子光
路用貫通穴、２２７…発光素子用貫通穴、２２８…接着
剤、２２９…絶縁性の接着剤、２３０…電気的接続不良
部、２３１…電気的接続不良部、２３２…従来例の問題
箇所、２３３…従来例の問題箇所、２３４…貫通穴、２
３５…貫通穴が設けられたシート、２３６…電気的に接
続された部分、２３９，２３９Ａ，２３９Ｂ…熱可塑性
若しくは熱硬化性の樹脂の導電性シート、２３９Ｃ，２
３９Ｄ…導電性樹脂層、２４０…貫通穴。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 27/14 Ｈ０１Ｌ 33/00 Ｎ 27/15 Ｈ０５Ｋ 3/32 Ｂ Ｚ Ｈ０１Ｌ 25/08 Ｚ 31/02 27/14 Ｄ 33/00 31/02 Ｂ Ｈ０５Ｋ 3/32 (72)発明者 大谷 博之 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Ｆターム(参考） 4M118 AA01 AA10 AB10 BA02 BA04 BA06 CA02 FC03 FC04 GD04 GD09 GD20 HA04 HA05 HA22 HA23 HA26 HA27 HA31 5E319 AA03 AB05 AC01 BB16 BB20 CC61 GG15 5F041 AA42 AA43 AA47 CB22 DA13 DA20 DA83 EE11 5F044 KK01 LL09 LL11 LL17 QQ01 RR17 RR19 5F088 AB03 BA15 BA18 BA20 EA06 JA12

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】 半導体素子（２０１）と回路形成体（２
    ０４）との間に、上記半導体素子の電極（２０２）上に
    形成された外部電極端子（２０３）に対応する箇所に貫
    通穴（２３４，２３７）を有する熱可塑性若しくは熱硬
    化性のシート（２３５，２３８）を介在させ、 上記半導体素子の上記電極上に形成された上記外部電極
    端子と上記回路形成体の電極とを上記シートの上記貫通
    穴を介して電気的に接続して上記半導体素子と上記回路
    形成体とを接合することを特徴とする半導体素子の実装
    方法。
  2. 【請求項２】 上記外部電極端子と上記回路形成体の電
    極（２０５）とを電気的に接続するとき、上記半導体素
    子の上記電極上に形成された上記外部電極端子としての
    めっきバンプ（２０３Ｍ）と上記回路形成体の上記電極
    とを上記シートの上記貫通穴を介して電気的に接続して
    上記半導体素子と上記回路形成体とを接合する請求項１
    に記載の半導体素子の実装方法。
  3. 【請求項３】 上記外部電極端子と上記回路形成体の電
    極（２０５）とを電気的に接続するとき、上記半導体素
    子の上記電極上にワイヤボンディング法により形成され
    た上記外部電極端子としての突起バンプ（２０３Ｂ）と
    上記回路形成体の上記電極とを上記シートの上記貫通穴
    を介して電気的に接続して上記半導体素子と上記回路形
    成体とを接合する請求項１に記載の半導体素子の実装方
    法。
  4. 【請求項４】 上記外部電極端子と上記回路形成体の電
    極（２０５）とを電気的に接続するとき、上記半導体素
    子の上記電極上に形成された上記外部電極端子と上記回
    路形成体の上記電極とを、上記シートの、上記半導体素
    子の上記電極上に形成された上記外部電極端子部に一対
    一に対応した位置に配置された貫通穴（２３４）を介し
    て電気的に接続して上記半導体素子と上記回路形成体と
    を接合する請求項２又は３に記載の半導体素子の実装方
    法。
  5. 【請求項５】 上記外部電極端子と上記回路形成体の電
    極（２０５）とを電気的に接続するとき、上記半導体素
    子の上記複数個の電極上に形成された上記複数個の外部
    電極端子と上記回路形成体の上記複数個の電極とを、上
    記シートの長穴形状に形成された貫通穴（２３７）を介
    して電気的に接続して上記半導体素子と上記回路形成体
    とを接合する請求項２又は３に記載の半導体素子の実装
    方法。
  6. 【請求項６】 上記熱可塑性若しくは熱硬化性のシート
    は、熱可塑性若しくは熱硬化性の樹脂と金属粒子（２５
    ０ｂ）とを有する異方導電性のシート（２５０）である
    請求項１〜５のいずれか１つに記載の半導体素子の実装
    方法。
  7. 【請求項７】 請求項１〜６のいずれか１つに記載の半
    導体素子の実装方法により上記半導体素子が上記回路形
    成体に実装された回路形成部品。
  8. 【請求項８】 受光素子（２１９）が形成された半導体
    演算回路チップ（２１７）と、受光素子光路用の貫通穴
    （２２６）を持つ基板（２２３）に発光素子（２２４）
    が埋め込まれた発光素子アレイ（２１１）と、回折型光
    学素子（２１５，２１４）を持つ回折型光学素子付き基
    板（２１６）とを一体化した光情報処理装置において、 上記半導体演算回路チップと上記発光素子アレイとの間
    に、上記受光素子の光路用貫通穴（２４０）を設けた、
    熱可塑性若しくは熱硬化性の第１導電性シート（２３
    ９，２３９Ａ）を介在させて上記半導体演算回路チップ
    と上記発光素子アレイとが接合されているとともに、上
    記発光素子アレイと上記回折型光学素子との間に、上記
    受光素子の光路用貫通穴（２４０）を設けた、熱可塑性
    若しくは熱硬化性の第２導電性シート（２３９，２３９
    Ｂ，２４２）を介在させて上記発光素子アレイと上記回
    折型光学素子とを接合することを特徴とする光情報処理
    装置。
  9. 【請求項９】 上記第１導電性シート及び第２導電性シ
    ートは、上記発光素子の光路を確保する貫通穴（２４
    １）を有する請求項８に記載の光情報処理装置。
  10. 【請求項１０】 上記第１導電性シート及び第２導電性
    シートのうちの少なくとも一方は、熱可塑性若しくは熱
    硬化性の樹脂と金属粒子とを有する異方導電性の導電性
    シートである請求項８又は９に記載の光情報処理装置。
  11. 【請求項１１】 受光素子（２１９）が形成された半導
    体演算回路チップ（２１７）と、受光素子光路用の貫通
    穴（２２６）を持つ基板（２２３）に発光素子（２２
    ４）が埋め込まれた発光素子アレイ（２１１）と、回折
    型光学素子（２１５，２１４）を持つ回折型光学素子付
    き基板（２１６）とを一体化した光情報処理装置を製造
    する光情報処理装置の製造方法において、 上記半導体演算回路チップと上記発光素子アレイとの間
    に、上記受光素子の光路用貫通穴（２４０）を設けた、
    熱可塑性若しくは熱硬化性の第１導電性シート（２３
    ９，２３９Ａ）を介在させるとともに、上記第１導電性
    シートにより上記半導体演算回路チップと上記発光素子
    アレイとを接合する一方、 上記発光素子アレイと上記回折型光学素子との間に、上
    記受光素子の光路用貫通穴（２４０）を設けた、熱可塑
    性若しくは熱硬化性の第２導電性シート（２３９，２３
    ９Ｂ，２４２）を介在させるとともに、上記第２導電性
    シートにより上記発光素子アレイと上記回折型光学素子
    とを接合することを特徴とする光情報処理装置の製造方
    法。
  12. 【請求項１２】 上記第１導電性シート及び第２導電性
    シートととして、上記発光素子の光路を確保する貫通穴
    （２４１）を設けた導電性シートを使用する請求項１０
    に記載の光情報処理装置の製造方法。
JP2001040357A 2001-02-16 2001-02-16 半導体素子の実装方法、及び熱可塑性若しくは熱硬化性のシート Expired - Fee Related JP3748779B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001040357A JP3748779B2 (ja) 2001-02-16 2001-02-16 半導体素子の実装方法、及び熱可塑性若しくは熱硬化性のシート

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001040357A JP3748779B2 (ja) 2001-02-16 2001-02-16 半導体素子の実装方法、及び熱可塑性若しくは熱硬化性のシート

Publications (3)

Publication Number Publication Date
JP2002246418A true JP2002246418A (ja) 2002-08-30
JP2002246418A5 JP2002246418A5 (ja) 2005-05-26
JP3748779B2 JP3748779B2 (ja) 2006-02-22

Family

ID=18902986

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001040357A Expired - Fee Related JP3748779B2 (ja) 2001-02-16 2001-02-16 半導体素子の実装方法、及び熱可塑性若しくは熱硬化性のシート

Country Status (1)

Country Link
JP (1) JP3748779B2 (ja)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005252135A (ja) * 2004-03-08 2005-09-15 Casio Comput Co Ltd 電子部品の接合方法および電子部品の接合構造
JP2006519501A (ja) * 2003-02-27 2006-08-24 フリースケール セミコンダクター インコーポレイテッド 印刷配線板上に予め塗布済みのアンダーフィル層を有するエリアアレイデバイスアセンブリ
JP2007258540A (ja) * 2006-03-24 2007-10-04 Denso Corp センサ装置およびその製造方法
JP2009115811A (ja) * 2008-12-26 2009-05-28 Denso Corp 力学量センサ装置
JP2013088678A (ja) * 2011-10-19 2013-05-13 Sumitomo Bakelite Co Ltd 光導波路モジュール、光導波路モジュールの製造方法および電子機器
JPWO2011093405A1 (ja) * 2010-02-01 2013-06-06 有限会社Ｍｔｅｃ チップサイズパッケージの光半導体装置
WO2014157455A1 (ja) 2013-03-28 2014-10-02 東芝ホクト電子株式会社 発光装置、その製造方法、および発光装置使用装置
US9306132B2 (en) 2013-03-28 2016-04-05 Toshiba Hokuto Electronics Corporation Light emitting device and method for manufacturing the same
EP3267467A1 (en) * 2012-11-12 2018-01-10 Epistar Corporation Semiconductor light emitting element
US9905545B2 (en) 2014-03-25 2018-02-27 Toshiba Hokuto Electronics Corporation Light emitting device
US10096581B2 (en) 2014-09-26 2018-10-09 Toshiba Hokuto Electronics Corporation Light emitting module
US10461063B2 (en) 2013-12-02 2019-10-29 Toshiba Hokuto Electronics Corporation Light-emitting device
US10483443B2 (en) 2013-12-02 2019-11-19 Toshiba Hokuto Electronics Corporation Light emitting device and manufacturing method thereof
US10553769B2 (en) 2013-12-02 2020-02-04 Toshiba Hokuto Electronics Corporation Light-emitting unit and manufacturing method of light-emitting unit
US10580949B2 (en) 2014-09-26 2020-03-03 Toshiba Hokuto Electronics Corporation Light emitting module
CN111491462A (zh) * 2019-01-25 2020-08-04 晶元光电股份有限公司 固晶结构及其制造方法
CN112992757A (zh) * 2020-07-03 2021-06-18 重庆康佳光电技术研究院有限公司 微发光二极管芯片巨量转移方法

Cited By (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4809761B2 (ja) * 2003-02-27 2011-11-09 フリースケール セミコンダクター インコーポレイテッド エリアアレイデバイスを電気基板に取り付ける方法及びパターン付きアンダーフィル膜
JP2006519501A (ja) * 2003-02-27 2006-08-24 フリースケール セミコンダクター インコーポレイテッド 印刷配線板上に予め塗布済みのアンダーフィル層を有するエリアアレイデバイスアセンブリ
JP2005252135A (ja) * 2004-03-08 2005-09-15 Casio Comput Co Ltd 電子部品の接合方法および電子部品の接合構造
JP4649852B2 (ja) * 2004-03-08 2011-03-16 カシオ計算機株式会社 電子部品の接合方法および電子部品の接合構造
JP2007258540A (ja) * 2006-03-24 2007-10-04 Denso Corp センサ装置およびその製造方法
JP4670697B2 (ja) * 2006-03-24 2011-04-13 株式会社デンソー センサ装置の製造方法
JP2009115811A (ja) * 2008-12-26 2009-05-28 Denso Corp 力学量センサ装置
JPWO2011093405A1 (ja) * 2010-02-01 2013-06-06 有限会社Ｍｔｅｃ チップサイズパッケージの光半導体装置
JP2013088678A (ja) * 2011-10-19 2013-05-13 Sumitomo Bakelite Co Ltd 光導波路モジュール、光導波路モジュールの製造方法および電子機器
US10651335B2 (en) 2012-11-12 2020-05-12 Epistar Corporation Semiconductor light emitting device and method of fabricating the same
US11791436B2 (en) 2012-11-12 2023-10-17 Epistar Corporation Semiconductor light emitting device and method of fabricating the same
US10283669B2 (en) 2012-11-12 2019-05-07 Epistar Corporation Semiconductor light emitting device and method of fabricating the same
US11251328B2 (en) 2012-11-12 2022-02-15 Epistar Corporation Semiconductor light emitting device and method of fabricating the same
EP3267467A1 (en) * 2012-11-12 2018-01-10 Epistar Corporation Semiconductor light emitting element
US9837587B2 (en) 2013-03-28 2017-12-05 Toshiba Hokuto Electronics Corporation Light-emitting device with improved flexural resistance and electrical connection between layers, production method therefor, and device using light-emitting device
EP3321982A1 (en) 2013-03-28 2018-05-16 Toshiba Hokuto Electronics Corporation Light-emitting device, production method therefor, and device using light-emitting device
US9627594B2 (en) 2013-03-28 2017-04-18 Toshiba Hokuto Electronics Corporation Light emitting device and method for manufacturing the same
US9306132B2 (en) 2013-03-28 2016-04-05 Toshiba Hokuto Electronics Corporation Light emitting device and method for manufacturing the same
US11784290B2 (en) 2013-03-28 2023-10-10 Nichia Corporation Light-emitting device with improved flexural resistance and electrical connection between layers, production method therefor, and device using light-emitting device
WO2014157455A1 (ja) 2013-03-28 2014-10-02 東芝ホクト電子株式会社 発光装置、その製造方法、および発光装置使用装置
US10461063B2 (en) 2013-12-02 2019-10-29 Toshiba Hokuto Electronics Corporation Light-emitting device
US10483443B2 (en) 2013-12-02 2019-11-19 Toshiba Hokuto Electronics Corporation Light emitting device and manufacturing method thereof
US10553769B2 (en) 2013-12-02 2020-02-04 Toshiba Hokuto Electronics Corporation Light-emitting unit and manufacturing method of light-emitting unit
US11538972B2 (en) 2013-12-02 2022-12-27 Nichia Corporation Light-emitting unit and manufacturing method of light-emitting unit
US10734365B2 (en) 2013-12-02 2020-08-04 Toshiba Hokuto Electronics Corporation Light-emitting device
US10910539B2 (en) 2013-12-02 2021-02-02 Toshiba Hokuto Electronics Corporation Light emitting device and manufacturing method thereof
US9905545B2 (en) 2014-03-25 2018-02-27 Toshiba Hokuto Electronics Corporation Light emitting device
US10096581B2 (en) 2014-09-26 2018-10-09 Toshiba Hokuto Electronics Corporation Light emitting module
US10991866B2 (en) 2014-09-26 2021-04-27 Toshiba Hokuto Electronics Corporation Light emitting module
US10629570B2 (en) 2014-09-26 2020-04-21 Toshiba Hokuto Electronics Corporation Light emitting module
US10580949B2 (en) 2014-09-26 2020-03-03 Toshiba Hokuto Electronics Corporation Light emitting module
CN111491462A (zh) * 2019-01-25 2020-08-04 晶元光电股份有限公司 固晶结构及其制造方法
CN112992757A (zh) * 2020-07-03 2021-06-18 重庆康佳光电技术研究院有限公司 微发光二极管芯片巨量转移方法
CN112992757B (zh) * 2020-07-03 2022-04-29 重庆康佳光电技术研究院有限公司 微发光二极管芯片巨量转移方法

Also Published As

Publication number Publication date
JP3748779B2 (ja) 2006-02-22

Similar Documents

Publication Publication Date Title
JP4304163B2 (ja) 撮像モジュールおよびその製造方法
JP2002246418A (ja) 半導体素子の実装方法及び光情報処理装置
JP2833326B2 (ja) 電子部品実装接続体およびその製造方法
JP5713598B2 (ja) ソケット及びその製造方法
JP5582995B2 (ja) ソケット
KR20080056016A (ko) 프린트 배선 기판 및 프린트 배선 기판의 제조 방법
KR100206866B1 (ko) 반도체 장치
JP2004288959A (ja) 電子回路装置およびその製造方法
KR20140110553A (ko) 이방성 도전 필름, 표시 장치, 및 표시 장치의 제조 방법
JP2011258364A (ja) ソケット
JP2005223183A (ja) 電子部品実装済基板の製造方法および電子部品実装済基板
JP2009231657A (ja) 半導体装置およびその製造方法
JP4133756B2 (ja) プリント配線基板の接続方法
JP2005242242A (ja) 画像センサパッケージおよびカメラモジュール
JP2007059588A (ja) 配線基板の製造方法および配線基板
JPH0425038A (ja) 半導体装置およびその製造方法ならびに半導体装置を用いた電子回路装置
JP5018399B2 (ja) 回路基板の製造方法
KR100807352B1 (ko) 전극 패드 상에 다수 개의 돌기부들을 구비하는 전극, 이를 구비하는 부품 실장 구조를 갖는 전자기기 및 전자기기의 부품 실장 방법
JP4934935B2 (ja) 固体撮像装置
JP2005268706A (ja) 半導体装置と半導体装置用多層基板
KR20140078105A (ko) 인쇄회로기판 및 그 제조방법
JP4172433B2 (ja) 基板接続部材とそれを用いた三次元接続構造体並びに三次元接続構造体の製造方法
JPH10125725A (ja) 半導体装置およびその製造方法
JP2002305361A (ja) フレキシブル配線基板およびその製造方法並びにフレキシブル配線基板の接合構造およびその接合方法
JP5736714B2 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040727

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040727

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050527

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050531

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050728

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050823

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050916

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20050928

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051025

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051101

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20051122

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051129

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091209

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091209

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101209

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101209

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111209

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees