JP2002246418A - 半導体素子の実装方法及び光情報処理装置 - Google Patents
半導体素子の実装方法及び光情報処理装置Info
- Publication number
- JP2002246418A JP2002246418A JP2001040357A JP2001040357A JP2002246418A JP 2002246418 A JP2002246418 A JP 2002246418A JP 2001040357 A JP2001040357 A JP 2001040357A JP 2001040357 A JP2001040357 A JP 2001040357A JP 2002246418 A JP2002246418 A JP 2002246418A
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- semiconductor
- emitting element
- semiconductor element
- sheet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
- H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
- H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
Landscapes
- Light Receiving Elements (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Led Device Packages (AREA)
- Led Devices (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Wire Bonding (AREA)
Abstract
光情報処理装置を製造する方法を提供する。 【解決手段】 半導体素子と回路基板を接合するのに用
いる熱可塑性若しくは熱硬化性シート235に、予め半
導体素子の外部電極端子203に対応する位置に貫通穴
234が設けておく。
Description
度・薄型、高生産性、高信頼性で実装することを可能に
する半導体素子の実装方法及びその実装方法により半導
体素子が回路基板などの回路形成体に実装された回路形
成部品、並びに、光コンピューティング、光画像処理等
に用いる光情報処理装置に関するものである。
法及びその実装方法を利用する光情報処理装置につい
て、図11〜図14を参照しながら説明する。
ては、従来より熱可塑性若しくは熱硬化性の樹脂と金属
粒子とからなる異方導電性の接着シート、又は、金属粒
子無しの熱可塑性若しくは熱硬化性の樹脂からなる接着
シートを用いる方法が高密度、薄型、高信頼性、高生産
性に実装できる方法として盛んに実施されている。
装方法を示す。
素子であり、半導体素子201上に電極202が形成さ
れ、各電極202上にワイヤボンディング法あるいはメ
ッキバンプ法等により金、銅、若しくは、半田からなる
外部電極端子203が形成されている。また、204は
絶縁性基体からなる回路基板であり、この回路基板20
4上に配線となる電極205が銅箔等により形成されて
いる。
は熱硬化性の樹脂からなるシートである。シート206
には、樹脂中に金、銀、ニッケル、若しくは、カーボン
などの導電粉末を均一に分散させた異方性導電シートを
用いる場合もある。
を回路基板204上にシート206を介して熱圧着する
ための加熱・加圧ツールであり、ヒーター208を内蔵
している。
基板への実装方法を説明する。
シート206を配置した後、半導体素子201の各外部
電極端子203が、半導体素子201が実装されるべき
回路基板204上の各電極205に一致されるように半
導体素子201を回路基板204上に積載し、加熱・加
圧ツール207で半導体素子201を回路基板204に
対して加熱、加圧する。その結果、図12に示すよう
に、半導体素子201の各外部電極端子203と回路基
板204上の各電極205とは電気的に接続され、シー
ト206の硬化収縮力を利用して電気的接続の機械的信
頼性を確保している。
子を回路基板に実装した断面図を示す。なお、上記図1
2の構成と同一の構成には、同一の符号を付して説明を
省略する。
熱可塑性若しくは熱硬化性の樹脂中に金、銀、ニッケ
ル、若しくは、カーボンなどの導電粉末209を均一に
分散させた異方性導電シートを用いている。半導体素子
201の各外部電極端子203と回路基板204上の各
電極205は、導電粉末209を介して電気的に接続さ
れ、熱可塑性若しくは熱硬化性の樹脂の硬化収縮力を利
用して電気的接続の機械的信頼性を確保している。
ついて説明する。図14はその光情報処理装置の断面図
を示す。
光学素子付ガラス基板であり、217は半導体演算回路
チップ、211は発光素子アレイである。
ガラス基板216を構成するガラス基板、213はガラ
ス基板212の下面に設けた電極、214はガラス基板
212に設けた回折型コリメーターレンズ、215はガ
ラス基板212に設けた回折型集光レンズである。
穴227及び受光素子光路用貫通穴226を設けた絶縁
性の遮光基板である。224は発光素子用貫通穴227
に挿入した発光素子、210は発光素子224のアノー
ド電極、225は発光素子224のカソード電極、22
8は発光素子224を発光素子用貫通穴227に固定す
る接着剤である。
ップ217上に設けた発光素子駆動用電極、219は半
導体演算回路チップ217上に設けた発光素子、220
は発光素子224のカソード電極225とガラス基板2
12の下面に設けた電極20213とを接合するととも
に発光素子224のアソード電極210と発光素子駆動
用電極218とを接合する導電性接着剤である。
ップ217及び発光素子アレイ211並びに回折型光学
素子付ガラス基板216を一体化して固定する絶縁性の
接着剤である。221は発光素子224から出力する出
力信号光であり、222は受光素子219に入力する入
力信号である。
集積回路形成技術を用いて作製したもので、それぞれの
ピクセルごとに演算回路と発光素子駆動回路、発光素子
駆動用電極218、受光素子219を備えている。
伝導度の低いノンドープのシリコン基板を用いている。
発光素子用貫通穴227は、発光素子224が挿入でき
るように発光素子224の外形に合わせた大きさで、半
導体演算回路チップ217上の発光素子駆動用電極21
8の位置に合わせて形成する。受光素子光路用貫通穴2
26の位置と断面積は、受光素子219の位置と面積に
合わせて形成する。発光素子用貫通穴227と受光素子
光路用貫通穴226は、フォトレジスト又は金属膜をパ
ターニングしたものをマスクとして使用し、フッ素原子
を含む反応性ガスを使用したドライエッチングにより、
絶縁性の遮光基板223に貫通穴をそれぞれ形成してい
る。遮光基板223であるシリコン基板の絶縁は、水蒸
気雰囲気中でシリコン基板を加熱してシリコン熱酸化膜
を作製することにより形成する。
オード、又は、半導体レーザーダイオードを用いてい
る。
影響を与えないように絶縁性の接着剤を用いている。
発光素子224からの出力光221及び受光素子219
の大きさと位置に合わせてパターニングを行い、入力信
号光222及び出力信号光221がガラス基板212を
透過できるようにする。
子224の出力光221の位置に合わせて、また、回折
型集光レンズ215は受光素子219の位置に合わせ
て、それぞれ、ガラス基板212の上面に形成する。
図14により説明する。
ラス基板216に備えた回折型集光レンズ215により
集光作用を受け、発光素子アレイ211に備えた受光素
子光路用貫通穴226を通って、半導体演算チップ21
7上の受光素子219に入射する。受光素子219は、
入射した入力信号光222を電気信号に変換する。
219により変換された電気信号を入力信号として演算
を実行する。演算の結果は、電気出力信号として発光素
子駆動用電極218へ出力される。発光素子駆動用電極
218に出力する電気出力信号は、導電性接合剤220
を介して発光素子224のアノード電極210に印加
し、電気出力信号に応じて電流が発光素子224を流れ
る。発光素子224を流れ出た電流は、発光素子224
のカソード電極225を経て、導電性接合剤220を介
して、回折型光学素子付ガラス基板216に備えた電極
213へと流れる。
気出力信号を出力信号光221に変換する。出力信号光
221は、回折型光学素子付ガラス基板216に備えた
回折型コリメータレンズ214により空間的な広がりが
抑制されて出力する。
24の側面から出射した光は、遮光基板223により遮
光され、近傍の受光素子219に入射することを防止さ
れる。
装置が実現されている。
導体素子の実装方法及び光情報処理装置においては、以
下に示す課題があった。
実装方法では図15(A)に示すように加熱ツール20
7により半導体素子201を加熱及び押圧し、軟化した
シート206を外部電極端子203により押しのけてい
くことで、外部電極端子203と回路基板204上の電
極205が電気的に接続され、その後、軟化したシート
206が硬化収縮する応力で接合の信頼性を確保する。
極端子203の部分(現在の外部電極端子203の平均
径は80μm程)の樹脂の流動コントロールは非常に困
難であり、回路基板204の反り・うねり、加圧・加熱
温度条件のばらつきにより、図15(B)の参照符号2
30に示すように、半導体素子201の外部電極端子2
03と電極205の間の樹脂を排除しきれず、電気的接
続不良が発生することがある。
に導電粉末209を分散した異方導電性シートの場合も
同様であり、樹脂の排除不足により、半導体素子201
の外部電極端子203と導電粉末209及び回路基板2
04上の電極205との電気的接続不良部分231が発
生する。
は、発光素子224のカソード電極225とガラス基板
212の下面に設けた電極20213とを接合する導電
性接着剤220、及び、発光素子224のアノード電極
210と発光素子駆動用電極218とを接合する導電性
接着剤220、及び、発光素子224を発光素子用貫通
穴227に固定する接着剤228が、常温において流動
性があるために、塗布量のコントロールが非常に難し
い。
ように、導電性接着剤220により、発光素子226か
ら出力される出力信号光221の光路が塞がれたり、参
照符号233に示すように、接着剤228により、受光
素子光路貫通穴226が塞がれてしまうという不具合が
頻繁に生じる。
することにあって、半導体素子を高密度・薄型、高生産
性、高信頼性で実装することを可能にする半導体素子の
実装方法及びその実装方法により形成された回路形成部
品、並びに、光コンピューティング、光画像処理等に用
いる光情報処理装置及びその製造方法を提供するもので
ある。
に、本発明は以下のように構成する。
回路形成体との間に、上記半導体素子の電極上に形成さ
れた外部電極端子に対応する箇所に貫通穴を有する熱可
塑性若しくは熱硬化性のシートを介在させ、上記半導体
素子の上記電極上に形成された上記外部電極端子と上記
回路形成体の電極とを上記シートの上記貫通穴を介して
電気的に接続して上記半導体素子と上記回路形成体とを
接合することを特徴とする半導体素子の実装方法を提供
する。よって、半導体素子の微小な外部電極端子部分の
シートの樹脂の流動コントロールを気にすることなく、
また回路形成体例えば回路基板の反り・うねり、加圧・
加熱温度条件のばらつきに左右されることなく、半導体
素子の外部電極端子と回路形成体の電極間の接合を行う
ことが出来、電気的接続不良の発生が無いという作用を
有する。
端子と上記回路形成体の電極とを電気的に接続すると
き、上記半導体素子の上記電極上に形成された上記外部
電極端子としてのめっきバンプと上記回路形成体の上記
電極とを上記シートの上記貫通穴を介して電気的に接続
して上記半導体素子と上記回路形成体とを接合する第1
の態様に記載の半導体素子の実装方法を提供する。よっ
て、電極ピッチ間が例えば50μm以下の狭ピッチにお
いても、半導体素子の外部電極端子と回路形成体の電極
間の接合を行うことができる。
端子と上記回路形成体の電極とを電気的に接続すると
き、上記半導体素子の上記電極上にワイヤボンディング
法により形成された上記外部電極端子としての突起バン
プと上記回路形成体の上記電極とを上記シートの上記貫
通穴を介して電気的に接続して上記半導体素子と上記回
路形成体とを接合する第1の態様に記載の半導体素子の
実装方法を提供する。よって、外部電極端子をめっき法
により形成した場合、例えば最大でも25μm程度の高
さの低いバンプしか形成できないのに対し、ワイヤボン
ディング法によると例えば50μm以上の高さの高いバ
ンプが形成できるため、回路形成体の反り・うねりに対
する許容量が広くなり、半導体素子の外部電極端子と回
路基板の電極間の接合をより安定して行える。
端子と上記回路形成体の電極とを電気的に接続すると
き、上記半導体素子の上記電極上に形成された上記外部
電極端子と上記回路形成体の上記電極とを、上記シート
の、上記半導体素子の上記電極上に形成された上記外部
電極端子部に一対一に対応した位置に配置された貫通穴
を介して電気的に接続して上記半導体素子と上記回路形
成体とを接合する第2又は3の態様に記載の半導体素子
の実装方法を提供する。
端子と上記回路形成体の電極とを電気的に接続すると
き、上記半導体素子の上記複数個の電極上に形成された
上記複数個の外部電極端子と上記回路形成体の上記複数
個の電極とを、上記シートの長穴形状に形成された貫通
穴を介して電気的に接続して上記半導体素子と上記回路
形成体とを接合する第2又は3の態様に記載の半導体素
子の実装方法を提供する。よって、半導体素子の電極ピ
ッチが例えば50μmピッチ以下の狭ピッチである場合
でも、半導体素子の外部電極端子と回路形成体の電極間
の接合を安定して行える。
若しくは熱硬化性のシートは、熱可塑性若しくは熱硬化
性の樹脂と金属粒子とを有する異方導電性のシートであ
る第1〜5のいずれか1つの態様に記載の半導体素子の
実装方法を提供する。
ずれか1つの態様に記載の半導体素子の実装方法により
上記半導体素子が上記回路形成体に実装された回路形成
部品を提供する。
り、半導体素子の微小な外部電極端子部分の樹脂の流動
コントロールを気にすることなく、また回路形成体の反
り・うねり、加圧・加熱温度条件のばらつきに左右され
ることなく、半導体素子の外部電極端子と回路形成体の
電極間の接合を行うことが出来、電気的接続不良の発生
が無い、電気的接続の信頼性の高い実装が行える。
成された半導体演算回路チップと、受光素子光路用の貫
通穴を持つ基板に発光素子が埋め込まれた発光素子アレ
イと、回折型光学素子を持つ回折型光学素子付き基板と
を一体化した光情報処理装置において、上記半導体演算
回路チップと上記発光素子アレイとの間に、上記受光素
子の光路用貫通穴を設けた、熱可塑性若しくは熱硬化性
の第1導電性シートを介在させて上記半導体演算回路チ
ップと上記発光素子アレイとが接合されているととも
に、上記発光素子アレイと上記回折型光学素子との間
に、上記受光素子の光路用貫通穴を設けた、熱可塑性若
しくは熱硬化性の第2導電性シートを介在させて上記発
光素子アレイと上記回折型光学素子とを接合することを
特徴とする光情報処理装置を提供する。よって、予めシ
ートに設けた受光素子光路用貫通穴により、受光素子の
光路が確実に確保されるため、ピクセル数が多くかつ小
型一体化した光情報処理装置が高信頼性で提供できる。
性シート及び第2導電性シートは、上記発光素子の光路
を確保する貫通穴を有する第8の態様に記載の光情報処
理装置を提供する。よって、予めシートに設けた受光素
子用及び発光素子用の光路用貫通穴により、受光素子及
び発光素子の光路が確実に確保されるため、ピクセル数
が多くかつ小型で一体化した光情報処理装置が高信頼性
で提供できる。
電性シート及び第2導電性シートのうちの少なくとも一
方は、熱可塑性若しくは熱硬化性の樹脂と金属粒子とを
有する異方導電性の導電性シートである第8又は9の態
様に記載の光情報処理装置を提供する。
形成された半導体演算回路チップと、受光素子光路用の
貫通穴を持つ基板に発光素子が埋め込まれた発光素子ア
レイと、回折型光学素子を持つ回折型光学素子付き基板
とを一体化した光情報処理装置を製造する光情報処理装
置の製造方法において、上記半導体演算回路チップと上
記発光素子アレイとの間に、上記受光素子の光路用貫通
穴を設けた、熱可塑性若しくは熱硬化性の第1導電性シ
ートを介在させるとともに、上記第1導電性シートによ
り上記半導体演算回路チップと上記発光素子アレイとを
接合する一方、上記発光素子アレイと上記回折型光学素
子との間に、上記受光素子の光路用貫通穴を設けた、熱
可塑性若しくは熱硬化性の第2導電性シートを介在させ
るとともに、上記第2導電性シートにより上記発光素子
アレイと上記回折型光学素子とを接合することを特徴と
する光情報処理装置の製造方法を提供する。
電性シート及び第2導電性シートととして、上記発光素
子の光路を確保する貫通穴を設けた導電性シートを使用
する第10の態様に記載の光情報処理装置の製造方法を
提供する。
方法によれば、上記導電性接着剤により発光素子から出
力される出力信号光の光路が塞がれたり上記接着剤によ
り受光素子光路用貫通穴が塞がれてしまうという従来の
不具合が生じることなく、半導体演算回路チップ上に発
光素子アレイ及び受光素子用光路を精度良く容易に形成
することができ、ピクセル数が多くかつ小型で一体化し
た光情報処理装置が提供できる。
態を図面に基づいて詳細に説明する。
成には同一の符号を付して説明を省略する。なお、以下
の実施形態は本発明を具現化した一例であって、本発明
の技術範囲を限定するものではない。
第1実施形態における半導体素子の実装方法において半
導体素子と回路基板を接合するのに用いる熱可塑性若し
くは熱硬化性シート235の斜視図、図1(B)は図1
(A)におけるA−A’断面図である。
化性シート235には、半導体素子201の各外部電極
端子203に対応する位置に貫通穴234がそれぞれ設
けられている。なお、熱可塑性若しくは熱硬化性シート
235は、導電性粉末が分散された異方導電性シートで
あってもかまわない。
ホールを形成する際に用いるNCパンチャーや金型を用
いて形成する。各貫通穴234は、上記半導体素子20
1の各外部電極端子203が入る大きさに形成するのが
望ましく、例えば半導体素子201の各外部電極端子2
03の外径が80μmであれば、実装のアライメント精
度を考慮し、上記外径より少し大きくして、各貫通穴2
34の内径は例えば100μm以上に形成する。また、
各貫通穴234は、図1においては、その形状は円状で
あるが、貫通穴であれば、四角、三角、若しくは、星状
等その形状は問わない。
態にかかる半導体素子の実装方法について説明する。図
2に示すように、半導体素子201の電極202上に形
成された外部電極端子203に対応する位置に貫通穴2
34を設けた熱可塑性若しくは熱硬化性シート235
は、回路形成体の一例としての回路基板204上の、半
導体素子201の各外部電極端子203と対向する各電
極205に合致するように貼り合わせる。一般的な貼り
合わせの条件は、温度100℃、時間5s、圧力10k
g/cm2である。
フェノール基板、セラミック基板、ガラス・エポキシ
(ガラエポ)基板、フィルム基板などの回路基板、単層
基板若しくは多層基板などの回路基板、部品、筐体、又
は、フレームなど、回路が形成されている対象物を意味
する。
1の各外部電極端子203がシート235の各貫通穴2
34に合致するように半導体素子201を回路基板20
4上に位置合わせして装着する。半導体素子201の各
外部電極端子203は、メッキ法により形成したメッキ
バンプでも、ワイヤボンディング法を用いたボールバン
プであっても良い。このとき、好適には、シート235
の厚みを、半導体素子201の電極202の高さと外部
電極端子203の高さを合わせた厚み以下とし、外部電
極端子203と回路基板204の電極205とが確実に
接触する状態となることが望ましい。例えば、電極20
2の高さが1μm、外部電極端子203の高さが30μ
mの場合、20μm厚のシート235を用いる。
201の電極202の高さと外部電極端子203の高さ
とを合わせた厚み以上であっても、両者の接続が確実と
なる程度に貫通穴234の内径を大きくとれば問題は無
い。
体素子201を加熱及び加圧し、シート235を軟化さ
せて図3に示すように接合する。一般的な加熱、加圧条
件は、温度200℃、圧力30kg/cm2、時間30
sである。
ト235を介して回路基板204に実装する結果、図2
に示すように、半導体素子201の各外部電極端子20
3と回路基板204上の各電極205とがシート235
の各貫通穴234内で直接電気的に接続した状態で、加
熱・加圧ツール207からの熱によりシート235が軟
化して半導体素子201と回路基板204とがシート2
35の熱可塑性若しくは熱硬化性樹脂の接着力により接
合されることになる。図3で参照符号235Aはシート
235が軟化した熱可塑性若しくは熱硬化性樹脂であ
る。
ール207により半導体素子201を回路基板204に
対して加熱及び押圧する際に、半導体素子201の各外
部電極端子203と回路基板204上の各電極205と
の間にシート235が介在していないため、軟化したシ
ート235を外部電極端子203により押しのけていく
という、困難な樹脂挙動コントロールを気にせずに、半
導体素子201の各外部電極端子203と回路基板20
4上の各電極205とが電気的に確実に接続可能であ
り、電気的接続不良が発生しない。従って、図3の参照
符号236に示すように、半導体素子201の各外部電
極端子203と回路基板204の各電極205とが高い
信頼性でもって確実に電気的に接続された状態で半導体
素子201と回路基板204とを接合することができ
る。
施形態における半導体素子の実装方法において半導体素
子と回路基板を接合するのに用いる熱可塑性若しくは熱
硬化性シートの斜視図である。図4においては、半導体
素子201の電極上に形成された外部電極端子203を
複数個包括するような長穴の形状で、熱可塑性若しくは
熱硬化性シート6に貫通穴237が形成され、シート2
38が構成されている。
の実装方法を示した断面図である。
ピッチが狭ピッチとなる場合、外部電極端子203に一
対一に対応した微小貫通穴をシートに形成するためのN
Cパンチャー及び金型のピンの作製が困難となり、不可
能となる。これに対して、この第2実施形態のように、
複数個の外部電極端子203を包括する形状に貫通穴2
37を長穴形状に形成することにより、個々の外部電極
端子203に対応する貫通穴を形成する必要が無く、シ
ート238の作製は可能となる。図4では、一例とし
て、四角形の半導体素子201の各辺に平行に多数の外
部電極端子203が並んで配置されていることに対応し
て、四角形のシート238の各辺に平行に合計4個の長
穴237を形成している。
なシート238を用いて、第1実施形態と同様に、加熱
・加圧ツール207により半導体素子201を回路基板
204に加熱及び押圧する際に、半導体素子201の各
外部電極端子203と回路基板204上の各電極205
との間にシート238が介在していないため、軟化した
シート238を外部電極端子203により押しのけてい
くという、困難な樹脂挙動コントロールを気にせずに、
半導体素子201の各外部電極端子203と回路基板2
04上の各電極205とが電気的に確実に接続可能であ
り、電気的接続不良が発生しない。従って、図3の参照
符号236に示すように、半導体素子201の各外部電
極端子203と回路基板204の各電極205とが高い
信頼性をもって確実に電気的に接続されるように半導体
素子201と回路基板204とを接合することができ
る。さらに、第2実施形態によれば、半導体素子201
の外部電極端子203のピッチが狭ピッチであっても、
複数の外部電極端子203に対応した長穴形状の貫通穴
237が形成されているため、個々の外部電極端子20
3に対応する貫通穴を形成する必要が無く、シート23
8の作製は容易になる。また、異なるピッチの外部電極
端子203を有する半導体素子201に対しても、同一
のシート238を使用することも可能となり、シート2
38の汎用性を高めることができる。
第3実施形態における光情報処理装置の断面図である。
図6(B)は上記第3実施形態における上記光情報処理
装置の半導体演算回路チップと発光素子アレイ並びに発
光素子アレイと回折型光学素子付ガラス基板とを接合す
るのに用いる熱可塑性若しくは熱硬化性シートの斜視図
である。
折型光学素子付ガラス基板であり、217は半導体演算
回路チップ、211は発光素子アレイである。
ガラス基板216の本体を構成するガラス基板、213
はガラス基板212の下面に設けた電極、214はガラ
ス基板212に設けた回折型光学素子の一例としての回
折型コリメーターレンズ、215はガラス基板212に
設けた回折型集光レンズである。各電極213上には、
ワイヤボンディング法により、Au、Al、若しくは、
半田等のボールバンプを設けていても良い。
穴227及び受光素子光路用貫通穴226を設けた絶縁
性の遮光基板である。参照符号224は発光素子用貫通
穴227に挿入した発光素子、参照符号210は発光素
子224のアノード電極、参照符号225は発光素子2
24のカソード電極である。
ップ217上に設けた発光素子駆動用電極、219は半
導体演算回路チップ217上に設けた発光素子である。
発光素子駆動用電極218上には、ワイヤボンディング
法により、Au、Al、若しくは、半田等のボールバン
プを設けていても良い。
路チップ217と発光素子アレイ211とを接合しかつ
下側の熱可塑性若しくは熱硬化性の導電性シートであ
り、239Bは発光素子アレイ211と回折型光学素子
付ガラス基板216を接合しかつ上側の熱可塑性若しく
は熱硬化性の導電性シートである。なお、上側の熱可塑
性若しくは熱硬化性の導電性シート239Bと下側の熱
可塑性若しくは熱硬化性の導電性シート239Bの両者
を総称する場合は239とする。図6(B)に示すよう
に、熱可塑性若しくは熱硬化性の導電性シート239に
は、受光素子光路用貫通穴226に対応する位置に貫通
穴240が設けられている。
する出力信号光であり、参照符号222は受光素子21
9に入力する入力信号である。
集積回路形成技術を用いて作製したもので、それぞれの
ピクセルごとに演算回路と発光素子駆動回路、発光素子
駆動用電極218、受光素子219を備えている。
伝導度の低いノンドープのシリコン基板を用いる。発光
素子用貫通穴227は、発光素子224が挿入できるよ
うに発光素子224の外形に合わせた大きさで、半導体
演算回路チップ217上の発光素子駆動用電極218の
位置に合わせて形成する。受光素子光路用貫通穴226
の位置と断面積は、受光素子219の位置と面積に合わ
せて形成する。発光素子用貫通穴227と受光素子光路
用貫通穴226のそれぞれは、フォトレジスト又は金属
膜をパターニングしたものをマスクとして使用し、フッ
素原子を含む反応性ガスを使用したドライエッチングに
より、絶縁性の遮光基板223に貫通穴を形成する。遮
光基板223であるシリコン基板の絶縁は、水蒸気雰囲
気中でシリコン基板を加熱してシリコン熱酸化膜を作製
することにより形成する。
オード、又は、半導体レーザーダイオードを用いる。
発光素子224からの出力光221及び受光素子219
の大きさと位置に合わせてパターニングを行い、入力信
号光222及び出力信号光221がガラス基板212を
透過できるようにする。
子224の出力光221の位置に合わせて、また、回折
型集光レンズ215は受光素子219の位置に合わせ
て、それぞれ、ガラス基板212の上面に形成する。
説明する。
ラス基板216に備えた回折型光学素子の一例としての
回折型集光レンズ215により集光作用を受け、発光素
子アレイ211に備えた受光素子光路用貫通穴226を
通って、半導体演算チップ217上の受光素子219に
入射する。受光素子219は、入射した入力信号光22
2を電気信号に変換する。
219により変換された電気信号を入力信号として演算
を実行する。演算の結果は、電気出力信号として発光素
子駆動用電極218へ出力される。発光素子駆動用電極
218に出力する電気出力信号は、熱可塑性若しくは熱
硬化性の導電性シート239Aを介して発光素子224
のアノード電極210に印加し、電気出力信号に応じて
電流が発光素子224を流れる。発光素子224を流れ
出た電流は、発光素子224のカソード電極225を経
て、熱可塑性若しくは熱硬化性の導電性シート239B
を介して、回折型光学素子付ガラス基板216に備えた
電極213へと流れる。
気出力信号を出力信号光221に変換する。出力信号光
221は、回折型光学素子付ガラス基板216に備えた
回折型コリメータレンズ214により空間的な広がりを
抑制されて出力する。
24の側面から出射した光は、遮光基板223により遮
光され、近傍の受光素子219に入射することを防止さ
れる。
装置が実現される。
施形態にかかる光情報処理装置の製造方法を示す。
子用貫通穴227及び受光素子光路用貫通穴226を設
けた絶縁性の遮光基板223の下面に、下側の熱可塑性
若しくは熱硬化性の導電性シート239Aを、各貫通穴
240が各受光素子光路用貫通穴226に対応する位置
に位置するように貼り付ける。この際、貼り付けの一般
的な条件は、温度100℃、時間5s、圧力10kg/
cm2である。
223の各発光素子用貫通穴227に発光素子224を
挿入する。このとき、発光素子224のアノード電極2
10が下側の熱可塑性若しくは熱硬化性の導電性シート
239Aと接触するように位置合わせして各発光素子用
貫通穴227に挿入する。これにより、遮光基板223
の各発光素子用貫通穴227に発光素子224が挿入さ
れた発光素子アレイ211が形成される。
算回路チップ217上に設けた発光素子駆動用電極21
8と発光素子224のアノード電極210とが合致する
ように位置合わせを行うとともに、半導体演算回路チッ
プ217上に設けた受光素子219と上記遮光基板22
3の受光素子光路用貫通穴226とが合致するように位
置合わせを行ったのち、図7(B)に示す発光素子アレ
イ211の遮光基板223の下面に貼り付けられた下側
の熱可塑性若しくは熱硬化性の導電性シート239Aを
半導体演算回路チップ217上に載置して、下側の熱可
塑性若しくは熱硬化性の導電性シート239Aと半導体
演算回路チップ217とを接触させた後、加熱・加圧ツ
ール207により、遮光基板223を半導体演算回路チ
ップ217に対して加熱及び押圧する。この結果、遮光
基板223と半導体演算回路チップ217との間の下側
の熱可塑性若しくは熱硬化性の導電性シート239Aが
熱により硬化させられて、下側の熱可塑性若しくは熱硬
化性の導電性シート239Aにより半導体演算回路チッ
プ217と発光素子アレイ211とが接合される。その
際、一般的な加熱及び加圧条件は、温度200℃、圧力
30kg/cm2、時間30sである。
アレイ211における発光素子224の上部のカソード
電極225側に、上側の熱可塑性若しくは熱硬化性の導
電性シート239Bを、その各貫通穴240が発光素子
アレイ211の遮光基板223の各受光素子光路用貫通
穴226に対応する位置に貼り付ける。この際、貼り付
けの一般的な条件は、温度100℃、時間5s、圧力1
0kg/cm2である。
2の回折型コリメータレンズ214が発光素子アレイ2
11の発光素子224と合致するとともに、ガラス基板
212の回折型集光レンズ215が発光素子アレイ21
1の受光素子219と合致するように、ガラス基板21
2を発光素子アレイ211の上側の熱可塑性若しくは熱
硬化性の導電性シート239Bの上面側に位置合わせし
て載置した後、加熱・加圧ツール207により、ガラス
基板212を上側の熱可塑性若しくは熱硬化性の導電性
シート239Bを介して発光素子アレイ211に対して
加熱及び押圧し、ガラス基板212と発光素子アレイ2
11との間の上側の熱可塑性若しくは熱硬化性の導電性
シート239Bを熱により硬化させ、上側の熱可塑性若
しくは熱硬化性の導電性シート239Bにより回折型光
学素子付ガラス基板212と発光素子アレイ211とを
接合させる。その際、一般的な加熱及び加圧条件は、温
度200℃、圧力30kg/cm2、時間30sであ
る。
処理装置が実現される。なお、図9の239C及び23
9Dは、それぞれ、下側と上側の導電性シート239
A,239Bが熱硬化した導電性樹脂層である。
の熱可塑性若しくは熱硬化性の導電性シート239A,
239Bに、遮光基板223の各受光素子光路用貫通穴
226に対応する位置に、それぞれ、貫通穴240が設
けられているため、受光素子219及び発光素子224
の光路が貫通穴240により確実に確保され、従来例の
ように接着剤により、受光素子光路用貫通穴が塞がれて
しまうという不具合が生じることなく、ピクセル数が多
くかつ小型で一体化された光情報処理装置が電気的接続
について高信頼性で提供できるという作用を有する。
1を半導体演算回路チップ217に接合した後、発光素
子アレイ211に回折型光学素子付ガラス基板212を
接合する工程であったが、逆に、回折型光学素子付ガラ
ス基板212に発光素子アレイ211を接合した後、半
導体演算回路チップ217を発光素子アレイ211に接
合する工程であっても良い。
9が形成された半導体演算回路チップ217と受光素子
光路用の貫通穴226を持つ遮光基板223に発光素子
224が埋め込まれた発光素子アレイ211と回折型光
学素子付ガラス基板212とを一体化した光情報処理装
置において、半導体演算回路チップ217と発光素子ア
レイ211との接合及び発光素子アレイ211と回折型
光学素子付ガラス基板212との接合に、受光素子21
9の光路を確保するための貫通穴240を設けた、熱可
塑性若しくは熱硬化性のの導電性シート、又は、熱可塑
性若しくは熱硬化性の樹脂と金属粒子とを有する異方導
電性のの導電性シート239A,239Bを用いるた
め、従来のように導電性接着剤により、発光素子224
から出力される出力信号光221の光路が塞がれたり、
上記導電性接着剤により、受光素子光路用貫通穴226
が塞がれてしまうという不具合を生じることなく、半導
体演算回路チップ217上に発光素子アレイ211、及
び受光素子用光路226を精度良く容易に形成し、ピク
セル数が多くかつ小型で一体化した光情報処理装置が提
供できる。
ものではなく、その他種々の態様で実施できる。
(A),(B)に示すように、発光素子224からの出
力信号光221の輝度が必要な場合、受光素子の光路を
確保する貫通穴240と発光素子224の光路を確保す
るための貫通穴241とが形成された熱可塑性若しくは
熱硬化性の導電性シート242を用いて、回折型光学素
子付ガラス基板212に発光素子アレイ211を接合し
ても良い。
端子と上記回路基板204の電極205とを電気的に接
続するとき、上記半導体素子201の上記電極202上
に形成された上記外部電極端子としてのめっきバンプ2
03Mと上記回路基板204の上記電極205とを上記
熱可塑性若しくは熱硬化性のシート235,238の上
記貫通穴234,237を介して電気的に接続して上記
半導体素子201と上記回路基板204とを接合するよ
うにすることもできる。この場合には、電極ピッチ間が
例えば50μm以下の狭ピッチにおいても、半導体素子
201の外部電極端子としてのめっきバンプ203Mと
回路基板204の電極間の接合を行うことができる。
端子と上記回路基板204の電極205とを電気的に接
続するとき、上記半導体素子201の上記電極202上
にワイヤボンディング法により形成された上記外部電極
端子としての突起バンプ203Bと上記回路基板204
の上記電極205とを上記熱可塑性若しくは熱硬化性の
シート235,238の上記貫通穴234,237を介
して電気的に接続して上記半導体素子201と上記回路
基板204とを接合する。外部電極端子をめっき法によ
り形成した場合、例えば最大でも25μm程度の高さの
低いバンプしか形成できないのに対し、この場合には、
ワイヤボンディング法により突起バンプ203Bを形成
すると、例えば50μm以上の高さの高いバンプ203
Bが形成できるため、回路基板204の反り・うねりに
対する許容量が広くなり、半導体素子201の外部電極
端子203Bと回路基板204の電極205間の接合を
より安定して行える。
記熱可塑性若しくは熱硬化性のシートは、熱可塑性若し
くは熱硬化性の樹脂と金属粒子250bとを有する異方
導電性のシート250であるように構成することもでき
る。この場合、図20に示すように異方導電性のシート
250の貫通孔250a内に外部電極端子203が半導
体素子実装前に入り込んでおり、実装後は、図21に示
すように半導体素子201の外部電極端子203Bと回
路基板204の電極205との間に金属粒子250bが
挟み込まれて接合されるようになっている。
実施形態を適宜組み合わせることにより、それぞれの有
する効果を奏することができる。
半導体素子の電極上に形成された各外部電極端子と回路
形成体の各電極とを、熱可塑性若しくは熱硬化性の導電
性シート、又は、熱可塑性若しくは熱硬化性の樹脂と金
属粒子とを有する異方導電性のシートを介在して電気的
に接続するように半導体素子を回路形成体へ接合する半
導体素子の実装方法において、半導体素子の電極上に形
成された上記各外部電極端子部に対応する箇所に貫通穴
を設けたシートを用いるため、半導体素子の微小な外部
電極端子部分の樹脂の流動コントロールを気にすること
なく、また回路形成体の反り・うねり、加圧・加熱温度
条件のばらつきに左右されることなく、半導体素子の各
外部電極端子と回路形成体の各電極間の電気的接続を確
実に行うことができ、電気的接続不良が発生せず、電気
的接続の信頼性の高い実装が行える。
路チップと少なくとも受光素子光路用の貫通穴を持つ基
板に発光素子が埋め込まれた発光素子アレイと回折型光
学素子を持つ基板とを一体化した光情報処理装置におい
て、半導体演算回路チップと発光素子アレイ及び発光素
子アレイと回折型光学素子との接合に、受光素子の光路
を確保するための貫通穴を設けた、熱可塑性若しくは熱
硬化性のシート、又は、熱可塑性若しくは熱硬化性の樹
脂と金属粒子とを有する異方導電性のシートを用いるた
め、従来のように導電性接着剤により発光素子から出力
される出力信号光の光路が塞がれたり、上記接着剤によ
り受光素子光路用貫通穴が塞がれてしまうという不具合
を生じることなく、半導体演算回路チップ上に発光素子
アレイ、及び受光素子用光路を精度良く容易に形成し、
ピクセル数が多くかつ小型で一体化した光情報処理装置
が提供できる。
形態にかかる半導体素子と回路基板を接合するのに用い
る熱可塑性若しくは熱硬化性シートの斜視図及び断面図
である。
実装方法の工程を示す一部断面説明図である。
実装方法での半導体素子実装後の回路形成部品の断面図
である。
回路基板を接合するのに用いる熱可塑性若しくは熱硬化
性シートの斜視図である。
実装方法の工程を示す一部断面説明図である。
形態にかかる光情報処理装置の製造方法の一工程を示す
一部断面説明図及び上記方法で使用する熱可塑性若しく
は熱硬化性シートの平面図である。
上記第3実施形態にかかる光情報処理装置の製造方法の
工程を示す一部断面説明図である。
る光情報処理装置の製造方法での工程を示す一部断面説
明図である。
報処理装置の製造方法で製造された光情報処理装置の一
部断面説明図である。
施形態にかかる光情報処理装置の製造方法において使用
する熱可塑性若しくは熱硬化性シートの平面図及び上記
シートを使用した光情報処理装置の断面図である。
説明図である。
説明図である。
態の一部断面説明図である。
子の実装における問題点を示す図である。
示す図である。
ある。
導体素子の実装方法での半導体素子実装後の回路形成部
品の断面図である。
る半導体素子の実装方法での半導体素子実装後の回路形
成部品の断面図である。
にかかる半導体素子の実装方法での半導体素子実装前の
回路形成部品の断面図である。
にかかる半導体素子の実装方法での半導体素子実装後の
回路形成部品の断面図である。
3…半導体素子の外部電極、204…回路基板、205
…回路基板の電極、206…熱可塑性若しくは熱硬化性
の樹脂シート、207…加熱・加圧ツール、208…ヒ
ーター、209…導電粉末、210…発光素子のアノー
ド電極、211…発光素子アレイ、212…ガラス基
板、213…ガラス基板の電極、214…回折型コリメ
ーターレンズ、215…回折型集光レンズ、216…回
折型光学素子付ガラス基板、217…半導体演算回路チ
ップ、218…発光素子駆動用電極、219…受光素
子、220…導電性接着剤、221…出力信号光、22
2…入力信号、223…遮光基板、224…発光素子、
225…発光素子のカソード電極、226…受光素子光
路用貫通穴、227…発光素子用貫通穴、228…接着
剤、229…絶縁性の接着剤、230…電気的接続不良
部、231…電気的接続不良部、232…従来例の問題
箇所、233…従来例の問題箇所、234…貫通穴、2
35…貫通穴が設けられたシート、236…電気的に接
続された部分、239,239A,239B…熱可塑性
若しくは熱硬化性の樹脂の導電性シート、239C,2
39D…導電性樹脂層、240…貫通穴。
Claims (12)
- 【請求項1】 半導体素子(201)と回路形成体(2
04)との間に、上記半導体素子の電極(202)上に
形成された外部電極端子(203)に対応する箇所に貫
通穴(234,237)を有する熱可塑性若しくは熱硬
化性のシート(235,238)を介在させ、 上記半導体素子の上記電極上に形成された上記外部電極
端子と上記回路形成体の電極とを上記シートの上記貫通
穴を介して電気的に接続して上記半導体素子と上記回路
形成体とを接合することを特徴とする半導体素子の実装
方法。 - 【請求項2】 上記外部電極端子と上記回路形成体の電
極(205)とを電気的に接続するとき、上記半導体素
子の上記電極上に形成された上記外部電極端子としての
めっきバンプ(203M)と上記回路形成体の上記電極
とを上記シートの上記貫通穴を介して電気的に接続して
上記半導体素子と上記回路形成体とを接合する請求項1
に記載の半導体素子の実装方法。 - 【請求項3】 上記外部電極端子と上記回路形成体の電
極(205)とを電気的に接続するとき、上記半導体素
子の上記電極上にワイヤボンディング法により形成され
た上記外部電極端子としての突起バンプ(203B)と
上記回路形成体の上記電極とを上記シートの上記貫通穴
を介して電気的に接続して上記半導体素子と上記回路形
成体とを接合する請求項1に記載の半導体素子の実装方
法。 - 【請求項4】 上記外部電極端子と上記回路形成体の電
極(205)とを電気的に接続するとき、上記半導体素
子の上記電極上に形成された上記外部電極端子と上記回
路形成体の上記電極とを、上記シートの、上記半導体素
子の上記電極上に形成された上記外部電極端子部に一対
一に対応した位置に配置された貫通穴(234)を介し
て電気的に接続して上記半導体素子と上記回路形成体と
を接合する請求項2又は3に記載の半導体素子の実装方
法。 - 【請求項5】 上記外部電極端子と上記回路形成体の電
極(205)とを電気的に接続するとき、上記半導体素
子の上記複数個の電極上に形成された上記複数個の外部
電極端子と上記回路形成体の上記複数個の電極とを、上
記シートの長穴形状に形成された貫通穴(237)を介
して電気的に接続して上記半導体素子と上記回路形成体
とを接合する請求項2又は3に記載の半導体素子の実装
方法。 - 【請求項6】 上記熱可塑性若しくは熱硬化性のシート
は、熱可塑性若しくは熱硬化性の樹脂と金属粒子(25
0b)とを有する異方導電性のシート(250)である
請求項1〜5のいずれか1つに記載の半導体素子の実装
方法。 - 【請求項7】 請求項1〜6のいずれか1つに記載の半
導体素子の実装方法により上記半導体素子が上記回路形
成体に実装された回路形成部品。 - 【請求項8】 受光素子(219)が形成された半導体
演算回路チップ(217)と、受光素子光路用の貫通穴
(226)を持つ基板(223)に発光素子(224)
が埋め込まれた発光素子アレイ(211)と、回折型光
学素子(215,214)を持つ回折型光学素子付き基
板(216)とを一体化した光情報処理装置において、 上記半導体演算回路チップと上記発光素子アレイとの間
に、上記受光素子の光路用貫通穴(240)を設けた、
熱可塑性若しくは熱硬化性の第1導電性シート(23
9,239A)を介在させて上記半導体演算回路チップ
と上記発光素子アレイとが接合されているとともに、上
記発光素子アレイと上記回折型光学素子との間に、上記
受光素子の光路用貫通穴(240)を設けた、熱可塑性
若しくは熱硬化性の第2導電性シート(239,239
B,242)を介在させて上記発光素子アレイと上記回
折型光学素子とを接合することを特徴とする光情報処理
装置。 - 【請求項9】 上記第1導電性シート及び第2導電性シ
ートは、上記発光素子の光路を確保する貫通穴(24
1)を有する請求項8に記載の光情報処理装置。 - 【請求項10】 上記第1導電性シート及び第2導電性
シートのうちの少なくとも一方は、熱可塑性若しくは熱
硬化性の樹脂と金属粒子とを有する異方導電性の導電性
シートである請求項8又は9に記載の光情報処理装置。 - 【請求項11】 受光素子(219)が形成された半導
体演算回路チップ(217)と、受光素子光路用の貫通
穴(226)を持つ基板(223)に発光素子(22
4)が埋め込まれた発光素子アレイ(211)と、回折
型光学素子(215,214)を持つ回折型光学素子付
き基板(216)とを一体化した光情報処理装置を製造
する光情報処理装置の製造方法において、 上記半導体演算回路チップと上記発光素子アレイとの間
に、上記受光素子の光路用貫通穴(240)を設けた、
熱可塑性若しくは熱硬化性の第1導電性シート(23
9,239A)を介在させるとともに、上記第1導電性
シートにより上記半導体演算回路チップと上記発光素子
アレイとを接合する一方、 上記発光素子アレイと上記回折型光学素子との間に、上
記受光素子の光路用貫通穴(240)を設けた、熱可塑
性若しくは熱硬化性の第2導電性シート(239,23
9B,242)を介在させるとともに、上記第2導電性
シートにより上記発光素子アレイと上記回折型光学素子
とを接合することを特徴とする光情報処理装置の製造方
法。 - 【請求項12】 上記第1導電性シート及び第2導電性
シートととして、上記発光素子の光路を確保する貫通穴
(241)を設けた導電性シートを使用する請求項10
に記載の光情報処理装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001040357A JP3748779B2 (ja) | 2001-02-16 | 2001-02-16 | 半導体素子の実装方法、及び熱可塑性若しくは熱硬化性のシート |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001040357A JP3748779B2 (ja) | 2001-02-16 | 2001-02-16 | 半導体素子の実装方法、及び熱可塑性若しくは熱硬化性のシート |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2002246418A true JP2002246418A (ja) | 2002-08-30 |
JP2002246418A5 JP2002246418A5 (ja) | 2005-05-26 |
JP3748779B2 JP3748779B2 (ja) | 2006-02-22 |
Family
ID=18902986
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001040357A Expired - Fee Related JP3748779B2 (ja) | 2001-02-16 | 2001-02-16 | 半導体素子の実装方法、及び熱可塑性若しくは熱硬化性のシート |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3748779B2 (ja) |
Cited By (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005252135A (ja) * | 2004-03-08 | 2005-09-15 | Casio Comput Co Ltd | 電子部品の接合方法および電子部品の接合構造 |
JP2006519501A (ja) * | 2003-02-27 | 2006-08-24 | フリースケール セミコンダクター インコーポレイテッド | 印刷配線板上に予め塗布済みのアンダーフィル層を有するエリアアレイデバイスアセンブリ |
JP2007258540A (ja) * | 2006-03-24 | 2007-10-04 | Denso Corp | センサ装置およびその製造方法 |
JP2009115811A (ja) * | 2008-12-26 | 2009-05-28 | Denso Corp | 力学量センサ装置 |
JP2013088678A (ja) * | 2011-10-19 | 2013-05-13 | Sumitomo Bakelite Co Ltd | 光導波路モジュール、光導波路モジュールの製造方法および電子機器 |
JPWO2011093405A1 (ja) * | 2010-02-01 | 2013-06-06 | 有限会社Mtec | チップサイズパッケージの光半導体装置 |
WO2014157455A1 (ja) | 2013-03-28 | 2014-10-02 | 東芝ホクト電子株式会社 | 発光装置、その製造方法、および発光装置使用装置 |
US9306132B2 (en) | 2013-03-28 | 2016-04-05 | Toshiba Hokuto Electronics Corporation | Light emitting device and method for manufacturing the same |
EP3267467A1 (en) * | 2012-11-12 | 2018-01-10 | Epistar Corporation | Semiconductor light emitting element |
US9905545B2 (en) | 2014-03-25 | 2018-02-27 | Toshiba Hokuto Electronics Corporation | Light emitting device |
US10096581B2 (en) | 2014-09-26 | 2018-10-09 | Toshiba Hokuto Electronics Corporation | Light emitting module |
US10461063B2 (en) | 2013-12-02 | 2019-10-29 | Toshiba Hokuto Electronics Corporation | Light-emitting device |
US10483443B2 (en) | 2013-12-02 | 2019-11-19 | Toshiba Hokuto Electronics Corporation | Light emitting device and manufacturing method thereof |
US10553769B2 (en) | 2013-12-02 | 2020-02-04 | Toshiba Hokuto Electronics Corporation | Light-emitting unit and manufacturing method of light-emitting unit |
US10580949B2 (en) | 2014-09-26 | 2020-03-03 | Toshiba Hokuto Electronics Corporation | Light emitting module |
CN111491462A (zh) * | 2019-01-25 | 2020-08-04 | 晶元光电股份有限公司 | 固晶结构及其制造方法 |
CN112992757A (zh) * | 2020-07-03 | 2021-06-18 | 重庆康佳光电技术研究院有限公司 | 微发光二极管芯片巨量转移方法 |
-
2001
- 2001-02-16 JP JP2001040357A patent/JP3748779B2/ja not_active Expired - Fee Related
Cited By (34)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4809761B2 (ja) * | 2003-02-27 | 2011-11-09 | フリースケール セミコンダクター インコーポレイテッド | エリアアレイデバイスを電気基板に取り付ける方法及びパターン付きアンダーフィル膜 |
JP2006519501A (ja) * | 2003-02-27 | 2006-08-24 | フリースケール セミコンダクター インコーポレイテッド | 印刷配線板上に予め塗布済みのアンダーフィル層を有するエリアアレイデバイスアセンブリ |
JP2005252135A (ja) * | 2004-03-08 | 2005-09-15 | Casio Comput Co Ltd | 電子部品の接合方法および電子部品の接合構造 |
JP4649852B2 (ja) * | 2004-03-08 | 2011-03-16 | カシオ計算機株式会社 | 電子部品の接合方法および電子部品の接合構造 |
JP2007258540A (ja) * | 2006-03-24 | 2007-10-04 | Denso Corp | センサ装置およびその製造方法 |
JP4670697B2 (ja) * | 2006-03-24 | 2011-04-13 | 株式会社デンソー | センサ装置の製造方法 |
JP2009115811A (ja) * | 2008-12-26 | 2009-05-28 | Denso Corp | 力学量センサ装置 |
JPWO2011093405A1 (ja) * | 2010-02-01 | 2013-06-06 | 有限会社Mtec | チップサイズパッケージの光半導体装置 |
JP2013088678A (ja) * | 2011-10-19 | 2013-05-13 | Sumitomo Bakelite Co Ltd | 光導波路モジュール、光導波路モジュールの製造方法および電子機器 |
US10651335B2 (en) | 2012-11-12 | 2020-05-12 | Epistar Corporation | Semiconductor light emitting device and method of fabricating the same |
US11791436B2 (en) | 2012-11-12 | 2023-10-17 | Epistar Corporation | Semiconductor light emitting device and method of fabricating the same |
US10283669B2 (en) | 2012-11-12 | 2019-05-07 | Epistar Corporation | Semiconductor light emitting device and method of fabricating the same |
US11251328B2 (en) | 2012-11-12 | 2022-02-15 | Epistar Corporation | Semiconductor light emitting device and method of fabricating the same |
EP3267467A1 (en) * | 2012-11-12 | 2018-01-10 | Epistar Corporation | Semiconductor light emitting element |
US9837587B2 (en) | 2013-03-28 | 2017-12-05 | Toshiba Hokuto Electronics Corporation | Light-emitting device with improved flexural resistance and electrical connection between layers, production method therefor, and device using light-emitting device |
EP3321982A1 (en) | 2013-03-28 | 2018-05-16 | Toshiba Hokuto Electronics Corporation | Light-emitting device, production method therefor, and device using light-emitting device |
US9627594B2 (en) | 2013-03-28 | 2017-04-18 | Toshiba Hokuto Electronics Corporation | Light emitting device and method for manufacturing the same |
US9306132B2 (en) | 2013-03-28 | 2016-04-05 | Toshiba Hokuto Electronics Corporation | Light emitting device and method for manufacturing the same |
US11784290B2 (en) | 2013-03-28 | 2023-10-10 | Nichia Corporation | Light-emitting device with improved flexural resistance and electrical connection between layers, production method therefor, and device using light-emitting device |
WO2014157455A1 (ja) | 2013-03-28 | 2014-10-02 | 東芝ホクト電子株式会社 | 発光装置、その製造方法、および発光装置使用装置 |
US10461063B2 (en) | 2013-12-02 | 2019-10-29 | Toshiba Hokuto Electronics Corporation | Light-emitting device |
US10483443B2 (en) | 2013-12-02 | 2019-11-19 | Toshiba Hokuto Electronics Corporation | Light emitting device and manufacturing method thereof |
US10553769B2 (en) | 2013-12-02 | 2020-02-04 | Toshiba Hokuto Electronics Corporation | Light-emitting unit and manufacturing method of light-emitting unit |
US11538972B2 (en) | 2013-12-02 | 2022-12-27 | Nichia Corporation | Light-emitting unit and manufacturing method of light-emitting unit |
US10734365B2 (en) | 2013-12-02 | 2020-08-04 | Toshiba Hokuto Electronics Corporation | Light-emitting device |
US10910539B2 (en) | 2013-12-02 | 2021-02-02 | Toshiba Hokuto Electronics Corporation | Light emitting device and manufacturing method thereof |
US9905545B2 (en) | 2014-03-25 | 2018-02-27 | Toshiba Hokuto Electronics Corporation | Light emitting device |
US10096581B2 (en) | 2014-09-26 | 2018-10-09 | Toshiba Hokuto Electronics Corporation | Light emitting module |
US10991866B2 (en) | 2014-09-26 | 2021-04-27 | Toshiba Hokuto Electronics Corporation | Light emitting module |
US10629570B2 (en) | 2014-09-26 | 2020-04-21 | Toshiba Hokuto Electronics Corporation | Light emitting module |
US10580949B2 (en) | 2014-09-26 | 2020-03-03 | Toshiba Hokuto Electronics Corporation | Light emitting module |
CN111491462A (zh) * | 2019-01-25 | 2020-08-04 | 晶元光电股份有限公司 | 固晶结构及其制造方法 |
CN112992757A (zh) * | 2020-07-03 | 2021-06-18 | 重庆康佳光电技术研究院有限公司 | 微发光二极管芯片巨量转移方法 |
CN112992757B (zh) * | 2020-07-03 | 2022-04-29 | 重庆康佳光电技术研究院有限公司 | 微发光二极管芯片巨量转移方法 |
Also Published As
Publication number | Publication date |
---|---|
JP3748779B2 (ja) | 2006-02-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4304163B2 (ja) | 撮像モジュールおよびその製造方法 | |
JP2002246418A (ja) | 半導体素子の実装方法及び光情報処理装置 | |
JP2833326B2 (ja) | 電子部品実装接続体およびその製造方法 | |
JP5713598B2 (ja) | ソケット及びその製造方法 | |
JP5582995B2 (ja) | ソケット | |
KR20080056016A (ko) | 프린트 배선 기판 및 프린트 배선 기판의 제조 방법 | |
KR100206866B1 (ko) | 반도체 장치 | |
JP2004288959A (ja) | 電子回路装置およびその製造方法 | |
KR20140110553A (ko) | 이방성 도전 필름, 표시 장치, 및 표시 장치의 제조 방법 | |
JP2011258364A (ja) | ソケット | |
JP2005223183A (ja) | 電子部品実装済基板の製造方法および電子部品実装済基板 | |
JP2009231657A (ja) | 半導体装置およびその製造方法 | |
JP4133756B2 (ja) | プリント配線基板の接続方法 | |
JP2005242242A (ja) | 画像センサパッケージおよびカメラモジュール | |
JP2007059588A (ja) | 配線基板の製造方法および配線基板 | |
JPH0425038A (ja) | 半導体装置およびその製造方法ならびに半導体装置を用いた電子回路装置 | |
JP5018399B2 (ja) | 回路基板の製造方法 | |
KR100807352B1 (ko) | 전극 패드 상에 다수 개의 돌기부들을 구비하는 전극, 이를 구비하는 부품 실장 구조를 갖는 전자기기 및 전자기기의 부품 실장 방법 | |
JP4934935B2 (ja) | 固体撮像装置 | |
JP2005268706A (ja) | 半導体装置と半導体装置用多層基板 | |
KR20140078105A (ko) | 인쇄회로기판 및 그 제조방법 | |
JP4172433B2 (ja) | 基板接続部材とそれを用いた三次元接続構造体並びに三次元接続構造体の製造方法 | |
JPH10125725A (ja) | 半導体装置およびその製造方法 | |
JP2002305361A (ja) | フレキシブル配線基板およびその製造方法並びにフレキシブル配線基板の接合構造およびその接合方法 | |
JP5736714B2 (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040727 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040727 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050527 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050531 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050728 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050823 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050916 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050928 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051025 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051101 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051122 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051129 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091209 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091209 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101209 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101209 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111209 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |