JP2012146995A - 電子機器の製造方法、電子部品、および電子機器 - Google Patents
電子機器の製造方法、電子部品、および電子機器 Download PDFInfo
- Publication number
- JP2012146995A JP2012146995A JP2012049742A JP2012049742A JP2012146995A JP 2012146995 A JP2012146995 A JP 2012146995A JP 2012049742 A JP2012049742 A JP 2012049742A JP 2012049742 A JP2012049742 A JP 2012049742A JP 2012146995 A JP2012146995 A JP 2012146995A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- substrate
- component
- terminal
- electronic component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/2902—Disposition
- H01L2224/29034—Disposition the layer connector covering only portions of the surface to be connected
- H01L2224/29036—Disposition the layer connector covering only portions of the surface to be connected covering only the central area of the surface to be connected
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29075—Plural core members
- H01L2224/2908—Plural core members being stacked
- H01L2224/29082—Two-layer arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/731—Location prior to the connecting process
- H01L2224/73101—Location prior to the connecting process on the same surface
- H01L2224/73103—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/731—Location prior to the connecting process
- H01L2224/73101—Location prior to the connecting process on the same surface
- H01L2224/73103—Bump and layer connectors
- H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
【解決手段】一つの実施の形態に係る電子機器の製造方法によれば、前記電子機器は、基板と、前記基板に設けられた複数のパッドと、前記基板と対向する底面を有した部品本体と、前記部品本体の底面に配置された複数の端子と、前記部品本体の底面に配置されるとともに加熱されることで酸化膜を除去する熱硬化性の樹脂と、を備えた電子部品と、を具備する。まず、前記電子部品を前記基板に載置し、前記基板に載置された前記電子部品を加熱して前記樹脂を軟化させ、軟化した前記樹脂を流動させて前記電子部品と前記基板との間に存在するガスを外に押し出すとともに、前記樹脂を前記電子部品と前記基板との間に充填し、前記電子部品をさらに加熱することで、前記電子部品と前記基板との間に充填された前記樹脂を硬化させる。
【選択図】 図2
Description
前記電子機器は、筐体と、前記筐体に収容された基板と、前記基板の表面に設けられた複数のパッドと、前記基板の表面と対向する底面を有した部品本体と、前記部品本体の底面に配置された端子と、該端子を覆って前記部品本体の底面に配置されるとともに加熱されることで酸化膜を除去するフラックスを含む熱硬化性の樹脂と、を備えた電子部品と、を具備する。まず、前記電子部品を前記基板の表面に載置し、前記基板に載置された前記電子部品を加熱して前記樹脂を軟化させ、軟化した前記樹脂を流動させて前記電子部品と前記基板との間に存在するガスを外に押し出すとともに、前記樹脂を前記電子部品と前記基板との間に充填し、前記電子部品をさらに加熱することで、前記複数の端子と前記複数のパッドとをはんだ接合するとともに、前記電子部品と前記基板との間に充填された前記樹脂を硬化させる。
以下に、出願当初の特許請求の範囲の内容を付記する。
(1)筐体と、
前記筐体に収容された基板と、
前記基板の表面に設けられた複数のパッドと、
前記基板の表面と対向する底面を有した部品本体と、前記部品本体の底面に配置された複数の端子と、前記部品本体の底面に配置されるとともに加熱されることで酸化膜を除去する熱硬化性の樹脂と、を備えるとともに前記基板に実装される電子部品と、
を具備した電子機器の製造方法であって、
前記電子部品を前記基板の表面に載置し、
前記基板に載置された前記電子部品を加熱して前記樹脂を軟化させ、
軟化した前記樹脂を流動させて前記電子部品と前記基板との間に存在するガスを外に押し出すとともに、前記樹脂を前記電子部品と前記基板との間に充填し、
前記電子部品をさらに加熱することで、前記複数の端子と前記複数のパッドとをはんだ接合するとともに、前記電子部品と前記基板との間に充填された前記樹脂を硬化させる電子機器の製造方法。
(2)前記部品本体の外周に沿う幾つかの前記端子は、第1の端子部を構成し、
前記第1の端子部よりも前記部品本体の内側に位置する余の前記端子は、第2の端子部を構成し、
軟化する前の前記樹脂は、前記第1の端子部を露出させるとともに、前記第2の端子部を覆った(1)に記載の電子機器の製造方法。
(3)軟化する前の前記樹脂は、前記複数の端子より前記部品本体の内側に配置された(1)に記載の電子機器の製造方法。
(4)前記電子部品が載置される前の前記樹脂は、前記電子部品の外周に向かって開口した空間を形成した(1)に記載の電子機器の製造方法。
(5)軟化する前の前記樹脂が、前記部品本体の底面に塗布された第1層と、前記第1層に積層されるとともに前記第1層よりフィラー分散量が少ない第2層と、を有した(1)に記載の電子機器の製造方法。
(6)前記端子の先端部が、軟化する前の前記樹脂から突出した(1)に記載の電子機器の製造方法。
(7)前記樹脂が軟化する前の部品本体の角部に最も近い前記端子は露出され、
前記電子部品を前記基板に載置する際に、前記露出された端子を検知することで前記電子部品の位置合わせを行なう(1)に記載の電子機器の製造方法。
(8)前記樹脂に導電体の粉末が混入された(1)に記載の電子機器の製造方法。
(9)底面を有する部品本体と、
前記部品本体の底面に配置された複数の端子と、
前記部品本体の底面に配置されるとともに、加熱されることで酸化膜を除去する熱硬化性の樹脂と、
を具備した電子部品。
(10)前記部品本体の外周に沿う幾つかの前記端子は、第1の端子部を構成し、
前記第1の端子部よりも前記部品本体の内側に位置する余の前記端子は、第2の端子部を構成し、
前記樹脂は、前記第1の端子部を露出させるとともに、前記第2の端子部を覆った(9)に記載の電子部品。
(11)前記樹脂が前記複数の端子よりも前記部品本体の内側に配置され、
前記複数の端子が露出された(9)に記載の電子部品。
(12)前記樹脂が、前記電子部品の外周に向かって開口した空間を形成した(9)に記載の電子部品。
(13)前記樹脂が、前記部品本体の底面に塗布された第1層と、前記第1層に積層されるとともに前記第1層よりフィラー分散量が少ない第2層と、を有した(9)に記載の電子部品。
(14)前記端子の先端部が、前記樹脂から突出した(9)に記載の電子部品。
(15)前記樹脂に導電体の粉末が混入された(9)に記載の電子部品。
(16)筐体と、
前記筐体に収容された基板と、
前記基板の表面に設けられたパッドと、
前記基板の表面と対向する底面を有した部品本体と、
前記部品本体の底面に配置されるとともに前記パッドと電気的に接続された端子と、
前記基板と前記部品本体との間に充填され、加熱されることで酸化膜を除去する機能を有した熱硬化性の樹脂と、
を具備した電子機器。
前記電子機器は、筐体と、前記筐体に収容された基板と、前記基板の表面に設けられた複数のパッドと、前記基板の表面と対向する底面を有した部品本体と、前記部品本体の底面に配置された第1の端子と、該第1の端子の内側に配置された第2の端子と、該第1の端子の内側に配置されるとともに該第2の端子よりも前記底面から突出されて該第2の端子を覆い、加熱されることで酸化膜を除去するフラックスを含む熱硬化性の樹脂と、を備えた電子部品と、を具備する。まず、前記樹脂を前記基板の表面に当接させて前記電子部品を前記基板の表面に載置し、前記基板に載置された前記電子部品を加熱して前記樹脂を軟化させ、軟化した前記樹脂を流動させて前記電子部品と前記基板との間に存在するガスを外に押し出すとともに、前記樹脂を前記電子部品と前記基板との間に充填し、前記電子部品をさらに加熱することで、前記複数の端子と前記第1および第2のパッドとをはんだ接合するとともに、前記電子部品と前記基板との間に充填された前記樹脂を硬化させる。
以下に、本願の原出願の出願当初の特許請求の範囲の内容を付記する。
(1)筐体と、
前記筐体に収容された基板と、
前記基板の表面に設けられた複数のパッドと、
前記基板の表面と対向する底面を有した部品本体と、前記部品本体の底面に配置された複数の端子と、前記部品本体の底面に配置されるとともに加熱されることで酸化膜を除去する熱硬化性の樹脂と、を備えるとともに前記基板に実装される電子部品と、
を具備した電子機器の製造方法であって、
前記電子部品を前記基板の表面に載置し、
前記基板に載置された前記電子部品を加熱して前記樹脂を軟化させ、
軟化した前記樹脂を流動させて前記電子部品と前記基板との間に存在するガスを外に押し出すとともに、前記樹脂を前記電子部品と前記基板との間に充填し、
前記電子部品をさらに加熱することで、前記複数の端子と前記複数のパッドとをはんだ接合するとともに、前記電子部品と前記基板との間に充填された前記樹脂を硬化させる電子機器の製造方法。
(2)前記部品本体の外周に沿う幾つかの前記端子は、第1の端子部を構成し、
前記第1の端子部よりも前記部品本体の内側に位置する余の前記端子は、第2の端子部を構成し、
軟化する前の前記樹脂は、前記第1の端子部を露出させるとともに、前記第2の端子部を覆った(1)に記載の電子機器の製造方法。
(3)軟化する前の前記樹脂は、前記複数の端子より前記部品本体の内側に配置された(1)に記載の電子機器の製造方法。
(4)前記電子部品が載置される前の前記樹脂は、前記電子部品の外周に向かって開口した空間を形成した(1)に記載の電子機器の製造方法。
(5)軟化する前の前記樹脂が、前記部品本体の底面に塗布された第1層と、前記第1層に積層されるとともに前記第1層よりフィラー分散量が少ない第2層と、を有した(1)に記載の電子機器の製造方法。
(6)前記端子の先端部が、軟化する前の前記樹脂から突出した(1)に記載の電子機器の製造方法。
(7)前記樹脂が軟化する前の部品本体の角部に最も近い前記端子は露出され、
前記電子部品を前記基板に載置する際に、前記露出された端子を検知することで前記電子部品の位置合わせを行なう(1)に記載の電子機器の製造方法。
(8)前記樹脂に導電体の粉末が混入された(1)に記載の電子機器の製造方法。
(9)底面を有する部品本体と、
前記部品本体の底面に配置された複数の端子と、
前記部品本体の底面に配置されるとともに、加熱されることで酸化膜を除去する熱硬化性の樹脂と、
を具備した電子部品。
(10)前記部品本体の外周に沿う幾つかの前記端子は、第1の端子部を構成し、
前記第1の端子部よりも前記部品本体の内側に位置する余の前記端子は、第2の端子部を構成し、
前記樹脂は、前記第1の端子部を露出させるとともに、前記第2の端子部を覆った(9)に記載の電子部品。
(11)前記樹脂が前記複数の端子よりも前記部品本体の内側に配置され、
前記複数の端子が露出された(9)に記載の電子部品。
(12)前記樹脂が、前記電子部品の外周に向かって開口した空間を形成した(9)に記載の電子部品。
(13)前記樹脂が、前記部品本体の底面に塗布された第1層と、前記第1層に積層されるとともに前記第1層よりフィラー分散量が少ない第2層と、を有した(9)に記載の電子部品。
(14)前記端子の先端部が、前記樹脂から突出した(9)に記載の電子部品。
(15)前記樹脂に導電体の粉末が混入された(9)に記載の電子部品。
(16)筐体と、
前記筐体に収容された基板と、
前記基板の表面に設けられたパッドと、
前記基板の表面と対向する底面を有した部品本体と、
前記部品本体の底面に配置されるとともに前記パッドと電気的に接続された端子と、
前記基板と前記部品本体との間に充填され、加熱されることで酸化膜を除去する機能を有した熱硬化性の樹脂と、
を具備した電子機器。
以下に、本願の原出願の分割直前の特許請求の範囲の内容を付記する。
[1]筐体と、
前記筐体に収容された基板と、
前記基板の表面に設けられた複数のパッドと、
前記基板の表面と対向する底面を有した部品本体と、前記部品本体の底面に配置された端子と、該端子を覆って前記部品本体の底面に配置されるとともに加熱されることで酸化膜を除去するフラックスを含む熱硬化性の樹脂と、を備えるとともに前記基板に実装される電子部品と、
を具備した電子機器の製造方法であって、
前記電子部品を前記基板の表面に載置し、
前記基板に載置された前記電子部品を加熱して前記樹脂を軟化させ、
軟化した前記樹脂を流動させて前記電子部品と前記基板との間に存在するガスを外に押し出すとともに、前記樹脂を前記電子部品と前記基板との間に充填し、
前記電子部品をさらに加熱することで、前記複数の端子と前記複数のパッドとをはんだ接合するとともに、前記電子部品と前記基板との間に充填された前記樹脂を硬化させる電子機器の製造方法。
[2]前記部品本体の外周に沿う幾つかの前記端子は、第1の端子部を構成し、
前記第1の端子部よりも前記部品本体の内側に位置する余の前記端子は、第2の端子部を構成し、
軟化する前の前記樹脂は、前記第1の端子部を露出させるとともに、前記第2の端子部を覆った[1]に記載の電子機器の製造方法。
[3]軟化する前の前記樹脂は、前記複数の端子より前記部品本体の内側に配置された[1]に記載の電子機器の製造方法。
[4]前記電子部品が載置される前の前記樹脂は、前記電子部品の外周に向かって開口した空間を形成した[1]に記載の電子機器の製造方法。
[5]軟化する前の前記樹脂が、前記部品本体の底面に塗布された第1層と、前記第1層に積層されるとともに前記第1層よりフィラー分散量が少ない第2層と、を有した[1]に記載の電子機器の製造方法。
[6]前記端子の先端部が、軟化する前の前記樹脂から突出した[1]に記載の電子機器の製造方法。
[7]前記樹脂が軟化する前の部品本体の角部に最も近い前記端子は露出され、
前記電子部品を前記基板に載置する際に、前記露出された端子を検知することで前記電子部品の位置合わせを行なう[1]に記載の電子機器の製造方法。
[8]前記樹脂に導電体の粉末が混入された[1]に記載の電子機器の製造方法。
[9]底面を有する部品本体と、
前記部品本体の底面に配置された端子と、
前記端子を覆って前記部品本体の底面に配置されるとともにフラックスを含む熱硬化性の樹脂と、
を具備した電子部品。
[10]前記部品本体の外周に沿う幾つかの前記端子は、第1の端子部を構成し、
前記第1の端子部よりも前記部品本体の内側に位置する余の前記端子は、第2の端子部を構成し、
前記樹脂は、前記第1の端子部を露出させるとともに、前記第2の端子部を覆った[9]に記載の電子部品。
[11]前記樹脂が前記複数の端子よりも前記部品本体の内側に配置され、
前記複数の端子が露出された[9]に記載の電子部品。
[12]前記樹脂が、前記電子部品の外周に向かって開口した空間を形成した[9]に記載の電子部品。
[13]前記樹脂が、前記部品本体の底面に塗布された第1層と、前記第1層に積層されるとともに前記第1層よりフィラー分散量が少ない第2層と、を有した[9]に記載の電子部品。
[14]前記端子の先端部が、前記樹脂から突出した[9]に記載の電子部品。
[15]前記樹脂に導電体の粉末が混入された[9]に記載の電子部品。
[16]筐体と、
前記筐体に収容された基板と、
前記基板の表面に設けられたパッドと、
前記基板の表面と対向する底面を有した部品本体と、
前記部品本体の底面に配置されるとともに前記パッドと電気的に接続された端子と、
前記端子を覆って前記基板と前記部品本体との間に充填され、フラックスを含んだ熱硬化性の樹脂と、
を具備した電子機器。
Claims (16)
- 筐体と、
前記筐体に収容された基板と、
前記基板の表面に設けられた複数のパッドと、
前記基板の表面と対向する底面を有した部品本体と、前記部品本体の底面に配置された端子と、該端子を覆って前記部品本体の底面に配置されるとともに加熱されることで酸化膜を除去するフラックスを含む熱硬化性の樹脂と、を備えるとともに前記基板に実装される電子部品と、
を具備した電子機器の製造方法であって、
前記電子部品を前記基板の表面に載置し、
前記基板に載置された前記電子部品を加熱して前記樹脂を軟化させ、
軟化した前記樹脂を流動させて前記電子部品と前記基板との間に存在するガスを外に押し出すとともに、前記樹脂を前記電子部品と前記基板との間に充填し、
前記電子部品をさらに加熱することで、前記複数の端子と前記複数のパッドとをはんだ接合するとともに、前記電子部品と前記基板との間に充填された前記樹脂を硬化させる電子機器の製造方法。 - 前記部品本体の外周に沿う幾つかの前記端子は、第1の端子部を構成し、
前記第1の端子部よりも前記部品本体の内側に位置する余の前記端子は、第2の端子部を構成し、
軟化する前の前記樹脂は、前記第1の端子部を露出させるとともに、前記第2の端子部を覆った請求項1に記載の電子機器の製造方法。 - 軟化する前の前記樹脂は、前記複数の端子より前記部品本体の内側に配置された請求項1に記載の電子機器の製造方法。
- 前記電子部品が載置される前の前記樹脂は、前記電子部品の外周に向かって開口した空間を形成した請求項1に記載の電子機器の製造方法。
- 軟化する前の前記樹脂が、前記部品本体の底面に塗布された第1層と、前記第1層に積層されるとともに前記第1層よりフィラー分散量が少ない第2層と、を有した請求項1に記載の電子機器の製造方法。
- 前記端子の先端部が、軟化する前の前記樹脂から突出した請求項1に記載の電子機器の製造方法。
- 前記樹脂が軟化する前の部品本体の角部に最も近い前記端子は露出され、
前記電子部品を前記基板に載置する際に、前記露出された端子を検知することで前記電子部品の位置合わせを行なう請求項1に記載の電子機器の製造方法。 - 前記樹脂に導電体の粉末が混入された請求項1に記載の電子機器の製造方法。
- 底面を有する部品本体と、
前記部品本体の底面に配置された端子と、
前記端子を覆って前記部品本体の底面に配置されるとともにフラックスを含む熱硬化性の樹脂と、
を具備した電子部品。 - 前記部品本体の外周に沿う幾つかの前記端子は、第1の端子部を構成し、
前記第1の端子部よりも前記部品本体の内側に位置する余の前記端子は、第2の端子部を構成し、
前記樹脂は、前記第1の端子部を露出させるとともに、前記第2の端子部を覆った請求項9に記載の電子部品。 - 前記樹脂が前記複数の端子よりも前記部品本体の内側に配置され、
前記複数の端子が露出された請求項9に記載の電子部品。 - 前記樹脂が、前記電子部品の外周に向かって開口した空間を形成した請求項9に記載の電子部品。
- 前記樹脂が、前記部品本体の底面に塗布された第1層と、前記第1層に積層されるとともに前記第1層よりフィラー分散量が少ない第2層と、を有した請求項9に記載の電子部品。
- 前記端子の先端部が、前記樹脂から突出した請求項9に記載の電子部品。
- 前記樹脂に導電体の粉末が混入された請求項9に記載の電子部品。
- 筐体と、
前記筐体に収容された基板と、
前記基板の表面に設けられたパッドと、
前記基板の表面と対向する底面を有した部品本体と、
前記部品本体の底面に配置されるとともに前記パッドと電気的に接続された端子と、
前記端子を覆って前記基板と前記部品本体との間に充填され、フラックスを含んだ熱硬化性の樹脂と、
を具備した電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012049742A JP5162037B2 (ja) | 2012-03-06 | 2012-03-06 | 電子機器の製造方法および電子部品 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012049742A JP5162037B2 (ja) | 2012-03-06 | 2012-03-06 | 電子機器の製造方法および電子部品 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010228779 Division | 2010-10-08 | 2010-10-08 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012146995A true JP2012146995A (ja) | 2012-08-02 |
JP5162037B2 JP5162037B2 (ja) | 2013-03-13 |
Family
ID=46790192
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012049742A Expired - Fee Related JP5162037B2 (ja) | 2012-03-06 | 2012-03-06 | 電子機器の製造方法および電子部品 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5162037B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016029724A (ja) * | 2015-09-14 | 2016-03-03 | 三菱電機株式会社 | 電子回路および電子部品 |
US10453780B2 (en) | 2012-11-19 | 2019-10-22 | Mitsubishi Electric Corporation | Electronic circuit, production method thereof, and electronic component |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04280443A (ja) * | 1990-09-27 | 1992-10-06 | Motorola Inc | 熱硬化可能な接着剤およびこれを用いた電気的コンポーネント組立体 |
JPH11233560A (ja) * | 1998-02-10 | 1999-08-27 | Nitto Denko Corp | 半導体装置の製法 |
JP2000228424A (ja) * | 1999-02-08 | 2000-08-15 | Toshiba Corp | 半導体装置および半導体装置の製造方法 |
JP2001015551A (ja) * | 1999-06-29 | 2001-01-19 | Toshiba Corp | 半導体装置およびその製造方法 |
JP2003158223A (ja) * | 2001-11-20 | 2003-05-30 | Matsushita Electric Ind Co Ltd | 電子部品実装構造 |
JP2005502187A (ja) * | 2001-05-04 | 2005-01-20 | ノキア コーポレイション | 電子部品組立体の熱機械的信頼性を向上するためにパッケージレベルで予め塗布されるアンダーフィル |
JP2005268704A (ja) * | 2004-03-22 | 2005-09-29 | Toshiba Corp | 半導体装置、半導体装置の実装方法及び半導体装置を有する電子機器 |
-
2012
- 2012-03-06 JP JP2012049742A patent/JP5162037B2/ja not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04280443A (ja) * | 1990-09-27 | 1992-10-06 | Motorola Inc | 熱硬化可能な接着剤およびこれを用いた電気的コンポーネント組立体 |
JPH11233560A (ja) * | 1998-02-10 | 1999-08-27 | Nitto Denko Corp | 半導体装置の製法 |
JP2000228424A (ja) * | 1999-02-08 | 2000-08-15 | Toshiba Corp | 半導体装置および半導体装置の製造方法 |
JP2001015551A (ja) * | 1999-06-29 | 2001-01-19 | Toshiba Corp | 半導体装置およびその製造方法 |
JP2005502187A (ja) * | 2001-05-04 | 2005-01-20 | ノキア コーポレイション | 電子部品組立体の熱機械的信頼性を向上するためにパッケージレベルで予め塗布されるアンダーフィル |
JP2003158223A (ja) * | 2001-11-20 | 2003-05-30 | Matsushita Electric Ind Co Ltd | 電子部品実装構造 |
JP2005268704A (ja) * | 2004-03-22 | 2005-09-29 | Toshiba Corp | 半導体装置、半導体装置の実装方法及び半導体装置を有する電子機器 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10453780B2 (en) | 2012-11-19 | 2019-10-22 | Mitsubishi Electric Corporation | Electronic circuit, production method thereof, and electronic component |
JP2016029724A (ja) * | 2015-09-14 | 2016-03-03 | 三菱電機株式会社 | 電子回路および電子部品 |
Also Published As
Publication number | Publication date |
---|---|
JP5162037B2 (ja) | 2013-03-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4691455B2 (ja) | 半導体装置 | |
JP5899517B2 (ja) | 部品実装基板の製造方法及び製造システム | |
JP5604876B2 (ja) | 電子装置及びその製造方法 | |
JP2011003705A (ja) | 半導体パッケージの製造方法及びその基板の製造方法 | |
JP2006302929A (ja) | 電子部品接続用突起電極とそれを用いた電子部品実装体およびそれらの製造方法 | |
JP5588667B2 (ja) | 半導体パッケージの製造方法及びこれによって製造された半導体パッケージ | |
TW201123857A (en) | Camera module | |
JP2016184612A (ja) | 半導体装置の実装方法 | |
JP2012015142A (ja) | 半導体パッケージおよびその製造方法 | |
US20120085575A1 (en) | Electronic Apparatus Manufacturing Method, Electronic Component, and Electronic Apparatus | |
JP5162037B2 (ja) | 電子機器の製造方法および電子部品 | |
US20140077350A1 (en) | Semiconductor device, method for manufacturing semiconductor device, and electronic device | |
KR102047775B1 (ko) | 칩 패키징 구조 및 관련된 인너 리드 본딩 방법 | |
JP2009135391A (ja) | 電子装置およびその製造方法 | |
US8124881B2 (en) | Printed board and portable electronic device which uses this printed board | |
JP2005340448A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
KR101101550B1 (ko) | 솔더 볼 및 반도체 패키지 | |
TWI429033B (zh) | 晶片封裝構造以及封裝方法 | |
WO2010070779A1 (ja) | 異方性導電樹脂、基板接続構造及び電子機器 | |
JPH11345900A (ja) | 半導体装置 | |
KR101011304B1 (ko) | Cof 패키지 및 그의 제조 방법 | |
US20200294895A1 (en) | Semiconductor device | |
JP2012195546A (ja) | 半導体装置と、その実装体及び製造方法 | |
JP2011199208A (ja) | 回路基板およびこれを用いた半導体装置 | |
JP2013102020A (ja) | 半導体パッケージ基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120904 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121025 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121120 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121214 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151221 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |