JP2018536994A - 薄いはんだストップ層を備える電子部品及び製造方法 - Google Patents

薄いはんだストップ層を備える電子部品及び製造方法 Download PDF

Info

Publication number
JP2018536994A
JP2018536994A JP2018527165A JP2018527165A JP2018536994A JP 2018536994 A JP2018536994 A JP 2018536994A JP 2018527165 A JP2018527165 A JP 2018527165A JP 2018527165 A JP2018527165 A JP 2018527165A JP 2018536994 A JP2018536994 A JP 2018536994A
Authority
JP
Japan
Prior art keywords
stop layer
support
solder stop
component
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP2018527165A
Other languages
English (en)
Other versions
JP2018536994A5 (ja
Inventor
シュマジュー、アレクサンダー
Original Assignee
スナップトラック・インコーポレーテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by スナップトラック・インコーポレーテッド filed Critical スナップトラック・インコーポレーテッド
Publication of JP2018536994A publication Critical patent/JP2018536994A/ja
Publication of JP2018536994A5 publication Critical patent/JP2018536994A5/ja
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02375—Top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0239—Material of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10145—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10152—Auxiliary members for bump connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/10175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H01L2224/1132—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H01L2224/1148—Permanent masks, i.e. masks left in the finished device, e.g. passivation layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13199—Material of the matrix
    • H01L2224/13294—Material of the matrix with a principal constituent of the material being a liquid not provided for in groups H01L2224/132 - H01L2224/13291
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H01L2224/16057—Shape in side view
    • H01L2224/16058—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H01L2224/16057—Shape in side view
    • H01L2224/16059—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/384—Bump effects
    • H01L2924/3841—Solder bridging

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

電子部品及び電子部品の製造方法が提示される。電子部品は、上側面及び上側面上のメタライズされた接触面を備えた支持体と、上側面の一部分を覆うが接触面を覆わないはんだストップ層と、を有する。はんだストップ層は、２００ｎｍ以下の厚さを有し、それにより、部品を封入するための後続の処理工程を容易にする。
【選択図】図13

Description

本発明は、電子部品、例えば、表面実装（ＳＭＴ＝Ｓｕｒｆａｃｅ Ｍｏｕｎｔｅｄ Ｔｅｃｈｎｏｌｏｇｙ（表面実装技術））用に適した部品又はＳＭＴ技術において組み込まれる電子コンポーネントを備えた部品並びに製造方法に関する。
最新のＳＭＴ技術では、はんだ付け可能なバンプは、電気的相互接続のために、また支持体、例えば、回路基板と、電子コンポーネント、例えば、別個の部品又はモジュールとの間の機械的接合のために使用される。バンプの材料は、ある工程において、例えば、テンプレート印刷法（型紙捺染）を使用して塗布され、続いて加熱される（リフロー処理）。例えば、はんだペーストのような、通常のはんだ付け可能材料は、加熱時に支持体の表面に作用するフラックスを含むことができる。更に、例えば、電気的短絡を回避するために、はんだが存在しないままにすべきである、はんだ付け可能な表面に、はんだペーストが到達するというリスクが発生する。
このリスクを回避するために、表面の繊細な領域を保護層、例えば、はんだストップ層によって被覆することができる。
はんだストップ層の使用において、部品の製造時に増大するコストが問題となるのは、最適な場合にすべての繊細な領域が保護層によって被覆されているが、実際にはんだが設けられるべき領域が被覆されていないように、はんだストップ層が構造化される必要があるからである。更に、電子部品が更により小型になる寸法を有しなければならないことが重視される。従来のはんだストップ層は、バンプ接合体の実際の寸法と比較すると、部品を封入するための更なる工程において更なる問題が生じる恐れがあるほど、既に厚い。上側面にモールド材を注ぎかけ、その塊体を、続いて硬化することによって、多数の部品が封入されかつ機械的に安定化される。このとき問題となるのは、はんだストップ層の厚さに起因して隙間が狭すぎるとき、モールド材がコンポーネントと支持体との間の隙間をもはや十分適切には充填しないことである。
したがって、はんだが所望の領域のみを濡らし、接触面の隣に存在する領域上に広がることなく、場合により、加熱後に球形又は半球形を形成する、電子部品を提供するという課題があった。その際、保護層は、支持体の表面上で良好な接着品質を有し、例えば、リフロー処理において２５０℃超の高温で分解することなく耐え、機械的に安定であり、化学的に中性かつ不活性であり、電流を伝導しない必要がある。特に、後に分散されることとなるモールド材が可能な限り隙間もまた充填するように、保護層は、可能な限り薄くなければならない。更に、そのような部品の製造方法が望まれていた。
それらの要望に、従属請求項による電子部品及び電子部品の製造方法が対応している。従属請求項は、有利な態様を提示する。
電子部品は、上側面を備えた支持体と、上側面上のメタライズされた接触面と、上側面の一部分を覆うが接触面を覆わないはんだストップ層と、を含む。はんだストップ層は、２００ｎｍ以下の厚さを有する。
それにより、はんだストップ層は、バンプ接合体の実際の寸法が小さく、それによって支持体と電子コンポーネントとの間の間隔が狭い場合であっても、隙間がまだ適切に充填できる厚さを有する。
その際、支持体は、回路基板又はチップとすることができる。メタライズされた接触面は、好ましくは、バンプ接合体を介して相互接続するために設けられている、はんだ付け可能なメタライズされた表面である。その際、メタライズされた接触面は、特に、いわゆるアンダーバンプメタライゼーションとすることができ、更に多層構成を有することができる。
はんだストップ層が３０ｎｍ〜８０ｎｍの厚さを有することが可能である。
部品がメタライズされた接触面上にバンプ球を有することが更に可能である。
その場合、メタライズされた接触面上のバンプ球は、テンプレート印刷法によってメタライズされた接触面上に塗布されたはんだ材料からなることができる。それに続く加熱時に、材料は、融解し、表面張力に基づいて比較的小さな表面を有する形状、球に形成される。メタライズされた接触面は、支持体の上側面上の更なるメタライゼーション、例えば、ストリップラインの形態の信号導体と接合することができる。これらのメタライゼーションの他に、更なるメタライゼーションを支持体の上側面上に配置することができる。好ましくは、２つの更なるメタライゼーションは、支持体の上側面上の接触面と一緒に、はんだストップ層によって被覆されている。はんだストップ層は、はんだによる劣悪な濡れ性を有することができる。その場合、はんだ材料は、加熱時に劣悪な濡れ性の領域から離れて、はんだストップ層の材料が存在しないメタライズされた接触面へと自律的に集まる。
その際、はんだ材料及び／又はそのフラックスは、支持体の上側面上の繊細な領域に作用しない。電気伝導性はんだ材料が接触面の隣の領域上に残存している場合であっても、はんだストップ層は、電気絶縁体として作用し、信号導体は、短絡しない。
部品は、追加的に電子コンポーネントを含むことが更に可能である。電子コンポーネントは、接触面を下側面に有することができる。その場合、部品は、両方の接触面を接合するバンプ接合体を更に含む。
バンプ接合体を介して、支持体及び電子コンポーネント、例えば、別個の部品又はモジュールは、互いに電気伝導性に相互接続され、かつ機械的に接合されている。
支持体は、当然ながら多数の更なるメタライズされた接触面をその表面上に有することができる。部品は、バンプ接合体を介して支持体のメタライズされた接触面と接合かつ相互接続されている複数の異なる電子コンポーネントを更に有することができ、電子コンポーネントのそれぞれは、その下側面に更にメタライズされた接触面を有する。
１つの電子コンポーネント又は複数の電子コンポーネントは、その下側面に同様にそれぞれはんだストップ層を有することができる。その際、電子コンポーネントのはんだストップ層は、従来の保護層とすることができる。はんだストップ層はまた、本発明の保護層の種類のはんだストップ層とすることもできる。
特に、２つの保護層が電子コンポーネントと支持体との間に配置されるとき、本発明の保護層の厚さが少ないという利点が効果を発揮するのは、自由隙間の高さへの影響が２倍になるからである。
それに対応して、部品が、支持体の上側面の少なくとも一部分及び少なくとも１つの電子コンポーネントを被覆するモールド材を含むことが可能である。
モールド材が電子コンポーネントと支持体との間又はすべての電子コンポーネントと支持体との間の隙間もまた充填する場合に、特に有利である。
支持体の上側面又は電子コンポーネントの下側面に繊細な部品構造体、例えば、ＳＡＷ構造体（ＳＡＷ＝Ｓｕｒｆａｃｅ Ａｃｏｕｓｉｔｃ Ｗａｖｅ＝表面弾性波）、ＢＡＷ構造体（ＢＡＷ＝Ｂｕｌｋ Ａｃｏｕｓｉｔｃ Ｗａｖｅ＝バルク弾性波）などのような、ＭＥＭＳ部品構造体を配置すべき場合には、コンポーネントと支持体との間の気密に閉鎖された体積をモールド材の材料が存在しないままにすることが好ましい。そのために、中空部を側面で取り囲む、追加のフレーム構造体をコンポーネントと支持体との間に配置することができる。その場合、中空部は、支持体の表面及びコンポーネントの表面によって、かつフレームによって形成されている。
部品が、接触面と相互接続された第１の信号導体を支持体の上側面に有することが可能である。部品は、支持体の上側面に第２の信号導体を更に有する。２つの信号導体は、少なくとも部分的にはんだストップ層によって被覆されている。２つの信号導体間の電気抵抗は、１００ＭΩ以上の値である。
その際、信号導体間の横方向間隔は、１８０μｍのオーダーとすることができる。はんだストップ層は、層の材料に応じて、１００ＭΩの最小抵抗が保証されるように選択された厚さを有する。
はんだストップ層は、主成分としてケイ素を含むか、又は完全にケイ素からなることが可能である。
ケイ素又は類似の電気絶縁特性を有する他の材料からなる上記の薄いはんだストップ層が、更に後述する方法を使用するとき、驚くほど容易に製造できることが見出された。原理的に、十分低いはんだの濡れ性及び十分低い電気伝導性を有するすべての材料を、はんだストップ層に使用することができる。その際、材料は、例えば、半導体工業の通常の加工法により堆積させることができ、かつ支持体の上側面上に良好に付着していることが好ましい。
はんだストップ層はまた、主成分としてゲルマニウムを含むか、又はゲルマニウムからなることができる。
はんだストップ層は、原理的にすべての誘電体からなることができる。ただし、対応する薄層よりも比較的容易に堆積できる誘電体が好ましい。その誘電体には、反応性又は非反応性ＰＶＤ法で表面上に塗布できる材料、例えば、ケイ素、チタン、アルミニウム又はクロムの酸化物及び窒化物が特に挙げられる。
部品が、支持体の上側面上又は少なくとも１つの電子コンポーネントの下側面上に部品構造体を有することが可能である。部品構造体は、４０μｍ以上の高さを有することができる。部品構造体は、ＳＡＷ部品構造体、ＢＡＷ部品構造体、ＭＥＭＳ構造体（ＭＥＭＳ＝マイクロ電子機械システム）若しくはＧＢＡＷ部品構造体（ＧＢＡＷ＝Ｇｕｉｄｅｄ Ｂｕｌｋ Ａｃｏｕｓｉｔｃ Ｗａｖｅ＝ガイドバルク弾性波）又は類似の部品構造体とすることができる。それにより、支持体は、その上側面上に、又は、電子コンポーネントは、その下側面上に、複雑なトポロジーを有し、その複雑なトポロジーは、通常のはんだストップ層によって不十分に被覆されるか、又は全く被覆されない。
はんだストップ層によって保護されるべき更なるはんだ付け可能な金属表面は、ニッケル、銅、これらの２種の元素の合金又はこれらの２種の金属、金、銀、パラジウム、ロジウム、スズ及び／又は亜鉛による合金を有することができる。
接触面、電子コンポーネント及び電子コンポーネントの接触面の数は、原理的に限定されず、特に一体型回路を備えた電子コンポーネントにおいて、電子コンポーネント及び支持体は、何百ものバンプ接合体を介して相互接続かつ接合されている。
支持体は、回路基板に制限されない。支持体自体は、更なる支持体又は更なる電気コンポーネントなどの上に配置かつ相互接続された電子コンポーネントとすることが更に可能である。
そのような電子部品の製造方法は、
−上側面及び上側面上にメタライズされた接触面を備えた支持体を準備する工程と、
−上側面上にレジスト層を配置し、レジスト層の材料が接触表面上に残留したままとなり、かつ接触面がない表面の領域にレジスト層の材料が存在しないように、レジスト層を構造化する工程と、
−はんだストップ層を支持体の上側面上に堆積させる工程と、
−レジスト層の残存材料を、接触面を覆うはんだストップ層の材料と共に除去する工程と、を含む。
その際、レジスト層は、フォトリソグラフィ加工用の通常の材料を含むことができ、例えば、スピンコーティングによって塗布することができる。構造化されたレジスト層の残存したままの領域上及び支持体の露出された表面上にはんだストップ層の材料を塗布した後、フォトレジストの材料を、ストリッピングによって除去することができる。それにより、構造化されたはんだストップ層は、はんだストップ層の材料の追加の構造化なしに所望のはんだストップマスクの形態で製造される。この方法は、従来の方法と比較して、プロセス全体の複雑さ及び部品の製造コストを低減させる。
はんだストップ層が２００ｎｍ以下の値の厚さを有することが可能である。
はんだストップ層が２０ｎｍ〜８０ｎｍの厚さを有することが特に可能である。
本方法中に形成されたはんだストップ層が主成分としてケイ素若しくはゲルマニウムを含むか、又は完全にケイ素若しくはゲルマニウムからなることが可能である。
類似の電気的特性及び類似の濡れ性を有する他の材料も同様に可能である。
電子部品が更なるはんだ付け可能な金属表面を上側面上に有し、はんだストップ層を更なるはんだ付け可能な金属表面上に直接堆積させることが可能である。
その際、更なるはんだ付け可能な金属表面は、信号導体の金属表面又は支持体の上側面に実現された容量素子、誘導素子若しくは抵抗素子の金属表面とすることができる。
はんだストップ層の材料をＰＶＤ（ＰＶＤ＝Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｏｐｓｉｔｉｏｎ＝物理蒸着）を使用するか、又はＣＶＤ（ＣＶＤ＝Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｏｐｓｉｔｉｏｎ＝化学蒸着）を使用して塗布することが可能である。
方法が、はんだペーストを少なくとも接触面上に配置する工程と、下側面上に接触面を備えた電子コンポーネントを支持体の上側面上に配置する工程と、部品をリフローはんだ付けし、バンプ接合体を使用する両方の接触面を接合する工程と、を含むことが、更に可能である。
方法は、モールド材により電子コンポーネントを充填する工程を含むことが、更に可能である。その際、モールド材は、コンポーネントと支持体との間の領域もまた充填する。
はんだストップマスクを得るために、はんだストップ層の材料の塗布前に構造化されるレジストは、０．５μｍ〜１０μｍ、例えば、２μｍ〜４μｍの厚さを有し、これらは、半導体製造の標準レジストである。その際、レジストは、拡散の他に、支持体の上側面上に噴霧することもできる。
本質的に部品又は製造方法に基づく概念、機能原理及び模式的実施例は、図面に概略が図示されている。
電子部品の断面図である。 更なる封入部を備えた部品の断面図である。 接触面上にバンプ球を備えた部品の断面図である。 部品の製造における第１の中間工程の図である。 第２の中間工程の図である。 第３の中間工程の図である。 第４の中間工程の図である。 複雑な電子部品の製造における第１の中間結果の図である。 更なる中間工程の図である。 加熱後の更なる中間工程の図である。 部品の簡単な実施形態の断面図である。 代替実施形態の断面図である。 薄いはんだストップ層及び電子コンポーネントと支持体との間の隙間を充填するモールド材を備えた部品の断面図である。
図１は、電子部品ＥＢの簡単な実施形態の断面図を示す。電子部品ＥＢは、支持体ＴＲを有し、メタライズされた接触面ＭＫが支持体上に構造化されている。メタライズされた接触面ＭＫは、バンプ接合体を介して電子コンポーネントと相互接続するために設けられている。支持体ＴＲの上側面Ｏ上に、支持体ＴＲの上側面の同じ領域を被覆するはんだストップ層ＬＳＳが配置されており、その領域は、はんだ材料と直接接触すべきではない。
その際、メタライズされた接触面は、特にいわゆるアンダーバンプメタライゼーションＵＢＭとすることができ、良好な濡れ性の表面を有することができる。
図２は、比較的厚いはんだストップ層ＬＳＳを備えた電子部品の形態の断面図を示す。はんだストップ層ＬＳＳは、支持体ＴＲの上側面が十分に平坦である場合、はんだにより濡れる前に支持体ＴＲの上側面上の繊細な領域を適切に保護する。部品をモールド材ＭＭによって封入すべきとき、厚いはんだストップ層ＬＳＳは、隙間Ｚの充填物が、バンプ接合体ＢＵを介して支持体ＴＲと接合かつ相互接続されている電子コンポーネントＥＫの下側面と支持体ＴＲとの間を満たすという困難を確かに作り出す。
図３は、バンプ球ＢＵが接触面ＭＫ上に既に形成された電子部品の断面図を示す。はんだの表面張力に基づいて、球に類似する形成物は、リフロー処理の実行時に形成される。バンプ球又は電子コンポーネント用の後のバンプ接合体の高さに対して、はんだストップ層ＬＳＳの厚さは、非常に小さい。
支持体の表面上に、はんだ付け可能な表面ＬＯ、例えば、信号導体ＳＬを備えた、ニッケル、銅、金又は銀を含むことができる材料が配置されている。はんだストップ層ＬＳＳがない場合、バンプ球ＢＵの材料が接触面ＭＫ上に集まることがなく、その一方で信号導体に作用し、場合により信号導体と支持体の上側面上の更なる回路素子とを短絡させる危険が生じる。
図４は、電子部品の製造における第１の中間製品の断面図を示す。支持体ＴＲ上に、接触面ＭＫ及び信号導体ＳＬは、支持体ＴＲの上側面で保護すべき素子の例として配置されている。
図５は、保護すべき領域及び後にはんだで濡らすこととなる領域を併せた表面全体がフォトレジストＦＬによって被覆されている、更なる中間工程の断面図を示す。
図６は、後にはんだストップ層の材料が存在しないようにすべき領域ＭＫのみが、フォトレジストＦＬの材料によって被覆されたままであるようにフォトレジストＦＬが構造化された、更なる中間工程の断面図を示す。
そのために、フォトレジストを選択的に露光かつ現像することが可能である。
図７は、直前の電子部品の上側面全体が、後続のはんだストップ層ＬＳＳの材料によって被覆された、更なる中間工程の結果を示す。繊細な領域は、はんだストップ層ＬＳＳの材料によって直接被覆されている。後にはんだを配置すべき場所は、はんだストップ層ＬＳＳの材料と接触面との間のフォトレジストＦＬの残存したままの残留物を生じる。
それに対応して、図８は、フォトレジストＦＬの残存したままの残留物が、残留物上に堆積したはんだストップ層ＬＳＳの材料の区画と共に除去され、その結果、濡れることとなる表面がはんだストップ層による被覆なしに露出している、更なる処理工程の結果を示す。
図９は、更なる工程、すなわち、実質的に接触面ＭＫの領域に相当する領域上にはんだペーストＬＰを塗布した結果を示す。はんだストップ層ＬＳＳの正確に画定可能な周縁に基づいて、横方向位置決め精度は、接触面ＭＫの主な領域がはんだペーストＬＰによって被覆されている間、はんだペーストＬＰの塗布時にあまり高い必要はない。
図１０は、はんだペーストＬＰの材料が加熱後に接触面ＭＫの位置で球形に集積した、電子部品の製造時の更なる中間工程の結果を示す。
図１１は、電子コンポーネントＥＫの下側面の接触面ＭＫ及び支持体ＴＲの上側面の接触面ＭＫが、図１０のバンプ球に由来するバンプ接合体を介して接合されている、電子部品の断面図を示す。
図１２は、電子コンポーネントＥＫ及び支持体ＴＲが複数のバンプ接合体ＢＵを介して相互接続かつ接合されている、更なる実施形態の断面図を示す。支持体ＴＲの上側面のはんだストップ層ＬＳＳに加えて、好適には同様に薄い、はんだストップ層ＬＳＳを電子コンポーネントＥＫの下側面に配置することができる。
図１３は、モールド材ＭＭが支持体ＴＲの上側面の電子コンポーネントＥＫを包み込み、電子コンポーネントＥＫと支持体ＴＲとの間の隙間Ｚを充填する、封入された電子コンポーネントＥＫの断面図を最終的に示す。
ＢＵ：バンプ接合体
ＥＢ：電子部品
ＥＫ：電子コンポーネント
ＦＬ：フォトレジスト
ＫＦ：接触面
ＬＯ：はんだ付け可能表面
ＬＰ：はんだペースト
ＬＳＳ：はんだストップ層
ＭＫ：メタライズされた接触面
ＭＭ：モールド材
Ｏ：支持体の上側面
ＳＬ：信号導体
ＴＲ：支持体
ＵＢＭ：アンダーバンプメタライゼーション
Ｚ：隙間

Claims (17)

  1. 電子部品（ＥＢ）であって、
    −上側面（Ｏ）を備える支持体（ＴＲ）と、
    −前記上側面（Ｏ）上のメタライズされた接触面（ＭＫ）と、
    −前記上側面（Ｏ）の一部分を覆うが、前記接触面（ＭＦ）を覆わない、はんだストップ層（ＬＳＳ）と、を備え、
    −前記はんだストップ層（ＬＳＳ）は、２００ｎｍ以下の厚さを有する、電子部品。
  2. 前記はんだストップ層（ＬＳＳ）は、３０ｎｍ〜８０ｎｍの厚さを有する、請求項１に記載の部品。
  3. 前記メタライズされた接触面（ＭＫ）上にバンプ球（ＢＵ）を更に含む、請求項１又は２に記載の部品。
  4. 下側面に接触面（ＫＦ）を備える電子コンポーネント（ＥＫ）と、前記２つの接触面（ＭＫ、ＫＦ）を接合するバンプ接合体（ＢＵ）と、を更に含む、請求項１〜３のいずれか一項に記載の部品。
  5. 前記支持体（ＴＲ）の少なくとも一部分及び前記電子コンポーネント（ＥＫ）を被覆するモールド材（ＭＭ）を更に含む、請求項４に記載の部品。
  6. 前記モールド材（ＭＭ）は、前記電子コンポーネント（ＥＫ）と前記支持体（ＴＲ）との間の隙間（Ｚ）もまた充填する、請求項５に記載の部品。
  7. −前記支持体（ＴＲ）の前記上側面（Ｏ）の前記接触面（ＭＫ）と相互接続された第１の信号導体（ＳＬ）と、
    −前記支持体（ＴＲ）の前記上側面（Ｏ）の第２の信号導体（ＳＬ）と、を含み、
    −２つの信号導体（ＳＬ）は、少なくとも部分的に前記はんだストップ層（ＬＳＳ）によって被覆され、
    −前記２つの信号導体（ＳＬ）間の電気抵抗は、１００ＭΩ以上の値である、請求項１〜６のいずれか一項に記載の部品。
  8. 前記はんだストップ層（ＬＳＳ）は、主成分としてケイ素を含むか、又はケイ素からなる、請求項１〜７のいずれか一項に記載の部品。
  9. 前記支持体（ＴＲ）の前記上側面（Ｏ）上に、４０μｍ以上の高さを有する部品構造体が配置されている、請求項１〜８のいずれか一項に記載の部品。
  10. 電子部品（ＥＢ）の製造方法であって、
    −上側面（Ｏ）及び前記上側面（Ｏ）上にメタライズされた接触面（ＭＫ）を備える支持体（ＴＲ）を準備する工程と、
    −前記上側面（Ｏ）上にレジスト層（ＦＬ）を配置し、前記レジスト層（ＦＬ）の材料が前記接触面（ＭＫ）上に残留したままとなり、かつ前記接触面（ＭＫ）がない前記表面（Ｏ）の領域に前記レジスト層（ＦＬ）の前記材料が存在しないように、前記レジスト層（ＦＬ）を構造化する工程と、
    −はんだストップ層（ＬＳＳ）を前記支持体（ＴＲ）の前記上側面（Ｏ）上に堆積させる工程と、
    −前記レジスト層（ＦＬ）の前記残留材料を、前記接触面（ＭＫ）を覆う前記はんだストップ層（ＬＳＳ）の前記材料と共に除去する工程と、を含む、方法。
  11. 前記はんだストップ層（ＬＳＳ）は、２００ｎｍ以下の値の厚さを有する、請求項１０に記載の方法。
  12. 前記はんだストップ層（ＬＳＳ）は、２０ｎｍ〜８０ｎｍの厚さを有する、請求項１１に記載の方法。
  13. 前記はんだストップ層（ＬＳＳ）は、主成分としてケイ素を含むか、又はケイ素からなる、請求項１０〜１２のいずれか一項に記載の方法。
  14. 前記電子部品（ＥＢ）は、更なるはんだ付け可能な金属表面（ＬＯ）を前記上側面上に有し、前記はんだストップ層（ＬＳＳ）は、前記更なるはんだ付け可能な金属表面（ＬＯ）上に直接堆積される、請求項１０〜１３のいずれか一項に記載の方法。
  15. 前記はんだストップ層（ＬＳＳ）は、ＰＶＤ又はＣＶＤを使用して塗布される、請求項１０〜１４のいずれか一項に記載の方法。
  16. −はんだペースト（ＬＰ）を少なくとも前記接触面（ＭＫ）上に配置する工程と、
    −下側面に接触面（ＭＫ、ＫＦ）を備える電子コンポーネント（ＥＫ）を前記支持体（ＴＲ）の前記上側面（Ｏ）上に配置する工程と、
    −前記部品（ＥＢ）をリフローはんだ付けし、前記２つの接触面（ＭＫ、ＫＦ）をバンプ接合体（ＢＵ）を使用して接合する工程と、を更に含む、請求項１１〜１５のいずれか一項に記載の方法。
  17. −前記電子コンポーネント（ＥＫ）をモールド材（ＭＭ）により包み込む工程を更に含み、
    −前記モールド材（ＭＭ）は、前記コンポーネント（ＥＫ）と前記支持体（ＴＲ）との間の前記領域もまた充填する、請求項１６に記載の方法。
JP2018527165A 2015-11-27 2016-09-06 薄いはんだストップ層を備える電子部品及び製造方法 Ceased JP2018536994A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102015120647.1A DE102015120647B4 (de) 2015-11-27 2015-11-27 Elektrisches Bauelement mit dünner Lot-Stopp-Schicht und Verfahren zur Herstellung
DE102015120647.1 2015-11-27
PCT/EP2016/070973 WO2017088998A1 (de) 2015-11-27 2016-09-06 Elektrisches bauelement mit dünner lot-stopp-schicht und verfahren zu seiner herstellung

Publications (2)

Publication Number Publication Date
JP2018536994A true JP2018536994A (ja) 2018-12-13
JP2018536994A5 JP2018536994A5 (ja) 2019-09-26

Family

ID=56883787

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018527165A Ceased JP2018536994A (ja) 2015-11-27 2016-09-06 薄いはんだストップ層を備える電子部品及び製造方法

Country Status (8)

Country Link
US (1) US20180331062A1 (ja)
EP (1) EP3381052A1 (ja)
JP (1) JP2018536994A (ja)
KR (1) KR20180088798A (ja)
CN (1) CN108369935A (ja)
BR (1) BR112018010666A8 (ja)
DE (1) DE102015120647B4 (ja)
WO (1) WO2017088998A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI130166B (en) 2019-03-08 2023-03-23 Picosun Oy Solder mask

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03218644A (ja) * 1990-01-24 1991-09-26 Sharp Corp 回路基板の接続構造
JPH098082A (ja) * 1995-06-15 1997-01-10 At & T Ipm Corp ハンダボンディングの方法
JP2007311456A (ja) * 2006-05-17 2007-11-29 Fujikura Ltd 接合基材の製造方法
US20110285011A1 (en) * 2010-05-18 2011-11-24 Taiwan Semiconductor Manufacturing Company, Ltd. Cu pillar bump with l-shaped non-metal sidewall protection structure
CN103958393A (zh) * 2011-11-10 2014-07-30 株式会社优利电子 Mems传感器封装及其方法
WO2015083043A1 (en) * 2013-12-04 2015-06-11 International Business Machines Corporation Flip-chip electronic device with carrier having heat dissipation elements free of solder mask

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6294840B1 (en) * 1999-11-18 2001-09-25 Lsi Logic Corporation Dual-thickness solder mask in integrated circuit package
US6645791B2 (en) * 2001-04-23 2003-11-11 Fairchild Semiconductor Semiconductor die package including carrier with mask
JP2006500769A (ja) * 2002-09-20 2006-01-05 ハネウェル・インターナショナル・インコーポレーテッド 低ｋ材料用の中間層接着促進剤
KR20050087840A (ko) * 2002-12-20 2005-08-31 에이저 시스템즈 인크 구리 상호 접속 구조체로의 본딩 구조체 및 방법
US6790759B1 (en) * 2003-07-31 2004-09-14 Freescale Semiconductor, Inc. Semiconductor device with strain relieving bump design
US7294451B2 (en) * 2003-11-18 2007-11-13 Texas Instruments Incorporated Raised solder-mask-defined (SMD) solder ball pads for a laminate electronic circuit board
US7132303B2 (en) * 2003-12-18 2006-11-07 Freescale Semiconductor, Inc. Stacked semiconductor device assembly and method for forming
KR100626617B1 (ko) * 2004-12-07 2006-09-25 삼성전자주식회사 반도체 패키지용 배선 기판의 볼 랜드 구조
JP5031403B2 (ja) * 2007-03-01 2012-09-19 京セラケミカル株式会社 封止用エポキシ樹脂組成物、樹脂封止型半導体装置及びその製造方法
US7812460B2 (en) * 2008-05-30 2010-10-12 Unimicron Technology Corp. Packaging substrate and method for fabricating the same
US8922004B2 (en) * 2010-06-11 2014-12-30 Taiwan Semiconductor Manufacturing Company, Ltd. Copper bump structures having sidewall protection layers
TWI575684B (zh) * 2011-06-13 2017-03-21 矽品精密工業股份有限公司 晶片尺寸封裝件
US10192804B2 (en) * 2012-07-09 2019-01-29 Taiwan Semiconductor Manufacturing Company, Ltd. Bump-on-trace packaging structure and method for forming the same
CN104637967A (zh) * 2015-02-13 2015-05-20 苏州晶方半导体科技股份有限公司 封装方法及封装结构
US9859234B2 (en) * 2015-08-06 2018-01-02 Invensas Corporation Methods and structures to repair device warpage

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03218644A (ja) * 1990-01-24 1991-09-26 Sharp Corp 回路基板の接続構造
JPH098082A (ja) * 1995-06-15 1997-01-10 At & T Ipm Corp ハンダボンディングの方法
US5620131A (en) * 1995-06-15 1997-04-15 Lucent Technologies Inc. Method of solder bonding
JP2007311456A (ja) * 2006-05-17 2007-11-29 Fujikura Ltd 接合基材の製造方法
US20110285011A1 (en) * 2010-05-18 2011-11-24 Taiwan Semiconductor Manufacturing Company, Ltd. Cu pillar bump with l-shaped non-metal sidewall protection structure
CN103958393A (zh) * 2011-11-10 2014-07-30 株式会社优利电子 Mems传感器封装及其方法
JP2015504373A (ja) * 2011-11-10 2015-02-12 ユー エレクトロニクス シーオー． エルティディ． Ｍｅｍｓセンサパッケージング及びその方法
WO2015083043A1 (en) * 2013-12-04 2015-06-11 International Business Machines Corporation Flip-chip electronic device with carrier having heat dissipation elements free of solder mask
JP2017504189A (ja) * 2013-12-04 2017-02-02 インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ フリップチップ・タイプの電子デバイス、およびフリップチップ・タイプの電子デバイスを製造するための方法

Also Published As

Publication number Publication date
BR112018010666A8 (pt) 2019-02-26
DE102015120647A1 (de) 2017-06-01
EP3381052A1 (de) 2018-10-03
DE102015120647B4 (de) 2017-12-28
BR112018010666A2 (pt) 2018-11-13
KR20180088798A (ko) 2018-08-07
CN108369935A (zh) 2018-08-03
WO2017088998A1 (de) 2017-06-01
US20180331062A1 (en) 2018-11-15

Similar Documents

Publication Publication Date Title
JP5624649B2 (ja) 基板に取り付けられたスタッドバンプを伴う、フリップチップパッケージング用の可融性入出力相互接続システムおよび方法
US6897142B2 (en) Formation of solder balls having resin member as reinforcement
US6559528B2 (en) Semiconductor device and method for the fabrication thereof
JP4660643B2 (ja) プリ半田構造を形成するための半導体パッケージ基板及びプリ半田構造が形成された半導体パッケージ基板、並びにこれらの製法
TWI498976B (zh) 晶圓級封裝整合及方法
US8431478B2 (en) Solder cap bump in semiconductor package and method of manufacturing the same
US9293433B2 (en) Intermetallic compound layer on a pillar between a chip and substrate
US9806045B2 (en) Interconnection structure including a metal post encapsulated by solder joint having a concave outer surface
KR101235498B1 (ko) 집적 수동 컴포넌트를 구비한 집적 회로를 패키징하기 위한 방법 및 시스템
TW201403726A (zh) 金屬柱導線直連元件、金屬柱導線直連封裝結構、金屬柱導線直連元件的製作方法
JP3563635B2 (ja) 半導体集積回路装置およびその製造方法
JP2004281540A (ja) 電子装置及びその製造方法、チップキャリア、回路基板並びに電子機器
JP2018536994A (ja) 薄いはんだストップ層を備える電子部品及び製造方法
US10403591B2 (en) Chip package assembly with enhanced interconnects and method for fabricating the same
JP2021034600A (ja) 半導体装置
KR101758999B1 (ko) 반도체 디바이스 및 그 제조 방법
JP2003046026A (ja) 半導体装置及びその製造方法
US20120126397A1 (en) Semiconductor substrate and method thereof
JP2004014854A (ja) 半導体装置
TWI522308B (zh) 具微機電元件之封裝結構及其製法
US6415973B1 (en) Method of application of copper solution in flip-chip, COB, and micrometal bonding
US7015132B2 (en) Forming an electrical contact on an electronic component
WO2018198544A1 (ja) 半導体装置の製造方法および半導体装置
JP2021022604A (ja) 電子装置、および電子装置の製造方法
JP5482170B2 (ja) 半導体装置、半導体装置の製造方法、回路基板及び回路基板の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190814

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190814

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200820

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200923

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201223

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210216

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20210517

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210519

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210803

A045 Written measure of dismissal of application [lapsed due to lack of payment]

Free format text: JAPANESE INTERMEDIATE CODE: A045

Effective date: 20211221