CN107124822A - 一种裸芯片嵌入式电路板的制造方法 - Google Patents

一种裸芯片嵌入式电路板的制造方法 Download PDF

Info

Publication number
CN107124822A
CN107124822A CN201710394915.9A CN201710394915A CN107124822A CN 107124822 A CN107124822 A CN 107124822A CN 201710394915 A CN201710394915 A CN 201710394915A CN 107124822 A CN107124822 A CN 107124822A
Authority
CN
China
Prior art keywords
copper
bare chip
layers
aluminium
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710394915.9A
Other languages
English (en)
Inventor
邹时月
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to CN201710394915.9A priority Critical patent/CN107124822A/zh
Publication of CN107124822A publication Critical patent/CN107124822A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明涉及一种裸芯片嵌入式电路板的制造方法，包括：在芯材开设通孔，通孔的周侧开设有多个槽；将裸芯片置于通孔中；其中，裸芯片的一面具有铝电极；铝电极至少包括三层金属层：铝层、铜层、铝层，铜层位于中间层；裸芯片的周侧伸出支撑臂；并使支撑臂放置于槽内；点焊支撑臂和槽，定位裸芯片；填孔电镀裸芯片的侧面与通孔的侧面的缝隙，固定裸芯片；去除铝电极表面的铝层，漏出铜层，在芯材的2两面镀铜；制作芯材两面的线路。在裸芯片进入电路板生产工艺前，在铝电极层上添加铜层，铜层表面的铝层在电路板工艺处理中，可以通过前处理去除，漏出铜层，铜层能够适应电路的生产工艺流程，可以使带有铝电极的裸芯片与电路板的制作工艺兼容。

Description

一种裸芯片嵌入式电路板的制造方法
技术领域
本发明涉及电路板制造技术领域，具体涉及一种裸芯片嵌入式电路板的制造方法。
背景技术
常规的电源电子模块中，电源半导体芯片，例如MOSFET或IGBT芯片通常采用引线键合方式与基板连接。然而，由于其较长的互连尺寸，在开关电源中容易产生较大的应力和较大的电磁干扰(EMI)噪声。另外，随着电力电子半导体器件的快速发展，开关频率越来越高，装置体积进一步减小，寄生参数对电源性能和可靠性的影响也越来越显著，器件的功耗也越来越大。将电源芯片直接埋入印刷线路板内部，可以有效解决以上问题。
但是，电源芯片通常包含铝材质的电极(以后称为铝电极)，而铝的化学性质决定了铝电极不能与电路板的制作工艺兼容，如铝电极表面不能采用激光加工盲孔，铝电极在蚀刻等工艺中会被化学物质腐蚀损坏等。
发明内容
本发明要解决的技术问题是：本发明实施例提供一种裸芯片嵌入式电路板的制造方法，可以使带有铝电极的裸芯片与电路板的制作工艺兼容。
一种裸芯片嵌入式电路板的制造方法，包括：A.在电路板的芯材开设通孔，通孔的周侧开设有多个槽；B.将裸芯片置于通孔中；其中，裸芯片的一面具有铝电极，另一面为非铝电极；铝电极至少包括三层金属层：铝层、铜层、铝层，铜层位于中间层，铜层的厚度在5um以上；裸芯片的周侧伸出支撑臂；并使支撑臂放置于槽内；槽与裸芯片的间隙为30～100um之间；C.点焊支撑臂和槽，定位裸芯片；D.通过填孔电镀工艺电镀填充裸芯片的侧面与通孔的侧面的缝隙，通过填孔电镀工艺电镀填充支撑臂的周侧与槽之间的缝隙，固定裸芯片；E.板面电镀前处理，去除铝电极表面的铝层，漏出铜层，在芯材的2两面镀铜；F.制作芯材两面的线路。
优选的，步骤F之后，还包括：
G.将制作完线路的芯材与其它已经制完电路的覆铜板压合、钻孔、电镀，制作导电孔和表层线路；表层线路至少有部分线路与铝电极和非铝电极连通。
优选的，步骤A之前还包括：
A1：蚀刻通孔两面及通孔周边的铜层、蚀刻槽上部的铜层。
优选的，裸芯片的另一面为铜电极、金电极、银电极或镍钯金电极。
优选的，铜层与底层铝层和上层铝层的交界面设置有凹凸度为1～2um的凹坑和凸起，铝层的铝和铜层的铜交错填平凹坑和凸起。
优选的，裸芯片内部设置有纵横交错的加强筋，加强筋从裸芯片的周侧伸出成支撑臂。
本发明的有益效果是：一种裸芯片嵌入式电路板的制造方法，包括：A.在电路板的芯材开设通孔，通孔的周侧开设有多个槽；B.将裸芯片置于通孔中；其中，裸芯片的一面具有铝电极，另一面为非铝电极；铝电极至少包括三层金属层：铝层、铜层、铝层，铜层位于中间层，铜层的厚度在5um以上；裸芯片的周侧伸出支撑臂；并使支撑臂放置于槽内；槽与裸芯片的间隙为30～100um之间；C.点焊支撑臂和槽，定位裸芯片；D.通过填孔电镀工艺电镀填充裸芯片的侧面与通孔的侧面的缝隙，通过填孔电镀工艺电镀填充支撑臂的周侧与槽之间的缝隙，固定裸芯片；E.板面电镀前处理，去除铝电极表面的铝层，漏出铜层，在芯材的2两面镀铜；F.制作芯材两面的线路。在裸芯片进入电路板生产工艺前，在铝电极的生产工艺过程中增加，在铝电极层上添加铜层，同时为了广泛的适应性，在铜层上再添加铝层，铜层表面的铝层在电路板工艺处理中，可以通过前处理去除，漏出铜层，铜层能够适应电路的生产工艺流程，可以使带有铝电极的裸芯片与电路板的制作工艺兼容。
附图说明
下面结合附图对本发明的裸芯片嵌入式电路板的制造方法作进一步说明。
图1是本发明一种裸芯片嵌入式电路板的制造方法的流程图。
具体实施方式
下面结合附图1对本发明一种裸芯片嵌入式电路板的制造方法作进一步说明。
一种裸芯片嵌入式电路板的制造方法，包括：A.在电路板的芯材开设通孔，通孔的周侧开设有多个槽；B.将裸芯片置于通孔中；其中，裸芯片的一面具有铝电极，另一面为非铝电极；铝电极至少包括三层金属层：铝层、铜层、铝层，铜层位于中间层，铜层的厚度在5um以上；裸芯片的周侧伸出支撑臂；并使支撑臂放置于槽内；槽与裸芯片的间隙为30～100um之间；C.点焊支撑臂和槽，定位裸芯片；D.通过填孔电镀工艺电镀填充裸芯片的侧面与通孔的侧面的缝隙，通过填孔电镀工艺电镀填充支撑臂的周侧与槽之间的缝隙，固定裸芯片；E.板面电镀前处理，去除铝电极表面的铝层，漏出铜层，在芯材的2两面镀铜；F.制作芯材两面的线路。
在裸芯片进入电路板生产工艺前，在铝电极的生产工艺过程中增加，在铝电极层上添加铜层，同时为了广泛的适应性，在铜层上再添加铝层，铜层表面的铝层在电路板工艺处理中，可以通过前处理去除，漏出铜层，铜层能够适应电路的生产工艺流程，可以使带有铝电极的裸芯片与电路板的制作工艺兼容。
本实施例中，步骤F之后，还包括：
G.将制作完线路的芯材与其它已经制完电路的覆铜板压合、钻孔、电镀，制作导电孔和表层线路；表层线路至少有部分线路与铝电极和非铝电极连通。
本实施例中，步骤A之前还包括：
A1：蚀刻通孔两面及通孔周边的铜层、蚀刻槽上部的铜层。
本实施例中，裸芯片的另一面为铜电极、金电极、银电极或镍钯金电极。
本实施例中，铜层与底层铝层和上层铝层的交界面设置有凹凸度为1～2um的凹坑和凸起，铝层的铝和铜层的铜交错填平凹坑和凸起。
本实施例中，裸芯片内部设置有纵横交错的加强筋，加强筋从裸芯片的周侧伸出成支撑臂。
本发明的不局限于上述实施例，本发明的上述各个实施例的技术方案彼此可以交叉组合形成新的技术方案，另外凡采用等同替换形成的技术方案，均落在本发明要求的保护范围内。

Claims (6)

1.一种裸芯片嵌入式电路板的制造方法，其特征在于，包括：
A.在电路板的芯材开设通孔，所述通孔的周侧开设有多个槽；
B.将裸芯片置于所述通孔中；
其中，所述裸芯片的一面具有铝电极，另一面为非铝电极；所述铝电极至少包括三层金属层：铝层、铜层、铝层，所述铜层位于中间层，所述铜层的厚度在5um以上；所述裸芯片的周侧伸出支撑臂；
并使所述支撑臂放置于所述槽内；
所述槽与所述裸芯片的间隙为30～100um之间；
C.点焊所述支撑臂和所述槽，定位所述裸芯片；
D.通过填孔电镀工艺电镀填充所述裸芯片的侧面与所述通孔的侧面的缝隙，通过填孔电镀工艺电镀填充所述支撑臂的周侧与所述槽之间的缝隙，固定所述裸芯片；
E.板面电镀前处理，去除所述铝电极表面的铝层，漏出所述铜层，在所述芯材的2两面镀铜；
F.制作芯材两面的线路。
2.根据权利要求1所述的制造方法，其特征在于，所述步骤F之后，还包括：
G.将所述制作完线路的芯材与其它已经制完电路的覆铜板压合、钻孔、电镀，制作导电孔和表层线路；所述表层线路至少有部分线路与铝电极和所述非铝电极连通。
3.根据权利要求1所述的制造方法，其特征在于，所述步骤A之前还包括：
A1：蚀刻所述通孔两面及通孔周边的铜层、蚀刻所述槽上部的铜层。
4.根据权利要求1所述的制造方法，其特征在于，所述裸芯片的另一面为铜电极、金电极、银电极或镍钯金电极。
5.根据权利要求1所述的制造方法，其特征在于，所述铜层与底层铝层和上层铝层的交界面设置有凹凸度为1～2um的凹坑和凸起，所述铝层的铝和铜层的铜交错填平所述凹坑和凸起。
6.如权利要求1所述的制造方法，其特征在于，所述裸芯片内部设置有纵横交错的加强筋，所述加强筋从所述裸芯片的周侧伸出成所述支撑臂。
CN201710394915.9A 2017-05-30 2017-05-30 一种裸芯片嵌入式电路板的制造方法 Pending CN107124822A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710394915.9A CN107124822A (zh) 2017-05-30 2017-05-30 一种裸芯片嵌入式电路板的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710394915.9A CN107124822A (zh) 2017-05-30 2017-05-30 一种裸芯片嵌入式电路板的制造方法

Publications (1)

Publication Number Publication Date
CN107124822A true CN107124822A (zh) 2017-09-01

Family

ID=59730018

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710394915.9A Pending CN107124822A (zh) 2017-05-30 2017-05-30 一种裸芯片嵌入式电路板的制造方法

Country Status (1)

Country Link
CN (1) CN107124822A (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101018456A (zh) * 2006-02-09 2007-08-15 三星电机株式会社 裸芯片嵌入式pcb及其制造方法
KR100783462B1 (ko) * 2006-06-07 2007-12-07 삼성전기주식회사 전자 소자 내장형 인쇄회로기판 및 그 제조방법
CN102300417A (zh) * 2011-08-10 2011-12-28 深南电路有限公司 电子元件埋入式电路板及其制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101018456A (zh) * 2006-02-09 2007-08-15 三星电机株式会社 裸芯片嵌入式pcb及其制造方法
KR100783462B1 (ko) * 2006-06-07 2007-12-07 삼성전기주식회사 전자 소자 내장형 인쇄회로기판 및 그 제조방법
CN102300417A (zh) * 2011-08-10 2011-12-28 深南电路有限公司 电子元件埋入式电路板及其制造方法

Similar Documents

Publication Publication Date Title
KR101049389B1 (ko) 다층 프린트 배선판 및 그 제조 방법
CN101286457B (zh) 布线板及其制造方法
JP4673207B2 (ja) 多層プリント配線板およびその製造方法
WO2006101134A1 (ja) 多層プリント配線板
KR102194718B1 (ko) 임베디드 기판 및 임베디드 기판의 제조 방법
CN105282969B (zh) 印刷电路板及其制造方法
CN106340461A (zh) 一种超薄无芯封装基板的加工方法和结构
KR20150064976A (ko) 인쇄회로기판 및 그 제조방법
CN104540338A (zh) 高对准度hdi产品制作方法
US20110266671A1 (en) Substrate for a semiconductor package and manufacturing method thereof
CN100565862C (zh) 埋入式芯片基板结构
CN109587928A (zh) 印刷电路板
CN110364496A (zh) 一种芯片封装结构及其封装方法
KR20160149612A (ko) 인쇄회로기판 및 인쇄회로기판의 제조 방법
KR20150065029A (ko) 인쇄회로기판, 그 제조방법 및 반도체 패키지
US20120160549A1 (en) Printed circuit board having embedded electronic component and method of manufacturing the same
CN109661124A (zh) 一种ic载板新型表面处理方法
CN107124822A (zh) 一种裸芯片嵌入式电路板的制造方法
CN107046772A (zh) 一种裸芯片埋入式电路板的制造方法
CN110364490A (zh) 一种芯片封装结构及其封装方法
TWI674820B (zh) 印刷電路板
CN107072043A (zh) 一种高强度裸芯片埋入式电路板的制造方法
KR101124784B1 (ko) 배선 기판 및 그 제조 방법
KR101034089B1 (ko) 배선 기판 및 그 제조 방법
CN206742231U (zh) 一种裸芯片及埋入式电路板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20170901