DE10101948A1 - Verfahren zum Anordnen eines Halbleiterchips auf einem Substrat und auf einem Substrat montierbarer Halbleiterbaustein - Google Patents

Verfahren zum Anordnen eines Halbleiterchips auf einem Substrat und auf einem Substrat montierbarer Halbleiterbaustein

Info

Publication number
DE10101948A1
DE10101948A1 DE2001101948 DE10101948A DE10101948A1 DE 10101948 A1 DE10101948 A1 DE 10101948A1 DE 2001101948 DE2001101948 DE 2001101948 DE 10101948 A DE10101948 A DE 10101948A DE 10101948 A1 DE10101948 A1 DE 10101948A1
Authority
DE
Germany
Prior art keywords
conductive
mounting surface
bumps
substrate
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE2001101948
Other languages
English (en)
Other versions
DE10101948B4 (de
Inventor
I-Ming Chen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Evergrand Holdings Ltd
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Publication of DE10101948A1 publication Critical patent/DE10101948A1/de
Application granted granted Critical
Publication of DE10101948B4 publication Critical patent/DE10101948B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/5328—Conductive materials containing conductive organic materials or pastes, e.g. conductive adhesives, inks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05023—Disposition the whole internal layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05024—Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13008—Bump connector integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Abstract

Durch die vorliegende Erfindung wird ein Verfahren zum Herstellen eines Halbleiterbausteins bereitgestellt, wobei das Verfahren die Schritte aufweist: Bereitstellen eines Halbleiterchips (1) mit einer Pad-Montagefläche (10) mit einem Bondpad (11), Ausbilden eines inneren Bumps (2) auf dem Bondpad und Ausbilden eines leitfähigen Körpers auf der Pad-Montagefläche. Der leitfähige Körper weist einen Ankerabschnitt auf, der mit dem inneren Bump elektrisch verbunden ist und ihn einkapselt, und einen Kontaktabschnitt, der vom Ankerabschnitt versetzt und dazu geeignet ist, mit einem Substrat verbunden zu werden.

Description

Die vorliegende Erfindung ist eine Teil-Fortsetzung (CIP) einer mitanhängigen US-Patentanmeldung Nr. 09/564989, eingereicht durch den Anmelder am 5. Mai 2000, und einer mitanhängigen US-Patentanmeldung Nr. 09/688855, eingereicht durch den Anmelder am 16. Oktober 2000, auf deren Offenba­ rungen hierin in ihrer Gesamtheit durch Verweis Bezug genom­ men wird.
Die vorliegende Erfindung betrifft ein Verfahren zum Anordnen eines Halbleiterchips auf einem Substrat und einen auf einem Substrat montierbaren Halbleiterbaustein.
Im Zuge der raschen Fortschritte und Weiterentwicklun­ gen in der Halbleiterfertigungstechnologie werden die An­ schluß- bzw. Kontaktflecken oder Bondpads auf der Oberfläche eines Halbleiterchips sowie die Abstände zwischen benachbar­ ten Bondpads immer kleiner. Dadurch können Probleme auftre­ ten, wenn der Halbleiterchip mit einer externen Schaltung verbunden wird, und die Produktion kann beeinträchtigt wer­ den.
In der mitanhängigen US-Patentanmeldung Nr. 09/564989 beschreibt der Anmelder ein Verfahren zum Montieren eines Halbleiterchips auf einem Substrat, um einen Halbleiterbau­ stein herzustellen. Das Substrat weist einen Chip-Montage­ bereich mit mehreren Lotstellen auf. Der Halbleiterchip weist eine Pad-Montagefläche mit mehreren Bondpads auf, die dazu vorgesehen sind, mit entsprechenden der Lotstellen ver­ bunden zu werden und auf der Pad-Montagefläche an Positionen angeordnet sind, die von den Positionen der entsprechenden Lotstellen des Chip-Montagebereichs versetzt sind. Das Ver­ fahren weist die Schritte zum Ausbilden leitfähiger Körper in einer Leiterfertigungsform und zum Übertragen der leitfä­ higen Körper durch bekannte Übertragungsdrucktechniken von der Form zur Pad-Montagefläche des Halbleiterchips auf. Je­ der leitfähige Körper weist einen Ansatzabschnitt auf, der mit einem entsprechenden der Bondpads elektrisch verbunden ist, und einen Verbindungsabschnitt, der sich zu der Positi­ on erstreckt, die derjenigen der entsprechenden Lotstelle auf dem Chip-Montagebereich des Substrats entspricht.
In der mitanhängigen US-Patentanmeldung Nr. 09/688855 beschreibt der Anmelder ein anderes Verfahren zum Montieren eines Halbleiterchips auf einem Substrat, um einen Halblei­ terbaustein herzustellen. Ähnlich wie in der mitanhängigen US-Patentanmeldung Nr. 09/564989 weist das Substrat einen Chip-Montagebereich mit mehreren Lotstellen auf. Der Halb­ leiterchip weist eine Pad-Montagefläche mit mehreren Bond­ pads auf, die dazu vorgesehen sind, mit entsprechenden Lot­ stellen verbunden zu werden und auf der Pad-Montagefläche an Positionen angordnet sind, die von den Positionen der ent­ sprechenden Lotstellen des Chip-Montagebereichs versetzt sind. Das Verfahren weist die Schritte auf: Ausbilden mehre­ rer Kontaktaufnahmevertiefungen in einer Photoresistschicht auf der Pad-Montagefläche, wobei jede Vertiefung mit einem Abschnitt eines der Bondpads auf der Pad-Montagefläche aus­ gerichtet ist und ihn freilegt, und Ausbilden mehrerer leit­ fähiger Körper, wobei jeder Körper mit einem der Bondpads elektrisch verbunden ist und einen Ankerabschnitt aufweist, der eine der Kontaktaufnahmevertiefungen füllt und mit dem entsprechenden Bondpad verbunden ist, und einen Ansatzab­ schnitt, der sich vom Ankerabschnitt erstreckt und auf der Oberfläche der Photoresistschicht ausgebildet ist, und einen Kontaktabschnitt, der von einem Ende des Ansatzabschnitts hervorsteht und auf der Oberfläche der Photoresistschicht gegenüberliegend dem Ankerabschnitt ausgebildet ist. Der Kontaktabschnitt ist an einer Position angeordnet, die einer entsprechenden Lotstelle auf dem Chip-Montagebereich des Substrats entspricht.
Es ist Aufgabe der vorliegenden Erfindung, ein Verfah­ ren des in der vorstehend erwähnten mitanhängigen US- Patentanmeldung Nr. 09/564989 beschriebenen Typs zum Anordnen bzw. Montieren eines Halbleiterchips auf einem Substrat bereitzustel­ len, durch das ein Halbleiterchips so auf einem Substrat an­ geordnet wird, daß der vorstehend erwähnte Nachteil elimi­ niert wird.
Es ist ein Vorteil der vorliegenden Erfindung, einen Halbleiterbaustein des in der vorstehend erwähnten mitanhän­ gigen US-Patentanmeldung Nr. 09/564989 beschriebenen Typs bereitzustellen, durch den der vorstehend erwähnte Nachteil eliminiert werden kann.
Es ist ein weiterer Vorteil der vorliegenden Erfindung, ein Verfahren des in der vorstehend erwähnten mitanhängigen US-Patentanmeldung Nr. 09/688855 beschriebenen Typs bereit­ zustellen, durch das ein Halbleiterchips so auf einem Sub­ strat angeordnet wird, daß der vorstehend erwähnte Nachteil eliminiert wird.
Es ist ein weiterer Vorteil der vorliegenden Erfindung, einen Halbleiterbaustein des in der vorstehend erwähnten mitanhängigen US-Patentanmeldung Nr. 09/688855 beschriebenen Typs bereitzustellen, durch den der vorstehend erwähnte Nachteil eliminiert werden kann.
Gemäß einem Aspekt der vorliegenden Erfindung wird ein Verfahren zum Montieren eines Halbleiterchips auf einem Sub­ strat bereitgestellt, das einen Chip-Montagebereich mit meh­ reren Lotstellen aufweist. Der Halbleiterchip weist eine Pad-Montagefläche mit mehreren Bondpads auf, die dazu vorge­ sehen sind, mit entsprechenden der Lotstellen verbunden zu werden und auf der Pad-Montagefläche an Positionen angeord­ net sind, die von Positionen der entsprechenden Lotstellen auf dem Chip-Montagebereich versetzt sind. Das Verfahren weist die Schritte auf: Ausbilden mehrerer leitfähiger inne­ rer Bumps, die jeweils mit einem entsprechenden Bondpad elektrisch verbunden und so ausgebildet sind, daß sie von den entsprechenden Bondpads hervorstehen; Ausbilden einer Photoresistschicht auf der Pad-Montagefläche, wobei die in­ neren Bumps in die Photoresistschicht eingebettet sind; Aus­ bilden von Zugangslöchern in der Photoresistschicht, wobei jedes der Zugangslöcher mit mindestens einem Abschnitt eines entsprechenden inneren Bumps ausgerichtet ist und diesen Ab­ schnitt freilegt; und Ausbilden mehrerer leitfähiger Körper, die jeweils einen Ansatzabschnitt aufweisen sowie einen An­ kerabschnitt und einen Kontaktabschnitt an gegenüberliegen­ den Enden des Ansatzabschnitts, wobei der Ankerabschnitt ein entsprechendes der Zugangslöcher füllt und mit mindestens einem Abschnitt eines entsprechenden der inneren Bumps elek­ trisch verbunden ist und diesen einkapselt, wobei der Kon­ taktabschnitt auf einer oberen Fläche der Photoresistschicht gegenüberliegend der Pad-Montagefläche ausgebildet und an einer Position angeordnet ist, die einer entsprechenden der Lotstellen auf dem Chip-Montagebereich des Substrats ent­ spricht, wobei der Ansatzabschnitt auf der oberen Fläche der Photoresistschicht ausgebildet ist und die Anker- und Kon­ taktabschnitte miteinander verbindet.
Gemäß einem anderen Aspekt der vorliegenden Erfindung wird ein Halbleiterbaustein bereitgestellt, der dazu geeig­ net ist, auf einem Substrat montiert zu werden, das einen Chip-Montagebereich mit mehreren Lotstellen aufweist. Der Halbleiterbaustein weist auf: einen Halbleiterchip mit einer Pad-Montagefläche, die mehrere Bondpads aufweist, die auf der Pad-Montagefläche an Positionen angeordnet sind, die von Positionen entsprechender Lotstellen auf dem Chip-Montage­ bereich versetzt sind; mehrere leitfähige innere Bumps, die mit entsprechenden Bondpads elektrisch verbunden sind und von den Bondpads hervorstehen; eine auf der Pad-Montage­ fläche des Halbleiterchips ausgebildete Photoresistschicht, wobei die Photoresistschicht mehrere Zugangslöcher aufweist, die jeweils mit mindestens einem Abschnitt eines entspre­ chenden inneren Bumps auf den Bondpads ausgerichtet sind und diesen freilegen, und mehrere leitfähige Körper, die jeweils einen Ansatzabschnitt aufweisen sowie einen Ankerabschnitt und einen Kontaktabschnitt an gegenüberliegenden Enden des Ansatzabschnitts, wobei der Ankerabschnitt ein entsprechen­ des der Zugangslöcher füllt und mit mindestens einem Ab­ schnitt eines entsprechenden der inneren Bumps elektrisch verbunden ist und diesen einkapselt, wobei der Kontaktab­ schnitt auf einer oberen Fläche der Photoresistschicht ge­ genüberliegend der Pad-Montagefläche ausgebildet und an ei­ ner Position angeordnet ist, die einer entsprechenden Lot­ stelle auf dem Chip-Montagebereich des Substrats entspricht, und wobei der Ansatzabschnitt auf der oberen Fläche der Pho­ toresistschicht ausgebildet ist und die Anker- und Kontakt­ abschnitte miteinander verbindet.
Gemäß einem noch anderen Aspekt der vorliegenden Erfin­ dung wird ein Verfahren zum Montieren eines Halbleiterchips auf einem Substrat bereitgestellt, das einen Chip-Montage­ bereich mit mehreren Lotstellen aufweist. Der Halbleiterchip weist eine Pad-Montagefläche mit mehreren Bondpads auf, die dazu vorgesehen sind, mit entsprechenden der Lotstellen ver­ bunden zu werden und auf der Pad-Montagefläche an Positionen angeordnet sind, die von Positionen der entsprechenden Lot­ stellen auf dem Chip-Montagebereich versetzt sind. Das Ver­ fahren weist die Schritte auf: Ausbilden mehrerer leitfähi­ ger innerer Bumps, die jeweils mit einem entsprechenden Bondpad elektrisch verbunden und so ausgebildet sind, daß sie vom entsprechenden Bondpad hervorstehen; und Ausbilden mehrerer voneinander beabstandeter leitfähiger Körper, die jeweils einen Ansatzabschnitt aufweisen sowie einen Ankerab­ schnitt und einen Kontaktabschnitt an gegenüberliegenden En­ den des Ansatzabschnitts, wobei der Ankerabschnitt mit einem entsprechenden inneren Bump elektrisch verbunden ist und ihn einkapselt, der Kontaktabschnitt auf der Pad-Montagefläche ausgebildet und an der Position angeordnet ist, die einer entsprechenden Lotstelle auf dem Chip-Montagebereich ent­ spricht, und wobei der Ansatzabschnitt auf der Pad-Montagefläche ausgebildet ist und die Anker- und Kontaktab­ schnitte miteinander verbindet.
Gemäß einem weiteren Aspekt der vorliegenden Erfindung wird ein Halbleiterbaustein bereitgestellt, der auf einem Substrat montierbar ist, das einen Chip-Montagebereich mit mehreren Lotstellen aufweist. Der Halbleiterbaustein weist auf: einen Halbleiterchip mit einer Pad-Montagefläche, die mehrere Bondpads aufweist, welche auf der Pad-Montagefläche an Positionen angeordnet sind, die von Positionen entspre­ chender Lotstellen auf dem Chip-Montagebereich versetzt sind; mehrere leitfähige innere Bumps, die mit entsprechen­ den Bondpads elektrisch verbunden sind und von den Bondpads hervorstehen; und mehrere leitfähige Körper, die jeweils ei­ nen Ansatzabschnitt aufweisen sowie einen Ankerabschnitt und einen Kontaktabschnitt an gegenüberliegenden Enden des An­ satzabschnitts, wobei der Ankerabschnitt mit einem entspre­ chenden der inneren Bumps elektrisch verbunden ist und ihn einkapselt, der Kontaktabschnitt auf der Pad-Montagefläche ausgebildet und an einer Position angeordnet ist, die einer entsprechenden Lotstelle auf dem Chip-Montagebereich des Substrats entspricht, und wobei der Ansatzabschnitt auf der Pad-Montagefläche ausgebildet ist und die Anker- und Kon­ taktabschnitte miteinander verbindet.
Die Zeichnungen stellen Ausführungsformen der Erfindung dar; es zeigen:
Fig. 1 eine schematische Ansicht zum Darstellen eines inneren Bumps, der auf einem Halbleiterchip ausgebildet ist, der dazu geeignet ist, gemäß einem erfindungsgemäßen Verfah­ ren auf einem Substrat montiert zu werden;
Fig. 2 eine schematische Ansicht zum Darstellen einer Photoresistschicht, die gemäß dem erfindungsgemäßen Verfah­ ren auf einer Pad-Montagefläche des Halbleiterchips von Fig. 1 ausgebildet wird;
Fig. 3 eine schematische Ansicht zum Darstellen einer Maske, die gemäß dem erfindungsgemäßen Verfahren in einem Photolithografieprozeß für die Photoresistschicht von Fig. 2 verwendet wird;
Fig. 4 eine schematische Ansicht zum Darstellen eines Zugangslochs, das gemäß dem erfindungsgemäßen Verfahren in der Photoresistschicht von Fig. 3 ausgebildet wird;
Fig. 5 eine schematische Ansicht zum Darstellen der Ausbildung eines leitfähigen Körpers im Zugangsloch von Fig. 4 gemäß dem erfindungsgemäßen Verfahren;
Fig. 6 eine schematische Ansicht zum Darstellen der Ausbildung eines anderen, bezüglich des leitfähigen Körpers von Fig. 5 modifizierten leitfähigen Körpers;
Fig. 7 eine schematische Ansicht zum Darstellen eines gemäß dem erfindungsgemäßen Verfahren in der Photore­ sistschicht von Fig. 3 ausgebildeten modifizierten Zugangs­ lochs;
Fig. 8 eine schematische Ansicht zum Darstellen der Ausbildung des leitfähigen Körpers im modifizierten Zugangs­ loch von Fig. 7;
Fig. 9 eine schematische Ansicht zum Darstellen der Ausbildung eines anderen, bezüglich dem leitfähigen Körper von Fig. 8 modifizierten leitfähigen Körpers;
Fig. 10 eine schematische Ansicht zum Darstellen der Ausbildung des inneren Bumps und des leitfähigen Körpers auf der Pad-Montagefläche des Halbleiterchips gemäß einem modi­ fizierten erfindungsgemäßen Verfahren; und
Fig. 11 eine schematische Ansicht zum Darstellen der Ausbildung eines anderen, bezüglich dem leitfähigen Körper von Fig. 10 modifizierten leitfähigen Körpers.
Fig. 1 zeigt einen gemäß dem erfindungsgemäßen Verfah­ ren auf einem Substrat 7 zu montierenden Halbleiterchip 1. Das Substrat 7 weist einen Chip-Montagebereich mit mehreren Lotstellen 71 auf (es ist nur eine Lotstelle 71 darge­ stellt). Der Halbleiterchip 1 weist eine Pad-Montagefläche 10 mit mehreren Bondpads 11 auf (es ist nur ein Bondpad 11 dargestellt), die dazu vorgesehen sind, mit entsprechenden der Lotstellen 71 verbunden zu werden und auf der Pad-Montagefläche 10 an Positionen angeordnet sind, die von Po­ sitionen der entsprechenden Lotstellen 71 auf dem Chip- Montagebereich des Substrats 7 versetzt sind.
Die Fig. 1 bis 5 zeigen aufeinanderfolgende Schritte zum Verarbeiten des Halbleiterchips 1 zum Ausbilden eines auf dem Substrat 7 zu montierenden Halbleiterbausteins gemäß dem erfindungsgemäßen Verfahren.
In Fig. 1 werden mehrere leitfähige innere Bumps 2 (nur ein innerer Bump ist dargestellt) durch bekannte Löttechni­ ken jeweils auf den Bondpads 11 auf der Pad-Montagefläche 10 des Halbleiterchips 1 so ausgebildet, daß sie von den Bond­ pads 11 hervorstehen.
In Fig. 2 wird eine in Licht aushärtbare Schicht, z. B. eine Photoresistschicht 3, auf der Pad-Montagefläche 10 so ausgebildet, daß die inneren Bumps 2 in der Photore­ sistschicht 3 eingebettet sind.
In Fig. 3 wird eine Maske 4 auf der Photoresistschicht 3 angeordnet, und die Photoresistschicht 3 wird an Positio­ nen belichtet, die von den inneren Bumps 2 und den Bondpads 11 versetzt sind. Der belichtete Abschnitt der Photore­ sistschicht 3 härtet und bildet eine die Pad-Montagefläche 10 bedeckende Isolierschicht.
In Fig. 4 werden mehrere Zugangslöcher 30 (nur eines ist dargestellt) in der Photoresistschicht 3 ausgebildet, indem die unbelichteten Abschnitte der Photoresistschicht 3 durch Waschen mit Lösungsmittel von der Isolierschicht ent­ fernt werden. Jedes der Zugangslöcher 30 legt einen Ab­ schnitt eines entsprechenden der inneren Bumps 2 frei. Jedes der Zugangslöcher 30 hat eine Tiefe von einer oberen Fläche der Photoresistschicht 3 zur Pad-Montagefläche 10 des Halb­ leiterchips 1, die der oberen Fläche der Photoresistschicht 3 gegenüberliegt.
In Fig. 5 wird in jedem der Zugangslöcher 30 ein leit­ fähiger Körper 5 (nur einer ist dargestellt) ausgebildet.
Jeder der leitfähigen Körper 5 weist einen Ansatzabschnitt 501 auf sowie einen Ankerabschnitt 500 und einen Kontaktab­ schnitt 502 an gegenüberliegenden Enden des Ansatzabschnitts 501. Jeder Ankerabschnitt 500 füllt ein entsprechendes der Zugangslöcher 30 und ist mit einem entsprechenden der inne­ ren Bumps 2 elektrisch verbunden und kapselt ihn ein. Der Kontaktabschnitt 502 ist auf der oberen Fläche der Photore­ sistschicht 3 ausgebildet und an einer Position angeordnet, die einer entsprechenden der Lotstellen 71 auf dem Chip- Montagebereich des Substrats 7 entspricht. Der Ansatzab­ schnitt 501 ist auf der oberen Fläche der Photoresistschicht 3 ausgebildet und verbindet die Anker- und Kontaktabschnitte 500, 502 miteinander. Anschließend wird ein äußerer Bump 6 durch bekannte Löttechniken auf dem Kontaktabschnitt 502 je­ des leitfähigen Körpers 5 so ausgebildet, daß er davon her­ vorsteht, nachdem die leitfähigen Körper 5 ausgebildet wur­ den, und mit der entsprechenden Lotstelle 71 auf dem Chip- Montagebereich des Substrats 7 ausgerichtet ist.
Die inneren und äußeren Bumps 2 werden vorzugsweise aus Zinnlotmittel hergestellt, und die leitfähigen Körper 5 wer­ den aus einer leitfähigen Paste hergestellt, die ein aus Gold, Silber, Kupfer, Eisen, Zinn und Aluminium ausgewähltes Metall enthält.
Fig. 6 zeigt einen modifizierten leitfähigen Körper 5 für jeden Bondpad 11. Anstatt die äußeren Bumps 6 durch eine Löttechnik auf dem Kontaktabschnitt 502 jedes leitfähigen Körpers 5 auszubilden, werden die äußeren Bumps 6 mit den Anker- und Ansatzabschnitten 500, 501 des jeweiligen leitfä­ higen Körpers 5 einstückig ausgebildet.
Die Fig. 7 bis 9 zeigen ein durch das vorstehend er­ wähnte erfindungsgemäße Verfahren für jeden leitfähigen Kör­ per 5 in der Photoresistschicht 3 ausgebildetes Zugangsloch 30. Jedes Zugangsloch 30 erstreckt sich von der oberen Flä­ che der Photoresistschicht 3 zu einer Ebene, die über der Pad-Montagefläche 10 und unter einem oberen Abschnitt des entsprechenden inneren Bump 2 angeordnet ist. Die in den Fig. 8 und 9 dargestellten leitfähigen Körper 5 entsprechen den in den Fig. 5 und 6 dargestellten leitfähigen Kör­ pern, ihre Ankerabschnitte kapseln jedoch nur Abschnitte der inneren Bumps 2 ein. Die übrigen Abschnitte der inneren Bumps 2 sind in die Photoresistschicht 3 eingebettet.
Die Fig. 10 und 11 zeigen ein auf der vorangehenden Ausführungsform basierendes modifiziertes erfindungsgemäßes Verfahren. Die in den Fig. 10 und 11 dargestellten leit­ fähigen Körper 5 entsprechen denjenigen von Fig. 5 und 6, außer daß auf der Pad-Montagefläche 10 keine Photore­ sistschicht 3 ausgebildet ist. Die leitfähigen Körper 5 auf der Pad-Montagefläche 10 können im in den Fig. 10 und 11 dargestellten Verfahren durch bekannte Drucktechniken ausge­ bildet werden, wie in den vorstehend erwähnten mitanhängigen Patentanmeldungen dargestellt ist.
Aufgrund der durch das erfindungsgemäße Verfahren aus­ gebildeten Struktur der leitfähigen Körper 5 können die im herkömmlichen Verfahren auftretenden Probleme reduziert wer­ den, und die Produktion kann wesentlich erhöht werden. Au­ ßerdem können die Ankerabschnitte 500 der leitfähigen Körper 5, weil sie an den inneren Bumps 2 verankert sind, mit den Bondpads 11 fest in Kontakt gehalten werden, ohne daß sie während nachfolgender Verarbeitungsschritte, z. B. während eines Wärmetests, abgezogen oder abgelöst werden.
Es ist offensichtlich, daß innerhalb des durch die bei­ gefügten Patentansprüche definierten Schutzumfangs der vor­ liegenden Erfindung verschiedenartige Modifikationen und Än­ derungen vorgenommen werden können.

Claims (22)

1. Verfahren zum Anordnen eines Halbleiterchips auf einem Substrat, wobei das Substrat einen Chip-Montagebereich mit mehreren Lotstellen aufweist, der Halbleiterchip eine Pad-Montagefläche mit mehreren Bondpads aufweist, die dazu vorgesehen sind, mit entsprechenden der Lot­ stellen verbunden zu werden und auf der Pad-Montage­ fläche an Positionen angeordnet sind, die von Positio­ nen der entsprechenden Lotstellen auf dem Chip- Montagebereich versetzt sind, wobei das Verfahren die Schritte aufweist:
Ausbilden mehrerer leitfähiger innerer Bumps, die jeweils mit einem entsprechenden Bondpad elektrisch verbunden und so ausgebildet sind, daß sie von den ent­ sprechenden Bondpads hervorstehen;
Ausbilden einer Photoresistschicht auf der Pad-Montagefläche, wobei die inneren Bumps in die Photore­ sistschicht eingebettet sind;
Ausbilden von Zugangslöchern in der Photore­ sistschicht, wobei jedes der Zugangslöcher mit minde­ stens einem Abschnitt eines entsprechenden der inneren Bumps ausgerichtet ist und diesen Abschnitt freilegt; und
Ausbilden mehrerer leitfähiger Körper, die jeweils einen Ansatzabschnitt aufweisen sowie einen Ankerab­ schnitt und einen Kontaktabschnitt an gegenüberliegen­ den Enden des Ansatzabschnitts, wobei der Ankerab­ schnitt ein entsprechendes der Zugangslöcher füllt und mit mindestens einem Abschritt eines entsprechenden der inneren Bumps elektrisch verbunden ist und diesen ein­ kapselt, wobei der Kontaktabschnitt auf einer oberen Fläche der Photoresistschicht gegenüberliegend der Pad-Montagefläche ausgebildet und an einer Position ange­ ordnet ist, die einer entsprechenden der Lotstellen auf dem Chip-Montagebereich des Substrats entspricht, und wobei der Ansatzabschnitt auf der oberen Fläche der Photoresistschicht ausgebildet ist und die Anker- und Kontaktabschnitte miteinander verbindet.
2. Verfahren nach Anspruch 1, wobei jedes der Zugangslö­ cher eine Tiefe von der oberen Fläche der Photore­ sistschicht zur Pad-Montagefläche des Halbleiterchips aufweist.
3. Verfahren nach Anspruch 1, wobei jedes der Zugangslö­ cher eine Tiefe von der oberen Fläche der Photore­ sistschicht zu einer Ebene über dem entsprechenden Bondpad und unter einem oberen Abschnitt des entspre­ chenden inneren Bumps aufweist.
4. Verfahren nach einem der vorangehenden Ansprüche, wobei der Kontaktabschnitt jedes der leitfähigen Körper einen leitfähigen äußeren Bump aufweist, der bezüglich des Ansatzabschnitts in Querrichtung vom leitfähigen Körper hervorsteht und mit dem Anker- und dem Ansatzabschnitt einstückig ausgebildet ist.
5. Verfahren nach einem der vorangehenden Ansprüche, fer­ ner mit dem Schritt zum Ausbilden eines leitfähigen äu­ ßeren Bumps auf dem Kontaktabschnitt jedes leitfähigen Körpers, nachdem die leitfähigen Körper ausgebildet wurden, so daß der äußere Bump bezüglich des Ansatzab­ schnitts in Querrichtung vom Kontaktabschnitt hervor­ steht.
6. Verfahren nach einem der vorangehenden Ansprüche, wobei die inneren Bumps aus Zinn-Lotmittel hergestellt sind, und wobei die leitfähigen Körper aus einer leitfähigen Metallpaste hergestellt sind, die ein Metall enthält das aus Gold, Silber, Kupfer, Eisen, Zinn und Aluminium ausgewählt wird.
7. Verfahren nach Anspruch 5, wobei die inneren und äuße­ ren Bumps aus Zinn-Lotmittel hergestellt sind, und wo­ bei die leitfähigen Körper aus einer leitfähigen Me­ tallpaste hergestellt sind, die ein Metall enthält das aus Gold, Silber, Kupfer, Eisen, Zinn und Aluminium ausgewählt wird.
8. Halbleiterbaustein, der dazu geeignet ist, auf einem Substrat angeordnet zu werden, wobei das Substrat einen Chip-Montagebereich mit mehreren Lotstellen aufweist, wobei der Halbleiterbaustein aufweist:
einen Halbleiterchip mit einer Pad-Montagefläche, die mehrere Bondpads aufweist, die auf der Pad-Montagefläche an Positionen angeordnet sind, die von Positionen entsprechender Lotstellen auf dem Chip- Montagebereich versetzt sind;
mehrere leitfähige innere Bumps, die mit entspre­ chenden Bondpads elektrisch verbunden sind und von den Bondpads hervorstehen;
eine auf der Pad-Montagefläche des Halbleiterchips ausgebildete Photoresistschicht, wobei die Photore­ sistschicht mehrere Zugangslöcher aufweist, die jeweils mit mindestens einem Abschnitt eines entsprechenden in­ neren Bums auf den Bondpads ausgerichtet sind und die­ sen freilegen; und
mehrere leitfähige Körper, die jeweils einen An­ satzabschnitt aufweisen sowie einen Ankerabschnitt und einen Kontaktabschnitt an gegenüberliegenden Enden des Ansatzabschnitts, wobei der Ankerabschnitt ein entspre­ chendes der Zugangslöcher füllt und mit mindestens ei­ nem Abschnitt eines entsprechenden der inneren Bumps elektrisch verbunden ist und diesen einkapselt, wobei der Kontaktabschnitt auf einer oberen Fläche der Photo­ resistschicht gegenüberliegend der Pad-Montagefläche ausgebildet und an einer Position angeordnet ist, die einer entsprechenden der Lotstellen auf dem Chip- Montagebereich des Substrats entspricht, und wobei der Ansatzabschnitt auf der oberen Fläche der Photore­ sistschicht ausgebildet ist und die Anker- und Kontakt­ abschnitte miteinander verbindet.
9. Halbleiterbaustein nach Anspruch 8, wobei jedes der Zu­ gangslöcher eine Tiefe von der oberen Fläche der Photo­ resistschicht zur Pad-Montagefläche des Halbleiterchips aufweist.
10. Halbleiterbaustein nach Anspruch 8, wobei jedes der Zu­ gangslöcher eine Tiefe von der oberen Fläche der Photo­ resistschicht zu einer Ebene über dem entsprechenden Bondpad und unter einem oberen Abschnitt des entspre­ chenden inneren Bumps aufweist.
11. Halbleiterbaustein nach einem der Ansprüche 8 bis 10, wobei der Kontaktabschnitt jedes der leitfähigen Körper einen leitfähigen äußeren Bump aufweist, der bezüglich des Ansatzabschnitts in Querrichtung vom leitfähigen Körper hervorsteht und mit dem Anker- und dem Ansatzab­ schnitt einstückig ausgebildet ist.
12. Halbleiterbaustein nach einem der Ansprüche 8 bis 11, ferner mit leitfähigen äußeren Bumps, die auf dem Kon­ taktabschnitt jedes leitfähigen Körpers so ausgebildet sind, daß jeder äußere Bump bezüglich des Ansatzab­ schnitts in Querrichtung vom Kontaktabschnitt hervor­ steht.
13. Halbleiterbaustein nach einem der Ansprüche 8 bis 12, wobei die inneren Bumps aus Zinn-Lotmittel hergestellt sind, und wobei die leitfähigen Körper aus einer leit­ fähigen Metallpaste hergestellt sind, die ein Metall enthält, das aus Gold, Silber, Kupfer, Eisen, Zinn und Aluminium ausgewählt wird.
14. Halbleiterbaustein nach Anspruch 12, wobei die inneren und äußeren Bumps aus Zinn-Lotmittel hergestellt sind, und wobei die leitfähigen Körper aus einer leitfähigen Metallpaste hergestellt sind, die ein Metall enthält das aus Gold, Silber, Kupfer, Eisen, Zinn und Aluminium ausgewählt wird.
15. Verfahren zum Anordnen eines Halbleiterchips auf einem Substrat, wobei das Substrat einen Chip-Montagebereich mit mehreren Lotstellen aufweist, wobei der Halbleiter­ chip eine Pad-Montagefläche mit mehreren Bondpads auf­ weist, die dazu vorgesehen sind, mit entsprechenden Lotstellen verbunden zu werden und auf der Pad-Montagefläche an Positionen angeordnet sind, die von Positionen der entsprechenden Lotstellen auf dem Chip- Montagebereich versetzt sind, wobei das Verfahren die Schritte aufweist:
Ausbilden mehrerer leitfähiger innerer Bumps, die jeweils mit einem entsprechenden der Bondpads elek­ trisch verbunden und so ausgebildet sind, daß sie davon hervorstehen; und
Ausbilden mehrerer voneinander beabstandeter leit­ fähiger Körper, die jeweils einen Ansatzabschnitt auf­ weisen sowie einen Ankerabschnitt und einen Kontaktab­ schnitt an gegenüberliegenden Enden des Ansatzab­ schnitts, wobei der Ankerabschnitt mit einem entspre­ chenden der inneren Bumps elektrisch verbunden ist und diesen einkapselt, wobei der Kontaktabschnitt auf der Pad-Montagefläche ausgebildet und an einer Position an­ geordnet ist, die einer entsprechenden der Lotstellen auf dem Chip-Montagebereich des Substrats entspricht, und wobei der Ansatzabschnitt auf der Pad-Montagefläche ausgebildet ist und die Anker- und Kontaktabschnitte miteinander verbindet.
16. Verfahren nach Anspruch 15, ferner mit dem Schritt zum Ausbilden eines leitfähigen äußeren Bumps auf dem Kon­ taktabschnitt jedes der leitfähigen Körper, nachdem die leitfähigen Körper ausgebildet wurden, so daß der äuße­ re Bump bezüglich des Ansatzabschnitts in Querrichtung vom Kontaktabschnitt hervorsteht.
17. Verfahren nach Anspruch 15 oder 16, wobei die inneren Bumps aus Zinn-Lotmittel hergestellt sind, und wobei die leitfähigen Körper aus einer leitfähigen Metallpa­ ste hergestellt sind, die ein Metall enthält das aus Gold, Silber, Kupfer, Eisen, Zinn und Aluminium ausge­ wählt wird.
18. Verfahren nach Anspruch 16, wobei die inneren und äuße­ ren Bumps aus Zinn-Lotmittel hergestellt sind, und wo­ bei die leitfähigen Körper aus einer leitfähigen Me­ tallpaste hergestellt sind, die ein Metall enthält das aus Gold, Silber, Kupfer, Eisen, Zinn und Aluminium ausgewählt wird.
19. Halbleiterbaustein, der dazu geeignet ist, auf einem Substrat angeordnet zu werden, wobei das Substrat einen Chip-Montagebereich mit mehreren Lotstellen aufweist, wobei der Halbleiterbaustein aufweist:
einen Halbleiterchip mit einer Pad-Montagefläche, die mehrere Bondpads aufweist, die auf der Pad-Montagefläche an Positionen angeordnet sind, die von Positionen entsprechender Lotstellen auf dem Chip- Montagebereich versetzt sind;
mehrere leitfähige innere Bumps, die mit entspre­ chenden Bondpads elektrisch verbunden sind und von den Bondpads hervorstehen; und
mehrere leitfähige Körper, die jeweils einen An­ satzabschnitt aufweisen sowie einen Ankerabschnitt und einen Kontaktabschnitt an gegenüberliegenden Enden des Ansatzabschnitts, wobei der Ankerabschnitt mit einem entsprechenden der inneren Bumps elektrisch verbunden ist und diesen einkapselt, wobei der Kontaktabschnitt auf der Pad-Montagefläche ausgebildet und an einer Posi­ tion angeordnet ist, die einer entsprechenden der Lot­ stellen auf dem Chip-Montagebereich des Substrats ent­ spricht, und wobei der Ansatzabschnitt auf der Pad-Montagefläche ausgebildet ist und die Anker- und Kon­ taktabschnitte miteinander verbindet.
20. Halbleiterbaustein nach Anspruch 19, ferner mit leitfä­ higen äußeren Bumps, die auf dem Kontaktabschnitt jedes leitfähigen Körpers so ausgebildet sind, daß jeder äu­ ßere Bump bezüglich des Ansatzabschnitts in Querrich­ tung vom Kontaktabschnitt hervorsteht.
21. Halbleiterbaustein nach Anspruch 19 oder 20, wobei die inneren Bumps aus Zinn-Lotmittel hergestellt sind, und wobei die leitfähigen Körper aus einer leitfähigen Me­ tallpaste hergestellt sind, die ein Metall enthält das aus Gold, Silber, Kupfer, Eisen, Zinn und Aluminium ausgewählt wird.
22. Halbleiterbaustein nach Anspruch 20, wobei die inneren und äußeren Bumps aus Zinn-Lotmittel hergestellt sind, und wobei die leitfähigen Körper aus einer leitfähigen Metallpaste hergestellt sind, die ein Metall enthält das aus Gold, Silber, Kupfer, Eisen, Zinn und Aluminium ausgewählt wird.
DE2001101948 2000-01-14 2001-01-17 Verfahren zum Anordnen eines Halbleiterchips auf einem Substrat und auf einem Substrat montierbarer Halbleiterbaustein Expired - Fee Related DE10101948B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW089100578A TW434848B (en) 2000-01-14 2000-01-14 Semiconductor chip device and the packaging method
TW89100578A02 2000-09-29

Publications (2)

Publication Number Publication Date
DE10101948A1 true DE10101948A1 (de) 2002-04-18
DE10101948B4 DE10101948B4 (de) 2008-01-10

Family

ID=21658480

Family Applications (4)

Application Number Title Priority Date Filing Date
DE2000127852 Withdrawn DE10027852A1 (de) 2000-01-14 2000-06-06 Verfahren zum Anordnen eines Halbleiterchips auf einem Substrat und zum Anordnen auf einem Substrat geeignetes Halbleiterbaelement
DE2001101948 Expired - Fee Related DE10101948B4 (de) 2000-01-14 2001-01-17 Verfahren zum Anordnen eines Halbleiterchips auf einem Substrat und auf einem Substrat montierbarer Halbleiterbaustein
DE2001110453 Withdrawn DE10110453A1 (de) 2000-01-14 2001-03-05 Verfahren zum Montieren eines Halbleiterchips auf einem Substrat und auf einem Substrat montierbarer Halbleiterbaustein
DE2001117239 Ceased DE10117239A1 (de) 2000-01-14 2001-04-06 Verfahren zum Anordnen eines Halbleiterchips auf einem Substrat, und zum Anordnen auf einem Substrat angepaßte Halbleitervorrichtung

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE2000127852 Withdrawn DE10027852A1 (de) 2000-01-14 2000-06-06 Verfahren zum Anordnen eines Halbleiterchips auf einem Substrat und zum Anordnen auf einem Substrat geeignetes Halbleiterbaelement

Family Applications After (2)

Application Number Title Priority Date Filing Date
DE2001110453 Withdrawn DE10110453A1 (de) 2000-01-14 2001-03-05 Verfahren zum Montieren eines Halbleiterchips auf einem Substrat und auf einem Substrat montierbarer Halbleiterbaustein
DE2001117239 Ceased DE10117239A1 (de) 2000-01-14 2001-04-06 Verfahren zum Anordnen eines Halbleiterchips auf einem Substrat, und zum Anordnen auf einem Substrat angepaßte Halbleitervorrichtung

Country Status (4)

Country Link
US (3) US6239488B1 (de)
JP (4) JP3328643B2 (de)
DE (4) DE10027852A1 (de)
TW (5) TW434848B (de)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6707159B1 (en) * 1999-02-18 2004-03-16 Rohm Co., Ltd. Semiconductor chip and production process therefor
US6437448B1 (en) * 2000-01-14 2002-08-20 I-Ming Chen Semiconductor device adapted for mounting on a substrate
US6400016B2 (en) * 2000-01-14 2002-06-04 I-Ming Chen Method for mounting a semiconductor chip on a substrate and semiconductor device adapted for mounting on a substrate
TW434848B (en) * 2000-01-14 2001-05-16 Chen I Ming Semiconductor chip device and the packaging method
US7057292B1 (en) * 2000-05-19 2006-06-06 Flipchip International, Llc Solder bar for high power flip chips
TW494548B (en) * 2000-08-25 2002-07-11 I-Ming Chen Semiconductor chip device and its package method
US20020170897A1 (en) * 2001-05-21 2002-11-21 Hall Frank L. Methods for preparing ball grid array substrates via use of a laser
JP2003100801A (ja) * 2001-09-25 2003-04-04 Mitsubishi Electric Corp 半導体装置
US7102217B2 (en) 2003-04-09 2006-09-05 Micron Technology, Inc. Interposer substrates with reinforced interconnect slots, and semiconductor die packages including same
TW594889B (en) 2003-05-02 2004-06-21 Yu-Nung Shen Wafer level package method and chip packaged by this method
US7565141B2 (en) * 2003-10-08 2009-07-21 Macaluso Anthony G Over the air provisioning of mobile device settings
JP4972280B2 (ja) * 2004-12-09 2012-07-11 ローム株式会社 半導体装置
US20060186535A1 (en) * 2005-02-23 2006-08-24 Visteon Global Technologies, Inc. Semi-conductor die mount assembly
US7927976B2 (en) * 2008-07-23 2011-04-19 Semprius, Inc. Reinforced composite stamp for dry transfer printing of semiconductor elements
WO2010059781A1 (en) * 2008-11-19 2010-05-27 Semprius, Inc. Printing semiconductor elements by shear-assisted elastomeric stamp transfer
TW201023314A (en) 2008-12-02 2010-06-16 Aflash Technology Co Ltd Semiconductor chip packaging structure
US8261660B2 (en) * 2009-07-22 2012-09-11 Semprius, Inc. Vacuum coupled tool apparatus for dry transfer printing semiconductor elements
US8916969B2 (en) * 2011-07-29 2014-12-23 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices, packaging methods and structures
US9048222B2 (en) 2013-03-06 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating interconnect structure for package-on-package devices
US9583420B2 (en) 2015-01-23 2017-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufactures
US9293442B2 (en) 2014-03-07 2016-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method
US9281297B2 (en) 2014-03-07 2016-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. Solution for reducing poor contact in info packages
US9449947B2 (en) 2014-07-01 2016-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package for thermal dissipation
JP5944979B1 (ja) 2014-12-26 2016-07-05 千住金属工業株式会社 はんだ転写シート、はんだバンプ及びはんだ転写シートを用いたはんだプリコート方法
DE102016109950B3 (de) 2016-05-30 2017-09-28 X-Fab Semiconductor Foundries Ag Integrierte Schaltung mit einem - durch einen Überführungsdruck aufgebrachten - Bauelement und Verfahren zur Herstellung der integrierten Schaltung

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998022979A1 (en) * 1996-11-21 1998-05-28 Mcnc Methods for forming an intermetallic region between a solder bump and an under bump metallurgy layer and related structures
DE19800566A1 (de) * 1998-01-09 1999-07-15 Siemens Ag Verfahren zum Herstellen eines Halbleiterbauelementes und ein derart hergestelltes Halbleiterbauelement
US6011314A (en) * 1999-02-01 2000-01-04 Hewlett-Packard Company Redistribution layer and under bump material structure for converting periphery conductive pads to an array of solder bumps

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08236586A (ja) * 1994-12-29 1996-09-13 Nitto Denko Corp 半導体装置及びその製造方法
US5661086A (en) * 1995-03-28 1997-08-26 Mitsui High-Tec, Inc. Process for manufacturing a plurality of strip lead frame semiconductor devices
JP3060896B2 (ja) * 1995-05-26 2000-07-10 日本電気株式会社 バンプ電極の構造
DE19541039B4 (de) * 1995-11-03 2006-03-16 Assa Abloy Identification Technology Group Ab Chip-Modul sowie Verfahren zu dessen Herstellung
US5677567A (en) * 1996-06-17 1997-10-14 Micron Technology, Inc. Leads between chips assembly
JP3611948B2 (ja) * 1997-05-16 2005-01-19 日本テキサス・インスツルメンツ株式会社 半導体装置及びその製造方法
US5923234A (en) * 1997-10-27 1999-07-13 Lockheed Martin Corp. Hermetic feedthrough using three-via transmission lines
JP3042613B2 (ja) * 1997-11-27 2000-05-15 日本電気株式会社 半導体装置およびその製造方法
US6075712A (en) * 1999-01-08 2000-06-13 Intel Corporation Flip-chip having electrical contact pads on the backside of the chip
TW434848B (en) * 2000-01-14 2001-05-16 Chen I Ming Semiconductor chip device and the packaging method
TW494548B (en) * 2000-08-25 2002-07-11 I-Ming Chen Semiconductor chip device and its package method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998022979A1 (en) * 1996-11-21 1998-05-28 Mcnc Methods for forming an intermetallic region between a solder bump and an under bump metallurgy layer and related structures
DE19800566A1 (de) * 1998-01-09 1999-07-15 Siemens Ag Verfahren zum Herstellen eines Halbleiterbauelementes und ein derart hergestelltes Halbleiterbauelement
US6011314A (en) * 1999-02-01 2000-01-04 Hewlett-Packard Company Redistribution layer and under bump material structure for converting periphery conductive pads to an array of solder bumps

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP 11102926 A. In: Pat.Abstr. of JP *

Also Published As

Publication number Publication date
TW503534B (en) 2002-09-21
TW495933B (en) 2002-07-21
DE10027852A1 (de) 2001-08-02
JP2001196421A (ja) 2001-07-19
JP2002141438A (ja) 2002-05-17
US6239488B1 (en) 2001-05-29
DE10117239A1 (de) 2002-07-25
JP3328643B2 (ja) 2002-09-30
DE10110453A1 (de) 2002-05-08
US20020072148A1 (en) 2002-06-13
US6333561B1 (en) 2001-12-25
DE10101948B4 (de) 2008-01-10
JP2002110853A (ja) 2002-04-12
JP3443567B2 (ja) 2003-09-02
TW466716B (en) 2001-12-01
TW434848B (en) 2001-05-16
TW466715B (en) 2001-12-01
JP2002198464A (ja) 2002-07-12

Similar Documents

Publication Publication Date Title
DE10101948A1 (de) Verfahren zum Anordnen eines Halbleiterchips auf einem Substrat und auf einem Substrat montierbarer Halbleiterbaustein
DE102009006826B4 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE10309502B4 (de) Verfahren zur Herstellung einer Lothügelstruktur und Lothügelstruktur
DE19743767B4 (de) Verfahren zum Herstellen eines Halbleiterchip-Gehäuses mit einem Halbleiterchip für Oberflächenmontage sowie ein daraus hergestelltes Halbleiterchip-Gehäuse mit Halbleiterchip
DE69534543T2 (de) Halbleiteranordnung, Montagesubstrat für die Halbleiteranordnung und Verfahren zum Ersetzen der Halbleiteranordnung
US8354741B2 (en) Lead frame manufactured from low-priced material and not requiring strict process control, semiconductor package including the same, and method of manufacturing the lead frame and the semiconductor package
DE102013103015B4 (de) Gitter-Gehäuse auf Wafer-Ebene vom Fan-Out-Typ und Verfahren zum Herstellen eines Gitter-Gehäuses auf Wafer-Ebene vom Fan-Out-Typ
DE69133497T2 (de) Leiterrahmen für eine Halbleiteranordnung und dessen Herstellungsverfahren
DE10148120B4 (de) Elektronische Bauteile mit Halbleiterchips und ein Systemträger mit Bauteilpositionen sowie Verfahren zur Herstellung eines Systemträgers
DE10333841A1 (de) Halbleiterbauteil in Halbleiterchipgröße mit flipchipartigen Außenkontakten und Verfahren zur Herstellung desselben
DE102008046095B4 (de) Verfahren zum vereinzeln eines halbleiterbausteins
DE112006003372T5 (de) Vorrichtung und Verfahren zur Montage eines oben und unten freiliegenden eingehausten Halbleiters
DE19544980A1 (de) Lichtemittierendes Bauelement und Herstellverfahren für dieses
WO2003075347A2 (de) Elektronisches modul, nutzen mit zu vereinzelnden elektronischen modulen und verfahren zu deren herstellung
DE10301512A1 (de) Verkleinertes Chippaket und Verfahren zu seiner Herstellung
DE102006012322A1 (de) Substrat für eine elektronische Einheit und Verfahren zu deren Herstellung, elektronische Einheit und Verfahren zu deren Herstellung
DE102011105354A1 (de) Vorrichtung mit Kontakthöckereinheiten, die ein Barrieremetall umfassen.
DE102019130778A1 (de) Ein Package, welches ein Chip Kontaktelement aus zwei verschiedenen elektrisch leitfähigen Materialien aufweist
DE10125035A1 (de) Halbleiterbauteil
DE69723801T2 (de) Herstellungsverfahren einer Kontaktgitter-Halbleiterpackung
DE10103966A1 (de) Verfahren zum Anordnen eines Halbleiterchips auf einem Substrat und zum Anordnen auf einem Substrat angepaßte Halbleitervorrichtung
DE102006012007B4 (de) Leistungshalbleitermodul mit oberflächenmontierbaren flachen Außenkontakten und Verfahren zur Herstellung desselben und dessen Verwendung
DE10301510B4 (de) Verfahren zur Herstellung eines Verkleinerten Chippakets
DE112005003629T5 (de) IC-Baugruppe und Verfahren zur Herstellung einer IC-Baugruppe
DE19715926B4 (de) Herstellungsverfahren für einen externen Anschluß für ein Kugelgitterarray-(BGA)Halbleiterbauteil

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: COMPUTECH INTERNATIONAL VENTURES LTD., TORTOLA, VG

8181 Inventor (new situation)

Inventor name: CHEN, I-MING, TAIPEH/T'AI-PEI, TW

8127 New person/name/address of the applicant

Owner name: EVERGRAND HOLDINGS LTD., TORTOLA, VG

8128 New person/name/address of the agent

Representative=s name: VIERING, JENTSCHURA & PARTNER, 80538 MUENCHEN

8364 No opposition during term of opposition
R082 Change of representative

Representative=s name: PATRONUS IP PATENT- & RECHTSANWAELTE BERNHARD , DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20130801