JPH0917940A - リード・オン・チップ構造半導体装置とその製造方法 - Google Patents
リード・オン・チップ構造半導体装置とその製造方法Info
- Publication number
- JPH0917940A JPH0917940A JP16390295A JP16390295A JPH0917940A JP H0917940 A JPH0917940 A JP H0917940A JP 16390295 A JP16390295 A JP 16390295A JP 16390295 A JP16390295 A JP 16390295A JP H0917940 A JPH0917940 A JP H0917940A
- Authority
- JP
- Japan
- Prior art keywords
- adhesive layer
- semiconductor device
- lead
- chip
- loc structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】インナリードとボンディングワイヤとのボンデ
ィング状態が良好なＬＯＣ構造半導体装置を提供する。 【構成】半導体チップ１上面に、ポリイミドコーティン
グ７と熱可塑性接着剤層８とを順次塗布する。チップ１
を上記熱可塑性接着剤層８で、インナリード３下面に固
着する。予めリードフレーム用金属材料に、熱硬化性接
着剤層付きのポリイミドテープを貼着した後、そのポリ
イミドテープと金属材料とをインナリードのパターンに
打抜き加工して作製したリードフレームを用いるという
従来のＬＯＣ構造半導体装置に比べて、ワイヤボンディ
ング工程前のインナリード表面に熱硬化性接着剤層から
の有機成分が付着することがなく、インナリードの打抜
き加工時に熱硬化性接着剤層からのばりやかすがインナ
リード表面に付着することがないので、ボンディング状
態が良好になる。
ィング状態が良好なＬＯＣ構造半導体装置を提供する。 【構成】半導体チップ１上面に、ポリイミドコーティン
グ７と熱可塑性接着剤層８とを順次塗布する。チップ１
を上記熱可塑性接着剤層８で、インナリード３下面に固
着する。予めリードフレーム用金属材料に、熱硬化性接
着剤層付きのポリイミドテープを貼着した後、そのポリ
イミドテープと金属材料とをインナリードのパターンに
打抜き加工して作製したリードフレームを用いるという
従来のＬＯＣ構造半導体装置に比べて、ワイヤボンディ
ング工程前のインナリード表面に熱硬化性接着剤層から
の有機成分が付着することがなく、インナリードの打抜
き加工時に熱硬化性接着剤層からのばりやかすがインナ
リード表面に付着することがないので、ボンディング状
態が良好になる。
Description
【０００１】
【産業上の利用分野】本発明は、リード・オン・チップ
構造半導体装置（以下、ＬＯＣ構造半導体装置と記す）
とその製造方法に関し、特に、半導体チップをインナリ
ードに固着する技術に関するものである。
構造半導体装置（以下、ＬＯＣ構造半導体装置と記す）
とその製造方法に関し、特に、半導体チップをインナリ
ードに固着する技術に関するものである。
【０００２】
【従来の技術】従来のＬＯＣ構造半導体装置の一例の断
面図を、図２に示す。図２を参照すると、この半導体装
置では、インナリード３の下面に、両面に熱硬化性接着
剤層５Ａ，５Ｂが塗布されたポリイミドテープ６が貼り
付けられており、そのポリイミドテープ６の下面に、ア
ルファ線対策のためのポリイミドコーティング７で覆わ
れた半導体チップ１が固着されている。チップ１とイン
ナリード３とは、ボンディングワイヤ４を用いたワイヤ
ボンディングにより、電気的に接続されている。そし
て、チップ１，インナリード３，ワイヤ４が絶縁性樹脂
２により封止、外装されている。
面図を、図２に示す。図２を参照すると、この半導体装
置では、インナリード３の下面に、両面に熱硬化性接着
剤層５Ａ，５Ｂが塗布されたポリイミドテープ６が貼り
付けられており、そのポリイミドテープ６の下面に、ア
ルファ線対策のためのポリイミドコーティング７で覆わ
れた半導体チップ１が固着されている。チップ１とイン
ナリード３とは、ボンディングワイヤ４を用いたワイヤ
ボンディングにより、電気的に接続されている。そし
て、チップ１，インナリード３，ワイヤ４が絶縁性樹脂
２により封止、外装されている。
【０００３】上述のＬＯＣ構造半導体装置は、以下の製
造工程によって得られる。先ず、リードフレーム製造用
の金属材料に、両面に熱硬化性接着剤層５Ａ，５Ｂ付き
のポリイミドテープ６を貼着する。このポリイミドテー
プ６は、次の工程でこの金属材料をインナリード３のパ
ターンに打ち抜くときの位置ずれを防止するためのもの
である。
造工程によって得られる。先ず、リードフレーム製造用
の金属材料に、両面に熱硬化性接着剤層５Ａ，５Ｂ付き
のポリイミドテープ６を貼着する。このポリイミドテー
プ６は、次の工程でこの金属材料をインナリード３のパ
ターンに打ち抜くときの位置ずれを防止するためのもの
である。
【０００４】次いで、上記の金属材料をこれに貼着され
たポリイミドテープ６と共に、金型でインナリード３の
パターンに打ち抜いて、リードフレームを作製する。
たポリイミドテープ６と共に、金型でインナリード３の
パターンに打ち抜いて、リードフレームを作製する。
【０００５】その後、インナリード３下面のポリイミド
テープ６下面にチップ１を固着させた後、インナリード
３とチップ１上の接続用電極（ボンディングパッド。図
示せず）とをワイヤ４を用いたワイヤボンディングによ
り、結線する。
テープ６下面にチップ１を固着させた後、インナリード
３とチップ１上の接続用電極（ボンディングパッド。図
示せず）とをワイヤ４を用いたワイヤボンディングによ
り、結線する。
【０００６】最後に、例えばエポキシ系などの絶縁性樹
脂２で封止外装する。
脂２で封止外装する。
【０００７】
【発明が解決しようとする課題】上述した従来のＬＯＣ
構造半導体装置では、リードフレーム製造の打抜き加工
の際の位置ずれ防止用として金属材料に貼着するポリイ
ミドテープに、熱硬化性接着剤を用いていることと、熱
硬化性接着剤層付きのポリイミドテープを金属材料に貼
着した後、ポリイミドテープと金属材料とを金型で同時
に打ち抜くという加工法をとっていることとから、次の
ような問題が生じ易い。 熱硬化性接着剤層付きポリイミドテープを金属材料に
貼着する工程で、熱硬化性接着剤層を硬化させるため
に、例えば１５０℃，１．５時間というような高温，長
時間のベーキングを行う。その際、接着剤中に含まれる
有機成分（主にカーボン）が飛散して、金属材料表面つ
まりインナリード３の銀めっき表面に付着する。その結
果、ワイヤ４をインナリード３にワイヤボンディングし
たときのボンディング強度が低下し、甚だしいときは接
合不可能となるなど、ボンディング状態が悪化する。 熱硬化性接着剤層付きポリイミドテープと金属材料と
を同時に金型で打ち抜くときに、熱硬化性接着剤層から
のばりやかすが発生し易い。その結果、ワイヤボンディ
ングの際に、インナリード３とワイヤ４との間に上記の
熱硬化性接着剤層のばりやかすが入り込み、インナリー
ドとワイヤとの接合を阻害する。
構造半導体装置では、リードフレーム製造の打抜き加工
の際の位置ずれ防止用として金属材料に貼着するポリイ
ミドテープに、熱硬化性接着剤を用いていることと、熱
硬化性接着剤層付きのポリイミドテープを金属材料に貼
着した後、ポリイミドテープと金属材料とを金型で同時
に打ち抜くという加工法をとっていることとから、次の
ような問題が生じ易い。 熱硬化性接着剤層付きポリイミドテープを金属材料に
貼着する工程で、熱硬化性接着剤層を硬化させるため
に、例えば１５０℃，１．５時間というような高温，長
時間のベーキングを行う。その際、接着剤中に含まれる
有機成分（主にカーボン）が飛散して、金属材料表面つ
まりインナリード３の銀めっき表面に付着する。その結
果、ワイヤ４をインナリード３にワイヤボンディングし
たときのボンディング強度が低下し、甚だしいときは接
合不可能となるなど、ボンディング状態が悪化する。 熱硬化性接着剤層付きポリイミドテープと金属材料と
を同時に金型で打ち抜くときに、熱硬化性接着剤層から
のばりやかすが発生し易い。その結果、ワイヤボンディ
ングの際に、インナリード３とワイヤ４との間に上記の
熱硬化性接着剤層のばりやかすが入り込み、インナリー
ドとワイヤとの接合を阻害する。
【０００８】従って本発明は、ワイヤとインナリードと
の間のボンディング状態の良好なＬＯＣ構造の半導体装
置を提供することを目的とするものである。
の間のボンディング状態の良好なＬＯＣ構造の半導体装
置を提供することを目的とするものである。
【０００９】本発明の他の目的は、上記のＬＯＣ構造半
導体装置を製造する方法を提供することである。
導体装置を製造する方法を提供することである。
【００１０】
【課題を解決するための手段】本発明のＬＯＣ構造半導
体装置は、半導体チップとインナリードとの間にポリイ
ミド層と熱可塑性接着剤層とを備え、前記半導体チップ
を、前記熱可塑性接着剤層により、前記インナリード下
面に固着したことを特徴とする。
体装置は、半導体チップとインナリードとの間にポリイ
ミド層と熱可塑性接着剤層とを備え、前記半導体チップ
を、前記熱可塑性接着剤層により、前記インナリード下
面に固着したことを特徴とする。
【００１１】又、上記のＬＯＣ構造半導体装置は、半導
体チップにポリイミド層を塗布する工程と、そのポリイ
ミド層上に熱可塑性接着剤層を塗布する工程と、半導体
チップを前記熱可塑性接着剤層によりインナリード下面
に固着する工程とを含むことを特徴とするＬＯＣ構造半
導体装置の製造方法により製造される。
体チップにポリイミド層を塗布する工程と、そのポリイ
ミド層上に熱可塑性接着剤層を塗布する工程と、半導体
チップを前記熱可塑性接着剤層によりインナリード下面
に固着する工程とを含むことを特徴とするＬＯＣ構造半
導体装置の製造方法により製造される。
【００１２】
【実施例】次に、本発明の好適な実施例について、図面
を参照して説明する。図１は、本発明の一実施例による
ＬＯＣ構造半導体装置の断面図である。図１を参照し
て、本実施例では、半導体チップ１が、ポリイミドコー
ティング７で覆われており、そのポリイミドコーティン
グ７上に熱可塑性接着剤層８が塗布されている。そし
て、チップ１は、その熱可塑性接着剤層８によって、イ
ンナリード３下面に固着されている。
を参照して説明する。図１は、本発明の一実施例による
ＬＯＣ構造半導体装置の断面図である。図１を参照し
て、本実施例では、半導体チップ１が、ポリイミドコー
ティング７で覆われており、そのポリイミドコーティン
グ７上に熱可塑性接着剤層８が塗布されている。そし
て、チップ１は、その熱可塑性接着剤層８によって、イ
ンナリード３下面に固着されている。
【００１３】本実施例は、以下の製造工程により得られ
る。先ず、リードフレームを作製する。その際、従来の
リードフレーム製造とは異って、熱硬化性接着剤層５
Ａ，５Ｂ付きのポリイミドテープ６（図２参照）は用い
ない。すなわち、リードフレームは金属材料だけで構成
され、従ってインナリード打抜き加工は、金属材料に対
してだけ行われる。その結果、熱硬化性接着剤層付きポ
リイミドテープを金属材料に貼着するときの、熱硬化性
接着剤層からの有機成分の飛散、金属材料表面への付着
は、無い。又、インナリード打抜き加工時の熱硬化性接
着剤層のばり、かすの発生も、無い。
る。先ず、リードフレームを作製する。その際、従来の
リードフレーム製造とは異って、熱硬化性接着剤層５
Ａ，５Ｂ付きのポリイミドテープ６（図２参照）は用い
ない。すなわち、リードフレームは金属材料だけで構成
され、従ってインナリード打抜き加工は、金属材料に対
してだけ行われる。その結果、熱硬化性接着剤層付きポ
リイミドテープを金属材料に貼着するときの、熱硬化性
接着剤層からの有機成分の飛散、金属材料表面への付着
は、無い。又、インナリード打抜き加工時の熱硬化性接
着剤層のばり、かすの発生も、無い。
【００１４】次に、リードフレームの作製とは別に、チ
ップ１表面にポリイミドコーティング層７と熱可塑性接
着剤層８とを、順次塗布する。そして、予め作製してお
いたリードフレームのインナリード３の下面にチップ１
を固着する。その場合、熱可塑性接着剤を用いているの
で、熱硬化性接着剤を用いるのとは異って、ベーキング
が不要である。従って、有機成分を蒸発させる必要は、
無い。
ップ１表面にポリイミドコーティング層７と熱可塑性接
着剤層８とを、順次塗布する。そして、予め作製してお
いたリードフレームのインナリード３の下面にチップ１
を固着する。その場合、熱可塑性接着剤を用いているの
で、熱硬化性接着剤を用いるのとは異って、ベーキング
が不要である。従って、有機成分を蒸発させる必要は、
無い。
【００１５】次いで、チップ１とインナリード３とをワ
イヤ４を用いたワイヤボンディングで結線し、絶縁性樹
脂２で封止、外装して本実施例のＬＯＣ構造半導体装置
を完成する。
イヤ４を用いたワイヤボンディングで結線し、絶縁性樹
脂２で封止、外装して本実施例のＬＯＣ構造半導体装置
を完成する。
【００１６】
【発明の効果】以上説明したように、本発明では、ＬＯ
Ｃ構造半導体装置において、半導体チップ上面にポリイ
ミドコーティングと熱可塑性接着剤層とを順次塗布し、
その熱可塑性接着剤層によってチップをインナリード下
面に固着している。
Ｃ構造半導体装置において、半導体チップ上面にポリイ
ミドコーティングと熱可塑性接着剤層とを順次塗布し、
その熱可塑性接着剤層によってチップをインナリード下
面に固着している。
【００１７】このように構成することにより本発明は、
熱硬化性接着剤層付きのポリイミドテープを予め金属材
料に貼着した後、そのポリイミドテープと金属材料とを
インナリードのパターンに打ち抜くという製造方法によ
る従来のＬＯＣ構造半導体装置に対して、 ワイヤボンディング工程以前に、インナリード表面に
有機成分が付着することがないようにすると共に、 リードフレームの打抜き加工時の、熱硬化性接着剤層
からのばりやかすの発生、インナリードへの付着をなく
している。
熱硬化性接着剤層付きのポリイミドテープを予め金属材
料に貼着した後、そのポリイミドテープと金属材料とを
インナリードのパターンに打ち抜くという製造方法によ
る従来のＬＯＣ構造半導体装置に対して、 ワイヤボンディング工程以前に、インナリード表面に
有機成分が付着することがないようにすると共に、 リードフレームの打抜き加工時の、熱硬化性接着剤層
からのばりやかすの発生、インナリードへの付着をなく
している。
【００１８】これにより本発明によれば、インナリード
とワイヤとのボンディング状態が良好なＬＯＣ構造半導
体装置を提供することができる。
とワイヤとのボンディング状態が良好なＬＯＣ構造半導
体装置を提供することができる。
【図１】本発明の一実施例によるＬＯＣ構造半導体装置
の断面図である。
の断面図である。
【図２】従来のＬＯＣ構造半導体装置の一例の断面図で
ある。
ある。
１ チップ ２ 絶縁性樹脂 ３ インナリード ４ ワイヤ ５Ａ，５Ｂ 熱硬化性接着剤層 ６ ポリイミドテープ ７ ポリイミドコーティング ８ 熱可塑性接着剤層
Claims (2)
- 【請求項１】 半導体チップとインナリードとの間にポ
リイミド層と熱可塑性接着剤層とを備え、前記半導体チ
ップを、前記熱可塑性接着剤層により、前記インナリー
ド下面に固着したことを特徴とするリード・オン・チッ
プ構造半導体装置。 - 【請求項２】 半導体チップにポリイミド層を塗布する
工程と、 そのポリイミド層上に熱可塑性接着剤層を塗布する工程
と、 半導体チップを前記熱可塑性接着剤層によりインナリー
ド下面に固着する工程とを含むことを特徴とする、請求
項１に記載のリード・オン・チップ構造半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16390295A JPH0917940A (ja) | 1995-06-29 | 1995-06-29 | リード・オン・チップ構造半導体装置とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16390295A JPH0917940A (ja) | 1995-06-29 | 1995-06-29 | リード・オン・チップ構造半導体装置とその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0917940A true JPH0917940A (ja) | 1997-01-17 |
Family
ID=15783005
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16390295A Pending JPH0917940A (ja) | 1995-06-29 | 1995-06-29 | リード・オン・チップ構造半導体装置とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0917940A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03250654A (ja) * | 1990-02-28 | 1991-11-08 | Hitachi Ltd | 樹脂封止型半導体装置及びリードフレーム |
-
1995
- 1995-06-29 JP JP16390295A patent/JPH0917940A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03250654A (ja) * | 1990-02-28 | 1991-11-08 | Hitachi Ltd | 樹脂封止型半導体装置及びリードフレーム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003023134A (ja) | 半導体装置およびその製造方法 | |
| JPH11260856A (ja) | 半導体装置及びその製造方法並びに半導体装置の実装構造 | |
| JPH11260985A (ja) | リードフレーム，樹脂封止型半導体装置及びその製造方法 | |
| JPH09321212A (ja) | 半導体装置およびその製造方法 | |
| JP3171176B2 (ja) | 半導体装置およびボール・グリッド・アレイ製造方法 | |
| JPH0774287A (ja) | ヒートシンク付き半導体装置及びそのヒートシンクの製造方法 | |
| JPH0917940A (ja) | リード・オン・チップ構造半導体装置とその製造方法 | |
| JP2634249B2 (ja) | 半導体集積回路モジュール | |
| KR100308899B1 (ko) | 반도체패키지및그제조방법 | |
| JPS62229949A (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPH1116939A (ja) | 半導体装置及びその製造方法 | |
| JP2570123B2 (ja) | 半導体装置及びその製造方法 | |
| JP2000077433A (ja) | 半導体装置およびその製造方法 | |
| JPH11135539A (ja) | 半導体装置及びその製造方法 | |
| KR20030045224A (ko) | 와이어 본딩 방식의 칩 스케일 패키지 및 그 제조방법 | |
| JP2002164497A (ja) | 半導体装置およびその製造方法 | |
| JP3449097B2 (ja) | 半導体装置 | |
| JPH1140697A (ja) | 半導体装置用テープキャリア | |
| JPH09181223A (ja) | 半導体装置 | |
| JPH05198615A (ja) | 半導体装置の製造方法 | |
| JPH09283546A (ja) | 半導体装置 | |
| JPH09275176A (ja) | 樹脂封止型半導体装置 | |
| JP2000228457A (ja) | 半導体装置、その製造方法及びテープキャリア | |
| JP2000133762A (ja) | 半導体装置およびその製造方法 | |
| KR19990080621A (ko) | 열가소성 접착제를 이용한 마이크로 비지에이 패키지 및 그제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970729 |