JPH03250654A - 樹脂封止型半導体装置及びリードフレーム - Google Patents

樹脂封止型半導体装置及びリードフレーム

Info

Publication number
JPH03250654A
JPH03250654A JP2045412A JP4541290A JPH03250654A JP H03250654 A JPH03250654 A JP H03250654A JP 2045412 A JP2045412 A JP 2045412A JP 4541290 A JP4541290 A JP 4541290A JP H03250654 A JPH03250654 A JP H03250654A
Authority
JP
Japan
Prior art keywords
resin
inner lead
electrical connection
semiconductor element
insulating member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2045412A
Other languages
English (en)
Other versions
JP2528991B2 (ja
Inventor
Akihiro Yaguchi
昭弘 矢口
Asao Nishimura
西村　朝雄
Makoto Kitano
誠 北野
Ryuji Kono
竜治 河野
Nae Yoneda
米田　奈柄
Ichiro Anjo
安生　一郎
Hajime Murakami
元 村上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP4541290A priority Critical patent/JP2528991B2/ja
Priority to KR1019910002998A priority patent/KR940007385B1/ko
Publication of JPH03250654A publication Critical patent/JPH03250654A/ja
Priority to US07/797,964 priority patent/US5256903A/en
Priority to US08/117,639 priority patent/US5357139A/en
Application granted granted Critical
Publication of JP2528991B2 publication Critical patent/JP2528991B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49506—Lead-frames or other flat leads characterised by the die pad an insulative substrate being used as a diepad, e.g. ceramic, plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、樹脂封止型半導体素置及びリードフレームに
係り、特に樹脂クランクの防止に好適な樹脂封止型半導
体素置及びリードフレームに関する。
〔従来の技術〕
従来より樹脂封止型半導体素置においては、半導体素子
をタブ素子搭載部の上に固定すると共にタブの周囲に複
数のリードを配設し、半導体素子上の端子とリードを金
属細線によって電気的に接続して、その周囲を樹脂で封
止する構造が採用されている。
ところが近年は半導体素子の高集積化によって素子寸法
が大型化する傾向にあり、その反面、半導体素置の外形
は高密度実装上の要求から自由に拡大できないか或いは
逆に小型化される傾向がある。しかし従来のようにタブ
上に半導体素子を搭載する構造では外形寸法一定のまま
で半導体素子の寸法を大型化していくと、リードを樹脂
に固定する部分の長さ（インナーリード部の樹脂埋め込
み部の距離）が不足し、リードに充分な固定強度を与え
られないという問題が生じた。
そこで、このような問題を回避するため、複数のインナ
ーリードを半導体素子の回路形成面上に絶縁部材を介在
させて接着し、インナーリードと半導体素子とを金属細
線で電気的に接続して、これらの周囲を樹脂で封止する
方法が、特開昭６１−２４１９５９号公報により提案さ
れている。この構造をリード・オン・チップと呼ぶこと
がある。同じ趣旨でタブを用いない構造にはリード・オ
ン・チップの逆構造すなわちチップ・オン・リードがあ
る。
チップ・オン・リードの例として特開平１−１．５４５
４５号公報や特開平１−１４３３４４号公報記載の技術
がある。
〔発明が解決しようとする課題〕
チップ・オン・リードに比べ、高密度化にはリード・オ
ン・チップの方が適している反面、半導体素子の回路形
成面と各リードとの絶縁をとる工夫が必要となり、特開
昭６１−２４１９５９号公報に代表される技術では、イ
ンナーリードと回路形成面との間に電気絶縁物として絶
縁フィルムを介在させている。
この絶縁フィルムには基材としてポリイミド等が用いら
れているが一般に絶縁フィルム基材は封止樹脂との密着
性に欠ける。
一方、半導体素子の回路形成面と各リードとはワイヤ等
により電気的な接続をとる必要があること等から通常は
絶縁フィルムは必要な箇所すなわちインナーリードを半
導体素子上面に搭載する領域にしか用いられない。
ところで、樹脂封止型半導体素置においては、これを構
成する半導体素子、インナーリード、絶縁フィルム及び
封止樹脂の線膨張係数が通常互いに異なっていることか
ら、装置の製造過程や使用過程において装置の温度変化
によって装置内部に熱応力が発生する。特にインナーリ
ードと封止樹脂とは線膨張係数の差が大きい。インナー
リード材料と封止樹脂とは接着性（密着性）にも欠ける
ので熱応力のかかつている状況では何らかの原因で容易
に界面剥離が起こる。
本来インナーリードが回路形成面に絶縁フィルムを介し
てきっちり接着固定されているなら界面剥離は起こらな
いか、最小限にとどまるはずである。しかしながら接着
土台となる絶縁フィルム端面と封止樹脂との間も先に述
べた通り密着力に欠けることから、インナーリードと封
止樹脂との離れようとする力によって絶縁フィルム端面
と封止樹脂との間で界面剥離が発生し、この界面剥離は
インナーリードと封止樹脂との間に至り増々界面剥離を
成長させることになる。
このような界面剥離はインナーリードの上端において樹
脂クラックとなり、半導体素置の外観を損ねたり、金属
細線の断線等の原因にもなる。
特にこの危険が大きいインナーリードは共用（バス）バ
ーともよばれる電気接続用インナーリードである。
本発明は電気接続用インナーリード上端部からの樹脂ク
ラックの発生を防止して、限られた外形寸法のもとて可
能な限り大型の半導体素子を搭載し得る樹脂封止型半導
体素置とこれに用いるリードフレームを提供することを
目的とする。
〔課題を解決するための手段〕
上記目的は絶縁フィルム端部と封止樹脂との界面で発生
した剥離を共用（電気絶縁用）リードと封止樹脂との界
面に成長しないよう剥離成長阻止手段を講することによ
って達成される。
剥離成長手段として本発明者は次なる手段を提案する。
（１）電気接続用インナーリードを半導体素子の回路形
成面や絶縁フィルムから少なくとも部分的には引き離す
。こうして離されてできた間隙には封止樹脂を流入させ
る。
（２）電気接続用インナーリード同士の対向面及び／ま
たは絶縁フィルム同士の対向面に表面処理を施こす。表
面処理としては微細凹凸加工（いわゆる梨地処理）とコ
ーティングが挙げられる。
コーティングには対電樹脂との密着性向上に貢献する有
機接着材やある種のメツキが挙げられる。
（３）電気接続用インナーリードの主要部表面の一部に
突起を形成し、界面剥離をこの突起の位置で停止させる
。
特に電気接続用（共用）インナーリードを薄肉化して絶
縁部材との間に隙間を設け、この部分に樹脂を介在させ
たり、或いは電気接続用（共用）インナリードを絶縁部
材より上方に離して配設し、共用インナーリードと絶縁
部材の間に樹脂を介在させる方法が簡便である。
本願請求項１乃至５に記載された渋導体装置は、回路の
形成された半導体素子の該回路形成面側の少なくとも２
箇所に絶縁フィルムが接着され、夫夫の該絶縁フィルム
上に電気接続用インナーリードが位置することにより電
気接続用インナーリード同士が互いに対向するよう配置
され、更に電気接続用インナーリードとは離れた位置に
信号用インナーリードが配置され、少なくとも以上の要
素を樹脂にて封止してなる樹脂封止型半導体素置であっ
て、更に次の（ａ）〜（ｅ）の工夫を施こしたことを特
徴とする。
（、）絶縁フィルムと電気接続用インナーリードとの間
に少なくとも部分的に封止樹脂を介在させる。
（ｂ）絶縁フィルム同士の各対向面と電気接続用インナ
ーリード同士の各対向面との位置をずらす。
（ｃ）電気接続用インナーリード同士の対向面が微細に
凹凸を呈して封止樹脂と密着している。
（ｄ）電気接続用インナーリードの表面に突起を形成す
る。
（ｅ）電気接続用インナーリードの対向面に表面処理を
形成して封止樹脂と電気接続用インナーリード対向面が
密着している。
以上（ａ）〜（ｅ）のいずれの場合でも、各電気接続用
インナーリードの主要部は夫々半導体素子の長手方向に
配置されることにより主要部の側面同士が電気接続用イ
ンナーリード同士の対向面となることが好ましい。また
更には、電気接続用インナーリードの外方に前記信号用
インナーリード群を位置させてなることが望ましい。
請求項８記載の半導体素子は回路の形成された半導体素
子と、半導体素子の回路形成面上に絶縁フィルムを介し
て配置された電気接続用インナーリードと、電気接続用
インナーリードと半導体素子とを電気的に接続する第１
の導通部材と、電気接続用リードとは離して配置しかつ
半導体素子の回路形成面上に絶縁フィルムを介して配置
された複数の信号用インナーリードと、信号用リードの
夫々と半導体素子とを電気的に接続する第２の導通部材
と、半導体素子各組縁フィルム、前記各インナーリード
群並びに各導通部材を封止する樹脂とを備えてなる樹脂
封止型半導体素置において、各絶縁フィルムは回路形成
面に接着し、電気信号用インナーリードと絶縁フィルム
との間は少なくとも部分的に封止樹脂を入り込ませたこ
とを特徴とする 請求項９記載の半導体素置は、回路の形成された半導体
素子と、半導体素子の回路形成面上に絶縁物を介して配
置された複数のインナーリード部分と、夫々のインナー
リード部分と半導体素子とを電気的に接続する導通部材
と、少なくとも以上の要素を封止する樹脂とを備えた樹
脂封止型半導体素置において、絶縁部は、インナーリー
ド直下の領域について少なくとも部分的に封止樹脂であ
ることを特徴とする 請求項１０記載の半導体素置は、支持用インナーリード
によって支持された半導体素子の回路形成面に絶縁部材
を接着し、絶縁部材の上に電気接続用インナーリードを
配設し、電気接続用インナーリードと半導体素子とを夫
々金属細線で電気的に接続し、これらの周囲を封止樹脂
で封止した樹脂封止型半導体素置において、絶縁部材よ
りも上方に離れて配設され、かつ絶縁部材との間に封止
樹脂を介在させた電気接続用インナーリードを設けたも
のである。
請求項１１記載の半導体素置は、半導体素子の回路形成
面に絶縁部材を接着し、絶縁部材の上に共用インナーリ
ード及び信号用インナーリードを配設し、共用インナー
リード及び信号用インナーリードと半導体素子とを夫々
金属細線で電気的に接続し、これらの周囲を封止樹脂で
封止した樹脂封止型半導体素置において、信号用インナ
ーリードを絶縁部材に接着し、さらに、絶縁部材よりも
上方に離れて配設され、かつ絶縁部材との間に前記封止
樹脂を介在させた共用インナーリードを設けたことを特
徴とする 請求項１２記載の半導体素置は、半導体素子と、半導体
素子上に接着された絶縁フィルムと、絶縁フィルム上に
配設されかつその主要部互いに向かい合って配置された
２本の電気接続用リードと、夫々の電気接続用リードの
外側に各電気接続用リードとは離して設けられた複数の
信号用インナーリードとを備え、以上の要素を樹脂にて
封止してなる樹脂封止形半導体素置において、各電気接
続用リードの半導体素子対向面が部分的に凹部となるよ
うインナーリードを部分的に薄肉にし、この凹部に前記
封止樹脂を入れたことを特徴とする。
尚、この場合の部分的に薄肉にするインナーリードの当
該薄肉部位は、インナーリードを幅方向に貫通させるこ
とによって形成する態様と、インナーリード同士の対向
面でかつ絶縁フィルムに面する側を部分的にへこませて
形成する態様とが考えられる。
請求項１５に記載の半導体素置は、半導体素子の回路形
成面に絶縁部材を接着し、絶縁部材の上に電気接続用イ
ンナーリードを配設し、電気接続用インナーリードと半
導体素子とを夫々金属細線で電気的に接続し、これらの
周囲を封止樹脂で封止した樹脂封止型半導体素置におい
て、電気接続用インナーリードの半導体素子に対向する
面の一部を、その幅方向に貫通するようにくぼませて薄
肉化し、絶縁部材との間に封止樹脂を介在させ、かつ薄
肉化されていない部分を絶縁部材と接着させたことを特
徴とする。この場合は電気接続用インナーリードの薄肉
化する部分を、金属細線接続部の半導体素子に対向する
面以外の部分に限定することが好ましい。
請求項１７の記載の半導体素置は、半導体素子の回路形
成面に絶縁部材を接着し、絶縁部材の上に共用インナー
リード及び信号用インナーリードを配設し、共用インナ
ーリード及び信号用インナーリードと半導体素子とを夫
々金属細線で電気的に接続し、これらの周囲を封止樹脂
で封止した樹脂封止型半導体素置において、信号用イン
ナーリードを絶縁部材に接着し、さらに、共用インナー
リードの半導体素子に対向する面の一部を、その幅方向
に貫通するようにくぼませて薄肉化し、絶縁部材との間
に封止樹脂を介在させ、かつ薄肉化されていない部分を
絶縁部材と接着させたことを特徴とする。この場合は共
用インナーリードの薄肉化した部分は、金属細線接続部
分の半導体素子に対向する面以外の部分に限定すること
が好ましい。
請求項１９記載の半導体素置は、半導体素子と、半導体
素子の回路形成面上に接着された絶縁フィルムと、絶縁
フィルム上に主たる部分が位置する電気接続用インナー
リードとを備え、これらを樹脂にて封止してなる樹脂封
止型半導体素置において、電気接続用インナーリードの
表面に■突起の形成、■微細凹凸による粗化、■接着割
付与から選ばれる亀裂抑制手段を講じたことを特徴とす
る請求項２６記載の半導体素置は、半導体素子の回路形
成面に絶縁部材を接着し、絶縁部材の上に電気接続用イ
ンナーリードを配設し、電気接続用インナーリードと半
導体素子とを夫々金属細線で電気的に接続し、これらの
周囲を封止樹脂で封止した樹脂封止型半導体素置におい
て、電気接続用インナーリードの半導体素子に対向する
面の一部を、その幅方向に貫通するようにくぼませて絶
縁部材との間に封止樹脂を介在させたことを特徴とする 請求項２７記載の半導体素置は、請求項２６記載の装置
に加えて、電気接続用インナーリードの内くぼみが形成
されていない部分を絶縁部材と接着させたことを特徴と
する 請求項２８記載の半導体素置は請求項２６，２７と同じ
前提の装置であって、電気接続用インナーリードの半導
体素子に対応する面の一部と絶縁部材との間に封止樹脂
を介在させたことを特徴とする。
以上に述べた半導体素置は４メガ又は１６メガビットの
ダイナミック・ランダム・アクセス・メモリとして用い
るのに最適である。
以上が本発明の半導体素置の特徴であるが、これには以
下に述べるリードフレームの採用が不可欠である。
すなわち代表的なリードフレーム構造は、請求項３１に
述べたものであり、電気接続用（共用）リードのインナ
ー側主要部が互いに略平行に対向配置され、その外方に
夫々複数の信号用リードが配設されて成り（必要なら更
に半導体素子技術用のインナーリードを用いても良いし
、ダミーのインナーリードを含んでいても差し支えない
。）、電気接続用（共用）インナーリード相互の対向面
に接着剤を付与し若しくは微細凹凸加工を施こし、或い
は突起を形成させ、或いは部分的に薄肉にしたものであ
る。
請求項２１記載のリードフレームは、夫々が樹脂封止体
内部の電気接続用インナーリード部と樹脂封止体外部の
アウターリード部とからなるり−１−が集合してなるリ
ードフレームにおいて、電気接続用インナーリード部の
内、少なくとも半導体素子の回路形成面に接着している
絶縁部材の上に配設される部分については、半導体素子
に対向する面の一部を、その幅方向に貫通するようにく
ぼませて薄肉化したことを特徴とする。この場合電気接
続用インナーリード部の薄肉化する部分を、金属細線接
続部の半導体素子に対向する面以外の部分に限定するこ
とが好ましい。
請求項２３記載のリードフレームは、夫々が樹封止体内
部の共用インナーリード部及び信号用インナーリード部
と樹脂封止体外部のアウターリード部とからなるリード
が集合し２てなるリードフレームにおいて、共用インナ
ーリード部の内、少なくとも半導体素子の回路形成面に
接着している絶縁部材の上に配設される部分については
、半導体素子に対向する面の一部を、その幅方向に貫通
するようにくぼませて薄肉化したことを特徴とする。
この場合は共用インナーリード部の薄肉化する部分を、
金属細線接続用の半導体素子に対向する面以外の部分に
限定することが好ましい。
請求項２４記載のリードフレームは、夫々が樹脂封止体
内部の電気接続用インナーリード部及び半導体素子支持
用インナーリード部と樹脂封止体外部のアウターリード
部とからなるリードが集合してなるリードフレームにお
いて、電気接続用インナーリード部の内、少なくとも半
導体素子の回路形成面に接着している絶縁部材の上に配
設される部分については、絶縁部月よりも上方に離れる
ようにしたことを特徴とする 請求項２４の記載のリードフレームは、夫々が樹脂封止
体内部の共用インナーリード部及び信号用インナーリー
ド部と樹脂封止体外部のアウターリード部とからなるリ
ードが集合してなるリードフレームにおいて、共用イン
ナーリード部の内、少なくとも半導体素子の回路形成面
に接続している絶縁部材の上に配設される部分について
は、絶縁部材よりも上方に離れるようにしたことを特徴
とする 請求項３０記載のリードフレームは、夫々が樹脂封止体
内部の電気接続用インナーリード部と樹脂封止体外部の
アウターリード部とからなるリードが集合してなるリー
ドフレームにおいて、電気接続用インナーリード部の内
、少なくとも半導体素子の回路形成面に接着している絶
縁部材の上に配設される部分については、半導体素子に
対向する面の一部を、その幅方向に貫通するようにくぼ
ませたことを特徴とする。
以上述べたリードフレームにおいては、インナーリード
裏面に絶縁フィルムを接着剤を介して積層したいわば中
間品として用いても良い。
尚、以上の説明において、絶縁物、絶縁部材とあるのは
各実施例、請求項により、絶縁フィルムの意味する場合
と、絶縁フィルムと封止樹脂とから成る介在物の意味と
がある。
〔作用〕
上記のように工夫することにより絶縁フィルムと封止樹
脂との間で万一界面剥離が生じても、（１）この界面剥
離は封止樹脂にはばまれて共用（電気接続用）インナー
リードと封止樹脂との界面には至らず、（２）共用（電
気絶縁用）インナーリードと封止樹脂との密着力により
界面剥離が阻止され、（３）仮にインナーリード界面に
剥離が至ってもインナーリードの一部の突起が剥離の進
行を止め、或いは（４）絶縁フィルムと封止樹脂との界
面の剥離を起点とする剥離経路がインナーリード界面に
至るまでに曲点があることから直進できずに剥離の進行
が止まるという作用がある。
特に共用インナーリードと絶縁部材との間に封止樹脂を
介在させることによって、共用インナーリードと絶縁部
材が樹脂で隔てられるようになる。
それによって、共用インナーリードの周囲と絶縁部材の
側面に発生していた樹脂界面の剥離は、共用インナーリ
ードの周囲のみに限られるため、共用インナーリード上
部での樹脂の変形量が増大することがなく、共用インナ
ーリードの上端部に大きな応力が発生することがなくな
るので、この部分からの樹脂クラックの発生を防止する
ことができ、大型の半導体素子を搭載しても高信頼性の
樹脂封止型半導体素置が得られる。
〔実施例〕
以下、本発明の一実施例を第１図、第２図及び第３図に
よって説明する。第１図は、本発明の一実施例である樹
脂封止型半導体素置の部分断面斜視図、第２図は第１図
のイーイ線で切った断面図、第３図は第１図のローロ線
で切った断面図である。
図において、共用インナーリード３及び信号用インナー
リード４はその一端側をアウターリード５．５′と一体
に構成しており、アウターリード５は、樹脂封止型半導
体素置の２方向（長手面）に配設されている。
共用インナーリード３は、半導体素子］の中央部分をそ
の長辺と平行に引き伸ばされており、半導体素子１の回
路形成面１ａ上で半導体素子１と金属細線７によって電
気接続が行われている。回路形成面１ａは大部分がＰＩ
Ｑなとのパッシベーション膜で覆われているが、この電
気接続部分の領域についてはパッシベーション膜がなく
回路形成面が露出している。また、信号用インナーリー
ド４は、長手形状の半導体素子１の夫々の長辺を横切っ
て半導体素子１の中央側に引き伸ばされており、半導体
素子１の回路形成面ｌａ上で半導体素子１とその先端部
とが金属細線７によって電気接続されている。こうして
２本の共用インナーリード３の主要部同士は互いに向か
い合うことになる。
共用インナーリード３の下面、及び信号用インナーリー
ド４の下面と半導体素子１の回路形成面］ａの間には、
共用インナーリード３及び信号用インナーリード４と半
導体素子１とを電気的に絶縁するためのシート状の絶縁
部材２が設けられており、絶縁部材２は、半導体素子１
と接着剤９によって接着されている。共用インナーリー
ド３と絶縁部材２の側面同士は互いにはみ畠すことなく
いわゆる面一に形成されている。尚、本例では絶縁部材
２及び共用インナーリード３の各端部（対向面）には接
着剤がなく封止樹脂８と直接に接している。
共用インナーリード３の金属細線非接続部３ｂは、半導
体素子１に対向する面を、その幅方向に貫通するように
くぼませて金属細線接続部３ａよりも薄肉化されている
。共用インナーリード３の薄肉部分３ｃが設けられてい
る金属細線非接続部３ｂと絶縁部材２との間には樹脂８
が介在している。共用インナーリード３と絶縁部材２と
接着は、薄肉部分３ｃが設けられていない部分において
接着９によって行われている。さらに、信号用インナー
リード４は接着剤９によって絶縁部材２に接着されてい
る。
本実施例では、半導体素子１．絶縁部材２．共用インナ
ーリード３．信号用インナーリード４及び金属細線７を
樹脂８で封止して半導体素置を形成する。４ａは金属細
線接続部である。
本実施例によれば、共用インナーリード３の金属細線非
接続部３ｂを薄肉化することによって、共用インナーリ
ード３と絶縁部材２の間に樹脂８を介在させることがで
きるので、樹脂８との界面のはく前部分を少なくとも共
用インナーリード３と樹脂８との界面に限定することが
できる。これによって、半導体素置樹脂封止後の冷却や
温度サイクル試験時の湿度低下による共用インナ−リー
ド３上部での樹脂８の変形量が小さくなり、共用インナ
ーリード３の上端部に大きな応力が発生することがない
ので、この部分からの樹脂クラックの発生を防止するこ
とができる。
半導体素子１の回路形成面１ａと絶縁部材２との接着、
絶縁部材２と共用インナーリード３．絶縁部材２と信号
用インナーリード４及び絶縁部材２と支持用インナーリ
ード６との接着は、第２図及び第３図に示すように接着
剤９によって接着する。なお、共用インナーリード３と
絶縁部材２の接着は、薄肉部分３ｃ以外の部分で行うが
、接着はそれらの全面で行っても良いし、一部であって
も良い。また、共用インナーリード３と絶縁部２は接着
されていなくても差し支えない。
絶縁部材２を半導体素子１．共用インナーリード３ある
いは信号用インナーリード４に接着する面積は、金属細
線７による接続が安定かつ確実に行われ、金属細線７に
よる接続及び樹脂８による封止の工程で受ける外力に耐
える範囲で可能な限り小さくすることが望ましい。
次に、共用インナーリード３．信号用インナーリード４
及び支持用インナーリード６を絶縁部材２を介在させ、
接着剤９を用いて半導体素子１の回路形成面１ａに接着
する方法について説明する。
半導体素子１の回路形成面１ａの共用インナーリード３
．信号用インナーリード４及び支持用インナーリード６
のそれぞれに対向する位置の上に、シート状の絶縁部材
２を分割して接着剤９により貼り付ける。ついで、共用
インナーリード３．信号用インナーリード４及び支持用
インナーリード６を接着剤９により絶縁部材２を介して
半導体素子１の回路形成面１ａに接着固定する。
絶縁部材２には、エポキシ系樹脂、ビスマレイミドトリ
アジン樹脂、フエーノール樹脂、ポリイミド樹脂などを
主成分とし、これに、無機質フィラー、各種添加剤など
を加えた材料を使用する。
また、接着剤９としては、例えばエポキシ、ポリエーテ
ルアミド、ポリイミド前駆体、エポキシ変成ポリイミド
などの材料を使用する。
共用インナーリード３．信号用インナーリード４及び支
持用インナーリード６は、樹脂８によって封止されるま
では互いに接続されており、一連のリードフレームを形
成でいるが、樹脂封止後に切断・分離されかつ成型され
る。リードフレームは、例えばＦｅ−Ｎｉ合金（Ｆｅ−
４２Ｎｉなど）Ｃｕなどで形成されている。
金属細線７にはアルミニウム（ＡＱ）、金（Ａ　ｕ　）
あるいは銅（Ｃｕ）などの細線を使用する。
封止樹脂８には、フェノール系硬化剤、シリコーンゴム
及びフィラー添加されたエポキシ系樹脂を使用する。
アウターリード５が樹脂８の外部に引き出されている方
向は、第１図に示したような２方向、すなわち樹脂封止
型半導体素置の長辺側に限定するものではなく、１方向
あるいは３方向以上であっても良い。また、樹脂８の側
面からだけでなく、樹脂８の上面あるいは下面からアウ
ターリード５が引き出されていても良い。さらに図では
、アウターリード５を下方に折り曲げ、その先端を樹脂
８の下面まで曲げたＪベンド型を例にとって示しである
が、アウターリード５は任意の方向、形状に折り曲げて
も良いし、また折り曲げなくとも良い。
第１図に示した実施例では、薄肉部分３ｃを共用インナ
ーリード３の金属細線非接部３ｂに設けていだが、第４
図に示すように、信号用インナーリード４の金属細線非
接続部４ｂの半導体素子１に対向する面を、その幅方向
に貫通するようにくぼませて薄肉部分４ｃを設けて、信
号用インナーリード４と復縁部材２との間に樹脂８を介
在させても良い。さらに、第５図に示すように、共用イ
ンナーリード３の薄肉部分３ｃの長さＷを、共用インナ
ーリード３と絶縁部材２の間に樹脂８が流入し、介在可
能な最小限の長さとしてこれらを複数個、間隔を短く設
けることによって、金属細線７の接続部、非接続部の区
別をすることなく共用インナーリード３に薄肉部分３ｃ
を設けることができる。
以上の実施例では、共用インナーリード３と信号用イン
ナーリード４を区別して示しであるが、共用インナーリ
ード３と信号用インナーリード４が区別されないような
半導体素置、あるいは共用インナーリード３が設けられ
ていない半導体素置であっても、本発明の範囲を逸脱し
ない限り適用することが可能である。
第６図は、本発明の他の実施例を示す樹脂封止型半導体
素置の部分断面斜視図である。図において、絶縁部材２
の上部に位置する共用インナーリード３の半導体素子１
に対向する面には、金属細線接続部３ａ、非接続部３ｂ
の区別なく、幅方向に貫通するようにくぼんでいる一様
な薄肉部分３ｃが設けられている。共用インナーリード
３の薄肉部分３ｃと絶縁部材２との間には樹脂８が介在
している６共用インナーリード３と絶縁部材２との接着
は、本実施例では共用インナーリード３のアウターリー
ド５に近い部分で接着剤９によって行われるが、共用イ
ンナーリード３と絶縁部材２は接着剤によって接着され
ていなくても差し支えない。金属細線７の共用インナー
リード３への接続は、接続を行う場合にのみ共用インナ
ーリード３を絶縁部材２に押し付けて接触させ共用イン
ナーリード３を安定させて行う。金属細線７の接続は、
共用インナーリード３の薄肉部分３ｃと絶縁部材２の間
に樹脂封止工程時に樹脂８が流入可能なすき間が存在し
ている。半導体素子１の固定は、信号用インナーリード
４を絶縁部材２を介して、半導体素子１の回路形成面１
ａに接着して行われている。
本実施例によっても、共用インナーリード３と絶縁部材
２の間に樹脂８を介在させることができるので、樹脂８
との界面のはく前部分を少なくとも共用インナーリード
３の周囲に限定することができる。これによって共用イ
ンナ−リード３上部での樹脂８の変形量が小さくなり、
共用インナーリード３の上端部に大きな応力が発生する
ことがない。従って、この部分からの樹脂クランクを防
止することができる。
第６図では、共用インナーリード３にのみ薄肉部分３ｃ
を設ける例を示したが、第７図に示すように、絶縁部材
２の上部に位置する信号用インナーリード４の半導体素
子１に対向する面にも同じような幅方向に貫通するよう
にくぼんでいる一様の薄肉部分４ｃを設けて、信号用イ
ンナーリード４と絶縁部材２との間に樹脂が介在してい
る半導体素置であっても良い。金属細線７と信号用イン
ナーリード４との接続時、絶縁部材２上の信号用インナ
ーリード４は、絶縁部材２に押し付けられて接触するが
、接続終了後には両者の間に樹脂８が介在可能なすき間
が形成される。この場合の半導体素子１の固定は、支持
用インナーリード６によって行われる。
第８図及び第第９図は本発明のさらに他の実施例であり
、第８図は１本発明の樹脂封止型半導体素置の部分断面
斜視図、第９図は、第８図のハーバ線で切った断面図で
ある。
絶縁部材２の上部において、共用インナーリード３は信
号用インナーリード４よりも上方に位置し、さらに共用
インナーリード３は絶縁部材２から浮いた状態で配設さ
れており、共用インナーリード３と絶縁部材２との間に
は樹脂８が介在している。信号用インナーリード４は、
下方に折り曲げられて絶縁部材２と接着剤９によって接
着されている。共用インナーリード３は、下方への折り
曲げはなされておらず、絶縁部材２と接着されていない
。金属細線７の共用インナーリード３への接続は、接続
を行う場合にのみ共用インナーリード３を接続部材２に
押し付けて接触させ、共用インナーリード３を安定させ
て行う。金属細線７の接続後は、共用インナーリード３
と絶縁部材２との間に、樹脂封止工程時に樹脂８が流入
可能なように、共用インナーリード３は絶縁部材２の上
方の離れた位置に配設される。
半導体素子１の固定は、信号用インナーリード４によっ
て行われ°ている。
本実施例によれば、共用インナーリード３を絶縁部材２
より上方に浮かせて配設することによって、共用インナ
ーリード３と絶縁部材２の間に樹脂８を介在させること
ができるので、樹脂８との界面のはく前部分を少なくと
も共用インナーリード３の周囲に限定することができる
。これによって、半導体素置樹脂封止後の冷却や温度サ
イクル試験時の温度低下による共用インプーリー１〜３
上部での樹脂８の変形量が小さくなり、共用インナーリ
ード３の上端部に大きな応力が発生することがないので
、この部分からの樹脂クラックの発生を防止することが
できる。
本実施例では、信号用インナーリード４が下方に折り曲
げられているため、共用インナーリード３の下方への折
り曲げは行なわず、アウターリード５が半導体素置の外
部に引き呂されているとの同じ高さに配置することによ
って、共用インナーリード３を絶縁部材２から浮かせて
いる。しかし、信号用インナーリード４が下方に折り曲
げられていないような半導体素置では、共用インナーリ
ード３を上方へ折り曲げて絶縁部材２から浮かせるよう
にしても差し支えない。
第８図及び第９図では、共用インナーリード３のみを絶
縁部材２より上方に離して配設し、共用インナーリード
３と絶縁部材２の間に樹脂８を介在させる例を示したが
、第１０図に示すように、共用インナーリード３ととも
に信号用インナーリード４を絶縁部材２より離して配設
し、共用インナーリード３及び信号用インナーリード４
ともに、これらと絶縁部材２との間に樹脂８を介在させ
た半導体素置であっても差し支えない。この場合、半導
体素子］の固定は、半導体素子１の短辺側に設けられて
いる支持用インナーリード６によって行われる。
第１１図、第１２図に本発明の更に他の実施例を示す。
第１２図は第１１図の二−二断面図である。今までの実
施例と異なるところは絶縁部材２を共用インナーリード
３の主要部側面からはみ呂させ延長部２ａを形成した点
にある。こうすることにより半導体素子１と絶縁部材２
端部のつけ根で万一樹脂８との界面剥離が生じても、絶
縁部材２端面と共用インナ−リード３主要部側面とは面
一ではないので界面剥離が直進せず剥離作用は拡散、減
衰される。
第１３図は本発明の更に他の実施例であり、今までの各
実施例と異なるところは絶縁部材２の側面についても接
着剤を施こしたことにある。尚、側面の接着剤は共用イ
ンナーリード３の側面にまで及んでいても差し支えない
。この場合の例を第１４図に示す。いずれの例にせよ側
面の接着剤に代えて樹脂８との密着性の良いメツキ層で
も良い。
更に絶縁部材２及び／または共用インナーリード３の各
側面については接着剤等に代えて粗化（微細凹凸、梨地
面）処理をしても良い（第１５図参照）。１０は粗化部
分である。これらの実施例によれば樹脂８と絶縁部材２
の側面及び／または樹脂８と共用インナーリード３の側
面の界面についての剥離は発生しにクク、万一発生して
も界面剥離は進行しにくい。また第１６図のように突起
１１を形成すれば万一界面剥離がこの突起１１のつけ根
に至っても突起１１が剥離予定路の迂回路となり界面剥
離の進行は阻止される。
以上の各実施例は適宜組み合せて実施しても差し支えな
いことは当然である。
本発明が対象としている従来のタブレス型の樹脂封止型
半導体素置の部分断面斜視図を第１７図に、また第１７
図のホーホ線で切った断面図を第１８図に示す。
支持用インナーリード６によって支持（接着固定）され
た半導体素子］の回路形成面１ａに、共用インナーリー
ド（バスパーインナーリードとも呼ばれている）３及び
信号用インナーリード４が半導体素子１と電気的に絶縁
する絶縁部材２を介して接着剤９によって接着され、共
用インナーリード３及び信号用インナーリード４と半導
体素子１とが夫々金属細線７で電気的に接続されている
。
そして、これらは樹脂８で封止されパッケージを形成し
ている。また、共用インナーリーｌ〜３及び信号用イン
ナーリード４の金属細線接合部には、インナーリードと
金属細線の接合を良好にするために金（Ａｕ）あるいは
（Ａｇ）などの貴金属。
被膜が設けられている。ところが、貴金属被膜と封止樹
脂の接着性が悪いため、貴金属被膜が設けられているイ
ンナーリードと封止樹脂との界面は容易にはく離が起こ
りやすくなっている。そのため、信号用インナーリード
４は貴金属被膜１４を設番プる領域を信号用インナーリ
ード４先端の金属細線接合部のみに限′つている。しか
し、なから共用インナーリード３については、金属細線
接合本数が多く、さらに広い範囲にわたっているため絶
縁部材２上部に存在する共用インナーリード３の全面に
貴金属被膜１４が施されている。なお、第１７図の斜線
部は、貴金属被膜１４が設けられている領域を示す。
樹脂封止型半導体素置においては、これを構成する半導
体素子、インナーリード、絶縁部材及び封止樹脂の線膨
張係数が通常互いに異なっているため、装置の温度変化
によって装置内に熱応力が発生する。特に共用インナー
リード及び絶縁部材夫々の封止樹脂との界面がはく離す
ることによって共用インナーリードの上端部に高い応力
が発生し、この部分より樹脂クラックが発生する。
樹脂クラックの発生メカニズムを模式的に第１９図の断
面図に示す。共用インナーリード（線膨張係数５　Ｘ　
１０−８／’Ｃ）と封止樹脂（線膨張係数差２０　Ｘ　
１０−’／’Ｃ）との線膨張係数差が大きいため、半導
体素置樹脂封止後の冷却や温度サイクル試験時の温度低
下によって、接着性の悪い共用インナーリード３と封止
樹脂８の界面が容易に剥離１２する。ちなみに半導体素
子１の厚さは例えば０．４ｍｍ程度であり、絶縁部材２
の厚さは０．１５〜０．２ｓ＋程度であり、各インナー
リードの厚さはおよそ０．２ｍ程度である。この剥離１
２が発生すると、樹脂は第１９図に矢印で示すように中
心方向に収縮する。この為、共用インナーリード側面３
ｄとほぼ同じ位置に存在する絶縁部材側面２ｄの樹脂と
の界面にもは＜Ｍ１２が発生する。剥離部分１２が長く
なったことによって共用ンナーリード上部での樹脂の変
形量が増大するため、共用インナーリード３の上端部に
大きな応力が発生し、この部分に樹脂クラック１３が発
生する。共用インナーリード３の上端部より樹脂クラッ
ク１３が発生すると、半導体素置の外観を損ねるだけで
なく、共用インナーリード３又は信号用インナーリード
４と半導体素子１とを電気的に接続する金属細線７をも
断線させるという問題が起こる。
本発明の上記各実施例はこのような界面剥離の発生乃至
は成長が確実に阻止できることになる。
〔発明の効果〕
本発明によれば、半導体素置樹脂封止後の冷却や温度サ
イクル試験時の温度低下によって、大きな応力が発生は
ることがないので、樹脂クラックの発生を防止すること
ができ、更に限られた外形寸法のもとて可能な限り大型
の半導体素子を搭載しうる樹脂封止型半導体素置を得る
ことができる。
【図面の簡単な説明】
第１図は本発明の樹脂封止型半導体素置の一実施例を示
す部分断面斜視図、第２図は第１図のイーイ線断面図、
第３図は第１図のローロ線断面図、第４図は第１図に示
した実施例の他の例を示す部分断面斜視図、第５図は第
１図に示した実施例の更に他の例を示す短辺方向断面図
、第６図は本発明の樹脂封止型半導体素置の他の実施例
を示す部分断面斜視図、第７図は第６図に示した実施例
の他の例を示す部分断面斜視図、第８図は本発明の樹脂
封止型半導体素置の更に他の実施例を示す部分断面斜視
図、第９図は第８図のハーバ線断面図、第１０図は第８
図に示した実施例の他の例を示す断面図、第１１図は本
発明の樹脂封止型半導体素置の更に他の実施例を示す部
分断面斜視図、第１２図は第１１図の二一二線断面図、
第１３図。 第１４図、第１５図、第１６図はいずれも第１２図に示
した実施例の他の例を示す断面図、第１７図は従来のタ
ブレス型半導体素置の例をす部分断面斜視図、第１８図
は第１７図ホーホ線断面図。 第１９図は樹脂クラックの発生メカニズムを説明するた
めの部分断面図である。 １・・・半導体素子、１ａ・・・半導体素子の回路形成
面、２・・・絶縁部材、３・・・共用インナーリード、
４・・・信号用インナーリード、７・・・金属細線、８
・・・樹脂、３ａ・・・金属細線接続部、３ｂ・・・金
属細線非接続部、３ｃ、４ｃ・・・薄肉部分。 力 ３ 図 第 困 第 図 叉ギＶ甲４ンナー１ノード Ｃ 清削険 遁 乙 図 力 ９ 図 χ ／ρ 図 予」１Ａｌンブー１にド 夛Ｗｒ！−，ｌ 呈 口 ？弔４ンアーゝｊ−ト と 衝触 築 ２ 図 第 ３ 図 Φ 遁 目 遁 ５ 区 ／θ 砺化仲γ ！ ／２ ／Ｉ ”ＥＪ χ ／７ （２）

Claims (1)

  1. 【特許請求の範囲】 １、回路の形成された半導体素子の該回路形成面側の少
    なくとも２箇所に絶縁フィルムが接着され、夫々の該絶
    縁フィルム上に電気接続用インナーリードが位置するこ
    とにより該電気接続用インナーリード同士が互いに対向
    するよう配置され、更に該電気接続用インナーリードと
    は離れた位置に信号用インナーリードが配置され、以上
    の要素を樹脂にて封止してなる樹脂封止型半導体装置に
    おいて、前記絶縁フィルムと前記電気接続用インナーリ
    ードとの間に少なくとも部分的に封止樹脂を介在させた
    ことを特徴とする樹脂封止型半導体装置。 ２、回路の形成された半導体素子の該回路形成面側の少
    なくとも２箇所に絶縁フィルムが接着され、夫々の該絶
    縁フィルム上に電気接続用インナーリードが位置するこ
    とにより該電気接続用インナーリード同士が互いに対向
    するよう配置され、更に該電気接続用インナーリードと
    は離れた位置に信号用インナーリードが配置され、以上
    の要素を樹脂にて封止してなる樹脂封止型半導体装置に
    おいて、前記絶縁フィルム同士の各対向面と前記電気接
    続用インナーリード同士の各対向面との位置をずらした
    ことを特徴とする樹脂封止型半導体装置。 ３、回路の形成された半導体素子の該回路形成面側の少
    なくとも２箇所に絶縁フィルムが接着され、夫々の該絶
    縁フィルム上に電気接続用インナーリードが位置するこ
    とにより該電気接続用インナーリード同士が互いに対向
    するよう配置され、更に該電気接続用インナーリードと
    は離れた位置に信号用インナーリードが配置され、以上
    の要素を樹脂にて封止してなる樹脂封止型半導体装置に
    おいて、前記電気接続用インナーリード同士の対向面が
    微細に凹凸を呈して封止樹脂と密着していることを特徴
    とする樹脂封止型半導体装置。 ４、回路の形成された半導体素子の該回路形成面側の少
    なくとも２箇所に絶縁フィルムが接着され、夫々の該絶
    縁フィルム上に電気接続用インナーリードが位置するこ
    とにより該電気接続用インナーリード同士が互いに対向
    するよう配置され、更に該電気接続用インナーリードと
    は離れた位置に信号用インナーリードが配置され、以上
    の要素を樹脂にて封止してなる樹脂封止型半導体装置に
    おいて、前記電気接続用インナーリードの表面に突起を
    形成したことを特徴とする樹脂封止型半導体装置。 ５、回路の形成された半導体素子の該回路形成面側の少
    なくとも２箇所に絶縁フィルムが接着され、夫々の該絶
    縁フィルム上に電気接続用インナーリードが位置するこ
    とにより該電気接続用インナーリード同士が互いに対向
    するよう配置され、更に該電気接続用インナーリードと
    は離れた位置に信号用インナーリードが配置され、以上
    の要素を樹脂にて封止してなる樹脂封止型半導体装置に
    おいて、前記電気接続用インナーリードの対向面に表面
    処理層を形成して封止樹脂と該電気接続用インナーリー
    ド対向面が密着していることを特徴とする樹脂封止型半
    導体装置。 ６、請求項１、２、３、４又は５において前記各電気接
    続用インナーリードの主要部は夫々前記半導体素子の長
    手方向に配置されることにより該主要部の側面同士が前
    記電気接続用インナーリード同士の対向面となることを
    特徴とする樹脂封止型半導体装置。 ７、請求項６において前記電気接続用インナーリードの
    外方に前記信号用インナーリード群を位置させてなるこ
    とを特徴とする樹脂封止型半導体装置。 ８、回路の形成された半導体素子と、該半導体素子の回
    路形成面上に絶縁フィルムを介して配置された電気接続
    用インナーリードと、該電気接続用インナーリードと前
    記半導体素子とを電気的に接続する第１の導通部材と、
    前記電気接続用リードとは離して配置しかつ前記半導体
    素子の回路形成面上に絶縁フィルムを介して配置された
    複数の信号用インナーリードと、該信号用リードの夫々
    と半導体素子とを電気的に接続する第２の導通部材と、
    前記半導体素子前記各絶縁フィルム、前記各インナーリ
    ード群並びに前記各導通部材を封止する樹脂とを備えて
    なる樹脂封止型半導体装置において、前記各絶縁フィル
    ムは前記回路形成面に接着し、前記電気信号用インナー
    リードと前記絶縁フィルムとの間は少なくとも部分的に
    封止樹脂を入り込ませたことを特徴とする樹脂封止型半
    導体装置。 ９、回路の形成された半導体素子と、該半導体素子の回
    路形成面上に絶縁物を介して配置された複数のインナー
    リード部分と、夫々の該インナーリード部分と前記半導
    体素子とを電気的に接続する導通部材と、少なくとも以
    上の要素を封止する樹脂とを備えた樹脂封止型半導体装
    置において、前記絶縁部は、前記インナーリード直下の
    領域について少なくとも部分的に封止樹脂であることを
    特徴とする樹脂封止型半導体装置。 １０、支持用インナーリードによって支持された半導体
    素子の回路形成面に絶縁部材を接着し、該絶縁部材の上
    に前記電気接続用インナーリードを配設し、該電気接続
    用インナーリードと前記半導体素子とを夫々金属細線で
    電気的に接続し、これらの周囲を封止樹脂で封止した樹
    脂封止型半導体装置において、前記絶縁部材よりも上方
    に離れて配設され、かつ該絶縁部材との間に前記封止樹
    脂を介在させた電気接続用インナーリードを設けたこと
    を特徴とする樹脂封止型半導体装置。 １１、半導体素子の回路形成面に絶縁部材を接着し、該
    絶縁部材の上に共用インナーリード及び信号用インナー
    リードを配設し、該共用インナーリード及び該信号用イ
    ンナーリードと前記半導体素子とを夫々金属細線で電気
    的に接続し、これらの周囲を封止樹脂で封止した樹脂封
    止型半導体装置において、前記信号用インナーリードを
    前記絶縁部材に接着し、さらに、前記絶縁部材よりも上
    方に離れて配設され、かつ該絶縁部材との間に前記封止
    樹脂を介在させた共用インナーリードを設けたことを特
    徴とする樹脂封止型半導体装置。 １２、半導体素子と、該半導体素子上に接着された絶縁
    フィルムと、該絶縁フィルム上に配設されかつその主要
    部互いに向かい合って配置された２本の電気接続用リー
    ドと、夫々の該電気接続用リードの外側に各該電気接続
    用リードとは離して設けられた複数の信号用インナーリ
    ードとを備え、以上の要素を樹脂にて封止してなる樹脂
    封止形半導体装置において、前記各電気接続用リードの
    半導体素子対向面が部分的に凹部となるよう該インナー
    リードを部分的に薄肉にし、この凹部に前記封止樹脂を
    入れたことを特徴とする樹脂封止型半導体装置。 １３、請求項１２において、部分的に薄肉にするインナ
    ーリードの当該薄肉部位は該インナーリードを幅方向に
    貫通させることによって形成されることを特徴とする樹
    脂封止型半導体装置。 １４、請求項１２において、部分的に薄肉にするインナ
    ーリードの当該薄肉部位は該インナーリード同士の対向
    面でかつ前記絶縁フィルムに面する側を部分的にへこま
    せて形成することを特徴とする樹脂封止型半導体装置。 １５、半導体素子の回路形成面に絶縁部材を接着し、該
    絶縁部材の上に電気接続用インナーリードを配設し、該
    電気接続用インナーリードと前記半導体素子とを夫々金
    属細線で電気的に接続し、これらの周囲を封止樹脂で封
    止した樹脂封止型半導体装置において、前記電気接続用
    インナーリードの前記半導体素子に対向する面の一部を
    、その幅方向に貫通するようにくぼませて薄肉化し、前
    記絶縁部材との間に前記封止樹脂を介在させ、かつ薄肉
    化されていない部分を前記絶縁部材と接着させたことを
    特徴とする樹脂封止型半導体装置。 １６、請求項１５において、前記電気接続用インナーリ
    ードの前記薄肉化する部分を、前記金属細線接続部の前
    記半導体素子に対向する面以外の部分に限定したことを
    特徴とする樹脂封止型半導体装置。 １７、半導体素子の回路形成面に絶縁部材を接着し、該
    絶縁部材の上に共用インナーリード及び信号用インナー
    リードを配設し、該共用インナーリード及び該信号用イ
    ンナーリードと前記半導体素子とを夫々金属細線で電気
    的に接続し、これらの周囲を封止樹脂で封止した樹脂封
    止型半導体装置において、前記信号用インナーリードを
    前記絶縁部材に接着し、さらに、前記共用インナーリー
    ドの前記半導体素子に対向する面の一部を、その幅方向
    に貫通するようにくぼませて薄肉化し、前記絶縁部材と
    の間に前記封止樹脂を介在させ、かつ薄肉化されていな
    い部分を前記絶縁部材と接着させたことを特徴とする樹
    脂封止型半導体装置。 １８、請求項１７において、前記共用インナーリードの
    前記薄肉化した部分を、前記金属細線接続部の前記半導
    体素子に対向する面以外の部分に限定したことを特徴と
    する樹脂封止型半導体装置。 １９、半導体素子と、該半導体素子の回路形成面上に接
    着された絶縁フィルムと、該絶縁フィルム上に主たる部
    分が位置する電気接続用インナーリードとを備え、これ
    らを樹脂にて封止してなる樹脂封止型半導体装置におい
    て、前記電気接続用インナーリードの表面に（１）突起
    の形成、（２）微細凹凸による粗化、（３）接着割付与
    から選ばれる亀裂抑制手段を講じたことを特徴とする樹
    脂封止型半導体装置。 ２０、請求項１乃至１９のいずれかにおいて、前記半導
    体素子は、４メガ又は１６メガビットのダイナミック・
    ランダム・アクセス・メモリであることを特徴とする樹
    脂封止型半導体装置。 ２１、夫々が樹脂封止体内部の電気接続用インナーリー
    ド部と樹脂封止体外部のアウターリード部とからなるリ
    ードが集合してなるリードフレームにおいて、前記電気
    接続用インナーリード部の内、少なくとも半導体素子の
    回路形成面に接着している絶縁部材の上に配設される部
    分については、前記半導体素子に対向する面の一部を、
    その幅方向に貫通するようにくぼませて薄肉化したこと
    を特徴とするリードフレーム。 ２２、請求項２１において、前記電気接続用インナーリ
    ード部の前記薄肉化する部分を、金属細線接続部の半導
    体素子に対向する面以外の部分に限定したことを特徴と
    するリードフレーム。 ２３、夫々が樹脂封止体内部の共用インナーリード部及
    び信号用インナーリード部と樹脂封止体外部のアウター
    リード部とからなるリードが集合してなるリードフレー
    ムにおいて、前記共用インナーリード部の内、少なくと
    も半導体素子の回路形成面接着している絶縁部材の上に
    配設される部分については、前記半導体素子に対向する
    面の一部を、その幅方向に貫通するようにくぼませて薄
    肉化したことを特徴とするリードフレーム。 ２４、請求項２２において、前記共用インナーリード部
    の前記薄肉化する部分を、金属細線接続部の半導体素子
    に対向する面以外の部分に限定したことを特徴とするリ
    ードフレーム。 ２５、夫々が樹脂封止体内部の電気接続用インナーリー
    ド部及び半導体素子支持用インナーリード部と樹脂封止
    体外部のアウターリード部とからなるリードが集合して
    なるリードフレームにおいて、前記電気接続用インナー
    リード部の内、少なくとも半導体素子の回路形成面に接
    着している絶縁部材の上に配設される部分については、
    前記絶縁部材よりも上方に離れるようにしたことを特徴
    とするリードフレーム。 ２６、夫々が樹脂封止体内部の共用インナーリード部及
    び信号用インナーリード部と樹脂封止体外部のアウター
    リード部とからなるリードが集合してなるリードフレー
    ムにおいて、前記共用インナーリード部の内、少なくと
    も半導体素子の回路形成面に接着している絶縁部材の上
    に配設される部分については、前記絶縁部材よりも上方
    に離れるようにしたことを特徴とするリードフレーム。 ２７、半導体素子の回路形成面に絶縁部材を接着し、該
    絶縁部材の上に電気接続用インナーリードを配設し、該
    電気接続用インナーリードと前記半導体素子とを夫々金
    属細線で電気的に接続し、これらの周囲を封止樹脂で封
    止した樹脂封止型半導体装置において、前記電気接続用
    インナーリードの前記半導体素子に対向する面の一部を
    、その幅方向に貫通するようにくぼませて前記絶縁部材
    との間に前記封止樹脂を介在させたことを特徴とする樹
    脂封止型半導体装置。 ２８、半導体素子の回路形成面に絶縁部材を接着し、該
    絶縁部材の上に電気接続用インナーリードを配設し、該
    電気接続用インナーリードと前記半導体素とを夫々金属
    細線で電気的に接続し、これらの周囲を封止樹脂で封止
    した樹脂封止型半導体装置において、前記電気接続用イ
    ンナーリードの前記半導体素子に対向する面の一部を、
    その幅方向に貫通するようにくぼませて前記絶縁部材と
    の間に前記封止樹脂を介在させ、かつくぼみが形成され
    ていない部分を前記絶縁部材と接着させたことを特徴と
    する樹脂封止型半導体装置。 ２９、半導体素子の回路形成面に絶縁部材を接着し、該
    絶縁部材の上に電気接続用インナーリードを配設し、該
    電気接続用インナーリードと前記半導体素子とを夫々金
    属細線で電気的に接続し、これらの周囲を封止樹脂で封
    止した樹脂封止型半導体装置において、前記電気接続用
    インナーリードの前記半導体素子に対向する面の一部と
    前記絶縁部材との間に前記封止樹脂を介在させたことを
    特徴とする樹脂封止型半導体装置。 ３０、請求項２６、２７又は２８のいずれかにおいて、
    前記半導体素子は、４メガ又は１６メガビットのダイナ
    ミック・ランダム・アクセス・メモリであることを特徴
    とする樹脂封止型半導体装置。 ３１、夫々が樹脂封止体内部の電気接続用インナーリー
    ド部と樹脂封止体外部のアウターリード部とからなるリ
    ードが集合してなるリードフレームにおいて、前記電気
    接続用インナーリード部の内、少なくとも半導体素子の
    回路形成面に接着している絶縁部材の上に配設される部
    分については、前記半導体素子に対向する面の一部を、
    その幅方向に貫通するようにくぼませたことを特徴とす
    るリードフレーム。 ３２、電気接続用リードのインナー側主要部が互いに略
    平行に対向配置され、その外方に夫々複数の信号用リー
    ドが配置されて成るリードフレームにおいて、前記電気
    接続用リードフレーム相互の対向面に接着剤を付与し、
    或いは微細凹凸加工を施こし、若しくは突起を形成し、
    又は部分的に薄肉にして成ることを特徴とするリードフ
    レーム。 ３３、請求項２１乃至２５のいずれかまたは請求項３０
    若しくは３１において、各インナーリード裏面に絶縁フ
    ィルムを接着剤を介して積層して成ることを特徴とする
    リードフレーム。
JP4541290A 1990-02-28 1990-02-28 樹脂封止型半導体装置及びリ―ドフレ―ム Expired - Lifetime JP2528991B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP4541290A JP2528991B2 (ja) 1990-02-28 1990-02-28 樹脂封止型半導体装置及びリ―ドフレ―ム
KR1019910002998A KR940007385B1 (ko) 1990-02-28 1991-02-25 수지 봉지형 반도체장치 및 그 리이드 프레임
US07/797,964 US5256903A (en) 1990-02-28 1991-11-26 Plastic encapsulated semiconductor device
US08/117,639 US5357139A (en) 1990-02-28 1993-09-08 Plastic encapsulated semiconductor device and lead frame

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4541290A JP2528991B2 (ja) 1990-02-28 1990-02-28 樹脂封止型半導体装置及びリ―ドフレ―ム

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP7052243A Division JP2715965B2 (ja) 1995-03-13 1995-03-13 樹脂封止型半導体装置
JP19728195A Division JPH08172155A (ja) 1995-08-02 1995-08-02 樹脂封止型半導体装置及びリードフレーム

Publications (2)

Publication Number Publication Date
JPH03250654A true JPH03250654A (ja) 1991-11-08
JP2528991B2 JP2528991B2 (ja) 1996-08-28

Family

ID=12718546

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4541290A Expired - Lifetime JP2528991B2 (ja) 1990-02-28 1990-02-28 樹脂封止型半導体装置及びリ―ドフレ―ム

Country Status (3)

Country Link
US (1) US5357139A (ja)
JP (1) JP2528991B2 (ja)
KR (1) KR940007385B1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0621322A (ja) * 1992-07-03 1994-01-28 Nec Ic Microcomput Syst Ltd 半導体記憶装置
JPH0917940A (ja) * 1995-06-29 1997-01-17 Nec Corp リード・オン・チップ構造半導体装置とその製造方法
KR100287827B1 (ko) * 1992-02-07 2001-04-16 윌리엄 비. 켐플러 반도체 장치

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5068712A (en) * 1988-09-20 1991-11-26 Hitachi, Ltd. Semiconductor device
JP2708191B2 (ja) * 1988-09-20 1998-02-04 株式会社日立製作所 半導体装置
JP2567961B2 (ja) * 1989-12-01 1996-12-25 株式会社日立製作所 半導体装置及びリ−ドフレ−ム
JPH0797594B2 (ja) * 1993-06-25 1995-10-18 インターナショナル・ビジネス・マシーンズ・コーポレイション 半導体集積回路装置
JP3238004B2 (ja) * 1993-07-29 2001-12-10 株式会社東芝 半導体装置の製造方法
US5532189A (en) * 1994-06-02 1996-07-02 International Business Machines Corporation Method of making semiconductor package
US5834831A (en) * 1994-08-16 1998-11-10 Fujitsu Limited Semiconductor device with improved heat dissipation efficiency
JPH08186151A (ja) * 1994-12-29 1996-07-16 Sony Corp 半導体装置及びその製造方法
US5572066A (en) * 1995-01-03 1996-11-05 Motorola Inc. Lead-on-chip semiconductor device and method for its fabrication
KR0148733B1 (ko) * 1995-04-27 1998-08-01 문정환 고체 촬상 소자용 패키지 및 그 제조방법
JP3501316B2 (ja) * 1995-06-16 2004-03-02 株式会社ルネサステクノロジ 半導体装置及びその製造方法
US5811875A (en) * 1995-06-29 1998-09-22 Samsung Electronics Co., Ltd. Lead frames including extended tie-bars, and semiconductor chip packages using same
US5796158A (en) * 1995-07-31 1998-08-18 Micron Technology, Inc. Lead frame coining for semiconductor devices
JP3290869B2 (ja) * 1995-11-16 2002-06-10 株式会社東芝 半導体装置
US5796159A (en) * 1995-11-30 1998-08-18 Analog Devices, Inc. Thermally efficient integrated circuit package
US5872398A (en) * 1996-01-11 1999-02-16 Micron Technology, Inc. Reduced stress LOC assembly including cantilevered leads
DE19612392B4 (de) * 1996-03-28 2004-01-22 Infineon Technologies Ag Halbleiteranordnung mit Leiterrahmen
US6384333B1 (en) * 1996-05-21 2002-05-07 Micron Technology, Inc. Underfill coating for LOC package
US6008996A (en) * 1997-04-07 1999-12-28 Micron Technology, Inc. Interdigitated leads-over-chip lead frame, device, and method for supporting an integrated circuit die
US6271582B1 (en) 1997-04-07 2001-08-07 Micron Technology, Inc. Interdigitated leads-over-chip lead frame, device, and method for supporting an integrated circuit die
US5923081A (en) 1997-05-15 1999-07-13 Micron Technology, Inc. Compression layer on the leadframe to reduce stress defects
JPH11265971A (ja) * 1998-03-17 1999-09-28 Hitachi Ltd Ｔｓｏｐ型半導体装置
KR100521776B1 (ko) * 1998-07-15 2005-12-26 주식회사 엘지생활건강 중성 피에이치를 갖는 합성 고형 화장비누 조성물
JP4298066B2 (ja) * 1999-06-09 2009-07-15 キヤノン株式会社 インクジェット記録ヘッドの製造方法、インクジェット記録ヘッドおよびインクジェット記録装置
US6319739B1 (en) 2000-04-06 2001-11-20 Advanced Micro Devices, Inc. Mold compound selection for TSOP post mold cure processing
US8084299B2 (en) 2008-02-01 2011-12-27 Infineon Technologies Ag Semiconductor device package and method of making a semiconductor device package

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5240062A (en) * 1975-09-26 1977-03-28 Hitachi Ltd Process for production of semiconductor devices
JPS61241959A (ja) * 1985-04-18 1986-10-28 インタ−ナショナル　ビジネス　マシ−ンズ　コ−ポレ−ション 半導体モジユ−ル
JPH03235360A (ja) * 1990-02-09 1991-10-21 Nec Corp 樹脂封止型半導体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4445271A (en) * 1981-08-14 1984-05-01 Amp Incorporated Ceramic chip carrier with removable lead frame support and preforated ground pad
US4862246A (en) * 1984-09-26 1989-08-29 Hitachi, Ltd. Semiconductor device lead frame with etched through holes
US4862245A (en) * 1985-04-18 1989-08-29 International Business Machines Corporation Package semiconductor chip
KR880014671A (ko) * 1987-05-27 1988-12-24 미다 가쓰시게 수지로 충진된 반도체 장치
JPH02184054A (ja) * 1989-01-11 1990-07-18 Toshiba Corp ハイブリッド型樹脂封止半導体装置
JP2734463B2 (ja) * 1989-04-27 1998-03-30 株式会社日立製作所 半導体装置
US4916519A (en) * 1989-05-30 1990-04-10 International Business Machines Corporation Semiconductor package

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5240062A (en) * 1975-09-26 1977-03-28 Hitachi Ltd Process for production of semiconductor devices
JPS61241959A (ja) * 1985-04-18 1986-10-28 インタ−ナショナル　ビジネス　マシ−ンズ　コ−ポレ−ション 半導体モジユ−ル
JPH03235360A (ja) * 1990-02-09 1991-10-21 Nec Corp 樹脂封止型半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100287827B1 (ko) * 1992-02-07 2001-04-16 윌리엄 비. 켐플러 반도체 장치
JPH0621322A (ja) * 1992-07-03 1994-01-28 Nec Ic Microcomput Syst Ltd 半導体記憶装置
JPH0917940A (ja) * 1995-06-29 1997-01-17 Nec Corp リード・オン・チップ構造半導体装置とその製造方法

Also Published As

Publication number Publication date
KR940007385B1 (ko) 1994-08-16
US5357139A (en) 1994-10-18
KR920000128A (ko) 1992-01-10
JP2528991B2 (ja) 1996-08-28

Similar Documents

Publication Publication Date Title
JPH03250654A (ja) 樹脂封止型半導体装置及びリードフレーム
KR100263723B1 (ko) 가요성 박막 반도체 패키지
US6175149B1 (en) Mounting multiple semiconductor dies in a package
US6297547B1 (en) Mounting multiple semiconductor dies in a package
US6960494B2 (en) Semiconductor package and method of manufacturing the same
US20090051019A1 (en) Multi-chip module package
JPH1174442A (ja) リードフレーム及びこれを用いた半導体パッケージ
JPH09129811A (ja) 樹脂封止型半導体装置
KR100366111B1 (ko) 수지봉합형 반도체장치의 구조
US6913951B2 (en) Method of making a lead-on-chip device
JP2954297B2 (ja) 樹脂封止型半導体装置
JPH08172155A (ja) 樹脂封止型半導体装置及びリードフレーム
JP2715965B2 (ja) 樹脂封止型半導体装置
KR0184061B1 (ko) 반도체 패키지
JPS62296541A (ja) 樹脂封止型半導体装置
JP2923043B2 (ja) 樹脂封止型半導体装置
JPH09326463A (ja) 樹脂封止型半導体装置
JPH0437050A (ja) 樹脂封止型半導体装置
KR100268925B1 (ko) 리드프레임및이를이용한반도체패키지
JP2834074B2 (ja) リードフレーム及びそれを用いた樹脂封止型半導体装置
JPH10144851A (ja) 積層型半導体装置
JPH09246454A (ja) 半導体装置
JPH05218111A (ja) 半導体集積回路
JPH04278548A (ja) 樹脂封止型半導体装置
JPS63310141A (ja) 半導体装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080614

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080614

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090614

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100614

Year of fee payment: 14

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100614

Year of fee payment: 14