KR100287827B1 - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR100287827B1
KR100287827B1 KR1019930001632A KR930001632A KR100287827B1 KR 100287827 B1 KR100287827 B1 KR 100287827B1 KR 1019930001632 A KR1019930001632 A KR 1019930001632A KR 930001632 A KR930001632 A KR 930001632A KR 100287827 B1 KR100287827 B1 KR 100287827B1
Authority
KR
South Korea
Prior art keywords
bonding
bus bar
portions
main wiring
signal lines
Prior art date
Application number
KR1019930001632A
Other languages
English (en)
Other versions
KR930018702A (ko
Inventor
다까유끼 마에다
Original Assignee
윌리엄 비. 켐플러
텍사스 인스트루먼츠 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윌리엄 비. 켐플러, 텍사스 인스트루먼츠 인코포레이티드 filed Critical 윌리엄 비. 켐플러
Publication of KR930018702A publication Critical patent/KR930018702A/ko
Application granted granted Critical
Publication of KR100287827B1 publication Critical patent/KR100287827B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

본딩 패드(1)의 열을 따라서, 버스 바(2, 3)의 본딩 단자부(2c, 3c, 4a, 5a) 및 신호선(4, 5)가 배열되고; 주요 와이어링부(2a, 3a)는 신호선에 관하여 3차원 교차형으로 연장되며, 그들은 버스 바의 결합 단부에 접속되어, LOC 형의 IC 패키지가 형성된다. 여러 본딩 단자부와 여러 본딩 패드 사이에는 버스 바의 주요 와이어링 부분이 없다. 결과적으로, 본딩 와이어(6, 7, 8, 9)는 버스 바 주요 와이어링부를 뛰어넘지 않는다. 결과적으로, 본딩 와이어가 들어올려지지 않더라도, 본딩 와이어는 버스 바 주요 와이어링부에 접촉하지 않기 때문에 회로 단락이 발생되지 않는다. 그러므로 반도체 장치의 신뢰성이 높아짐은 물론이고 좀더 얇게 만들 수 있다.

Description

반도체 장치
제1도는 본 발명의 양호한 실시예로서 LOC 구조로 된 IC 패키지의 주요 부분을 도시한 부분 확대 사시도.
제2도는 IC 패키지의 주요 부분을 도시한 평면도.
제3도는 제2도에 도시된 IC 패키지의 주요 부분을 선 Ⅲ-Ⅲ을 따라 절취하여 도시한 단면도.
제4도는 제2도에 도시된 IC 패키지의 주요 부분을 선 Ⅳ-Ⅳ을 따라 절취하여 도시한 단면도.
제5도는 제1도 내지 제4도에 도시된 실시예에 있어서 버스 바가 접히기 전 상태의 IC 패키지의 주요 부분을 도시한 평면도.
제6도는 제5도에 도시된 IC 패키지의 주요 부분을 선 Ⅵ-Ⅵ을 따라 절취하여 도시한 단면도.
제7도는 제1도 내지 제6도에 도시된 실시예를 기초로 하여 변형된 실시예를 도시한 부분 확대 단면도.
제8도는 본 발명의 다른 실시예로서 LOC 구조로 된 IC 패키지의 주요 부분을 도시한 부분 평면도.
제9도는 본 발명의 또 다른 실시예로서 LOC 구조로 된 IC 패키지의 주요 부분을 도시한 부분 확대 사시도.
제10도는 종래의 실시예로서 LOC 구조로 된 IC 패키지의 주요 부분을 도시한 평면도.
제11도는 제10도에 도시된 IC 패키지의 주요 부분을 라인 XI-XI을 따라 절취하여 도시한 단면도.
제12도는 다른 종래의 실시예로서 LOC 구조로 된 리드 프레임의 일부분을 도시한 평면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 본딩 패드
2, 3, 12, 22, 23, 32, 33 : 버스 바(전원 라인)
2a, 3a, 12a, 22a, 23a, 32a, 33a : 주요 와이어링부
2b, 3b, 12b, 22b, 23b, 32b, 33b : 브랜치부
2c, 3c, 4a, 5a, 12c, 22c, 23c, 24a, 25a, 32c, 33c : 본딩 단자부
2d, 3d, 4d, 5b, 22d, 23d, 24b, 25b, 32d, 33d : 리드부
4, 5, 24, 25 : 신호선 4c : 계단부
6, 7, 8, 9 : 본딩 와이어 10 : IC 칩
11 : 절연 양면 테이프 15 : 절연 테이프 또는 절연 페이스트
16 : 신호선 홈 19 : 접철용 고정구
26 : 범프 전극 CL1, CL2: 중심선
본 발명은 반도체 장치에 관한 것으로, 특히 LOC(리드 온 칩; Lead On Chip) 구조로 된 패키지에 관한 것이다.
종래의 LOC 구성에서는, 리드 프레임이 IC 칩을 밀봉하기 위한 패키지로서 IC 칩 상에 고정되었다. 이것에 관해서는 제10도 및 제1도를 참조하여 설명할 수 있다.
제10도에 도시된 바와 같이, LOC 구조의 DRAM(동적 램)은 IC칩(10)의 중앙부에 일직선으로 설정된 복수개의 본딩 패드(1)을 갖는다. 버스 바로 알려진 전원선(42, 43)은 패드 열의 양쪽면 상에 있는데, 이 전원선은 LOC 구조로 된 리드 프레임을 형성하고, 복수개의 신호선(리드 프레임)(44, 45)와 마찬가지로 철-니켈 합금, 구리 합금 또는 구리로 만들어진다.
버스 바(42, 43)은 전원(Vss 또는 Vcc)에 접속된다. 반면에, 신호선(44, 45)는 CAS, RAS 또는 다른 신호선들과 마찬가지로 어드레스(A0 내지 A10)용으로 사용된다.
본딩 패드 열의 한쪽 면(좌측 면) 상의 본딩 와이어(6, 7)에 의해 각 패드(1)과 각 라인 사이에 접속이 이루어진다. 이는 본딩 패드 열의 다른쪽 면(우측 면)상의 본딩 와이어(8, 9)에 의해서도 이루어진다. 제11도에 도시된 바와 같이, 신호선(44, 45)를 패드(1)에 접속시키는 와이어(7, 9)는 버스 바(42, 43)을 각각 뛰어넘는다(stride).
따라서, 와이어(7, 9)가 충분히 높지 않으면 이들은 버스 바(42, 43)과 접촉될 수 있기 때문에 단락 회로가 신호선과 버스 바 사이에 형성될 위험성이 있다. 이를 방지하기 위해 와이어(7, 9)는 충분히 높아야 한다. 그라나, 이로 인해 수지 몰드형 패키지의 두께를 감소시키기가 어렵다.
제12도에 도시된 바와 같이, IC 칩(10)상에는 본딩 패드(BP)가 좌우측 면 각각의 한 열에 설정된다. 각 패드 열의 양쪽 면 상에는, 신호선(3A1) 및 버스 바 (3A2)가 설정된다. 본딩 와이어(W)에 의한 접속은 한쪽 면 상의 신호선에 의해 각 패드 열에 대해 이루어지고 다른쪽 면 상의 버스 바에 의해서도 이루어진다. 따라서, 와이어는 상술한 바와 같이 버스 바를 더 이상 뛰어넘지 않고, 신호선과 버스 바 사이의 단락 회로는 리드 프레임으로 인해 완전히 방지될 수 있다.
그러나, 제12도에 도시된 패키지에 있어서, 신호선(3A1)은 패드 열과 관련하여 오직 한쪽 면 상에만 설정될 수 있다. 따라서, 효율성은 저하되고 레이아웃은 제한된다. 이외에도, 핀의 수가 증가하기 때문에 신호선들 사이의 피치 간격이 짧게 되고, 공차도 거의 없다.
본 발명의 목적은 신호선과 버스 바 사이의 단락 회로가 방지될 수 있고, 패키지의 두께가 감소될 수 있으며, 높은 효율로 만들어진 접속으로 인해 신호선이 쉽게 설정될 수 있는 유형의 패키지 구조의 반도체 장치를 제공하는 것이다.
본 발명은 다음과 같은 특징이 있는 반도체 장치를 제공한다 :
리드 프레임의 본딩 단자부에 접속된 복수개의 본딩 패드들은 반도체 칩의 회로 형성면 상에 거의 원주형으로 설정된다.
리드 프레임의 복수개의 신호선용 상기 본딩 단자부 및 복수개의 전원선용 본딩 단자부는 상기 본딩 패드 열 주변을 따라서 상기 반도체 칩 상의 전기 절연체를 통해 결합된다.
상기 전원선의 주요 부분은 신호선과의 전기 절연을 위해 3차원 교차형으로 연장된다.
상기 전원선의 상기 주요 부분과 상기 전원선의 본딩 단자부는 연속해서 일체로 형성된다.
상기 다양한 본딩 단자부 및 상기 본딩 패드들은 전기적으로 접속된다.
이하, 본 발명에 대해 실시예를 참조하여 더 상세하게 설명한다.
제1도 내지 제6도는 DRAM에 응용된 본 발명의 제1 실시예를 도시한다.
이 실시예에서 패키지는 상술한 LOC 구조로 되어 있다. 제2도에 도시된 바와 같이, 복수개의 본딩 패드(1)은 일직선 상에 일렬로 설정되어 있다. 본딩 패드(1)의 열이 CL1을 중심선으로 취한다면, 제2도에 도시된 구성은 좌측 상에 설정된 버스 바(2; Vss 용) 및 우측 상에 설정된 버스 바(3; Vcc 용)과 함께 좌 우측에 대해 대칭이다. 버스 바(2)는 직선형의 와이어링부(2a), 브랜치부(2b), 본딩 단자부(2c) 및 리드부(2d)로 구성되며, 버스 바는 본딩 단자의 단부에 접속되고 IC 패키지 밖으로 인도된다. 버스 바(3)도 버스 바(2)와 동일한 구성을 가지며 단지 그 각각의 참조 번호는 2 대신 3으로 표기한다.
절연 양면 테이프(11)을 사용하여, 버스 바(2)의 본딩 단자부(2c) 및 신호선(4)의 본딩 단자(4a)는 IC 칩(10)의 상부면 상에 결합된다. 제2도에서, 4b는 신호선(4)의 IC 칩 외부로 향하는 리드부를 나타낸다. 버스 바(3)에 대해서도 동일한 설명이 적용되며 버스 바(3)에는 신호선(5)가 대응한다. IC 패키지의 구성은 CL2를 중심선으로 하여 상부 및 하부가 대칭이다. 원주 상의 절취선(12)는 몰딩의 경우에 있어서의 수지 밀봉을 나타낸다.
버스 바와 신호선 사이의 결합 작업은 다음과 같이 실행된다. 버스 바(2)의 본딩 단자부(2c) 및 신호선(4)의 본딩 단자(4a)는 본딩 와이어(6, 7)을 경유하여 본딩패드(1)에 접속된다. 유사하게, 버스 바(3)의 본딩 단자부(3c) 및 신호선(5)의 본딩 단자부(5a)는 각각 본딩 와이어(8, 9)에 의해 본딩 패드(1)에 접속된다.
본딩 와이어(6, 7 및 8, 9)는 중심선 CL1의 우측 또는 좌측 상에 설정된다. 제3도에 도시된 제2도의 선 Ⅲ-Ⅲ을 따라 절취된 단면도 및 제4도에 도시된 제2도의 선 Ⅳ-Ⅳ를 따라 절취된 단면도에서와 같이 모든 와이어가 본딩 패드(1)이 본딩 단자부(2c, 4a, 3c 및 5a)에 접속될 때 와이어링을 뛰어넘지 않는다. 결과적으로, 와이어(6, 7, 8 및 9)의 높이를 증가시킬 필요가 없고 회로 단락의 위험성도 없다.
이 예에서는, 버스 바의 형태에 주의를 기울여야 한다. 제2도에 도시된 절취선에 의해 한정된 영역(1)의 확대 사시도인 제1도로부터 알 수 있는 바와 같이, 버스 바(2)의 브랜치부(2b)는 상부면으로부터 좌측으로 180°만큼 기계적으로 굽어지고, 상부 및 하부는 그들 사이의 거리 d 만큼 중첩된다.
LOC 용의 리드 프레임의 버스 바(2) 및 신호선(4)의 두께(t1)은 5밀 또는 8밀이다. t1이 5밀이면 거리 d는 3밀이고, t1이 8밀이면 거리 d는 1밀 (원래는 주어지지 않음)이 된다. 여기에서 1밀은 25.4 ㎛를 나타낸다. 결과적으로 버스 바(2)의 주요 와이어링부(2a)는 신호선(4)와 접촉되지 않게 거리 d에 배열된다. 버스 바의 주요 와이어링부(2a)의 두께, 및 거리 d 및 신호선(4)의 두께(t2)의 합은 t1이 5밀일 때 13밀이 된다.
제11도에 도시된 종래 기술의 예에 있어서, 버스 바용의 차폐물과 신호 장치용의 본딩 와이어(7, 9)의 루프 정점은 IC 칩의 회로 형성 표면으로부터 24밀의 높이를 갖는다. 한편, 본 발명에 있어서, 상술한 바와 같이, 리드 프레임 시트의 두께가 5밀이고 절연 양면 테이프(11)의 두께가 3밀이면, IC 칩의 회로 형성 표면으로부터 버스 바의 정점의 높이는 16밀이 된다. 즉, 수지 밀봉의 두께는 상당히 감소된다.
제1, 3도 및 4도에 도시된 바와 같이, 신호선 리드부(4b)에 대한 버스 바(2a)의 접촉을 확실하게 방지하기 위해, 버스 바(2a)의 주요 와이어링부의 하부는 절연페이스트(15) 또는 절연 테이프로 결합된다. 거리 d, 주요 와이어링부(2a)와 IC 칩(10) 사이의 갭, 본딩 단자부(2c, 4a)와 IC 칩(10) 사이의 갭 및 다른 갭들은 나중의 몰딩 작업시 밀봉 수지로 채워진다. 상술한 바와 동일한 작업이 버스 바(3)에 대해서도 행해진다.
버스 바(2)의 브랜치부(2b)의 만곡은 제5도에 도시된 바와 같이 실행된다.
상술된 패턴으로 평평한 플레이트 형태로 형성된 리드 프레임이 제5도 및 제5도의 선 Ⅵ-Ⅵ을 따라 절취된 단면도인 제6도에 도시된 바와 같이 베이스(20) 상에 배열된다. 그러면, 한 면 상에 반원형의 프로필로 마무리되는 단면을 갖는 플레이트 형의 고정구(19)가 버스 바의 만곡부와 일치되게 상기 면에 정렬되며, 버스 바(2) 및 신호선(4)의 리드부(2d 및 4b)를 고정시키는데 사용된다. 도면에 버스 바의 만곡부 앞부분은 절취된 것으로 표시되어 있다.
그 다음, 베이스(20) 상에 버스 바(2) 및 신호선(4)를 고정시키기 위해 배열된 고정구(19)에 의해, 브랜치부(2b) 및 주요 와이어링부(2a)는 화살표로 표시된 바와 같이 180°만큼 굽어져서 고정구(19)의 상부 표면과 접촉하게 된다. 이러한 방식으로, 버스 바(2)는 실선으로 표시된 형태로 가정된다.
제1도 내지 제4도에 도시된 바와 같이, 상술한 방법으로 처리된 리드 프레임은 절연 양면 테이프(11)에 의해 IC 칩((10)의 상부면 상에 결합된 본딩 단자부(2c, 4a)를 갖는다. 본딩 작업 전에, 절연 테이프 또는 절연 페이스트(15)가 버스 바의 주요 와이어링부(2a)에 인가된다. 마찬가지로 버스 바(3)에 대해서도 동일한 몰딩작업이 상술한 바대로 실행된다. 버스 바의 처리는 용접 또는 다른 특정 기술을 필요로하지 않는다. 단순한 고정구를 사용함으로써 실행될 수 있으므로, 낮은 비용이 실현된다.
제7도는 제4도에서와 동일한 방식으로 제3도에서 더 작은 t2를 갖는 실시예의 확대부의 단면도이다. 제7도는 제4도보다 더 큰 확대 비율을 갖는다.
이 실시예에서는 LOC 리드 프레임용으로 사용되는 플레이트가 5밀의 두께를 갖는다고 가정하면, 버스 바의 경우에, 상술한 실시예에서 사용된 버스 바(2a, 2b, 2c)는 부분적인 사전 에칭에 의해 다른 부분보다 얇게 되고, 3밀의 두께로 버스 바(12)로서 사용된다. 신호선(4) 부분에 대해서, 홈(16)을 형성하기 위해 예비 에칭이 실행되고, 버스 바 브랜치부(12b) 부분은 주요 와이어링부(12a)가 홈(16) 상에 위치하도록 굽어진다. 그 다음, 주요 와이어링부의 하부면 부분 및 이것에 의해 결합된 절연 페이프 또는 절연 페이스트(15)가 홈(16)으로 들어가도록 형성되어, 절연 테이프 또는 절연 페이스트(15)는 홈(16)의 저부면과 접촉하게 된다.
이러한 경우에, 버스 바의 주요 와이어링 부(12a)의 상부면과 신호선(4)의 하부면 사이의 거리는 t2는 선행예에서의 거리 t2보다 작게 된다.
제8도는 제1-6도에 도시된 예의 수정예로서의 실시예를 도시하고 있다.
이 예에서, 버스 바(32, 33)의 브랜치(32b, 33b)들은 제2도에 도시되어 있는 브랜치부(26)보다 짧다. 주요 와이어링부(32a, 33a)는 신호선(4, 5)의 평면 굴곡부보다는 본딩 패드(1)의 측면에 더 가까이 배치되어 있다. 이 경우에, 수지로 밀봉하기 전의 주요 와이어링부(32a, 33a)의 안정성은 제도2에 도시된 예에서의 안정성보다 높다. 이 도면에서(5b, 32b 및 33d)는 리드부들을 나타낸다. 다른 특징들은 제1-6도에 도시된 것들과 동일하다.
제9도는 제1-6도에 도시된 예에 더 큰 변형이 가해진 또 다른 응용예를 보여주고 있다.
이 예에서, 버스 바(2)의 주요 와이어링부(2a)는 절연 양면 테이프(11)에 의해 IC 칩(10)에 결합되어 있고, 신호선(4)의 리드부(4b)의 본딩 단자부(4a)에 접촉하고 있는 부분은 계단 부분(4c)가 만들어질 수 있도록 두 위치에서 굽어져 있다. 리드부(4b)는 버스 바 주요 와이어링부(2a)에 전기적으로 접촉되지 않도록 배열되어 있다. 이러한 전기 접촉을 방지하기 위하여 절연 테이프나 절연 페이스트를 삽입하는 것도 바람직하다.
이 경우에, 버스 바 및 신호선 리드부(2d, 4b)들은 IC 칩(10)에 대해 동일한 높이로 배치된다. 결국, 패키지가 수지로 밀봉되어 몰딩될 때, 패키지로부터의 레벨차가 없게 된다. 이는 상기예와 동일하다. 다른 것들은 제1-6도에 도시된 예들에서와 동일하다.
버스 바 브랜치부(2b)에 있어서, 180°굽히는 대신에 리드부(2d)가 주요 와이어링부(2a)로부터 상단 우측으로 연장되게 배열되어 있고, 신호선의 계단부(4c)의 것과 동일한 계단부가 리드부(2d) 내에 배치되어 있다. 또한, 계단부는 리드부(2d)에 형성될 수 없지만, 만곡 곡률 반경을 선택하므로써 제4도에서의 크기 t2또는 제7도에서의 크기 t3을 조정할 수 있다.
앞서 본 발명은 각각의 실시예를 들어 설명되었다. 그러나, 본 발명의 기술적 사상으로 부터 다른 여러 변형예를 실시할 수 있음은 자명하다 할 것이다.
예를 들어, 본 발명의 패키지는 DRAM(16메가 [sic; 메가비트], 64메가, 등)에 제한되지 않으며 또한 여러 다른 장치에도 사용될 수 있다.
본 발명의 반도체 장치에 있어서, 전원선의 본딩 단자부와 신호선의 본딩 단자부는 본딩 패드의 열을 따라서 배열되고; 상기 전원선의 주요 부는 상기 신호선에 관하여 3차원 십자형으로 절연되게 연장되며, 상기 전원선의 본딩 단자부에 접속되어; 결국 상기 본딩 단자부와 상기 본딩 패드 사이에는 단지 그들을 접속하는데 사용된 본딩 와이어만이 존재한다.
결국, 접속에 사용된 본딩 와이어 루프가 들어올려지지 않더라도, 본딩 와이어가 전원선 주요 부분에 접촉되지 않기 때문에 회로 단락이 발생하지 않는다. 결과적으로, 반도체 장치를 얇게 만들 수 있으며 그의 신뢰도도 높아진다.

Claims (9)

  1. 전자 회로가 제공되는 표면을 구비한 반도체 기판(10)과,
    실질적으로 상기 반도체 기판의 상기 표면의 중앙에 배치되고, 최소한 하나의 열(column)로 배열되는 복수개의 본딩 패드들(a pularity of bonding pads)(1)과,
    상기 본딩 패드들의 열의 맞은 편에 각각 배치되고, 복수개의 본딩 단자들(a plurality of bonding terminals) 및 상기 본딩 패드들의 열과 일정 거리를 갖는 평행선을 따라 연장되는 주요 와이어링 부(a principle wiring portion)(2a, 3a)를 각각 포함하는 상기 반도체 기판의 표면상의 제1 및 제2 버스바(bus bar)와,
    상기 본딩 패드들의 열의 맞은 편에 각각 배치되는 본딩 단자부(bonding terminal portion)를 포함하는, 상기 반도체 기판의 표면상의 복수개의 신호선들(signal lines)(4, 5)과,
    일단부는 상기 본딩 패드들 중 소저의 본딩패드들과 각각 연결되고, 다른 일단부는 상기 제1 및 제2 버스바의 본딩 단자들에 각각 연결되는 개별 본딩 와이어(indivisual bonding wires)(6, 8)들의 제1 집합과,
    일단은 상기 본딩 패드들 중 나머지 본딩패드들과 각각 연결되고, 다른 일단은 상기 제1 및 제2 신호선의 본딩 단자부에 각각 연결되는 개별 본딩 와이어(7, 9)들의 제2 집합을 포함하고,
    상기 각각의 버스바들은, 상기 주요 와이어링 부와 결합되고 상기 주요 와이어링 부로부터 상기 본딩 패드들의 열쪽을 향해 내부로 연장되며 상기 주요 와이어링 부와 실질적으로 수직인 관계를 갖는 복수개의 브랜치부(2b, 3b, 32b, 33b)를 포함하고,
    상기 복수개의 브랜치부와 결합되고 해당되는(integral with and corresponding to) 복수개의 본딩 단자부(bonding terminal portions)(2c, 3c, 32c, 33c) 각각은, 상기 복수개의 버스바 본딩 단자들 중 하나의 본딩 단자를 포함하고,
    상기 제1 및 제2 복수개의 신호선들의 각각의 리드부(lead portion)는 상기 리드부에 해당하는 상기 버스바의 상기 주요 와이어링 부를 가로질러 연장되고,
    상기 버스바 본딩 단자부(bonding terminal portion) 각각의 상기 버스바 본딩 단자(bonding terminal)는 상기 주요 와이어링 부로부터 상기 본딩 패드들의 열쪽을 향해 내부로 연장되고, 상기 버스바 본딩 단자에 해당하는 브랜치부와 분기된 관계(offset relation)를 갖고,
    상기 본딩 와이어의 제1 집합에 대하여 각각의 본딩 패드들과 버스바 본딩 단자가 연결되고, 상기 본딩 와이어의 제2 집합에 대하여 본딩 패드들과 각각의 신호선 본딩 단자부가 연결될 때, 어떤 본딩 와이어도 본딩 와이어에 해당하는 각각의 버스바를 넘어가지 않도록 상기 개별 본딩 와이어의 제1 및 제2 집합이 배열되는 반도체 소자.
  2. 제1항에 있어서,
    상기 제1 및 제2 버스바의 각각의 상기 본딩 단자부(2c)는 본딩 단자부에 해당하는 상기 브랜치부 하부로 접철되어(folded back), 상기 주요 와이어링 부(2a)로 부터 상기 본딩 패드들의 열쪽으로 연장되고 상기 본딩 단자부에 해당하는 상기 브랜치부와 분기된 관계(offset relation)를 갖는 상기 버스바 본딩 단자를 제공하는 반도체 소자.
  3. 제1항 또는 제2항에 있어서,
    상기 제1 및 제2 복수개의 신호선 각각의 교차 리드들(crossing leads)과 상기 버스바의 상기 주요 와이어링 부 사이에, 상기 주요 와이어링 부로부터 상기 리드들을 전기적으로 절연시키기 위해, 절연 수단(15)을 삽입하는(interposed) 반도체 소자.
  4. 제3항에 있어서,
    상기 절연 수단은, 상기 제1 및 제2 복수개의 신호선의 교차 리드들에 인접한 상기 제1 및 제2 버스바의 표면에서, 상기 제1 및 제2 버스바의 각각의 주요 와이어링 부에 적용되는 절연 테이프(insulating tape)를 포함하는 반도체 소자.
  5. 제1항 또는 제2항에 있어서,
    상기 제1 및 제2 신호선의 상기 리드부들(lead portions)은, 상기 주요 와이어링 부에 해당하는 상기 제1 및 제2 버스바의 각각의 상기 주요 와이어링 부 하부로 연장되도록 배열되는 반도체 소자.
  6. 제5항에 있어서,
    상기 제1 및 제2 복수개의 신호선의 상기 본딩 단자부들은 각각 그루브들(grooves)(16)을 제공받고,
    상기 제1 및 제2 버스바의 상기 주요 와이어링 부(12a)는 해당하는 신호선 본딩 단자부의 그루브들 내부로 최소한 일부가 각각 수용되고,
    상기 제1 및 제2 버스바의 상기 주요 와이어링 부와 상기 제1 및 제2 버스바의 상기 주요 와이어링 부가 수용된 상기 신호선 본딩 단자부의 각각의 상기 그루브들의 하부면 사이에 절연 수단(15)이 삽입되는(interposed) 반도체 소자.
  7. 제1항 또는 제2항에 있어서,
    상기 제1 및 제2 복수개의 신호선의 상기 리드부는, 상기 주요 와이어링 부에 해당하는 각각의 제1 및 제2 버스바의 주요 와이어링 부 위로 연장되는 반도체 소자.
  8. 제7항에 있어서,
    상기 제1 및 제2 복수개의 신호선들의 본딩 단자부는, 계단부(step portion)(4c)에 의해 상기 신호선 단자부에 해당하는 상기 신호선 리드부로부터 각각 분기되고,
    상기 본딩 단자부는, 상기 제1 및 제2 버스바의 상기 본딩 단자부의 상기 버스바 본딩 단자와 동일 평면상에 존재하고,
    상기 신호선 본딩 단자부를 제외한 상기 제1 및 제2 복수개의 신호선 각각의 상기 리드부는 상기 본딩 단자부에 대하여 올려진 높이로 배치되는(disposed at an elevated level) 반도체 소자.
  9. 제1항 또는 제2항에 있어서,
    상기 제1 및 제2 복수개의 신호선은 각각 상기 반도체 기판으로부터 외부로 연장되는 외부 리드부(outer lead portion)를 포함하는 반도체 소자.
KR1019930001632A 1992-02-07 1993-02-06 반도체 장치 KR100287827B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP4057066A JPH05218281A (ja) 1992-02-07 1992-02-07 半導体装置
JP92-57066 1992-02-07

Publications (2)

Publication Number Publication Date
KR930018702A KR930018702A (ko) 1993-09-22
KR100287827B1 true KR100287827B1 (ko) 2001-04-16

Family

ID=13045078

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930001632A KR100287827B1 (ko) 1992-02-07 1993-02-06 반도체 장치

Country Status (6)

Country Link
US (2) US5550401A (ko)
EP (1) EP0560487B1 (ko)
JP (1) JPH05218281A (ko)
KR (1) KR100287827B1 (ko)
DE (1) DE69321276T2 (ko)
SG (1) SG49206A1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5148265A (en) 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
EP0594299A3 (en) * 1992-09-18 1994-11-23 Texas Instruments Inc Multi-layer circuit grid unit and integrated circuit method.
JP3290869B2 (ja) * 1995-11-16 2002-06-10 株式会社東芝 半導体装置
US6462404B1 (en) 1997-02-28 2002-10-08 Micron Technology, Inc. Multilevel leadframe for a packaged integrated circuit
US5780923A (en) 1997-06-10 1998-07-14 Micron Technology, Inc. Modified bus bar with Kapton™ tape or insulative material on LOC packaged part
US6580157B2 (en) * 1997-06-10 2003-06-17 Micron Technology, Inc. Assembly and method for modified bus bar with Kapton™ tape or insulative material in LOC packaged part
US6144089A (en) 1997-11-26 2000-11-07 Micron Technology, Inc. Inner-digitized bond fingers on bus bars of semiconductor device package
JP3063847B2 (ja) * 1998-05-01 2000-07-12 日本電気株式会社 リードフレーム及びそれを用いた半導体装置
JP2000100814A (ja) * 1998-09-18 2000-04-07 Hitachi Ltd 半導体装置
JP2009289969A (ja) * 2008-05-29 2009-12-10 Nec Electronics Corp リードフレーム
US8608738B2 (en) 2010-12-06 2013-12-17 Soulor Surgical, Inc. Apparatus for treating a portion of a reproductive system and related methods of use
ITTO20150231A1 (it) 2015-04-24 2016-10-24 St Microelectronics Srl Procedimento per produrre lead frame per componenti elettronici, componente e prodotto informatico corrispondenti
JP7070070B2 (ja) * 2018-05-15 2022-05-18 株式会社デンソー 半導体装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03250654A (ja) * 1990-02-28 1991-11-08 Hitachi Ltd 樹脂封止型半導体装置及びリードフレーム

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4791473A (en) * 1986-12-17 1988-12-13 Fairchild Semiconductor Corporation Plastic package for high frequency semiconductor devices
US5068712A (en) * 1988-09-20 1991-11-26 Hitachi, Ltd. Semiconductor device
JPH088330B2 (ja) * 1989-07-19 1996-01-29 日本電気株式会社 Ｌｏｃ型リードフレームを備えた半導体集積回路装置
US4965654A (en) * 1989-10-30 1990-10-23 International Business Machines Corporation Semiconductor package with ground plane
JP2567961B2 (ja) * 1989-12-01 1996-12-25 株式会社日立製作所 半導体装置及びリ−ドフレ−ム
JPH04348045A (ja) * 1990-05-20 1992-12-03 Hitachi Ltd 半導体装置及びその製造方法
US5227232A (en) * 1991-01-23 1993-07-13 Lim Thiam B Conductive tape for semiconductor package, a lead frame without power buses for lead on chip package, and a semiconductor device with conductive tape power distribution
US5206536A (en) * 1991-01-23 1993-04-27 Texas Instruments, Incorporated Comb insert for semiconductor packaged devices
US5286999A (en) * 1992-09-08 1994-02-15 Texas Instruments Incorporated Folded bus bar leadframe
US5563443A (en) * 1993-03-13 1996-10-08 Texas Instruments Incorporated Packaged semiconductor device utilizing leadframe attached on a semiconductor chip
US5545920A (en) * 1994-09-13 1996-08-13 Texas Instruments Incorporated Leadframe-over-chip having off-chip conducting leads for increased bond pad connectivity

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03250654A (ja) * 1990-02-28 1991-11-08 Hitachi Ltd 樹脂封止型半導体装置及びリードフレーム

Also Published As

Publication number Publication date
DE69321276D1 (de) 1998-11-05
EP0560487B1 (en) 1998-09-30
US5804871A (en) 1998-09-08
JPH05218281A (ja) 1993-08-27
US5550401A (en) 1996-08-27
KR930018702A (ko) 1993-09-22
EP0560487A3 (en) 1993-12-08
EP0560487A2 (en) 1993-09-15
SG49206A1 (en) 1998-05-18
DE69321276T2 (de) 1999-02-18

Similar Documents

Publication Publication Date Title
JP2537014B2 (ja) 電子素子用リ―ドフレ―ム・パッケ―ジ
KR100307465B1 (ko) 파워모듈
US5804874A (en) Stacked chip package device employing a plurality of lead on chip type semiconductor chips
KR0153595B1 (ko) 반도체 장치와 반도체 장치의 생산방법 및 반도체 모듈
KR920001690A (ko) 수지봉지형 반도체장치
KR100287827B1 (ko) 반도체 장치
KR19980055818A (ko) 버텀리드프레임 및 그를 이용한 버텀리드 반도체 패키지
JP2538107B2 (ja) 高密度半導体モジユ−ルの製造方法
KR970053679A (ko) 리드노출형 반도체 패키지
US5309020A (en) Packaged semiconductor device assembly including two interconnected packaged semiconductor devices mounted on a common substrate
KR100287243B1 (ko) Loc구조를갖는반도체장치및그제조방법
US7332803B2 (en) Circuit device
US5559305A (en) Semiconductor package having adjacently arranged semiconductor chips
US5473188A (en) Semiconductor device of the LOC structure type having a flexible wiring pattern
US20070267756A1 (en) Integrated circuit package and multi-layer lead frame utilized
JPH0621328A (ja) 半導体素子の実装方法
KR970069482A (ko) 반도체 장치 및 그의 제조방법과 그의 실장방법
JP3132478B2 (ja) 半導体装置およびその製造方法
KR100235495B1 (ko) 반도체 장치
KR100235108B1 (ko) 반도체 패키지
JP3016049B2 (ja) 半導体装置
JPS60200559A (ja) メモリモジュール
KR970024055A (ko) 동시에 절단된 반도체 칩을 이용한 고밀도 실장형 패키지 및 그 제조 방법
KR100271640B1 (ko) 반도체 패키지 및 그 적층구조
JPH06224369A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101229

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee