KR920000128A - 수지 봉지형 반도체장치 및 그 리이드 프레임 - Google Patents

수지 봉지형 반도체장치 및 그 리이드 프레임 Download PDF

Info

Publication number
KR920000128A
KR920000128A KR1019910002998A KR910002998A KR920000128A KR 920000128 A KR920000128 A KR 920000128A KR 1019910002998 A KR1019910002998 A KR 1019910002998A KR 910002998 A KR910002998 A KR 910002998A KR 920000128 A KR920000128 A KR 920000128A
Authority
KR
South Korea
Prior art keywords
resin
semiconductor device
signal
lead
electrical connection
Prior art date
Application number
KR1019910002998A
Other languages
English (en)
Other versions
KR940007385B1 (ko
Inventor
아끼히로 야구찌
아사오 니시무라
마꼬또 기따노
류지 고노
나에 요네다
이찌로 안죠
겐 무라까미
Original Assignee
미다 가쓰시게
가부시끼가이샤 히다찌 세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미다 가쓰시게, 가부시끼가이샤 히다찌 세이사꾸쇼 filed Critical 미다 가쓰시게
Publication of KR920000128A publication Critical patent/KR920000128A/ko
Application granted granted Critical
Publication of KR940007385B1 publication Critical patent/KR940007385B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49506—Lead-frames or other flat leads characterised by the die pad an insulative substrate being used as a diepad, e.g. ceramic, plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

내용 없음.

Description

수지 봉지형 반도체장치 및 그 리이드 프레임
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1 도는 본 발명의 수지봉지형 반도체장치의 제 1 실시예를 도시한 부분 단면 사시도.
제 2 도는 제 1 도의 A-A' 선의 단면도.
제 3 도는 제 1 도의 B-B' 선의 단면도.
제 4 도는 본 발명의 수지봉지형 반도체장치의 제 2 실시예를 도시한 부분 단면 사시도.
제 5 도는 본 발명의 수지봉지형 반도체장치의 제 3 실시예를 도시한 짧은 변방향의 단면 사시도.
제 6 도는 본 발명의 수지봉지형 반도체장치의 제 4 실시예를 도시한 부분 단면 사시도.
제 7 도는 본 발명의 수지봉지형 반도체장치의 제 5 실시예를 도시한 부분 단면 사시도.
제 8 도는 본 발명의 수지봉지형 반도체장치의 제 6 실시예를 도시한 부분 단면 사시도.
제 9 도는 제 8 도의 C-C' 선의 단면도.
제10도는 본 발명의 수지봉지형 반도체장치의 제 7 실시예를 도시한 단면도.
제11도는 본 발명의 수지봉지형 반도체장치의 제 8 실시예를 도시한 부분 단면 사시도.
제12도는 제11도의 D-D' 선의 단면도.
제13도는 본 발명의 수지봉지형 반도체장치의 제 9 실시예를 도시한 단면도.
제14도는 본 발명의 수지봉지형 반도체장치의 제10실시예를 도시한 단면도.
제15도는 본 발명의 수지봉지형 반도체장치의 제11실시예를 도시한 단면도.
제16도는 본 발명의 수지봉지형 반도체장치의 제12실시예를 도시한 단면도.
제17도는 종래의 탭 레스형 수지봉지형 반도체장치의 예를 도시한 부분 단면 사시도.
제18도는 제17도의 E-E' 선의 단면도.
제19도는 수지 균열의 발생구조를 설명하기 위한 부분 단면도.
제20도는 본 발명의 수지봉지형 반도체장치의 제13실시예를 도시한 부분 단면 사시도.
제21도는 제20도의 F-F' 선의 단면도.
제22도는 본 발명의 수지봉지형 반도체장치의 제14실시예를 도시한 단면 확대도.
제23도는 본 발명의 수지봉지형 반도체장치의 제15실시예를 도시한 부분 단면 사시도.
제24도는 제23도의 G-G' 선의 단면도.
제25도는 본 발명의 수지봉지형 반도체장치의 제16실시예를 도시한 단면도.
제26도는 본 발명의 수지봉지형 반도체장치의 제17실시예를 도시한 반도체소자에서 상측의 수지를 제거한 평면도.
제27도는 제26도의 H-H' 선의 단면도.
제28도는 제26도의 I-I' 선의 단면도.
제29도는 본 발명의 수지봉지형 반도체장치의 제18실시예를 도시한 반도체소자에서 상측의 수지를 제거한 평면도.
제30도는 제29도의 J-J' 선의 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 반도체소자 1a : 반도체소자의 회로 형성면
2 : 절연부재 3 : 공통신호용 내부 리이드
4 : 신호용 내부 리이드 7 : 금속세선
8 : 수지 3d : 금속세선 접속부
3b : 금속세선 비접속부 3c : 얇은 두께부분

Claims (58)

  1. 회로가 형성된 반도체소자(1)의 회로형성면(1a)측의 적어도 2장소에 절연막(2)가 접착되고, 각각의 상기 절연막위에 전기접속용 내부리이드(3)이 위치하는 것에 의해 상기 전기접속용 내부리이드끼리가 서로 대향하도록 배치되며, 또 상기 전기접속용 내부리이드와는 떨어진 위치에 다수의 전기신호용 내부리이드(4)가 배치되고, 이상의 요소를 수지(8)로 봉해서 이루어지는 수지봉지형 반도체장치에 있어서, 상기 절연막과 상기 전기접속용 내부리이드 사이에 적어도 부분적으로 봉지수지를 개재시킨 수지봉지형 반도체장치.
  2. 특허청구의 범위 제 1 항에 있어서, 상기 각 전기접속용 내부리이드의 주요부는 각각 상기 반도체소자의 긴쪽 방향으로 배치되는 것에 의해 상기 주요부의 측면끼리가 상기 전기접속용 내부리이드끼리의 대향면으로 되는 수지봉지형 반도체장치.
  3. 특허청구의 범위 제 2 항에 있어서, 상기 전기접속용 내부리이드의 바깥쪽으로 상기 전기신호용 내부리이드군을 위치시켜서 이루어지는 수지봉지형 반도체장치.
  4. 회로가 형성된 반도체소자(1)의 회로형성면(1a)측의 적어도 2장소에 절연막(2)가 접착되고, 각각의 상기 절연막위에 전기접속용 내부리이드(3)이 위치하는 것에 의해 상기 전기접속용 내부리이드끼리가 서로 대향하도록 배치되며, 또 상기 전기접속용 내부리이드와는 떨어진 위치에 다수의 전기신호용 내부리이드(4)가 배치되고, 이상의 요소를 수지(8)로 봉해서 이루어지는 수지봉지형 반도체장치에 있어서, 상기 절연막끼리의 각 대향면과 상기 전기접속용 내부리이드끼리의 각 대향면의 위치를 어긋나게한 수지봉지형지형 반도체장치.
  5. 특허청구의 범위 제 4 항에 있어서, 상기 각 전기접속용 내부리이드의 주요부는 각각 상기 반도체소자의 긴쪽 방향으로 배치되는 것에 의해 상기 주요부의 측면끼리가 상기 전기접속용 내부리이드끼리의 대향면으로되는 수지봉지형 반도체장치.
  6. 특허청구의 범위 제 5 항에 있어서, 상기 전기접속용내부리이드의 바깥쪽으로 상기 전기신호용 내부리이드군을 위치시켜서 이루어지는 수지봉지형 반도체장치.
  7. 회로가 형성된 반도체소자(1)의 회로형성면(1a)측의 적어도 2장소에 절연막(2)가 접착되고, 각각의 상기 절연막위에 전기접속용 내부리이드(3)이 위치하는 것에 의해 상기 전기접속용 내부리이드끼리가 서로 대향하도록 배치되며, 또 상기 전기접속용 내부리이드와는 떨어진 위치에 다수의 전기신호용 내부리이드(4)가 배치되고, 이상의 요소를 수지(8)로 봉해서 이루어지는 수비종지형 반도체장치에 있어서, 상기 전기접속용 내부리이드 끼리의 대향면이 미세하게 오목블록을 나타내서 봉지수지(8)과 밀착해 있는 수지봉지형 반도체장치.
  8. 특허청구의 범위 제 7 항에 있어서, 상기 각 전기접속용 내부리이드의 주요부는 각각 상기 반도체소자의 긴쪽방향으로 배치되는 것에 의해 상기 주요부의 측면끼리가 상기 전기접속용 내부리이드끼리의 대향면으로 되는 수지봉지형 반도체장치.
  9. 특허청구의 범위 제 8 항에 있어서, 상기 전기접속용 내부리이드의 바깥쪽으로 상기 전기신호용 내부리이드군을 위치시켜서 이루어지는 수지봉지형 반도체장치.
  10. 회로가 형성된 반도체소자(1)의 회로형성면(1a)측의 적어도 2장소에 절연막(2)가 접착되고, 각각의 상기 절연막 위에 전기접속용 내부리이드(3)이 위치하는 것에 의해 상기 전기접속용 내부리이드끼리가 서로 대향하도록 배치되며, 또 상기 전기접속용 내부리이드와는 떨어진 위치에 다수의 전기신호용 내부리이드(4)가 배치되고, 이상의 요소를 수지(8)로 봉해서 이루어지는 수지봉지형 반도체장치에 있어서, 상기 전기접속용 내부리이드 표면에 돌기를 형성한 수지봉지형 반도체장치.
  11. 특허청구의 범위 제10항에 있어서, 상기 각 전기접속용 내부리이드의 주요부는 각각 상기 반도체소자의 긴쪽 방향으로 배치되는 것에 의해 상기 주요부의 측면끼리가 상기 전기접속용 내부리이드끼리의 대향면으로되는 수지봉지형 반도체장치.
  12. 특허청구의 범위 제11항에 있어서, 상기 전기접속용 내부리이드의 바깥쪽으로 상기 전기신호용 내부리이드군을 위치시켜서 이루어지는 수지봉지형 반도체장치.
  13. 회로가 형성된 반도체소자(1)의 회로형성면(1a)측의 적어도 2장소에 절연막(2)가 접착되고, 각각의 상기 절연막위에 전기접속용 내부리이드(3)이 위치하는 것에 의해 상기 전기접속용 내부리이드끼리가 서로 대향하도록 배치되며, 또 상기 전기접속용 내부리이드와는 떨어진 위치에 다수의 전기신호용 내부리이드(4)가 배치되고, 이상의 요소를 수지(8)로 봉해서 이루어지는 수지봉지형 반도체에 있어서, 상기 전기접속용 내부리이드의 대향면에 표면처리층을 형성해서 수지봉지(8)과 상기 전기접속용 내부리이드 대향면이 접착하고 있는 수지봉지형 반도체장치.
  14. 특허청구의 범위 제13항에 있어서, 상기 각 전기접속용 내부리이드의 주요부는 각각 상기 반도체소자의 긴쪽 방향으로 배치되는 것에 의해 상기 주요부의 측면끼리가 상기 전기접속용 내부리이드끼리의 대향면으로되는 수지봉지형 반도체장치.
  15. 특허청구의 범위 제14항에 있어서, 상기 전기접속용 내부리이드의 바깥쪽으로 상기 전기신호용 내부리이드군을 위치시켜서 이루어지는 수지봉지형 반도체장치.
  16. 회로가 형성된 반도체소자(1), 상기 반도체소자의 회로형성면(1a)위에 절연막(2)를 거쳐서 배치된 전기접속용 내부리이드(3), 상기 전기접속용 내부리이드와 상기 반도체소자를 전기적으로 접속하는 제 1 의 도통부재(7), 상기 전기접속용 내부리이드와는 떨어지게 해서 배치하며, 또한 상기 반도체소자의 회로형성면 위에 절연막을 거쳐서 배치된 다수의 전기신호용 내부리이드(4), 상기 전기신호용 내부리이드 각각과 반도체소자를 전기적으로 접속하는 제 2 의 도통부재(7) 및 상기 반도체소자, 상기 각 절연막, 상기 각 내부리이드군, 상기 각 도통부재를 봉하는 수지(8)을 구비해서 이루어지는 수지봉지형 반도체장치에 있어서, 상기 각 절연막은 상기 회로형성면에 접착하고, 상기 전기접속용 내부리이드와 상기 절연막 사이는 적어도 부분적으로 봉지수지(8)을 유입시킨 수지봉지형 반도체장치.
  17. 회로가 형성된 반도체소자, 상기 반도체소자의 회로형성면위에 절연부를 거쳐서 배치된 다수의 내부리이드 부분, 각각의 상기 내부리이드 부분과 상기 반도체소자를 전기적으로 접속하는 도통부재 및 적어도 이상의 요소를 봉하는 수지를 구비한 수지봉지형 반도체장치에 있어서, 상기 절연부는 상기 내부리이드 바로 아래의 영역에 대해서 부분적으로 수지봉지인 수지봉지형 반도체장치.
  18. 지지용 내부리이드에 의해서 지지된 반도체소자의 회로 형성면에 절연부재를 접착하고, 상기 절연부재위에 전기접속용 내부리이드를 배치하고, 상기 전기접속용 내부리이드와 상기 반도체소자를 각각 금속세선으로 전기적으로 접속하여 이들주위를 수지봉지로 봉한 수지봉지형 반도체장치에 있어서, 상기 절연부재보다 위쪽으로 떨어져서 배치되며, 또한 상기 절연부재와의 사이에 상기 봉지수지를 개재시킨 전기접속용 내부리이드를 마련한 수지봉지형 반도체장치.
  19. 반도체소자의 회로형성면에 절연부재를 부착하고, 상기 절연부재 위에 공통신호용 내부리이드 및 신호용 내부리이드를 배치하고, 상기 공통신호용 내부리이드 및 상기 신호용 내부리이드와 상기 반도체소자를 각각 금속세선으로 전기적으로 접속하여 이들 주위를 수지봉지로 봉한 수지봉지형 반도체장치에 있어서, 상기 신호용 내부리이드를 상기 절연부재에 접착하고, 상기 절연부재보다 위쪽으로 떨어져서 배치되며, 또한 상기 절연부재와의 사이에 상기 수지봉지를 개재시킨 공통신호용 내부리이드를 마련한 수지봉지형 반도체장치.
  20. 반도체소자, 상기 반도체소자위에 접착된 절연막, 상기 절연막 위에 배치되며, 또한 그 주요부가 서로 마주보고 배치된 2개의 전기접속용 내부리이드 및 각각의 상기 전기접속용 내부리이드의 바깥쪽으로 각각 상기 전기접속용 내부리이드와는 떨어지게해서 마련된 다수의 전기신호용 내부리이드를 구비하고, 이상의 요소를 수지로 봉해서 이루어지는 수지 봉지형 반도체장치에 있어서, 상기 각 전기접속용 내부리이드의 반도체소자 대향면이 부분적으로 오목부로 되도록 상기 내부 리이드를 부분적으로 얇게하고, 상기 오목부에 상기 봉지수지를 넣은 수지봉지형 반도체장치.
  21. 특허청구의 범위 제20항에 있어서, 부분적으로 얇게하는 상기 내부리이드의 얇은 두께부위는 상기 내부리이드를 폭방향으로 관통시키는 것에 의해 형성되는 수지봉지형 반도체장치.
  22. 특허청구의 범위 제20항에 있어서, 부분적으로 얇게하는 내부리이드의 얇은 두께부위는 상기 내부리이드끼리의 대향면이며, 또한 상기 절연막에 향하는 쪽을 부분적으로 움푹 패이게해서 형성하는 수지봉지형 반도체장치.
  23. 반도체소자의 회로형성면에 절연부재를 접착하고, 상기 절연부재 위에 전기접속용 내부리이드를 배치하고, 상기 전기 접속용 내부리이드와 상기 반도체소자를 각각 금속세선으로 전기적으로 접속하여 이들 주위를 봉지수지로 봉한 수지봉지형 반도체장치에 있어서, 상기 전기접속용 내부리이드가 상기 반도체소자와 대향하는 면의 일부를 그 폭 방향으로 관통하도록 움푹 패이게해서 얇게하고, 상기 절연부재와의 사이에 상기 수지봉지를 개재시키며, 또한 얇게되어 있지 않는 부분을 상기 절연부재와 접착시킨 수지봉지형 반도체장치.
  24. 특허청구의 범위 제23항에 있어서, 상기 전기접속용 내부리이드의 상기 얇게하는 부분을 상기 금속세선접속부가 상기 반도체소자와 대향하는 면 이외의 부분으로 한정한 수지봉지형 반도체장치.
  25. 반도체소자의 회로형성면에 절연부재를 접착하고, 상기 절연부재 위에 공통신호용 내부리이드 및 신호용 내부리이드를 배치하고, 상기 공통신호용 내부리이드 및 상기 신호용 내부리이드와 상기 반도체소자를 각각 금속세선으로 전기적으로 접속하여 이들 주위를 수지봉지로 봉한 수지봉지형 반도체장치에 있어서, 상기 신호용 내부리이드를 상기 절연부재에 접착하며 또 상기 공통신호용 내부리이드가 상기 반도체소자와 대향하는 면의 일부를 그 폭방향으로 관통하도록 움푹 패이게 해서 얇게하고, 상기 절연부재와의 사이에 상기 봉지수지를 개재시키며, 또한 얇게되어 있지 않는 부분을 상기 절연부재와 접착시킨 수지봉지형 반도체장치.
  26. 특허청구의 범위 제25항에 있어서, 상기 공통신호용 내부리이드의 상기 얇게한 부분을 상기 금속세선 접속부가 상기 반도체소자와 대향하는 면 이외의 부분으로 한정한 수지봉지 반도체장치.
  27. 반도체소자, 상기 반도체소자의 회로형성면 위에 접착된 절연막 및 상기 절연막 위에 주된 부분이 위치하는 전기접속용 내부리이드를 구비하고, 이들은 수지로 봉해서 이루어어지는 수지봉지형 반도체장치에 있어서, 상기 전기접속용 내부리이드 표면에 돌기의 형성, 미세한 오목볼록에 의한 거칠음화 및 접착제부여의 3개중에서 선택되는 균열억제수단을 강구한 수지봉지형 반도체장치.
  28. 반도체소자의 회로형성면에 절연부재를 접착하고, 상기 절연부재 위에 전기접속용 내부리이드를 배치하고, 상기 전기접속용 내부리이드와 상기 반도체소자를 각각 금속세선으로 전기적으로 접속하여 이들 주위를 봉지수지로 봉한 수지봉지형 반도체장치에 있어서, 상기 전기접속용 내부리이드가 상기 반도체소자와 대향하는 면의 일부를 그 폭방향으로 관통하도록 음폭 패이게 해서 상기 절연부재와의 사이에 상기 봉지수지를 개재시킨 수지봉지형 반도체장치.
  29. 반도체소자의 회로형성면에 절연부재를 접착하고, 상기 절연부재위에 전기접속용 내부리이드를 배치하고, 상기 전기접속용 내부리이드와 상기 반도체소자를 각각 금석세선으로 전기적으로 접속하여 이들 주위를 봉지수지로 봉한 수지봉지형 반도체장치에 있어서, 상기 전기접속용 내부리이드가 상기 반도체소자와 대향하는 면의 일부를 그 폭방향으로 관통하도록 음폭 패이게 해서 상기 절연부재와의 사이에 상기 봉지수지를 개재시키며, 또한 음폭패임이 형성되어있지 않는 부분을 상기 절연부재와 접착시킨 수지봉지형 반도체장치.
  30. 반도체소자의 회로형성면에 절연부재를 접착하고, 상기 절연부재위에 전기접속용 내부리이드를 배치하고, 상기 전기접속용 내부리이드와 상기 반도체소자를 각각 금속세선으로 전기적으로 접속하여 이들 주위를 봉지수지로 봉한 수지봉지형 반도체장치에 있어서, 상기 전기접속용 내부리이드가 상기 반도체소자와 대향하는 면의 일부와 상기 절연부재 사이에 상기 봉지수지를 개재시킨 수지봉지형 반도체장치.
  31. 반도체소자의 회로형성면에 절연부재를 접착하고, 상기 절연부재위에 공통신호용 내부리이드 및 신호용 내부리이드를 배치하고, 상기 공통신호용 내부리이드 및 상기 신호용 내부리이드와 상기 반도체소자를 각각 금속세선으로 전기적으로 접속하여 이들 주위를 봉지수지로 봉한 수지봉지형 반도체장치에 있어서, 상기 공통신호용 내부리이드의 측면을 상기 봉지수지와 접착성이 좋은 피막으로 덮은 수지봉지형 반도체장치.
  32. 특허청구의 범위 제31항에 있어서, 적어도 상기 절연부재 위에 배치되는 상기 공통신호용 내부리이드 측면을 상기 봉지수지와 접착성이 좋은 피막으로 덮은 수지봉지형 반도체장치.
  33. 반도체소자의 회로형성면에 절연부재를 접착하고, 상기 절연부재 위에 공통신호용 내부리이드 및 신호용 내부리이드를 배치하고, 상기 공통신호용 내부리이드 및 상기 신호용 내부리이드와 상기 반도체소자를 각각 금속세선으로 전기적으로 접속하여 이들 주위를 봉지수지로 봉한 수지봉지형 반도체장치에 있어서, 상기 공통신호용 내부리이드에 얇은두께부분을 마련한 수지봉지형 반도체장치.
  34. 특허청구의 범위 제33항에 있어서, 적어도 상기 절연부재 위에 배치되는 상기 공통신호용 내부리이드측면에 얇은 두께부분을 마련한 수지봉지형 반도체장치.
  35. 특허청구의 범위 제33항에 있어서, 상기 공통신호용 내부리이드의 얇은 두께부분을 상기 절연부재 위에 접착한 수지봉지형 반도체장치.
  36. 반도체소자의 회로형성면에 절연부재를 접착하고, 상기 절연부재위에 공통신호용 내부리이드 및 신호용 내부리이드를 배치하고, 상기 공통신호용 내부리이드 및 상기 신호용 내부리이드와 상기 반도체소자를 각각 금속세선으로 전기적으로 접속하여 이들 주위를 봉지수지로 봉한 수지봉지형 반도체장치에 있어서, 상기 공통신호용 내부리이드 및 신호용 내부리이드에 얇은 두께부분을 마련한 수지봉지형 반도체장치.
  37. 특허청구의 범위 제36항에 있어서, 상기 공통신호용 내부리이드 및 신호용 내부리이드를 수지봉지체 외부의 외부리이드보다 얇게한 수지봉지형 반도체장치.
  38. 특허청구의 범위 제36항에 있어서, 상기 공통신호용 내부리이드 및 신호용 내부리이드의 얇은 두께부분을 적어도 상기 반도체소자 위에 배치되는 장소에 형성한 수지봉지형 반도체장치.
  39. 반도체소자의 회로형성면 위에 공통신호용 내부리이드 및 다수의 신호용 내부리이드가 상기 반도체소자와 전기적으로 절연하는 절연부재를 개재해서 접착제로 접착되고, 상기 공통신호용 내부리이드 및 상기 신호용 내부리이드와 상기 반도체소자를 각각 금속쇄선으로 전기적으로 접속하여 이들 주위를 봉지수지로 봉해서 봉지체를 형성한 수지봉지형 반도체장치에 있어서, 상기 공통신호용 내부리이드 바로 아래의 영역에 대해서는 상기 수지봉지체 내부의 상기 신호용 내부리이드 선단의 적어도 연장위를 제외한 부분에 상기 봉지수지를 개재시킨 수지봉지형 반도체장치.
  40. 특허청구의 범위 제39항에 있어서, 상기 공통신호용 내부리이드 바로 아래 영역의 봉지수지가 상기 반도체소자의 회로형성면과 공통신호용 내부리이드 아래면 양쪽에 접하고 있는 수지봉지형 반도체장치.
  41. 특허청구의 범위 제39항에 있어서, 상기 신호용 내부리이드끼리 사이에 끼워진 영역에 상기 반도체소자의 회로형성면과 접하도록 상기 봉지수지를 개재시킨 수지봉지형 반도체장치.
  42. 반도체소자의 회로형성면 위에 공통신호용 내부리이드 및 다수의 신호용 내부리이드가 상기 반도체소자와 전기적으로 절연하는 절연부재를 개재해서 접착제로 접착되고, 상기 공통신호용 내부리이드 및 상기 신호용 내부리이드와 상기 반도체소자를 각각 금속세선으로 전기적으로 접속하여 이들 주위를 봉지수지로 봉해서 봉지체를 형성한 수지봉지형 반도체장치에 있어서, 상기 공통신호용 내부리이드 바로 아래의 영역에 대해서는 적어도 부분적으로 상기 반도체소자의 회로형성면과 상기 공통신호용 내부리이드 아래면 양쪽에 접하도록 상기 봉지수지를 개재시킨 수지봉지형 반도체장치.
  43. 특허청구의 범위 제 1 항에 있어서, 상기 반도체소자는 4메가비트의 다이내믹 랜덤 액세스 메모리인 수지봉지형 반도체장치.
  44. 특허청구의 범위 제 1 항에 있어서, 상기 반도체소자는 16메가비트의 다이내믹 랜덤 액세스 메모리인 수지봉지형 반도체장치.
  45. 각각이 수지봉지체 내부의 전기접속용 내부리이드부와 수지봉지체 외부의 외부리이드부로 되는 리이드가 집합해서 이루어지는 리이드프레임에 있어서, 상기 전기접속용 내부리이드부중 적어도 반도체소자의 회로 형성면에 접착하고 있는 절연부재 위에 배치되는 부분에 대해서는 상기 반도체소자에 대향하는 면의 일부를 그 폭 방향으로 관통하도록 움푹 패이게 해서 얇게한 리이드프레임.
  46. 특허청구의 범위 제45항에 있어서, 상기 전기접속용 내부리이드부의 상기 얇게하는 부분을 금속세선접속부가 반도체소자와 대향하는 면 이외의 부분으로 한정한 리이드프레임.
  47. 각각이 수지봉지체내부의 공통신호용 내부리이드부 및 신호용 내부리이드부와 수지봉지체외부의 외부리이드부로 되는 리이드가 집합해서 이루어지는 리이드프레임에 있어서, 상기 공통신호용 내부리이드부중 적어도 반도체소자의 회로형성면에 접착하고 있는 절연부재 위에 배치되는 부분에 대해서는 상기 반도체소자와 대향하는 면의 일부를 그 폭방향으로 관통하도록 움푹 패이게해서 얇게한 리이드프레임.
  48. 특허청구의 범위 제47항에 있어서, 상기 공통신호용 내부리이드부의 상기 얇게하는 부분을 금속세선접속부가 반도체소자와 대향하는 면 이외의 부분으로 한정한 리이드프레임.
  49. 각각이 수지봉지체내부의 전기접속용 내부리이브부 및 반도체소자 지지용 내부리이드부와 수지봉지체 외부의 외부리이드부로 되는 리이드가 집합해서 이루어지는 리이드프레임에 있어서, 상기 전기접속용 내부리이드부중 적어도 반도체소자와 회로형성면에 접착하고 있는 절연부재 위에 배치되는 부분에 대해서는 상기 절연부재보다 위쪽으로 떨어지도록한 리이드프레임.
  50. 각각이 수지봉지체내부의 공통신호용 내부리이드부 및 신호용 내부리이드부와 수지봉지체 외부의 외부리이드부로 되는 리이드가 집합해서 이루어지는 리이드프레임에 있어서, 상기 공통신호용 내부리이드부중 적어도 반도체소자의 회로형성면에 접착하고 있는 절연부재 위에 배치되는 부분에 대해서는 상기 절연부재보다 위쪽으로 떨어지도록한 리이드프레임.
  51. 각각이 수지봉지체 내부의 전기접속용 내부리이드부와 수지봉지체 외부의 외부리이드부로 되는 리이드가 집합해서 이루어지는 리이드프레임에 있어서, 상기 전기접속용 내부리이드부중에 적어도 반도체소자의 회로 형성면에 접착하고 있는 절연부재 위에 배치되는 부분에 대해서는 상기 반도체소자와 대향하는 면의 일부를 그 폭방향으로 관통하도록 움폭 패이게한 리이드프레임.
  52. 전기접속용 내부리이드부의 내부측 주요부가 서로 평행하게 대향배치되고, 그 바깥쪽으로 각각 다수의 전기신호용 내부리이드가 배치되어서 이루어지는 리이드프레임에 있어서, 상기 전기접속용 내부리이드 상호간의 대향면에 접착제를 부여하고 또한 미세한 오목볼록의 가공을 실시하고 또는 돌기를 형성하고 또는 부분적으로 얇게해서 이루어지는 리이드프레임.
  53. 특허청구의 범위 제45항에 있어서, 각 내부리이드의 한쪽면에 절연막을 접착제를 거쳐서 적층해서 이루어지는 리이드프레임.
  54. 각각이 수지봉지체 내부의 공통신호용 내부리이드부 또는 신호용 내부리이드와 수지봉지체 외부의 외부리이드부로 되는 리이드가 집합해서 이루어지는 리이드프레임에 있어서, 상기 공통신호용 내부리이드의 측면을 봉지수지와 접착성이 좋은 피막으로덮은 리이드프레임.
  55. 특허청구의 범위 제54항에 있어서, 적어도 절연부재 위에 배치되는 상기 공통신호용 내부리이드 측면을 상기 봉지수지와 접착성이 좋은 피막으로 덮은 리이드프레임.
  56. 각각이 수지봉지체 내부의 공통신호용 내부리이드부 및 신호용 내부리이드부와 수지봉지체 외부의 외부리이드부로 되는 리이드가 집합해서 이루어지는 리이드프레임에 있어서, 상기 공통신호용 내부리이드에 얇은 두께부분을 마련한 리이드프레임.
  57. 특허청구의 범위 제56항에 있어서, 적어도 상기 절연부재 위에 배치되는 상기 공통신호용 내부리이드에 얇은 두께부분을 마련한 리이드프레임.
  58. 각각이 수지봉지체 내부의 공통신호용 내부리이드부 및 신호용 내부리이드부와 수지봉지체 외부의 외부리이드부로 되는 리이드가 집합해서 이루어지는 리이드프레임에 있어서, 상기 공통신호용 내부리이드 및 신호용 내부리이드에 얇은 두께부분을 마련한 리이드프레임.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019910002998A 1990-02-28 1991-02-25 수지 봉지형 반도체장치 및 그 리이드 프레임 KR940007385B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP4541290A JP2528991B2 (ja) 1990-02-28 1990-02-28 樹脂封止型半導体装置及びリ―ドフレ―ム
JP2-45412 1990-02-28

Publications (2)

Publication Number Publication Date
KR920000128A true KR920000128A (ko) 1992-01-10
KR940007385B1 KR940007385B1 (ko) 1994-08-16

Family

ID=12718546

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910002998A KR940007385B1 (ko) 1990-02-28 1991-02-25 수지 봉지형 반도체장치 및 그 리이드 프레임

Country Status (3)

Country Link
US (1) US5357139A (ko)
JP (1) JP2528991B2 (ko)
KR (1) KR940007385B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100521776B1 (ko) * 1998-07-15 2005-12-26 주식회사 엘지생활건강 중성 피에이치를 갖는 합성 고형 화장비누 조성물

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2708191B2 (ja) * 1988-09-20 1998-02-04 株式会社日立製作所 半導体装置
KR0158868B1 (ko) * 1988-09-20 1998-12-01 미다 가쓰시게 반도체장치
JP2567961B2 (ja) * 1989-12-01 1996-12-25 株式会社日立製作所 半導体装置及びリ−ドフレ−ム
JPH05218281A (ja) * 1992-02-07 1993-08-27 Texas Instr Japan Ltd 半導体装置
JPH0621322A (ja) * 1992-07-03 1994-01-28 Nec Ic Microcomput Syst Ltd 半導体記憶装置
JPH0797594B2 (ja) * 1993-06-25 1995-10-18 インターナショナル・ビジネス・マシーンズ・コーポレイション 半導体集積回路装置
JP3238004B2 (ja) * 1993-07-29 2001-12-10 株式会社東芝 半導体装置の製造方法
US5532189A (en) * 1994-06-02 1996-07-02 International Business Machines Corporation Method of making semiconductor package
US5834831A (en) * 1994-08-16 1998-11-10 Fujitsu Limited Semiconductor device with improved heat dissipation efficiency
JPH08186151A (ja) * 1994-12-29 1996-07-16 Sony Corp 半導体装置及びその製造方法
US5572066A (en) * 1995-01-03 1996-11-05 Motorola Inc. Lead-on-chip semiconductor device and method for its fabrication
KR0148733B1 (ko) * 1995-04-27 1998-08-01 문정환 고체 촬상 소자용 패키지 및 그 제조방법
JP3501316B2 (ja) * 1995-06-16 2004-03-02 株式会社ルネサステクノロジ 半導体装置及びその製造方法
JPH0917940A (ja) * 1995-06-29 1997-01-17 Nec Corp リード・オン・チップ構造半導体装置とその製造方法
US5811875A (en) * 1995-06-29 1998-09-22 Samsung Electronics Co., Ltd. Lead frames including extended tie-bars, and semiconductor chip packages using same
US5796158A (en) * 1995-07-31 1998-08-18 Micron Technology, Inc. Lead frame coining for semiconductor devices
JP3290869B2 (ja) * 1995-11-16 2002-06-10 株式会社東芝 半導体装置
US5796159A (en) * 1995-11-30 1998-08-18 Analog Devices, Inc. Thermally efficient integrated circuit package
US5872398A (en) * 1996-01-11 1999-02-16 Micron Technology, Inc. Reduced stress LOC assembly including cantilevered leads
DE19612392B4 (de) * 1996-03-28 2004-01-22 Infineon Technologies Ag Halbleiteranordnung mit Leiterrahmen
US6384333B1 (en) 1996-05-21 2002-05-07 Micron Technology, Inc. Underfill coating for LOC package
US6008996A (en) * 1997-04-07 1999-12-28 Micron Technology, Inc. Interdigitated leads-over-chip lead frame, device, and method for supporting an integrated circuit die
US6271582B1 (en) * 1997-04-07 2001-08-07 Micron Technology, Inc. Interdigitated leads-over-chip lead frame, device, and method for supporting an integrated circuit die
US5923081A (en) 1997-05-15 1999-07-13 Micron Technology, Inc. Compression layer on the leadframe to reduce stress defects
JPH11265971A (ja) * 1998-03-17 1999-09-28 Hitachi Ltd Ｔｓｏｐ型半導体装置
JP4298066B2 (ja) * 1999-06-09 2009-07-15 キヤノン株式会社 インクジェット記録ヘッドの製造方法、インクジェット記録ヘッドおよびインクジェット記録装置
US6319739B1 (en) 2000-04-06 2001-11-20 Advanced Micro Devices, Inc. Mold compound selection for TSOP post mold cure processing
US8084299B2 (en) * 2008-02-01 2011-12-27 Infineon Technologies Ag Semiconductor device package and method of making a semiconductor device package

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5240062A (en) * 1975-09-26 1977-03-28 Hitachi Ltd Process for production of semiconductor devices
US4445271A (en) * 1981-08-14 1984-05-01 Amp Incorporated Ceramic chip carrier with removable lead frame support and preforated ground pad
US4862246A (en) * 1984-09-26 1989-08-29 Hitachi, Ltd. Semiconductor device lead frame with etched through holes
US4862245A (en) * 1985-04-18 1989-08-29 International Business Machines Corporation Package semiconductor chip
CA1238119A (en) * 1985-04-18 1988-06-14 Douglas W. Phelps, Jr. Packaged semiconductor chip
KR880014671A (ko) * 1987-05-27 1988-12-24 미다 가쓰시게 수지로 충진된 반도체 장치
JPH02184054A (ja) * 1989-01-11 1990-07-18 Toshiba Corp ハイブリッド型樹脂封止半導体装置
JP2734463B2 (ja) * 1989-04-27 1998-03-30 株式会社日立製作所 半導体装置
US4916519A (en) * 1989-05-30 1990-04-10 International Business Machines Corporation Semiconductor package
JPH03235360A (ja) * 1990-02-09 1991-10-21 Nec Corp 樹脂封止型半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100521776B1 (ko) * 1998-07-15 2005-12-26 주식회사 엘지생활건강 중성 피에이치를 갖는 합성 고형 화장비누 조성물

Also Published As

Publication number Publication date
US5357139A (en) 1994-10-18
KR940007385B1 (ko) 1994-08-16
JP2528991B2 (ja) 1996-08-28
JPH03250654A (ja) 1991-11-08

Similar Documents

Publication Publication Date Title
KR920000128A (ko) 수지 봉지형 반도체장치 및 그 리이드 프레임
KR100361725B1 (ko) 멀티-다이반도체다이어셈블리및그제조방법
KR100214463B1 (ko) 클립형 리드프레임과 이를 사용한 패키지의 제조방법
JP2816239B2 (ja) 樹脂封止型半導体装置
KR920022467A (ko) 수지 봉지형 반도체 장치
KR890013748A (ko) 반도체 장치
KR970060463A (ko) 수지밀봉형 반도체장치 및 그 제조방법
KR970067783A (ko) LOC(lead on chip)유형의 적층 칩 패키지
KR910019184A (ko) 반도체 장치와 그 제조방법, 리이드프레임 및 메모리 카드와 그 제조방법
KR900017153A (ko) 반도체 장치 및 그 제조방법
KR970024070A (ko) 수지봉지형 반도체장치(resin sealing type semiconductor device)
KR880008441A (ko) 고주파 반도체 소자용 세라믹 패키지
JPS6297355A (ja) 気密封止型半導体装置
KR920007155A (ko) 반도체 장치 및 그 제조 방법
JPH01257361A (ja) 樹脂封止型半導体装置
KR920007131A (ko) 반도체 장치
KR910017598A (ko) 반도체 장치의 실장 구조
JPH02105557A (ja) 樹脂封止型半導体装置
KR940012583A (ko) 반도체 집적회로 장치 및 그 제조방법
KR920010851A (ko) 수지봉지형 반도체장치
JPS62296541A (ja) 樹脂封止型半導体装置
JPH05166970A (ja) 半導体装置
KR920001699A (ko) 반도체장치
KR960005965A (ko) 반도체 장치
JPS5998540A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100811

Year of fee payment: 17

EXPY Expiration of term