CN114975382A - 半导体装置及半导体装置的制造方法 - Google Patents

半导体装置及半导体装置的制造方法 Download PDF

Info

Publication number
CN114975382A
CN114975382A CN202110836079.1A CN202110836079A CN114975382A CN 114975382 A CN114975382 A CN 114975382A CN 202110836079 A CN202110836079 A CN 202110836079A CN 114975382 A CN114975382 A CN 114975382A
Authority
CN
China
Prior art keywords
sealing resin
leads
terminals
semiconductor device
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110836079.1A
Other languages
English (en)
Inventor
加藤贤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Publication of CN114975382A publication Critical patent/CN114975382A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4839—Assembly of a flat lead with an insulating support, e.g. for TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02333—Structure of the redistribution layers being a bump
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02335—Free-standing redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/214—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48235—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1443—Non-volatile random-access memory [NVRAM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/182—Disposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Noodles (AREA)
  • Bipolar Transistors (AREA)

Abstract

提供一种半导体装置及半导体装置的制造方法。实施方式的半导体装置具备：多个半导体芯片，其分别具有形成有电极的第1面；密封树脂，其对以与形成于第1面的电极不重叠的方式依次层叠在第1面上的多个半导体芯片进行密封；多条引线，其从多个半导体芯片各自的电极沿着半导体芯片的层叠方向在密封树脂的内部延伸；以及多个端子，其埋没于密封树脂的一端部分别与多条引线连接，另一端部在密封树脂的作为层叠方向侧的表面的第2面从密封树脂露出。

Description

半导体装置及半导体装置的制造方法
本申请以基于在2021年2月25日提出申请的在先的日本国特许申请第2021-028130号的优先权的利益为基础，且要求该利益，其内容整体通过引用而包含于此。
技术领域
本发明的实施方式涉及半导体装置及半导体装置的制造方法。
背景技术
存在密封有多个半导体芯片的半导体装置。半导体芯片以与形成在半导体芯片的表面的电极不重叠的方式层叠。多条引线从各个电极沿着半导体芯片的层叠方向在密封树脂的内部延伸。多条引线在密封树脂的表面侧与积叠层(build-up layer)或者印制基板等连接。
在半导体装置的制造工序中，将多条引线连接于积叠层或者印制基板等，因此，例如对密封树脂进行研磨来使引线从密封树脂的表面露出。
发明内容
一个实施方式的目的在于，提供一种能够容易地进行引线的露头的半导体装置及半导体装置的制造方法。
实施方式的半导体装置具备：多个半导体芯片，其分别具有形成有电极的第1面；密封树脂，其对以与形成于所述第1面的所述电极不重叠的方式依次层叠在所述第1面上的所述多个半导体芯片进行密封；多条引线，其从所述多个半导体芯片各自的所述电极沿着所述半导体芯片的层叠方向在所述密封树脂的内部延伸；以及多个端子，其埋没于所述密封树脂的一端部分别与所述多条引线连接，另一端部在所述密封树脂的作为所述层叠方向侧的表面的第2面从所述密封树脂露出。
根据上述的构成，能够提供一种能容易地进行引线的露头的半导体装置及半导体装置的制造方法。
附图说明
图1是表示实施方式1涉及的半导体装置的构成的一个例子的图。
图2是例示性地表示实施方式1涉及的半导体装置具备的端子的详细构成的剖视图。
图3是表示实施方式1涉及的半导体装置的制造方法的步骤的一个例子的剖视图。
图4是表示实施方式1涉及的半导体装置的制造方法的步骤的一个例子的剖视图。
图5是表示比较例涉及的半导体装置的制造方法的步骤的一个例子的剖视图。
图6是表示实施方式1的变形例1涉及的半导体装置的制造方法的步骤的一个例子的剖视图。
图7是表示实施方式1的变形例2涉及的半导体装置的制造方法的步骤的一个例子的剖视图。
图8是表示实施方式2涉及的半导体装置的制造方法的步骤的一个例子的剖视图。
图9是表示实施方式2涉及的半导体装置的制造方法的步骤的一个例子的剖视图。
具体实施方式
以下，参照附图，对本发明进行详细的说明。此外，本发明并不是通过下述的实施方式来限定。另外，下述实施方式中的构成要素包括本领域技术人员能够容易地想到的构成要素或者实质上相同的构成要素。
[实施方式1]
以下，参照附图对实施方式1进行详细的说明。
(半导体装置的构成例)
图1是表示实施方式1涉及的半导体装置1的构成的一个例子的图。图1的(a)是半导体装置1的剖视图，图1的(b)是半导体装置1具备的积叠层300的俯视图。
此外，在本说明书中，将半导体装置1的引线框架100一侧作为下方，将半导体装置1的球栅阵列410一侧作为上方。另外，将从半导体装置1的下方朝向上方的方向称为半导体芯片210、220的层叠方向。
如图1的(a)所示，实施方式1的半导体装置1具备引线框架100、密封树脂200、多个半导体芯片210、220、多个积叠层300以及球栅阵列410。
引线框架100是由Fe、Cu、Ni、Si、Mg等金属或者包含这些中的至少一种的合金构成的金属薄板。引线框架100的厚度例如为23μm左右。但是，只要是能够成为层叠多个半导体芯片210、220时的支承基板，则可以代替引线框架100而使用Si基板、玻璃、不锈钢等平板状的构件。
多个半导体芯片210分别具有形成有电极212的作为第1面的一方的主面211。各个半导体芯片210例如是在与形成有电极212的面相同的主面211侧具有非易失性存储器的半导体芯片。主面211在半导体装置1内朝向上侧、也即是与引线框架100相反的一侧。
半导体芯片220分别具有形成有电极222的作为第1面的一方的主面221。各个半导体芯片220例如在与形成有电极222的面相同的主面221侧具有逻辑电路。逻辑电路对半导体芯片210所具有的非易失性存储器进行控制。主面221在半导体装置1内朝向上侧、也即是与引线框架100相反的一侧。
密封树脂200是环氧树脂、丙烯酸树脂等热固化性树脂等，对配置在引线框架100上的多个半导体芯片210、220进行密封。密封树脂200包括玻璃等无机物的填料。
此时，多个半导体芯片210相互错开而依次层叠，以使得与形成于主面211的电极212相互不重叠。
作为最下侧的第一个半导体芯片210配置在引线框架100上。
作为从下数第二个的第二个半导体芯片210配置在第一个半导体芯片210的主面211上、且从第一个半导体芯片210的正上在水平方向上稍稍错开了的位置。由此，第二个半导体芯片210与第一个半导体芯片210的电极212不重叠地层叠在第一个半导体芯片210上。
作为从下数第三个的第三个半导体芯片210配置在第二个半导体芯片210的主面211上、且从第二个半导体芯片210的正上在与第二个半导体芯片210相同的方向上进一步错开了的位置。由此，第三个半导体芯片210与第一个半导体芯片210和第二个半导体芯片210的电极212不重叠地层叠在第二个半导体芯片210上。
以后，关于作为从下数第四个的第四个半导体芯片210也是同样的。此外，半导体装置1所包括的半导体芯片210的数量和层叠数量是任意的。
半导体芯片220是位于最上方的半导体芯片210，在图1的例子中，在第四个半导体芯片210上，以与半导体芯片210的电极212不重叠的方式配置。在此，半导体芯片220的芯片面积例如比多个半导体芯片210小。因此，例如能够以不从配置在半导体芯片220的正下的半导体芯片210的主面211超出、并且与半导体芯片210的电极212不重叠的方式在半导体芯片210上层叠半导体芯片220。
但是，多个半导体芯片210的一部分或者全部也可以具有不同的芯片面积。在该情况下，也可以从引线框架100侧按芯片面积的从大到小的顺序层叠半导体芯片210。由此，也可以以不从下方的半导体芯片210的主面211超出、并且与各个电极212不重叠的方式，层叠这些一部分或者全部的半导体芯片210。
在多个半导体芯片210、220的另一方的主面涂覆有粘结剂等，与配置在下方的引线框架100或者半导体芯片210的主面211粘结。粘结剂例如也可以为DAF(Die AttachFilm，粘片膜)等。
此外，各个半导体芯片210、220的厚度例如为30μm～40μm左右。另外，虽然也取决于半导体芯片210、220的层叠数量，但对半导体芯片210、220整体进行密封的密封树脂200的厚度例如为700μm左右。
多条引线230从多个半导体芯片210、220各自的电极212、222开始，在半导体芯片210、220的层叠方向上从密封树脂200的内部朝向密封树脂200的表面延伸。也即是，多条引线230大致垂直地朝向密封树脂200的上方侧延伸。
多条引线230各个的间隔与多个半导体芯片210、220之间的各个电极212、222彼此的水平方向上的间隔大致相等，例如为250μm左右。各个引线230的直径例如为23μm左右。
多条引线230例如将Au作为主成分。但是，多条引线230例如可以包含Au、CuPd、Cu、以及Ag中的至少任一种金属材料来构成。
在密封树脂200的作为第2面的上表面、也即是与引线框架100侧相反的表面附近、且与多条引线230对应的位置配置有多个端子240。多个端子240的一端部埋没于密封树脂200，分别与多条引线230连接。多个端子240的另一端部在密封树脂200的表面露出。
各个端子240的水平截面形状例如为圆形或者椭圆形等。各个端子240的直径比各个引线230的直径大，例如为40μm～50μm左右。由此，能够更切实地将各个引线230与各个端子240相连接。
多个端子240例如将Cu作为主成分。但是，多个端子240例如也可以包含Cu、Ni、Sn、Au、W以及Al中的至少任一种金属材料来构成。
在此，多个端子240可以将与多条引线230同种的金属材料作为主成分，或者包含与多条引线230同种的金属材料。或者，多个端子240可以将与多条引线230不同的金属材料作为主成分，或者包含与多条引线230不同的金属材料。
多个积叠层300配置在与引线框架100侧相反的密封树脂200的表面侧。各个积叠层300具备配置在由聚酰亚胺树脂或者环氧树脂等构成的绝缘层320中的再布线层310。再布线层310例如将Cu等的金属材料作为主成分来构成。再布线层310的厚度例如为50nm～100nm左右。多个积叠层300具备如下构造：通过层叠多个具有这样的再布线层310的绝缘层320，而层叠了多个层次的再布线层310。
设置在多个积叠层300的最下表面、也即是密封树脂200的表面侧的再布线层310与在密封树脂200的表面露出的多个端子240的上端部连接。由此，能够通过引线230和端子240将多个半导体芯片210、220各自的电极212、222引出到密封树脂200的表面，进一步，通过再布线层310能够在积叠层300的表面上自由地进行引绕。将其状况表示于图1的(b)。
图1的(b)所示的积叠层300例如为多个积叠层300的最下层的积叠层300。如图1的(b)所示，在最下层的积叠层300中，一端部与端子240连接的再布线层310在绝缘层320中延伸，另一端部配置在积叠层300的其他部位。
此外，也可以在多个积叠层300的厚度方向的中心部分配置有由聚酰亚胺树脂或者环氧树脂等构成的未图示的芯层。也即是，也可以是，多个积叠层300中的一部分配置在芯层的下表面侧，其他一部分配置在芯层的上表面侧。通过具备这样的芯层，能够更坚固地对半导体装置1的整体进行支承。
在多个积叠层300的最上表面、也即是与密封树脂200侧相反的面配置有与再布线层310连接的多个电极焊盘330。
球栅阵列410具备在积叠层300上呈栅格(grid)状配置的多个焊料球411。各个焊料球411分别与最上层的积叠层300的多个电极焊盘330连接。
实施方式1的半导体装置1能够经由球栅阵列410安装于印制基板(PCB：PrintedCircuit Board)等母板。
图2是例示性地表示实施方式1涉及的半导体装置1具备的端子240的详细构成的剖视图。图2的(a)是端子240的详细构成的一个例子，图2的(b)是端子240的详细构成的其他例子，图2的(c)是端子240的详细构成的又一其他例子。
如图2的(a)～(c)所示，在密封树脂200与多个端子240的界面配置有夹在密封树脂200与多个端子240之间的阻挡层(barrier layer)250。也即是，阻挡层250配置在埋没于密封树脂200的各个端子240的侧面以及底面。
作为金属含有层的阻挡层250包含与多条引线以及所述多个端子不同的金属材料，例如对将Cu等作为主成分的端子240的Cu成分向周围扩散进行抑制。具体而言，阻挡层250例如将TiN作为主成分。但是，阻挡层250可以包含Ti、TiN、Ta、以及TaN中的至少某一种来构成。阻挡层250例如具有几十nm～几百nm左右的厚度。若具有该程度的厚度，则能得到抑制Cu等向周围的扩散的效果。
在此，多个端子240如上述那样分别与多条引线230中的对应的引线230连接。
在图2的(a)所示的例子中，在密封树脂200中沿着半导体芯片210、220的层叠方向延伸的引线230不到达端子240自身，而与配置在端子240的下端部的阻挡层250接触。另外，阻挡层250也含有金属，具有导电性，因此，引线230经由阻挡层250与端子240连接。
在图2的(b)所示的例子中，在密封树脂200中沿着半导体芯片210、220的层叠方向延伸的引线230到达比端子240的下端部稍靠上方的位置。但是，在端子240的内部延伸的引线230被阻挡层250覆盖。因此，在该情况下，引线230也经由阻挡层250与端子240连接。
在图2的(c)所示的例子中，在密封树脂200中沿着半导体芯片210、220的层叠方向延伸的引线230，将配置在端子240的下端部的阻挡层250贯通，到达端子240的内部。在该情况下，引线230不隔着阻挡层250而与端子240直接连接。
在实施方式1的半导体装置1中，引线230和端子240也可以在图2的(a)～(c)中的某一形态下相连接。或者，即使是图2的(a)～(c)以外，只要引线230与端子240能够电连接，则半导体装置1也可以采取任何形态。
(半导体装置的制造方法)
接着，使用图3和图4，对实施方式1的半导体装置1的制造方法进行说明。图3和图4是表示实施方式1涉及的半导体装置1的制造方法的步骤的一个例子的剖视图。
如图3的(a)所示，将分别具有形成有电极212的主面211的多个半导体芯片210以与形成于各个主面211的电极212不重叠的方式依次层叠在主面211上。也即是，在引线框架100上通过粘结剂固定第一个半导体芯片210。另外，在使第二个、第三个……半导体芯片210依次在水平方向上错开的同时，用粘结剂将其固定于下层的半导体芯片210的主面211。
另外，将具有形成有电极222的主面221的半导体芯片220以与形成于半导体芯片210的主面211的电极212不重叠的方式层叠在所层叠的多个半导体芯片210的最上层的半导体芯片210的主面211上。也即是，通过粘结剂将半导体芯片220固定在成为了最上表面的最上层的半导体芯片210的主面211上。
另外，形成从多个半导体芯片210、220各自的电极212、222在半导体芯片210、220的层叠方向上延伸的多条引线230。多条引线230能够如上述那样例如由将Au作为主成分的金属材料形成。但是，多条引线230可以如上述的那样例如由Au、CuPd、Cu以及Ag中的至少任一种金属材料来形成。
另外，此时，多条引线230到达比成为了最上表面的最上层的半导体芯片220的主面221高的位置。优选多条引线230的与电极212、222的连接端的相反侧的端部的在层叠方向上的位置彼此大致相等。也即是，优选多条引线230的端部的水平方向的高度位置大致相等。
在此，多条引线230的端部位置大致相等，意味着这些端部位置实质上相等。实质上相等意味着例如在制造误差的范围内容许这些端部位置的偏差。
如图3的(b)所示，通过密封树脂200对多个半导体芯片210、220以及多条引线230进行密封。也即是，将引线框架100和层叠在引线框架100上的多个半导体芯片210、220配置在未图示的金属模具的内部，用环氧树脂等热固化性树脂对金属模具的内部进行填充。另外，对金属模具整体进行加热，使热固化性树脂固化。由此，多个半导体芯片210、220以及多条引线230由密封树脂200密封。
此时，用密封树脂200覆盖多个半导体芯片210、220以及多条引线230，以使得连到达半导体芯片220的上方位置的引线230的端部也埋设于密封树脂200的内部。当最终的密封树脂200的厚度如上述的那样例如设为700μm左右时，该时间点的密封树脂200的厚度例如为900μm左右。
如图3的(c)所示，例如通过CMP(Chemical Mechanical Polishing，化学机械研磨)法等对密封树脂200的上表面、也即是与配置有引线框架100的一侧相反侧的表面进行研磨。此时，例如使用适于密封树脂200等树脂材料的研磨的浆料(slurry)。另外，此时，对密封树脂200的研磨量进行调整，以使得从多条引线230的上端部到密封树脂200的研磨面为止的厚度成为几μm～10μm左右。
如图3的(d)所示，在密封树脂200的层叠方向侧的表面、且分别与多条引线230对应的位置形成多个凹部201，使多条引线230的端部分别在多个凹部201的底面露出。这样的凹部201例如能够通过光刻以及蚀刻加工等来形成。
即，在密封树脂200的表面形成具有凹部201的图案的未图示的抗蚀剂图案。另外，将抗蚀剂图案作为掩模，对密封树脂200进行蚀刻加工。由此，能够在密封树脂200的表面形成多个凹部201。
在此，例如通过对凹部201的蚀刻深度进行控制，能够使引线230的端部在凹部201的底面露出。此时，根据凹部201的蚀刻深度，从凹部201的底面露出的引线230的露出量会改变，通过此后的处理，例如能得到上述的图2的(a)～(c)中的某一状态。
图3的(e)～(g)表示对多个凹部201填充金属材料来形成分别与多条引线230的端部连接的多个端子240的状况。以下，对图3的(e)～(g)的处理进行详细的说明。
如图3的(e)所示，形成将密封树脂200的表面整体覆盖的导电层240b。导电层240b例如通过镀Cu等来形成。由此，导电层240b也被填充到形成于密封树脂200的表面的多个凹部201的内部。
在此，在密封树脂200的多个凹部201预先形成包含与多条引线230以及多个端子240不同的金属材料的阻挡层250(参照图2)。具体而言，阻挡层250例如通过CVD(ChemicalVapor Deposition，化学气相沉积)法、溅射法等来形成。
由此，在密封树脂200的表面和形成在密封树脂200的表面的多个凹部201的侧面以及底面形成例如以TiN等为主成分的阻挡层250。但是，阻挡层250可以如上述那样例如包含Ti、TiN、Ta以及TaN中的至少任一种来形成。
此外，例如也能够通过溅射法形成包含上述任一种材料的阻挡层250。但是，形成有阻挡层250的凹部201是微细的，凹部201彼此的间隔窄，因此，优选如上述那样例如通过CVD法等形成阻挡层250。
在如上述那样形成了阻挡层250之后，如上述的那样通过镀Cu等来形成导电层240b，由此，隔着阻挡层250对多个凹部201填充Cu等金属材料。
如图3的(f)所示，例如通过CMP法等对导电层240b进行研磨。此时，例如使用适于Cu等金属材料的研磨的浆料。由此，形成在密封树脂200上的导电层240b被除去，在凹部201内隔着阻挡层250而填充的导电层240b残留。此外，此时，密封树脂200上的阻挡层250也被除去。
如图3的(g)所示，例如通过使用了适于树脂材料的研磨的浆料的CMP法等，进一步对密封树脂200的表面进行研磨。这样的研磨例如被称为修整(touch up)研磨或者精加工研磨等。
由此，能够使密封树脂200的凹部201内的导电层240b更切实地在密封树脂200的表面露头。另外，能够抑制导电层240b的露出面成为凹陷了的坑洼形状等。
要通过CMP法进行这样的微调整，预先通过实验等算出适当的研磨时间，固定时间来对密封树脂200进行研磨即可。
或者，也可以在对从作为所层叠的半导体芯片210、220的最上表面的半导体芯片220的主面221起的研磨面的距离进行计测的同时，对密封树脂200进行研磨。从半导体芯片220的主面221起的研磨面的距离，例如可以通过对来自半导体芯片220的主面221的反射光进行检测来确定。
根据以上，例如形成以Cu为主成分、上端部从密封树脂200的表面露出、下端部分别与多条引线230连接的多个端子240。但是，多个端子240可以如上述那样例如由Cu、Ni、Sn、Au、W以及Al中的至少任一种金属材料形成。
在该时间点，密封树脂200的厚度与完成品的半导体装置1具备的密封树脂200同样，例如成为700μm左右。
图3的(h)～图4的(d)表示在密封树脂200的表面侧形成配置有与多个端子240连接的再布线层310的积叠层300的状况。以下，对图3的(h)～图4的(d)的处理进行详细的说明。
如图3的(h)所示，在密封树脂200的上表面形成由聚酰亚胺树脂或者环氧树脂等构成且具有再布线层图案320p的绝缘层320。
如图4的(a)所示，在绝缘层320的上表面、再布线层图案320p的侧面和从再布线层图案320p露出的密封树脂200的上表面以及多个端子240的上表面，例如通过无电解镀敷等形成种子层(seed layer)310s。种子层310s例如以Cu等金属材料为主成分。但是，种子层310s也可以在下层层叠以Ti等为主成分的层和在上层层叠以Cu等为主成分的层的多个层来形成。
如图4的(b)所示，在绝缘层320的上表面隔着种子层310s形成抗蚀剂图案500。抗蚀剂图案500在绝缘层320的与再布线层图案320p重叠的位置具有再布线层图案500p。
如图4的(c)所示，通过镀Cu等，在从再布线层图案320p、500p露出的种子层310s上选择性地形成例如以Cu等为主成分的导电层310f。由此，在绝缘层320的再布线层图案320p内填充导电层310f。
如图4的(d)所示，从绝缘层320的上表面除去抗蚀剂图案500和种子层310s。抗蚀剂图案500例如能够通过使用了氧等离子体等的灰化(ashing)来除去。种子层310s例如能够通过使用了药液的湿法蚀刻等来除去。
通过以上形成积叠层300，该积叠层300具有与多个端子240连接的再布线层310和配置有再布线层310的绝缘层320。在此所形成的积叠层300是多个积叠层300中的最下层的积叠层300。
如图4的(e)所示，反复进行图3的(h)～图4的(d)的处理来层叠多个积叠层300。另外，在最上层的积叠层300的上表面形成电极焊盘330。另外，在电极焊盘330上形成与电极焊盘330连接的多个焊料球411，形成具有呈栅格状配置的焊料球411的球栅阵列410。
通过以上，制造实施方式1的半导体装置1。
(比较例)
接着，使用图5，对比较例的半导体装置的制造方法进行说明。图5是表示比较例涉及的半导体装置的制造方法的步骤的一个例子的剖视图。
如图5的(a)所示，在引线框架100’上层叠多个半导体芯片210’、220’，形成从半导体芯片210’、220’的各个电极在半导体芯片210’、220’的层叠方向上延伸的多条引线230’。另外，用密封树脂200’对多个半导体芯片210’、220’以及多条引线230’进行密封。
如图5的(b)所示，对密封树脂200’的表面进行研磨，使多条引线230’的端部在密封树脂200’的表面露出。此外，在多条引线230’露出之后，也通过在预定的期间持续进行密封树脂200’和多条引线230’的研磨，而多条引线230’更切实地露头。
如图5的(c)所示，形成与从密封树脂200’的表面露出的多条引线230’的端部连接的多个电极焊盘230p’。多条引线230’经由电极焊盘230p’与未图示的积叠层连接。
实施方式1的半导体装置1，即使不使多条引线230延伸到密封树脂200的表面附近，通过埋没于密封树脂200的引线230的端部与端子240连接，也能够在密封树脂200的表面以电的方式引出引线230。因此，能够相对于密封树脂200的层厚，缩短引线230的原本的长度，能够抑制密封时的引线230的歪斜。另外，也可以不增大与引线230连接的端子240的直径。
实施方式1的半导体装置1不需要将密封树脂200和引线230一起进行研磨。因此，能够维持研磨后的密封树脂200的表面的平坦性。因此，能够抑制经由端子240的引线230与积叠层300的连接不良。
实施方式1的半导体装置1不需要对引线230进行研磨，因此，能够抑制引线230的延伸。因此，作为引线230的构成材料，例如也可以选择Au等延展性高的金属材料。由此，引线230的构成材料的选择项增加，半导体装置1的设计变得容易，另外，能够使半导体装置1的电特性提高。
此外，在上述的实施方式中设为了：与半导体芯片210的电极212同样地，在半导体芯片220的电极222连接引线230。但是，半导体芯片220为最上层的芯片，与密封树脂200的表面的距离近。因此，也可以在半导体芯片220的电极222，代替引线230而连接有由Cu等构成的柱状的金属构件。这样的金属构件例如也被称为金属柱。金属柱例如也可以通过镀敷法来形成。
另外，半导体芯片220也可以是控制器芯片。此时，控制器芯片的焊盘间的间距也可以比半导体芯片210窄。当焊盘间的间距窄时，引线接合困难，因此，选择通过镀敷法形成上述的金属柱。金属柱在控制器芯片层叠于半导体芯片210之前形成于控制器芯片。但是，金属柱也可以在将控制器芯片层叠在半导体芯片210之后形成。
另外，也可以具有从引线框架100向上延伸、与再布线层310连接的引线。此时，从球栅阵列410的一个焊料球411向引线框架100供给接地电压或者电源电压。但是，也可以向引线框架100供给那以外的电压。
(变形例1)
接着，使用图6对实施方式1的变形例1的半导体装置1a进行说明。变形例1的半导体装置1a一并形成端子242和再布线层311这一点与上述的实施方式1不同。
图6是表示实施方式1的变形例1涉及的半导体装置1a的制造方法的步骤的一个例子的剖视图。在图6的处理之前，在变形例1的半导体装置1a的制造方法中，进行上述的实施方式1的图3的(a)～(c)的处理。
图6的(a)、(b)表示在密封树脂200的表面形成多个凹部202的状况。以下，对图6的(a)～(c)的处理的详细进行说明。
如图6的(a)所示，形成覆盖密封树脂200的表面、具有再布线层图案321p和凹部图案322p的绝缘层320a。绝缘层320a的再布线层图案321p和凹部图案322p例如能够通过光刻和蚀刻加工等来形成。
即，在密封树脂200的表面形成再布线层图案321p和凹部图案322p形成前的绝缘层320a。另外，在绝缘层320a上形成具有再布线层图案和凹部图案的未图示的抗蚀剂图案。另外，将抗蚀剂图案作为掩模，对绝缘层320a进行蚀刻加工。由此，能够在绝缘层320a形成再布线层图案321p和凹部图案322p。
如图6的(b)所示，将凹部图案322p转印于密封树脂200，形成多个凹部202。凹部202例如能够通过光刻和蚀刻加工等来进行转印。
即，在绝缘层320a的与凹部图案322p重叠的位置，在绝缘层320a上形成具有凹部图案的未图示的抗蚀剂图案。另外，将抗蚀剂图案作为掩模，对密封树脂200进行蚀刻加工。由此，在密封树脂200的表面形成多个凹部202。引线230分别在多个凹部202的底面露出。
图6的(c)表示形成多个端子242和再布线层311的状况。即，对密封树脂200的多个凹部202和绝缘层320a的再布线层图案321p一并填充金属材料。此时，例如可以使用上述的实施方式1的图4的(a)～(d)所示的再布线层310的形成方法。
通过填充于多个凹部202的金属材料形成多个端子242。另外，与此并行地通过填充于绝缘层320a的再布线层图案321p的金属材料形成再布线层311。
通过以上形成积叠层300a，该积叠层300a具有与多个端子242连接的再布线层311和配置有再布线层311的绝缘层320a。在此所形成的积叠层300a是最下层的积叠层300a。
如图6的(d)所示，反复进行上述的实施方式1的图3的(h)～图4的(d)的处理，形成多个积叠层300。由此，形成在最下层具有积叠层300a且层叠了多个层的积叠层300。
另外，在最上层的积叠层300的上表面形成电极焊盘330。另外，在电极焊盘330上形成与电极焊盘330连接的多个焊料球411，形成具有呈栅格状配置的焊料球411的球栅阵列410。
通过以上，制造变形例1的半导体装置1a。
根据变形例1的半导体装置1a，能实现与上述的实施方式1的半导体装置1同样的效果。
根据变形例1的半导体装置1a的制造方法，形成具有再布线层图案321p和凹部图案322p的绝缘层320a，对转印了凹部图案322p的密封树脂200的多个凹部202和绝缘层320a的再布线层图案321p一并填充金属材料。由此，能够一并形成多个端子242和再布线层311，能够提高半导体装置1a的制造效率。
(变形例2)
接着，使用图7对实施方式1的变形例2的半导体装置1b进行说明。变形例2的半导体装置1b代替多个积叠层300而具备印制基板600这一点与上述的实施方式1不同。
图7是表示实施方式1的变形例2涉及的半导体装置1b的制造方法的步骤的一个例子的剖视图。在图7的处理之前，在变形例2的半导体装置1b的制造方法中，进行上述的实施方式1的图3的(a)～(g)的处理。
图7的(a)表示在多个端子240形成多个凸块(bump)261的状况。即，在作为密封树脂200的表面的研磨面露出的多个端子240各自的上端部形成多个凸块261。
如图7的(b)所示，在密封树脂200的表面侧配置印制基板600，与多个凸块261进行连接。印制基板(PCB)600例如是在由聚酰亚胺树脂或者环氧树脂等构成的基材形成了各种布线的预先制作的封装基板。
在印制基板600上呈栅格状地形成多个焊料球421，形成具备多个焊料球421的球栅阵列420。变形例2的半导体装置1b经由球栅阵列420安装于其他印制基板等母板。
通过以上，制造变形例2的半导体装置1b。
这样，变形例2的半导体装置1b具备配置在密封树脂200的表面侧的印制基板600。另外，多个端子240的上端部经由多个凸块261而与印制基板600连接。
根据变形例2的半导体装置1b，能实现与上述的实施方式1的半导体装置1同样的效果。
根据变形例2的半导体装置1b的制造方法，能够制造代替多个积叠层300而具备印制基板600的半导体装置1b。
[实施方式2]
以下，参照附图对实施方式2进行详细的说明。实施方式2的半导体装置具有层叠了多级的构造这一点与上述的实施方式1不同。
以下，使用图8和图9，对实施方式2的半导体装置2a、2b的制造方法进行说明。图8和图9是表示实施方式2涉及的半导体装置2a、2b的制造方法的步骤的一个例子的剖视图。
图8的(a)表示形成实施方式2的半导体装置2a、2b(参照图9)的第1级的构造的处理。图8的(a)的处理是与上述的实施方式1的图3的(a)～(g)大致同样的处理。
如图8的(a)所示，将多个半导体芯片210、220所包括的一部分半导体芯片210以与形成于一方的主面211的电极212(参照图1)不重叠的方式依次层叠在主面211上。
作为第1半导体芯片组的多个半导体芯片210是半导体装置2a、2b具备的多个半导体芯片210、220中的一部分半导体芯片210。
半导体装置2a、2b所具备的半导体芯片210具备与上述的实施方式1的半导体芯片210同样的构成。即，各个半导体芯片210在一方的主面211具备电极212(参照图1)和非易失性存储器。
此外，多个半导体芯片210以与上述的实施方式1的多个半导体芯片210同样的方式依次层叠在引线框架100上。
另外，形成从层叠在引线框架100上的多个半导体芯片210的各个电极212在半导体芯片210的层叠方向上延伸的多条引线231。
作为第1引线组的多条引线231成为半导体装置2a、2b具备的多条引线的一部分。从半导体芯片210的各个电极212延伸的多条引线231与实施方式1的半导体装置1具备的多条引线230同样，与半导体芯片210的层叠方向大致垂直地延伸。
另外，通过密封树脂203对半导体芯片210和引线231进行密封。
作为第1密封树脂的密封树脂203成为半导体装置2a、2b具备的密封树脂的一部分。密封树脂203与上述的实施方式1的密封树脂200同样地覆盖半导体芯片210和引线231来形成，以使得位于比半导体芯片210的上表面高的位置的引线231的上端部埋没。
另外，密封树脂203与上述的实施方式1的密封树脂200同样地通过CMP法等被研磨预定厚度的量。
另外，在密封树脂203的作为层叠方向侧的第3面的表面、且与多条引线231的各个引线231对应的位置形成多个凹部(未图示)。由此，使多条引线231各自的端部在多个凹部的底面露出。
作为第1凹部组的多个凹部与上述的实施方式1的多个凹部201(参照图3的(d))同样地，例如通过光刻和蚀刻加工形成在密封树脂203的表面。此时，对蚀刻深度进行调整，例如使多条引线231的端部在凹部的底面露出，以使得成为上述的实施方式1的图2的(a)～(c)中的某一状态。
另外，对多个凹部填充金属材料。由此，形成与多条引线231的各个引线231的端部连接的多个中继端子243。中继端子243例如与上述的实施方式1的端子240同样地形成。
即，在向凹部填充金属材料之前，形成将凹部内以及密封树脂203的上表面覆盖、例如以TiN等为主成分的阻挡层。另外，镀敷Cu等金属材料，形成将密封树脂203的表面整体覆盖的导电层。另外，通过CMP法等除去密封树脂203的表面的导电层和阻挡层，由此，形成隔着阻挡层而配置在凹部内的中继端子243。
另外，进行基于CMP法等的修整研磨，在抑制中继端子243的上表面的坑洼等的同时，使中继端子243更切实地在密封树脂203的表面露头。
图8的(b)、(c)表示形成实施方式2的半导体装置2a、2b的第2级的构造的处理。另外，图8的(b)、(c)的处理也与上述的实施方式1的图3的(a)～(g)大致同样地进行。
如图8的(b)所示，在密封树脂203的表面，以与形成在半导体芯片210的主面211的电极212(参照图1)不重叠的方式依次层叠多个半导体芯片210、220所包括的其余的半导体芯片210、220。
作为第2半导体芯片组的多个半导体芯片210、220是除了半导体装置2a、2b所包括的多个半导体芯片210、220中的已经层叠的半导体芯片210之外的、其余的半导体芯片210、220。
第2半导体芯片组所包括的半导体芯片220具备与上述的实施方式1的半导体芯片220同样的构成。即，半导体芯片220在一方的主面221具备电极222(参照图1)和逻辑电路。
此外，半导体芯片220以与上述的实施方式1的半导体芯片220同样的方式配置在多个半导体芯片210的最上表面。
另外，形成从多个半导体芯片210、220的各个电极212、222以及多个中继端子243在多个半导体芯片210、220的层叠方向上延伸的多条引线232。
作为第2引线组的多条引线232成为半导体装置2a、2b具备的多条引线的一部分。也即是，半导体装置2a、2b作为整体具备多条引线231、232。多条引线231通过上述的中继端子243而与多条引线232连接。也即是，中继端子243将多条引线231、232彼此连接，将下级的引线231中继至上级的引线232。另外，多条引线232中的与上级的半导体芯片210、220连接的引线232不与多条引线231连接而被单独地进行使用。
如图8的(c)所示，通过密封树脂204对上级的多个半导体芯片210、220和多条引线232进行密封。
作为第2密封树脂的密封树脂204成为半导体装置2a、2b具备的密封树脂的一部分。也即是，半导体装置2a、2b具备配置在下级的密封树脂203和配置在上级的密封树脂204。
密封树脂204与上述的实施方式1的密封树脂200同样地覆盖半导体芯片210、220以及引线232来形成，以使得位于比半导体芯片220的上表面高的位置的引线232的上端部埋没。
另外，密封树脂204与上述的实施方式1的密封树脂200同样地通过CMP法等被研磨预定厚度的量。
另外，在密封树脂204的作为层叠方向侧的第2面的表面、且与多条引线232各自的引线232对应的位置形成多个凹部(未图示)。由此，使多条引线232各自的端部在多个凹部组的底面露出。
作为第2凹部组的多个凹部与上述的实施方式1的多个凹部201(参照图3的(d))同样地，例如通过光刻和蚀刻加工形成在密封树脂204的表面。此时，对蚀刻深度进行调整，例如使多条引线232的端部在凹部的底面露出，以使得成为上述的实施方式1的图2的(a)～(c)中的某一状态。
另外，对多个凹部填充金属材料。由此，形成与多条引线232的各个引线232的端部连接的多个端子244。端子244例如与上述的实施方式1的端子240同样地形成。
即，在向凹部填充金属材料之前，形成将凹部内和密封树脂204的上表面覆盖、例如以TiN等为主成分的阻挡层。另外，镀敷Cu等金属材料，形成将密封树脂204的表面整体覆盖的导电层。另外，通过CMP法等将密封树脂204的表面的导电层和阻挡层除去，由此，形成隔着阻挡层而配置在凹部内的端子244。
另外，进行通过CMP法等实现的修整研磨，在抑制端子244的上表面的坑洼等的同时，使端子244更切实地在密封树脂204的表面露头。
图9表示如下状况：在密封树脂204的上表面形成多个积叠层300来制造半导体装置2a，另外，在密封树脂204的上表面配置印制基板600来制造半导体装置2b。
如图9的(a)所示，与上述的实施方式1的半导体装置1的情况同样地形成多个积叠层300和球栅阵列410。
即，将再布线层310连接于在密封树脂204的表面露出的端子244。也即是，形成具有那些再布线层310和配置有那些再布线层310的绝缘层320的最下层的积叠层300。
另外，在最下层的积叠层300上层叠多个积叠层300。另外，在最上层的积叠层300的表面形成电极焊盘330。另外，形成与电极焊盘330连接的多个焊料球411，形成具备呈栅格状配置的多个焊料球411的球栅阵列410。
通过以上，制造实施方式2的半导体装置2a。
如图9的(b)所示，与上述的实施方式1的变形例2的半导体装置1b的情况同样地，配置印制基板600，另外，形成球栅阵列420。
即，形成与在密封树脂204的表面露出的端子244连接的多个凸块261。
另外，在密封树脂204的表面侧配置印制基板600，与多个凸块261进行连接。另外，在印制基板600的上表面形成多个焊料球421，形成具备呈栅格状配置的多个焊料球421的球栅阵列420。
通过以上，制造实施方式2的半导体装置2b。
这样，实施方式2的半导体装置2a、2b均具备以下的构成。
即，半导体装置2a、2b具备依次层叠在一方的主面211上的作为第1半导体芯片组的多个半导体芯片210、和在比这些半导体芯片210靠近密封树脂204的表面一侧依次层叠在一方的主面211上的作为第2半导体芯片组的多个半导体芯片210、220。
另外，半导体装置2a、2b具备：作为第1引线组的多条引线231，其与各个电极212连接，沿着半导体芯片210的层叠方向在密封树脂203的内部延伸；和作为第2引线组的多条引线232，其从比这些引线231的与电极212的连接端的相反侧的端部位置靠近密封树脂204的表面一侧开始沿着半导体芯片210、220的层叠方向在密封树脂204的内部延伸到密封树脂204的表面附近。
另外，半导体装置2a、2b具备将多条引线231的各个引线231与同多条引线231的各个引线231对应的多条引线232的各个引线232相连接的多个中继端子243。
在此，多个中继端子243在半导体芯片210、220的层叠方向上，配置在配置于下级的多个半导体芯片210与配置于上级的多个半导体芯片210、220之间。另外，多个中继端子243配置在半导体芯片210、220的层叠方向上的实质上相等的位置。也即是，多个中继端子243的水平方向的高度位置大致相等。
另外，半导体装置2a、2b具备多个端子244，该多个端子244的埋没于密封树脂204的一端部分别与多条引线232连接，另一端部在密封树脂204的表面露出。
根据实施方式2的半导体装置2a、2b，能实现与上述的实施方式1的半导体装置1同样的效果。
根据实施方式2的半导体装置2a、2b，具有层叠了多级的构造。由此，与将相同层叠数量的多个半导体芯片层叠为1级相比，能够更加缩短各个引线231、232。由此，能够更加抑制各个引线231、232的歪斜。
对本发明的几个实施方式进行了说明，但这些实施方式是作为例子提示的，并不是意在限定发明的范围。这些新的实施方式能够以其他各种各样的方式来实施，能够在不脱离发明的宗旨的范围内进行各种省略、置换、变更。这些实施方式及其变形包含在发明的范围、宗旨内，并且，包含在权利要求书所记载的发明及其等同的范围内。

Claims (20)

1.一种半导体装置，具备：
多个半导体芯片，其分别具有形成有电极的第1面，层叠为阶梯状；
多条引线，其一端部与所述多个半导体芯片各自的所述电极连接，在所述半导体芯片的层叠方向上延伸；
密封树脂，其覆盖所述多个半导体芯片，具有形成有凹部的第2面，从所述层叠方向来看，所述多条引线的端部与所述凹部重叠；以及
多个端子，其以将所述凹部填埋的方式设置，一端部与所述多条引线的所述另一端部连接，另一端部从所述密封树脂露出。
2.根据权利要求1所述的半导体装置，
所述多个端子的所述另一端部与设置在所述密封树脂的所述第2面侧的再布线层连接。
3.根据权利要求1所述的半导体装置，
在所述凹部的底部，所述多条引线的所述另一端部从所述密封树脂露出。
4.根据权利要求1所述的半导体装置，
所述多个端子的所述另一端部形成与所述第2面大致同一面。
5.根据权利要求1所述的半导体装置，
还具备配置在所述第2面侧的印制基板，
所述多个端子的所述另一端部经由多个凸块与所述印制基板连接。
6.根据权利要求1所述的半导体装置，
在所述密封树脂与所述多个端子的界面配置有介于所述密封树脂与所述多个端子之间的层间膜，
所述层间膜包含与所述多条引线和所述多个端子不同的金属材料。
7.根据权利要求1所述的半导体装置，
所述多条引线和所述多个端子包含同种金属材料。
8.根据权利要求1所述的半导体装置，
所述多条引线和所述多个端子包含不同种类的金属材料。
9.根据权利要求6所述的半导体装置，
所述层间膜包含Ti、TiN、Ta以及TaN中的至少任一种，
所述多条引线包含Au、CuPd、Cu以及Ag中的至少任一种金属材料，
所述多个端子包含Cu、Ni、Sn、Au、W以及Al中的至少任一种金属材料。
10.根据权利要求1所述的半导体装置，
所述凹部的直径比所述多条引线的直径大。
11.根据权利要求1所述的半导体装置，
所述多个半导体芯片包括：
依次层叠的第1半导体芯片组；和
在比所述第1半导体芯片组靠近所述密封树脂的所述第2面的一侧依次层叠的第2半导体芯片组，
从所述第1半导体芯片组的各个所述电极延伸的所述多条引线包括：
第1引线组，其一端部与各个所述电极连接，沿着所述半导体芯片的层叠方向在所述密封树脂的内部延伸；
多个中继端子，其被埋入所述密封树脂的内部，一端部与所述第1引线组的另一端部连接，在所述层叠方向上延伸；以及
第2引线组，其一端部与所述多个中继端子的另一端部连接，在所述层叠方向上延伸，另一端部与所述多个端子的所述一端部连接。
12.根据权利要求11所述的半导体装置，
所述多个中继端子在所述层叠方向上配置在所述第1半导体芯片组与所述第2半导体芯片组之间。
13.根据权利要求11所述的半导体装置，
在层叠方向上，在所述第1半导体芯片组中的最上层的半导体芯片与所述第2半导体芯片组中的最下层的半导体芯片之间形成有树脂层。
14.根据权利要求1所述的半导体装置，
多个半导体芯片包括：
具有非易失性存储器的半导体芯片；和
具有对所述非易失性存储器进行控制的逻辑电路的半导体芯片。
15.一种半导体装置的制造方法，包括：
依次层叠多个半导体芯片，所述多个半导体芯片分别具有形成有电极的第1面；
形成从所述多个半导体芯片各自的所述电极在所述半导体芯片的层叠方向上延伸的多条引线；
利用密封树脂对所述多个半导体芯片和所述多条引线进行密封；
在所述密封树脂的作为所述层叠方向侧的表面的第2面、且分别与所述多条引线对应的位置形成多个凹部，使所述多条引线的端部分别在所述多个凹部的底面露出；以及
在所述多个凹部填充金属材料，形成分别与所述多条引线的端部连接的多个端子。
16.根据权利要求15所述的半导体装置的制造方法，包括：
在所述密封树脂的所述第2面侧形成与所述多个端子连接的再布线层。
17.根据权利要求15所述的半导体装置的制造方法，包括：
在所述多个端子形成多个凸块，
在所述密封树脂的所述第2面侧配置印制基板，与所述多个凸块进行连接。
18.根据权利要求15所述的半导体装置的制造方法，包括：
在形成所述多个端子时，
在所述多个凹部形成包含与所述多条引线和所述多个端子不同的金属材料的层间膜，
隔着所述层间膜，在所述多个凹部填充所述金属材料。
19.根据权利要求18所述的半导体装置的制造方法，
所述层间膜包含Ti、TiN、Ta以及TaN中的至少任一种，
所述多条引线包含Au、CuPd、Cu以及Ag中的至少任一种金属材料，
所述多个端子包含Cu、Ni、Sn、Au、W以及Al中的至少任一种金属材料。
20.根据权利要求15所述的半导体装置的制造方法，包括：
将所述多个半导体芯片所包括的第1半导体芯片组以与形成于所述第1面的所述电极不重叠的方式依次层叠在所述第1面上；
形成从所述第1半导体芯片组的各个所述电极在所述第1半导体芯片组的层叠方向上延伸而成为所述多条引线的一部分的第1引线组；
利用成为所述密封树脂的一部分的第1密封树脂对所述第1半导体芯片组和所述第1引线组进行密封；
在所述第1密封树脂的作为所述层叠方向侧的表面的第3面、且与所述第1引线组的各个引线对应的位置形成第1凹部组，使所述第1引线组的各个端部在所述第1凹部组的底面露出；
在所述第1凹部组填充金属材料，形成与所述第1引线组的各个引线的端部连接的多个中继端子；
在所述第1密封树脂的所述第3面，以与形成于所述第1面的所述电极不重叠的方式依次层叠所述多个半导体芯片所包括的第2半导体芯片组；
形成从所述第2半导体芯片组的各个所述电极和所述多个中继端子在所述第2半导体芯片组的层叠方向上延伸而成为所述多条引线的一部分的第2引线组；
利用成为所述密封树脂的一部分的第2密封树脂对所述第2半导体芯片组和所述第2引线组进行密封；
在所述第2密封树脂的所述第2面、且与所述第2引线组的各个引线对应的位置形成作为所述多个凹部的第2凹部组，使所述第2引线组的各个端部在所述第2凹部组的底面露出；以及
在所述第2凹部组填充所述金属材料，形成与所述第2引线组的各个引线的端部连接的所述多个端子。
CN202110836079.1A 2021-02-25 2021-07-23 半导体装置及半导体装置的制造方法 Pending CN114975382A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021028130A JP2022129462A (ja) 2021-02-25 2021-02-25 半導体装置および半導体装置の製造方法
JP2021-028130 2021-02-25

Publications (1)

Publication Number Publication Date
CN114975382A true CN114975382A (zh) 2022-08-30

Family

ID=82899826

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110836079.1A Pending CN114975382A (zh) 2021-02-25 2021-07-23 半导体装置及半导体装置的制造方法

Country Status (4)

Country Link
US (1) US11854925B2 (zh)
JP (1) JP2022129462A (zh)
CN (1) CN114975382A (zh)
TW (1) TWI797669B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109643702A (zh) * 2016-10-01 2019-04-16 英特尔公司 电子器件封装

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6403457B2 (en) * 1999-08-25 2002-06-11 Micron Technology, Inc. Selectively coating bond pads
US6376904B1 (en) * 1999-12-23 2002-04-23 Rambus Inc. Redistributed bond pads in stacked integrated circuit die package
JP3913481B2 (ja) * 2001-01-24 2007-05-09 シャープ株式会社 半導体装置および半導体装置の製造方法
JP4123027B2 (ja) * 2003-03-31 2008-07-23 セイコーエプソン株式会社 半導体装置の製造方法
US8710675B2 (en) * 2006-02-21 2014-04-29 Stats Chippac Ltd. Integrated circuit package system with bonding lands
US8084867B2 (en) * 2006-06-29 2011-12-27 Intel Corporation Apparatus, system, and method for wireless connection in integrated circuit packages
TWI370515B (en) * 2006-09-29 2012-08-11 Megica Corp Circuit component
JP2009043877A (ja) 2007-08-08 2009-02-26 Alps Electric Co Ltd 半導体装置およびその製造方法ならびにインターポーザ
US8198717B1 (en) * 2009-05-08 2012-06-12 Micron Technology, Inc. Signal shifting to allow independent control of identical stacked memory modules
KR20120035297A (ko) * 2010-10-05 2012-04-16 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
US8952516B2 (en) 2011-04-21 2015-02-10 Tessera, Inc. Multiple die stacking for two or more die
JP2013175585A (ja) 2012-02-24 2013-09-05 Toshiba Corp 積層型半導体装置
WO2014066153A1 (en) * 2012-10-23 2014-05-01 Tessera, Inc. Multiple die stacking for two or more die
KR102247916B1 (ko) * 2014-01-16 2021-05-04 삼성전자주식회사 계단식 적층 구조를 갖는 반도체 패키지
TWI604591B (zh) 2015-12-23 2017-11-01 力成科技股份有限公司 薄型扇出式多晶片堆疊封裝構造及其製造方法
TWI567897B (zh) * 2016-06-02 2017-01-21 力成科技股份有限公司 薄型扇出式多晶片堆疊封裝構造與製造方法
US9899347B1 (en) 2017-03-09 2018-02-20 Sandisk Technologies Llc Wire bonded wide I/O semiconductor device
TWI613772B (zh) * 2017-01-25 2018-02-01 力成科技股份有限公司 薄型扇出式多晶片堆疊封裝構造
KR20180130043A (ko) * 2017-05-25 2018-12-06 에스케이하이닉스 주식회사 칩 스택들을 가지는 반도체 패키지
US20190164948A1 (en) * 2017-11-27 2019-05-30 Powertech Technology Inc. Package structure and manufacturing method thereof
US10522489B1 (en) * 2018-06-28 2019-12-31 Western Digital Technologies, Inc. Manufacturing process for separating logic and memory array
KR102556518B1 (ko) * 2018-10-18 2023-07-18 에스케이하이닉스 주식회사 상부 칩 스택을 지지하는 서포팅 블록을 포함하는 반도체 패키지
TWI832924B (zh) * 2019-05-02 2024-02-21 南韓商愛思開海力士有限公司 包括扇出子封裝件的堆疊封裝件
US11024604B2 (en) * 2019-08-10 2021-06-01 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor devices and methods of manufacturing semiconductor devices

Also Published As

Publication number Publication date
US11854925B2 (en) 2023-12-26
TWI797669B (zh) 2023-04-01
TW202234634A (zh) 2022-09-01
US20220270945A1 (en) 2022-08-25
JP2022129462A (ja) 2022-09-06

Similar Documents

Publication Publication Date Title
US8466552B2 (en) Semiconductor device and method of manufacturing the same
TWI408795B (zh) Semiconductor device and manufacturing method thereof
US7932616B2 (en) Semiconductor device sealed in a resin section and method for manufacturing the same
WO2010029668A1 (ja) 集積回路装置
US10923421B2 (en) Package structure and method of manufacturing the same
JP4550102B2 (ja) 半導体パッケージ及びその製造方法、半導体パッケージを備える半導体装置
TWI792384B (zh) 半導體裝置及其製造方法
CN114975382A (zh) 半导体装置及半导体装置的制造方法
US20210398890A1 (en) Semiconductor pacakge
TWI602275B (zh) 封裝結構及其製作方法
JP2009123862A (ja) 半導体装置及びその製造方法
TWI730629B (zh) 封裝結構及其形成方法
CN103915397A (zh) 多裸晶、高电流晶圆级封装
CN116093071A (zh) 半导体封装结构及其形成方法
CN114628340A (zh) 电子封装件及其制法
TWI472272B (zh) 以感光材料形成介電層半導體結構及其製造方法
CN113496901A (zh) 芯片嵌入式基板结构与芯片封装结构及其制造方法
CN111710672A (zh) 一种半导体封装件及其制备方法
US11177218B2 (en) Package including metallic bolstering pattern and manufacturing method of the package
US11948914B2 (en) Chip package structure with integrated device integrated beneath the semiconductor chip
US20230088264A1 (en) Semiconductor package
US20210296250A1 (en) Semiconductor device and manufacturing method of the same
JP2023136139A (ja) 半導体装置およびその製造方法
CN113823603A (zh) 半导体装置及其制造方法
CN112736059A (zh) 半导体封装及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination