JP2009043877A - 半導体装置およびその製造方法ならびにインターポーザ - Google Patents

半導体装置およびその製造方法ならびにインターポーザ Download PDF

Info

Publication number
JP2009043877A
JP2009043877A JP2007206423A JP2007206423A JP2009043877A JP 2009043877 A JP2009043877 A JP 2009043877A JP 2007206423 A JP2007206423 A JP 2007206423A JP 2007206423 A JP2007206423 A JP 2007206423A JP 2009043877 A JP2009043877 A JP 2009043877A
Authority
JP
Japan
Prior art keywords
contact
electrode
semiconductor chip
wiring board
interposer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007206423A
Other languages
English (en)
Inventor
Shinji Murata
眞司 村田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Priority to JP2007206423A priority Critical patent/JP2009043877A/ja
Publication of JP2009043877A publication Critical patent/JP2009043877A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06558—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having passive surfaces facing each other, i.e. in a back-to-back arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Wire Bonding (AREA)

Abstract

【課題】半導体チップに熱的なダメージを与えることなく半導体チップを半導体チップまたは配線板に接続することができる半導体装置およびその製造方法ならびにインターポーザを提供すること。
【解決手段】本発明の半導体装置１は、配線板２、複数の半導体チップ３およびインターポーザ４を備えている。半導体チップ３は同一方向にそれぞれずらして配線板２に積層されている。また、インターポーザ４は貫通孔７および立体らせん状の接触子８を有している。そして、配線板２および複数の半導体チップ３の電極５に接触子８の接触部８ａを接触させた状態において、貫通孔７を通過させたレーザ光２０を接触子８の接触部８ａに照射して接触子８を電極５に溶着する。
【選択図】図１

Description

本発明は、半導体装置およびその製造方法ならびにインターポーザに係り、特に、ロジックチップやメモリチップなど半導体チップを半導体チップまたは配線板に接続する際に半田付けを利用する場合に好適に用いることができる半導体装置およびその製造方法ならびにインターポーザに関する。
図１４は、従来の半導体装置１０１の一例を示す縦断面図である。従来の半導体装置１０１は、図１４に示すように、複数の半導体チップ１０３および配線板１０２を備えており、例えばメモリカード、メモリオーディオプレーヤ、携帯電話機などの携帯電子機器に用いられている。半導体チップ１０３は、ＣＰＵなどのロジックチップや記憶媒体となるメモリチップなどチップ部品であり、平板状の配線板１０２に積層実装されている。
半導体チップ１０３同士の接続または半導体チップ１０３と配線板１０２との接続方法としては、電極１０５同士をワイヤ１０７で接続するワイヤボンディングや半導体チップ１０３に形成された半田バンプ１０６を相手の電極１０５に接続するフリップチップ接続が挙げられる。ここで、フリップチップ接続を採用する場合、相手の電極１０５に接触した半田バンプ１０６を加熱して溶融しなければならない。
そこで、従来の半導体装置１０１およびその製造方法においては、図１５に示すように、熱加圧ヘッド１０４を半導体チップ１０３に当接して半導体チップ１０３を加熱して半田バンプ１０６を加熱したり、図１６に示すように、透明な配線板１０２Ａおよび電極１０５Ａを透過させたレーザ光１２０を半田バンプ１０６に照射して半田バンプ１０６を加熱したりすることにより、半田バンプ１０６を溶融させていた（特許文献１を参照）。
特開平１０−１９０２０９号公報
しかしながら、図１５に示すように半導体チップ１０３自体を加熱すると、半導体チップ１０３は熱的なダメージを被るため、半導体装置１０１の使用中に半導体チップ１０３が正常に動作しなくなるおそれがあった。
また、半導体チップ１０３に熱的なダメージを与えずに半田バンプ１０６のみを加熱する場合、図１６に示すように、レーザ光１２０を半田バンプ１０６に直接照射しなければならない。そのため、従来の半導体装置１０１においては、配線板１０２および電極１０５を透明に形成しなければならないという問題があった。
仮に、図１７に示すように、不透明な配線板１０２を用いるために半田バンプ１０６の側方からレーザ光１２０を照射したとする。しかしながら、それを可能とするには、レーザ光１２０の照射経路に何ら障害物がない場合に限られる。つまり、図１７に示すように、半田バンプ１０６の側方にキャパシタなどの他の不透明部材１１０が配置されている場合にはレーザ光１２０を半田バンプ１０６に照射することができない。
そこで、本発明の半導体装置およびその製造方法ならびにインターポーザはこれらの点に鑑みてなされたものであり、半導体チップに熱的なダメージを与えることなく半導体チップを半導体チップまたは配線板に接続することができる半導体装置およびその製造方法ならびにインターポーザを提供することを本発明の目的としている。
前述した目的を達成するため、本発明の半導体装置は、その第１の態様として、各表面にそれぞれ形成されている電極を露出させながら積層されている２個以上の半導体チップと、半導体チップの表面に対向配置されているとともに、半導体チップの電極と相対する位置に貫通孔が設けられているインターポーザと、インターポーザの貫通孔の周縁から半導体チップの電極に向かって突出形成されているとともに、半導体チップの電極に接触させる接触部を貫通孔の延長線上に有している接触子とを備えており、接触子の接触部が半導体チップの電極に接触した状態においてインターポーザの貫通孔を通過させたレーザ光を接触子に照射して接触部を熱することにより、接触子が半導体チップの電極に溶着されていることを特徴としている。
本発明の第１の態様の半導体装置によれば、インターポーザを半導体チップ間の配線として用いており、そのインターポーザの貫通孔から接触子にレーザ光を照射してその接触子を半導体チップの電極に溶着しているので、半導体チップを加熱することなく実装することができる。
本発明の第２の態様の半導体装置は、第１の態様の半導体装置において、接触子は、接触部から貫通孔までの間に直線状の空間または直線状の空間よりも大きな空間を有して形成されていることを特徴としている。
本発明の第２の態様の半導体装置によれば、接触子の接触部にレーザ光を直接照射して加熱するので、溶着速度を速くすることができる。
本発明の第３の態様の半導体装置は、第２の態様の半導体装置において、接触子は、頂部を接触部とする立体らせん状に形成されていることを特徴としている。
本発明の第３の態様の半導体装置によれば、接触子がその高さ方向に伸縮するので、個々の接触子の高さが異なってもその高さの差が緩和されてすべての接触子をそれぞれの電極に接触させることができる。
本発明の第４の態様の半導体装置は、第２の態様の半導体装置において、接触子は、頂部を接触部とする中空コーン状に形成されていることを特徴としている。
本発明の第４の態様の半導体装置によれば、接触子の強度を保持しつつ、立体らせん状に形成するよりも容易に接触子を形成することができる。
本発明の第５の態様の半導体装置は、第１から第４のいずれか１の態様の半導体装置において、接触子の接触部には、スズまたはスズを主成分とする合金がめっきされているとともに、スズめっきの表面に半田がめっきされていることを特徴としている。
本発明の第５の態様の半導体装置によれば、例えば接触子の接触部を半田めっき槽につけることにより接触子の接触部を半田めっきすることができるので、半導体チップの電極に半田を印刷形成するよりも、接触子の接触部に半田めっきを容易かつ高精度に形成することができる。
本発明の第６の態様の半導体装置は、第１から第５のいずれか１の態様の半導体装置において、半導体チップは、同一方向にずらして直線階段状に積層されており、半導体チップの電極は、半導体チップの積層により直線階段状に露出した半導体チップの表面において一直線上に形成されていることを特徴としている。
本発明の第６の態様の半導体装置によれば、半導体チップの大きさにかかわらずに半導体チップの電極を露出することができる。また、半導体チップの電極を一直線上に配置しているので、半導体チップの電極の接続間距離が最短になり、伝送損失を最小限に抑えることができる。
本発明の第７の態様の半導体装置は、第１から第６のいずれか１の態様の半導体装置において、表面に電極が形成されているとともに、電極が露出するように表面に半導体チップが配置されている配線板を備えており、インターポーザは、配線板の表面および半導体チップの表面に対向配置されているとともに、配線板の電極と相対する位置に貫通孔が設けられており、接触子は、配線板の電極と相対する位置に設けられたインターポーザの貫通孔の周縁から半導体チップの電極に向かって突出形成されているとともに、配線板の電極に接触させる接触部を貫通孔の延長線上に有しており、接触子の接触部が配線板の電極に接触した状態においてインターポーザの貫通孔を通過したレーザ光が接触子の接触部を熱することにより、接触子が配線板の電極に溶着されていることを特徴としている。
本発明の第７の態様の半導体装置によれば、半導体チップ同士の接続だけでなく、半導体チップと配線板との接続においても、インターポーザを半導体チップおよび配線板の導電用配線として用いており、そのインターポーザの貫通孔から接触子にレーザ光を照射してその接触子を半導体チップの電極に溶着しているので、半導体チップを加熱することなく実装することができる。
本発明の第８の態様の半導体装置は、第１から第７のいずれか１の態様の半導体装置において、インターポーザは、接触子の取付面から半導体チップの電極までの距離が等距離になるように、階段状に形成されていることを特徴としている。
本発明の第８の態様の半導体装置によれば、接触子の高さを高く形成することが困難であっても階段状のインターポーザによって接触子の高さを補うことができるので、接触子を半導体チップの電極に容易に接触させることができる。
また、前述した目的を達成するため、本発明の半導体装置の製造方法は、その第１の態様として、配線板の表面に形成された電極および配線板の表面に積層された半導体チップの表面に形成された電極に相対する位置に貫通孔が設けられたインターポーザを、配線板の電極および半導体チップの電極と相対する位置に対向配置する配置工程と、インターポーザの貫通孔の周縁から電極に向かってそれぞれ突出形成された接触子において貫通孔の延長線上に形成された接触部を、配線板の電極および半導体チップの電極にそれぞれ接触させる接触工程と、接触子の接触部が半導体チップの電極に接触した状態において、インターポーザの貫通孔を通過させたレーザ光を接触子に照射して接触部を熱することにより、接触子を半導体チップの電極に溶着させる溶着工程とを備えていることを特徴としている。
本発明の第１の態様の半導体装置の製造方法によれば、インターポーザを半導体チップおよび配線板の導電用配線として用いており、そのインターポーザの貫通孔から接触子にレーザ光を照射して接触子を溶着しているので、熱的なダメージを受けていない半導体装置を製造することができる。
また、前述した目的を達成するため、本発明のインターポーザは、その第１の態様として、各表面にそれぞれ形成されている電極を露出させながら積層されている配線板および半導体チップのうちの少なくとも半導体チップの表面に対向配置されているとともに、配線板の電極および半導体チップの電極のうちの少なくとも半導体チップの電極と相対する位置に貫通孔が設けられている配線基板と、配線基板の貫通孔の周縁から配線板の電極および半導体チップの電極のうちの少なくとも半導体チップの電極に向かって突出形成されているとともに、配線板の電極または半導体チップの電極に接触させる接触部を貫通孔の延長線上に有している接触子とを備えていることを特徴としている。
本発明の第１の態様のインターポーザによれば、接触子の接触部を半導体チップの電極に接触させた状態においてインターポーザの貫通孔にレーザ光を通過させて接触子を照射することにより、半導体チップを加熱することなく接触部を熱することができる。
本発明の第２の態様のインターポーザは、第１の態様のインターポーザにおいて、接触子は、接触部から貫通孔までの間に直線状の空間または直線状の空間よりも大きな空間を有して形成されていることを特徴としている。
本発明の第２の態様のインターポーザによれば、接触子の接触部にレーザ光を直接照射して加熱するので、溶着速度を速くすることができる。
本発明の半導体装置およびその製造方法ならびにインターポーザによれば、インターポーザの貫通孔にレーザ光を通過させ、半導体チップを加熱することなくインターポーザの接触子を半導体チップに溶融することができるので、半導体チップに熱的なダメージを与えることなく、半導体チップを半導体チップまたは配線板に接続することができるという効果を奏する。
以下、図１から図１３を用いて、本発明の半導体装置およびその製造方法ならびにその半導体装置に用いるインターポーザをその一実施形態により説明する。
図１は、本実施形態の半導体装置１を示す縦断面図である。本実施形態の半導体装置１は、図１に示すように、配線板２、複数の半導体チップ３およびインターポーザ４を備えている。
配線板２は、矩形平板状に形成されており、平板状の電極５を配線板２の表面２ａに備えている。この平板状の電極５は、半導体チップ３が配線板２の表面２ａに配置されても電極５が露出するように配線板２の端辺２ｂ付近に配置されている。
複数の半導体チップ３は、ＣＰＵなどのロジックチップや記憶媒体などのメモリチップなどの従来より用いられているチップ部品である。これら半導体チップ３は、それぞれ矩形状に形成されており、各表面３ａには電極５がそれぞれ形成されている。また、半導体チップ３は、それぞれの電極５を露出させるように、樹脂接着材６を介して配線板２または他の半導体チップ３に積層されている。
半導体チップ３の電極５の露出方法としては様々な方法が挙げられる。例えば、図１および図２に示すように、同程度の大きさの半導体チップ３を同一方向にずらして直線階段状に積層し、直線階段状に露出した半導体チップ３の表面３ａに半導体チップ３の電極５を一直線上に配置しても良い。また、図３に示すように、大・中・小などの大きさの異なる半導体チップ３を大きいものから順に積層させ、図３の左右両方向に直線階段状に露出した半導体チップ３の表面３ａに半導体チップ３の電極５を配置しても良い。また、図示はしないが、半導体チップ３を縦方向および横方向に互い違いに積層させ、露出した半導体チップ３の表面３ａに半導体チップ３の電極５を配置しても良い。本実施形態の半導体チップ３は図１および図２に示すように積層されている。
インターポーザ４は、配線板２または半導体チップ３に接続されており、ワイヤボンディングに用いられるワイヤ１０７（図１４を参照）と同等の役割を果たす部品である。このインターポーザ４は、図１に示すように、配線基板１１、内層電極１０およびビア９を有しており、配線板２の表面２ａおよび半導体チップ３の表面３ａに対向配置されている。配線基板１１は、接触子８の取付面４ａ（表面）４ａから半導体チップ３の電極５までの距離が等距離になるように、階段状に形成されていることが好ましい。
また、このインターポーザ４においては、図１に示すように、配線板２の電極５および半導体チップ３の電極５にそれぞれ相対する位置において貫通孔７が電極５の対向方向に直線状に貫設されている。そして、このインターポーザ４の貫通孔７の周縁には、配線板２の電極５および半導体チップ３の電極５とそれぞれ接触する接触子８が設けられている。
この接触子８は、図１に示すように、インターポーザ４の貫通孔７の周縁から配線板２の電極５または半導体チップ３の電極５に向かって突出形成されており、インターポーザ４のビア９に接続されている。また、この接触子８は、図４に示すように、半導体チップ３の電極５に接触させる接触部８ａを貫通孔７の延長線上に有している。
接触子８の形状としては、接触部８ａから貫通孔７までの間に直線状またはそれよりも大きな空間８ｂを有する立体形状に形成されていることが好ましい。例えば、この接触子８は、図４に示すように、頂部を接触部８ａとする立体らせん状に形成されていても良いし、図５に示すように、頂部を接触部８ａとする中空コーン状に形成されていても良い。また、この接触子８は、図６に示すように、先端周辺を接触部８ａとするクランク型の板ばね状に形成されていても良いし、図示はしないが円筒バンプ状に形成されていても良い。本実施形態の接触子８は、図４に示すように、立体らせん状に形成されている。
接触子８の材質としては、金属材料などの良導電性材料が用いられている。本実施形態においては、接触子８がＮｉ−Ｐなどのばね性に優れた金属を用いてめっき形成されており、その接触部８ａの表面にスズまたはスズを主成分とする合金（以下、単に「スズ」という。）がめっきされている（図示せず）。そして、スズめっきされた接触部８ａの表面には半田がめっきされている（図示せず）。接触子８に大きなばね性を期待しないのであれば、半田のみを用いて接触子８を形成しても良い。
なお、図３に示すように、最下層の半導体チップ３Ａがフリップチップ接続されている場合はインターポーザ４を配線板２に接続する必要がないので、配線板２の電極５の対向位置に貫通孔７および接触子８を設ける必要はない。また、図７に示すように、接触子８の高さが低いバンプ状に接触子８を形成された場合、接触子８の接触部８ａに熱が伝わりやすいので、接触部８ａから貫通孔７までの間に直線状またはそれよりも大きな空間８ｂを有する形状に形成されていなくても良い。
次に、図４または図５に示した接触子８の製造方法を複数の工程に分けて簡単に示す。なお、図６または図７に示した接触子８を製造することは特に難しくないため、その説明を省略する。
まず、第１工程においては、図８に示すように、インターポーザ４の表面４ａにレジスト膜を形成して多重露光・現像を行なう。これにより、インターポーザ４のビア９の周辺に円錐状のレジスト錐３０を形成する。レジスト錐３０の直径および高さは５０μｍ〜１００μｍ程度である。
第２工程においては、図９に示すように、レジスト錐３０が形成されたインターポーザ４の表面４ａにシード膜３２を形成する。シード膜３２の膜厚は３μｍ程度である。また、シード膜３２の材質としては、Ｃｕ膜などの良導電性金属を用いることが好ましい。
第３工程においては、図１０に示すように、シード膜３２によって被覆されたレジスト錐３０の表面にレジスト膜３１を形成してから立体らせん溝状のパターンニング３１ａを施す。シード膜３２によって被覆されたビア９の表面にもレジスト錐３０から連続してパターンニング３１ａを施しておく。パターンニング３１ａの溝幅は５μｍ〜１０μｍ程度である。
第４工程においては、図１１に示すように、シード膜３２にＮｉ−Ｐなどのばね性に富んだ金属をめっきすることにより、立体らせん状の接触子８を形成する。接触子８の膜厚は５μｍ〜１０μｍ程度であり、その素線幅はパターンニング３１ａの溝幅と同様に５μｍ〜１０μｍ程度である。その後、接触子８の接触部８ａとなる頂部にスズめっき（図示せず）および半田めっき（図示せず）を施す。
そして、第５工程においては、図１１から図１２の順に示すように、除去剤によるレジスト膜３１の化学的除去、イオンミリングによるシード膜３２の除去および除去剤によるレジスト錐３０の化学的除去を順に行なう。以上より、立体らせん状の接触子８の製造工程が完了する。
なお、インターポーザ４の貫通孔７については、第１工程（図８）前に形成するよりも第５工程（図１２）後に形成する方が接触子８を形成しやすい。インターポーザ４の貫通孔７を第１工程（図８）前に形成する場合には、レジストを用いて貫通孔７を予め埋めておけば良い。
図５に示した中空コーン状の接触子８を形成する場合、前述した第１工程（図８）および第２工程（図９）の終了後、図１０に示した第３工程でなく、図１３に示す第３工程に移行する。
図１３に示した第３工程においては、シード膜３２の表面にレジスト膜３１を施すことなくＮｉ−Ｐなどのばね性に富んだ金属をめっきすることにより、中空コーン状の接触子８を形成する。また、あわせて接触子８の接触部８ａとなる頂部にスズめっきを施す。
その後、第４工程として、図示はしないが、インターポーザ４に貫通孔７を形成してからその貫通孔７から除去剤を添加してレジスト錐３０を化学的除去する。なお、中空コーン状の接触子８の頂部に穴を空けて、その穴からレジスト錐３０を化学的除去しても良い。また、前述と同様、レジスト錐３０の形成前に貫通孔７を予め形成し、レジストを用いて貫通孔７を埋めてから接触子８の製造工程に移行しても良い。以上より、図５に示した中空コーン状の接触子８の製造工程が完了する。
次に、図１および図４を用いて、本実施形態の半導体装置１の製造方法を説明する。本実施形態の半導体装置１は、本実施形態のインターポーザ４の配置工程、接触工程および溶着工程を備えている。
配置工程においては、図１に示すように、インターポーザ４における接触子８の取付面４ａを配線板２の表面２ａおよび半導体チップ３の表面３ａに対向配置する。その際、インターポーザ４の貫通孔７が配線板２の電極５および半導体チップ３の電極５にそれぞれ相対する位置に対向配置されるようにしておく。
接触工程においては、図１および図４に示すように、インターポーザ４に取付けられた接触子８の接触部８ａを配線板２の電極５および半導体チップ３の電極５にそれぞれ接触させる。本実施形態の接触子８は立体らせん状に形成されているため、すべての接触子８が圧縮される程度にまですべての接触子８を配線板２の電極５および半導体チップ３の電極５に押しつけて確実に接触させるようにインターポーザ４を押しつけることが好ましい。
溶着工程においては、図１および図４に示すように、接触子８の接触部８ａを半導体チップ３の電極５に接触させた状態において、インターポーザ４の貫通孔７を通過させたレーザ光２０を接触子８の接触部８ａに照射する。このレーザ光２０の照射により接触部８ａは熱せられて接触部８ａの表面を覆う半田めっき（図示せず）が溶融し、接触子８が半導体チップ３の電極５に溶着される。
以上の工程を経ることにより、インターポーザ４が配線板２および半導体チップ３に電気的に接続され、本実施形態の半導体装置１が製造される。
次に、図１から図１３を用いて、本実施形態の半導体装置１およびその製造方法ならびにその半導体装置１に用いるインターポーザ４の作用を説明する。
本実施形態の半導体装置１においては、図１に示すように、インターポーザ４の接触子８が配線板２の電極５および半導体チップ３の電極５に溶着されている。そのため、ワイヤボンディングのワイヤ１０７と同様（図１４を参照）、インターポーザ４を半導体チップ３間または配線板２と半導体チップ３との接続に用いる導電用配線として用いることができる。
また、接触子８が取付けられたインターポーザ４においては、その接触子８の延長線上に貫通孔７が設けられており、図１および図４に示した溶着工程において、インターポーザ４の貫通孔７から接触子８の接触部８ａにレーザ光２０を照射してその接触子８を半導体チップ３の電極５に溶着している。そのため、接触子８のみを熱してインターポーザ４を配線板２および半導体チップ３に接続することができるため、半導体チップ３に熱的なダメージを与えることなく半導体チップ３を配線板２または他の半導体チップ３に接続することができる。
レーザ光２０の出力や接触子８の厚さ（高さ）にも依存するが、レーザ光２０の照射により接触子８を電極５に溶着させるために接触子８を全体的に溶融しなければならないとすると、接触子８の溶融に多くの時間を費やしてしまう。そのため、本実施形態の接触子８は、図４に示すように、その内部に所定の空間８ｂを有している。
この空間８ｂは、最低限、接触部８ａから貫通孔７までの間に直線状に設けられていれば良い。本実施形態の接触子８においては、図４からも明らかなように、直線状の空間よりも大きな空間８ｂが設けられている。図５および図６に示した他の例の接触子８においても、図４の接触子８と同様に、直線状の空間よりも大きな空間８ｂが設けられている。このように、接触子８に所定の空間８ｂを設けることにより、接触子８の接触部８ａにレーザ光２０が直接照射されてその接触部８ａが優先的に加熱されるので、接触子８の溶着速度を速くすることができる。
また、接触子８を溶着する際、接触部８ａもしくは電極５に半田をめっきしておけば、接触子８にＮｉ−Ｐを用いて優れたばね性や強度を保持させながら接触子８を電極５に溶着することができる。ここで、半田を用いる場合、少なくとも配線板２の電極５および半導体チップ３の電極５、または接触子８の接触部８ａのどちらか一方に半田を供給しなければならない。配線板２の電極５および半導体チップ３の電極５に半田を供給する場合、半田ペーストを微細寸法の配線板２の電極５および半導体チップ３の電極５に個別に印刷しなければならず、その工程が困難になることが多い。
そこで、本実施形態の接触子８においては、接触部８ａをスズめっきした後にその接触部８ａを半田めっき槽につけることにより接触子８の接触部８ａを半田めっきしている。スズは半田濡れ性が良いため、スズめっきされた接触部８ａを容易に半田めっきすることができる。また、配線板２の電極５および半導体チップ３の電極５に半田を印刷形成するよりも、半田めっきを容易かつ高精度に形成することができる。
また、本実施形態の接触子８は、頂部を接触部８ａとする立体らせん状に形成されている。立体らせん状の接触子８はその高さ方向に伸縮するので、個々の接触子８の高さが異なって形成されてしまったとしても、それぞれの接触子８の高さの差がその伸縮によって緩和され、すべての接触子８を配線板２の電極５および半導体チップ３の電極５にそれぞれ確実に接触させることができる。
接触子８の高さを設計通りに正確に形成することができる場合、本実施形態の接触子８を図５に示すような頂部を接触部８ａとする中空コーン状に形成しても良い。接触子８を立体らせん状に形成する場合は、図８から図１２に示すような、５つの形成工程を経ることが必要になるが、接触子８を中空コーン状に形成する場合は、図８、図９および図１３に示すような、比較的容易な４つの形成工程を経ることにより接触子８を形成することができる。そのため、接触子８の強度を保持しつつ、立体らせん状に形成するよりも容易に接触子８を形成することができる。
ただし、接触子８の高さを正確に設定できるか否かにかかわらず、技術的な理由により接触子８の高さをあまり高くすることができず、一定の高さに制限されてしまうことがある。その際、インターポーザ４が平板状に形成されていると、積層された半導体チップ３の高低差が大きすぎて配線板２の電極５または半導体チップ３の電極５に接触子８を接触させることができない場合が生じてくる。
そこで、本実施形態のインターポーザ４は、接触子８の取付面４ａから半導体チップ３の電極５までの距離が等しくなるように、階段状に形成されている。そのため、接触子８の高さを高く形成することが困難であっても階段状のインターポーザ４の取付面４ａによって接触子８の高さを補うことができるので、接触子８を半導体チップ３の電極５に容易に接触させることができる。
また、本実施形態の半導体装置１においては、図１および図２に示すように、複数個の半導体チップ３を同一方向にずらして直線階段状に積層させている。これにより、半導体装置１の仕様により様々な寸法の半導体チップ３を用いたとしても、半導体チップ３の大きさにかかわらずに半導体チップ３の電極５を露出することができる。
また、本実施形態の半導体装置１においては、図１および図２に示すように、半導体チップ３の積層により直線階段状に露出した半導体チップ３の表面３ａに半導体チップ３の電極５を一直線上に配置している。そのため、半導体チップ３の電極５の接続間距離が最短になり、半導体チップ３同士または半導体チップ３と配線板２との伝送損失を最小限に抑えることができる。
すなわち、本実施形態の半導体装置１およびその製造方法ならびにインターポーザ４によれば、半導体チップ３を加熱することなくインターポーザ４の接触子８を半導体チップ３に溶融することができるので、半導体チップ３に熱的なダメージを与えることなく、半導体チップ３を半導体チップ３または配線板２に接続することができるという作用を生じる。
なお、本発明は、前述した実施形態などに限定されるものではなく、必要に応じて種々の変更が可能である。
本実施形態の半導体装置を示す縦断面図 本実施形態の配線板および半導体チップを示す平面図 本実施形態の半導体装置においてインターポーザと配線板とを接続しない状態を示す縦断面図 本実施形態の接触子を立体らせん状に形成したもの示す縦断面図 本実施形態の接触子を中空コーン状に形成したもの示す縦断面図 本実施形態の接触子を板ばね状に形成したもの示す縦断面図 本実施形態の接触子をバンプ状に形成したもの示す縦断面図 本実施形態のインターポーザにレジスト錐を形成した状態を示す縦断面図 本実施形態のレジスト錐にシード膜を形成した状態を示す縦断面図 本実施形態のシード膜にレジスト膜およびパターンニングを形成した状態を示す縦断面図 本実施形態のレジスト膜のパターンニングにめっきを行なった状態を示す縦断面図 本実施形態のレジスト錐、シード膜およびレジスト膜を除去した状態を示す縦断面図 本実施形態のシード膜にレジスト膜を形成した状態を示す縦断面図 従来の半導体装置の一例を示す縦断面図 半導体チップに熱加圧ヘッドが当接した状態を示す縦断面図 レーザ光が配線板および電極を透過して半田バンプに照射される状態を示す縦断面図 レーザ光が半田バンプの側方から半田バンプに照射される状態を示す縦断面図
符号の説明
１ 半導体装置
２ 配線板
３ 半導体チップ
４ インターポーザ
４ａ 取付面
５ 電極
７ 貫通孔
８ 接触子
８ａ 接触部
２０ レーザ光

Claims (11)

  1. 各表面にそれぞれ形成されている電極を露出させながら積層されている２個以上の半導体チップと、
    前記半導体チップの表面に対向配置されているとともに、前記半導体チップの電極と相対する位置に貫通孔が設けられているインターポーザと、
    前記インターポーザの貫通孔の周縁から前記半導体チップの電極に向かって突出形成されているとともに、前記半導体チップの電極に接触させる接触部を前記貫通孔の延長線上に有している接触子と
    を備えており、
    前記接触子の接触部が前記半導体チップの電極に接触した状態において前記インターポーザの貫通孔を通過させたレーザ光を前記接触子に照射して前記接触部を熱することにより、前記接触子が前記半導体チップの電極に溶着されている
    ことを特徴とする半導体装置。
  2. 前記接触子は、前記接触部から前記貫通孔までの間に直線状の空間または前記直線状の空間よりも大きな空間を有して形成されている
    ことを特徴とする請求項１に記載の半導体装置。
  3. 前記接触子は、頂部を接触部とする立体らせん状に形成されている
    ことを特徴とする請求項２に記載の半導体装置。
  4. 前記接触子は、頂部を接触部とする中空コーン状に形成されている
    ことを特徴とする請求項２に記載の半導体装置。
  5. 前記接触子の接触部には、スズまたはスズを主成分とする合金がめっきされているとともに、前記スズめっきの表面に半田がめっきされている
    ことを特徴とする請求項１から請求項４のいずれか１項に記載の半導体装置。
  6. 前記半導体チップは、同一方向にずらして直線階段状に積層されており、
    前記半導体チップの電極は、前記半導体チップの積層により直線階段状に露出した前記半導体チップの表面において一直線上に配置されている
    ことを特徴とする請求項１から請求項５のいずれか１項に記載の半導体装置。
  7. 表面に電極が形成されているとともに、前記電極が露出するように前記表面に前記半導体チップが配置されている配線板を備えており、
    前記インターポーザは、前記配線板の表面および前記半導体チップの表面に対向配置されているとともに、前記配線板の電極と相対する位置に貫通孔が設けられており、
    前記接触子は、前記配線板の電極と相対する位置に設けられた前記インターポーザの貫通孔の周縁から前記半導体チップの電極に向かって突出形成されているとともに、前記配線板の電極に接触させる接触部を前記貫通孔の延長線上に有しており、
    前記接触子の接触部が前記配線板の電極に接触した状態において前記インターポーザの貫通孔を通過したレーザ光が前記接触子の接触部を熱することにより、前記接触子が前記配線板の電極に溶着されている
    ことを特徴とする請求項１から請求項６のいずれか１項に記載の半導体装置。
  8. 前記インターポーザは、前記接触子の取付面から前記半導体チップの電極までの距離が等距離になるように、階段状に形成されている
    ことを特徴とする請求項１から請求項７のいずれか１項に記載の半導体装置。
  9. 配線板の表面に形成された電極および前記配線板の表面に積層された半導体チップの表面に形成された電極に相対する位置に貫通孔が設けられたインターポーザを、前記配線板の電極および前記半導体チップの電極と相対する位置に対向配置する配置工程と、
    前記インターポーザの貫通孔の周縁から前記電極に向かってそれぞれ突出形成された接触子において前記貫通孔の延長線上に形成された接触部を、前記配線板の電極および前記半導体チップの電極にそれぞれ接触させる接触工程と、
    前記接触子の接触部が前記半導体チップの電極に接触した状態において、前記インターポーザの貫通孔を通過させたレーザ光を前記接触子に照射して前記接触部を熱することにより、前記接触子を前記半導体チップの電極に溶着させる溶着工程と
    を備えていることを特徴とする半導体装置の製造方法。
  10. 各表面にそれぞれ形成されている電極を露出させながら積層されている配線板および半導体チップのうちの少なくとも前記半導体チップの表面に対向配置されているとともに、前記配線板の電極および前記半導体チップの電極のうちの少なくとも前記半導体チップの電極と相対する位置に貫通孔が設けられている配線基板と、
    前記配線基板の貫通孔の周縁から前記配線板の電極および前記半導体チップの電極のうちの少なくとも前記半導体チップの電極に向かって突出形成されているとともに、前記配線板の電極または前記半導体チップの電極に接触させる接触部を前記貫通孔の延長線上に有している接触子と
    を備えていることを特徴とするインターポーザ。
  11. 前記接触子は、前記接触部から前記貫通孔までの間に直線状の空間または前記直線状の空間よりも大きな空間を有して形成されている
    ことを特徴とする請求項１０に記載のインターポーザ。
JP2007206423A 2007-08-08 2007-08-08 半導体装置およびその製造方法ならびにインターポーザ Withdrawn JP2009043877A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007206423A JP2009043877A (ja) 2007-08-08 2007-08-08 半導体装置およびその製造方法ならびにインターポーザ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007206423A JP2009043877A (ja) 2007-08-08 2007-08-08 半導体装置およびその製造方法ならびにインターポーザ

Publications (1)

Publication Number Publication Date
JP2009043877A true JP2009043877A (ja) 2009-02-26

Family

ID=40444310

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007206423A Withdrawn JP2009043877A (ja) 2007-08-08 2007-08-08 半導体装置およびその製造方法ならびにインターポーザ

Country Status (1)

Country Link
JP (1) JP2009043877A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11854925B2 (en) 2021-02-25 2023-12-26 Kioxia Corporation Semiconductor device and method of manufacturing semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11854925B2 (en) 2021-02-25 2023-12-26 Kioxia Corporation Semiconductor device and method of manufacturing semiconductor device

Similar Documents

Publication Publication Date Title
JP5565875B2 (ja) 基板上に狭い配線部分を有するフリップチップ配線
JP2014090183A (ja) 接合層を用いて基板に接続された金属ポストを有する超小型電子基板
JP4219951B2 (ja) はんだボール搭載方法及びはんだボール搭載基板の製造方法
US8242383B2 (en) Packaging substrate with embedded semiconductor component and method for fabricating the same
JP2000138313A (ja) 半導体装置及びその製造方法
US9224620B2 (en) Method for packaging quad flat non-leaded package body, and package body
US8042724B2 (en) Method for electrically connecting to a contact of a microelectronic component on a circuit board or substrate
JP2000077477A (ja) 半導体装置及びその製造方法並びにこれに用いる金属基板
JP4608297B2 (ja) 積層配線基板の製造方法
JP2006253342A (ja) 半導体装置の接合方法及びフラックス転写ピン
CN101521992A (zh) 于电路基板的焊点形成预焊料的方法及覆晶封装方法
JP2009043877A (ja) 半導体装置およびその製造方法ならびにインターポーザ
JP5699610B2 (ja) 実装構造体及びその製造方法、並びに、電子装置
JP2004342802A (ja) 突起電極付きプリント基板およびその製造方法
JP5292827B2 (ja) 半導体装置の製造方法及び半導体装置の製造装置
JP2006310523A (ja) 半導体装置及びその製造方法、並びに、回路基板の接続方法
JP3350454B2 (ja) 半導体集積回路装置およびその製造方法並びに製造装置
JP2010219180A (ja) 電子部品実装構造および電子部品実装方法ならびに基板接続用部品
JP2006253167A (ja) キャビティ構造プリント配線板の製造方法及び実装構造
JP2009099782A (ja) 半導体チップ積層構造体及び半導体装置
JP7410898B2 (ja) 半導体装置の製造方法および半導体装置
JP3634665B2 (ja) バンプ付きテープキャリアおよびその製造方法
CN110610915B (zh) 倒装方法
JP6127403B2 (ja) 電子部品の実装方法及び中間シート
JPH05206143A (ja) 複合フィルムおよびそれを用いた転写バンプ形成方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20101102