TW201423954A - 堆疊兩個或更多個晶粒的複合晶粒 - Google Patents

堆疊兩個或更多個晶粒的複合晶粒 Download PDF

Info

Publication number
TW201423954A
TW201423954A TW102138051A TW102138051A TW201423954A TW 201423954 A TW201423954 A TW 201423954A TW 102138051 A TW102138051 A TW 102138051A TW 102138051 A TW102138051 A TW 102138051A TW 201423954 A TW201423954 A TW 201423954A
Authority
TW
Taiwan
Prior art keywords
microelectronic
contacts
component
module
components
Prior art date
Application number
TW102138051A
Other languages
English (en)
Other versions
TWI503947B (zh
Inventor
Wael Zohni
Belgacem Haba
Original Assignee
Tessera Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US13/658,401 external-priority patent/US8952516B2/en
Application filed by Tessera Inc filed Critical Tessera Inc
Publication of TW201423954A publication Critical patent/TW201423954A/zh
Application granted granted Critical
Publication of TWI503947B publication Critical patent/TWI503947B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • G06K19/07747—Mounting details of integrated circuit chips at least one of the integrated circuit chips being mounted as a module
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/06154—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry covering only portions of the surface to be connected
    • H01L2224/06155—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/06154—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry covering only portions of the surface to be connected
    • H01L2224/06156—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13017—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1415—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/14154—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry covering only portions of the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H01L2224/16057—Shape in side view
    • H01L2224/16058—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26155—Reinforcing structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73219—Layer and TAB connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81805—Soldering or alloying involving forming a eutectic alloy at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1436—Dynamic random-access memory [DRAM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1438—Flash memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Semiconductor Memories (AREA)

Abstract

一種微電子封裝可包含一具有第一及第二相對的表面之基板以及具有面對該第一表面的前表面之第一及第二微電子元件。該基板可具有複數個在該第一表面的基板接點以及複數個在該第二表面的端子。每個微電子元件可具有複數個在其前表面的元件接點。該些元件接點可以和該些基板接點中之對應的基板接點連結。該第二微電子元件的前表面可以部分地覆蓋該第一微電子元件的一後表面並且可以附接至該後表面。該第一微電子元件的該些元件接點可以用一區域陣列來加以配置，並且和一第一組的基板接點覆晶接合。該第二微電子元件的該些元件接點可以藉由導電塊來和一第二組的基板接點連結。

Description

堆疊兩個或更多個晶粒的複合晶粒
本發明係有關於堆疊的微電子組件與製造此種組件的方法以及在此種組件中有用的構件。
相關申請案之交互參照
本申請案是2011年11月29日申請的美國專利申請案序號13/306,203的一部分接續案，該美國專利申請案係主張2011年4月21日申請的美國臨時專利申請案序號61/477,820的申請日之益處，該些申請案的揭露內容茲被納入在此作為參考。以下都是2011年4月21日申請的共同擁有的申請案茲被納入在此作為參考：美國臨時專利申請案序號61/477,877、61/477,883以及61/477,967。
半導體晶片通常是以個別預先被封裝的單元加以提供。標準的晶片係具有一平坦的矩形主體，其具有一大的前表面，其係具有連接至該晶片的內部電路的接點。每一個別的晶片通常被安裝在一封裝中，該封裝於是被安裝在一例如是印刷電路板的電路板之上，並且其係將該晶片的接點連接至該電路板的導體。在許多習知的設計中，該晶片封裝係佔用該電路板的一面積是遠大於該晶片本身的面積。
如同在此揭露內容中參照到一具有一前表面之平坦的晶片 所用的，該“晶片的面積”應該被理解為指的是該前表面的面積。在“覆晶”設計中，該晶片的前表面係面對一封裝基板(亦即，晶片載體)的面，並且在該晶片上的接點係藉由焊料球或是其它連接元件來直接接合到該晶片載體的接點。於是，該晶片載體可透過覆蓋該晶片的前表面的端子而被接合到一電路板。該“覆晶”設計係提供一種相當小型的配置；每個晶片係佔用該電路板的一面積等於或稍大於該晶片的前表面的面積，例如是揭露在共同受讓的美國專利號5,148,265；5,148,266；以及5,679,977的某些實施例內者，該些專利的揭露內容係被納入在此作為參考。
某些創新的安裝技術係提供緊密度是接近或等於習知的覆晶接合之緊密度。可以在等於或稍大於晶片本身的面積之電路板的一面積內容納單一晶片的封裝通常被稱為“晶片尺寸的封裝”。
除了最小化微電子組件所佔用的電路板之平面的面積之外，產生一種垂直於該電路板的平面而呈現一低的整體高度或尺寸的晶片封裝也是所期望的。此種薄的微電子封裝係容許一具有該封裝被安裝在其中的電路板能夠相當接近相鄰的結構之設置，因此縮小了納入該電路板的產品之整體尺寸。
各種的提案已經被提出以用於在單一封裝或模組中設置複數個晶片。在習知的“多晶片模組”中，該些晶片係並排地被安裝在單一封裝基板上，該封裝基板於是可被安裝到電路板。此種方法僅提供在該些晶片所佔用的電路板的總成面積上之有限的縮小。該總成面積仍然大於該些個別的晶片在該模組中的總表面積。
也已經提出的是封裝複數個晶片在一種“堆疊”配置中，亦 即，一種其中複數個晶片係被設置成一個是在另一個的頂端上的配置。在一堆疊配置中，數個晶片可被安裝在電路板的一個小於該些晶片的總面積之面積內。例如，某些堆疊的晶片配置係被揭示在前述的美國專利號5,679,977；5,148,265；以及美國專利號5,347,159的某些實施例中，該專利的揭露內容係被納入在此作為參考。亦被納入在此作為參考的美國專利號4,941,033係揭示一種其中晶片係堆疊在另一個的頂端上，並且藉由在和該些晶片相關之所謂的“佈線膜”上的導體來彼此互連之配置。
儘管在多晶片封裝中已經達成一些進步，但仍然有需要改良以便於最小化尺寸並且改善此種封裝的效能。本發明的這些屬性係藉由如下所述的微電子組件的結構來加以達成。
根據本發明之一特點，一種微電子封裝可包含一具有第一及第二相對的表面之基板、以及具有面對該基板的該第一表面的前表面之第一及第二微電子元件。該基板可具有複數個在該第一表面的基板接點以及複數個在該第二表面的端子，該些端子係被配置以用於連接該微電子封裝到該封裝外部的至少一構件。每個微電子元件可具有複數個在其前表面的元件接點。每個微電子元件的該些元件接點可以和該些基板接點中之對應的基板接點連結。該第二微電子元件的該前表面可以部分地覆蓋該第一微電子元件的一後表面並且可以附接至該後表面。該第一微電子元件的該些元件接點可以用一區域陣列來加以配置，並且和一第一組的基板接點覆晶接合。該第二微電子元件的該些元件接點可以藉由導電塊來和一第二組的基板接點連結。
在一特定的例子中，該第二微電子元件的該些元件接點可以突出超過該第一微電子元件的一橫向邊緣。在一實施例中，該第一及第二微電子元件中之至少一個可包含一記憶體儲存元件。在一範例實施例中，該微電子封裝亦可包含複數個從該些基板接點中的至少某些個延伸至該些端子的引線。該些引線可以是可用以載有一位址信號，該位址信號可用以定址在該第一及第二微電子元件中之至少一個中的該記憶體儲存元件。在一例子中，該些端子中的至少某些個可以是可用以在該些個別的端子以及該第一及第二微電子元件的每一個之間載有一信號或是一參考電位中的至少一個。
在一實施例中，該微電子封裝亦可包含複數個第三微電子元件，每個第三微電子元件係電連接至該基板。在一特定的例子中，該複數個第三微電子元件可以用一堆疊配置來加以配置，該些第三微電子元件的每一個係具有一前表面或後表面面對該些第三微電子元件中之一相鄰的一個的一前表面或後表面。在一實施例中，該複數個第三微電子元件可以用一平面的配置來加以配置，該些第三微電子元件的每一個係具有一週邊表面面對該些第三微電子元件中之一相鄰的一個的一週邊表面。
在一範例實施例中，該第二微電子元件可包含揮發性RAM，該些第三微電子元件分別可以包含非揮發性快閃記憶體，並且該第一微電子元件可包含一被組態設定以主要控制在一外部的構件以及該第二及第三微電子元件之間的資料傳輸的處理器。在一例子中，該第二微電子元件可包含一揮發性框緩衝器(frame buffer)記憶體儲存元件，該些第三微電子元件分別可以包含非揮發性快閃記憶體，並且該第一微電子元件可包含 一繪圖處理器。
在一特定的實施例中，一種系統可包含複數個如上所述的微電子封裝、一電路板以及一處理器。該微電子封裝的該些端子可以和該電路板的板接點電連接。每個微電子封裝可被配置以在一時脈週期中平行地傳輸一數目N個的資料位元。該處理器可被配置以在一時脈週期中平行地傳輸一數目M個的資料位元，M係大於或等於N。在一特定的例子中，一種系統可包含一如上所述的微電子封裝以及一或多個電連接至該微電子封裝的其它電子構件。在一實施例中，該系統亦可包含一殼體，該微電子封裝以及該些其它電子構件係被安裝到該殼體。
根據本發明的另一特點，一種模組可包含一具有第一及第二表面的模組卡以及具有前表面面對該模組卡的該第一表面的第一及第二微電子元件。該模組卡可具有複數個平行的露出的邊緣接點相鄰該第一及第二表面中的至少一個的一邊緣，以用於在該模組被插入在一插座中時和該插座之對應的接點配接。該模組卡可具有複數個在該第一表面的卡接點。每個微電子元件可具有複數個在其前表面的元件接點。每個微電子元件的該些元件接點可以和該些卡接點中之對應的卡接點連結。該第二微電子元件的該前表面可以部分地覆蓋該第一微電子元件的一後表面，並且可以附接至該後表面。該第一微電子元件的該些元件接點可以用一區域陣列來加以配置，並且可以和一第一組的卡接點覆晶接合。該第二微電子元件的該些元件接點可以藉由導電塊來和一第二組的卡接點連結。
在一範例實施例中，該第二微電子元件的該些元件接點可以突出超過該第一微電子元件的一橫向邊緣。在一例子中，該些邊緣接點可 以在該模組卡的該第一或第二表面中的至少一個被露出。在一特定的實施例中，該第一及第二微電子元件中之至少一個可包含一記憶體儲存元件。在一實施例中，該模組亦可包含複數個從該些卡接點中的至少某些個延伸至該些邊緣接點的引線。該些引線可以是可用以載有一位址信號，該位址信號可用以定址在該第一及第二微電子元件中之至少一個中的該記憶體儲存元件。在一特定的例子中，該些邊緣接點中的至少某些個可以是可用以在該個別的邊緣接點以及該第一及第二微電子元件的每一個之間載有一信號或是一參考電位中的至少一個。
在一特定的例子中，該模組亦可包含複數個第三微電子元件，每個第三微電子元件係電連接至該模組卡。在一例子中，該複數個第三微電子元件可以用一堆疊的配置來加以配置，該些第三微電子元件的每一個係具有一前表面或後表面面對該些第三微電子元件中之一相鄰的一個的一前表面或後表面。在一特定的實施例中，該複數個第三微電子元件可以用一平面的配置來加以配置，該些第三微電子元件的每一個係具有一週邊表面面對該些第三微電子元件中之一相鄰的一個的一週邊表面。
在一實施例中，該第二微電子元件可包含揮發性RAM，該些第三微電子元件分別可以包含非揮發性快閃記憶體，並且該第一微電子元件可包含一被組態設定以主要控制在一外部的構件以及該第二及第三微電子元件之間的資料傳輸的處理器。在一特定的例子中，該第二微電子元件可包含一揮發性框緩衝器記憶體儲存元件，該些第三微電子元件分別可以包含非揮發性快閃記憶體，並且該第一微電子元件可包含一繪圖處理器。
在一範例實施例中，一種系統可包含複數個如上所述的模 組、一電路板以及一處理器。該模組的該些露出的接點可被插入一配接的插座中，該插座係和該電路板電連接。每個模組可被配置以在一時脈週期中平行地傳輸一數目N個的資料位元。該處理器可被配置以在一時脈週期中平行地傳輸一數目M個的資料位元，M係大於或等於N。在一例子中，一種系統可包含一如上所述的模組以及一或多個電連接至該模組的其它電子構件。在一特定的實施例中，該系統亦可包含一殼體，該模組以及該些其它電子構件係被安裝到該殼體。
10、210、310、410、510、610、710、810、910、1010、1010'‧‧‧模組
12、612、912、1512‧‧‧間隔物
14、914、1314‧‧‧黏著劑層
20、220、320、420、520、620、720、820、920、1020、1320、1520‧‧‧第一微電子元件
21、321、421、721、921、1321‧‧‧前表面
22、322、922、1322‧‧‧後表面
23、323、423、623、723、1523‧‧‧橫向邊緣
24‧‧‧電性接點(晶片接點)
25、325‧‧‧中央區域
30、230、330、430、530、630、730、830、930、1030、1330、1430、1530‧‧‧第二微電子元件
31、331、431、531、631、731、931、1331、1531‧‧‧前表面
32‧‧‧後表面
33、733‧‧‧橫向邊緣
34、234‧‧‧電性接點(晶片接點)
35、435、535、635、1535‧‧‧中央區域
40、240、340、440、540、640、840、1040、1140‧‧‧模組卡
41、241、341、441、541、641、741、1041、1141、1341‧‧‧第一表面
42、242、342、442、542、642、842、1042、1142、1342、1542‧‧‧第二表面
43、843、1043、1043a‧‧‧插入邊緣
44、244、344、444、544、844b、1044‧‧‧導電接點
45、845、845‧‧‧第一孔
46、846‧‧‧第二孔
50、850、1050、1150‧‧‧邊緣接點
55、855a、855b‧‧‧導電線路
60‧‧‧第一囊封材料
65、465‧‧‧第二囊封材料
70、570、870、970‧‧‧引線
71、72、272、371a、371b、372、471、472、971、972、1072‧‧‧導線接合
224、324、324a、324b、424、634、734、824、924、1024‧‧‧導電接點(晶片接點)
246、446、546、1046、1476‧‧‧孔
247、347、547、647、747、1047‧‧‧導電接點
273、675、775、1073、1351、1373、1375、1473、1575‧‧‧導電塊
434、534、534a、534b、834、934、1034、1534‧‧‧導電接點(晶片接點)
574、574a、574b‧‧‧引線接合
719‧‧‧行軸
724、724'、1324、1334、1434‧‧‧元件接點
740‧‧‧模組卡(基板)
747a、747b、1347、1347a、1347b、1447b、1547b‧‧‧基板接點
848‧‧‧橫向邊緣
913‧‧‧前表面
915‧‧‧後表面
945‧‧‧第一間隙
946‧‧‧第二間隙
950‧‧‧模組接點
960、1460‧‧‧囊封材料
961‧‧‧插入部分
962‧‧‧下方的表面
980‧‧‧引線架
981‧‧‧第一表面
982‧‧‧第二表面
983、1143‧‧‧插入邊緣
985‧‧‧引線(導電線路部分)
1090、1090a、1090b、1090'‧‧‧第三微電子元件
1100‧‧‧構件
1110a‧‧‧第一模組
1110b‧‧‧第二模組
1165‧‧‧層
1200‧‧‧系統
1201‧‧‧殼體
1202‧‧‧電路板(主機板)
1204‧‧‧導體
1205‧‧‧插座
1206‧‧‧模組(構件)
1207‧‧‧接點
1208‧‧‧電子構件(半導體晶片)
1210‧‧‧電子構件(顯示螢幕)
1211‧‧‧透鏡
1310、1510‧‧‧微電子封裝
1340、1540‧‧‧基板
1350、1550‧‧‧端子
1475‧‧‧導電柱
1477‧‧‧截頭錐形的柱
1478‧‧‧截頭錐形的柱
1479a、1479b‧‧‧導電柱
1480‧‧‧細長的焊料連接
1600‧‧‧系統
1601‧‧‧殼體
1602‧‧‧電路板(主機板、豎板)
1604‧‧‧導體
1606‧‧‧模組(構件)
1608‧‧‧電子構件(半導體晶片)
1610‧‧‧電子構件(顯示螢幕)
1611‧‧‧透鏡
圖1A是根據本發明的一實施例的一堆疊的微電子組件之概略的截面圖。
圖1B是圖1A之堆疊的組件沿著圖1A的線1B-1B所取的仰視截面圖。
圖1C是圖1B之堆疊的組件沿著圖1B的線1C-1C所取的側截面圖。
圖2是根據另一具有一覆晶接合的微電子元件之實施例的一堆疊的微電子組件之概略的截面圖。
圖3是根據另一具有一面朝上的微電子元件之實施例的一堆疊的微電子組件之概略的截面圖。
圖4是根據另一在該模組卡中具有單一窗口之實施例的一堆疊的微電子組件之概略的截面圖，附接至兩個微電子元件的導線接合係延伸穿過該窗口。
圖5是根據另一具有引線接合的實施例的一堆疊的微電子組件之概略的截面圖。
圖6是根據另一具有細長的焊料連接之實施例的一堆疊的微電子組件之概略的截面圖。
圖7A是根據另一具有一微電子元件的實施例的一堆疊的微電子組件之概略的截面圖，其中接點係位在接近其之一邊緣處。
圖7B是圖7A的堆疊的封裝沿著圖7A的線7B-7B所取的仰視截面圖。
圖7C是展示用於圖7B的一部分的接點之一替代的配置之片段視圖。
圖8是圖1B之堆疊的組件的仰視截面圖之一變化，其中一微電子元件係具有中央接點的列被定向為實質垂直於另一微電子元件的中央接點的列。
圖9A是根據另一具有一引線架的實施例之一堆疊的微電子組件之概略的截面圖。
圖9B是圖9A的堆疊的組件沿著圖9A的線9B-9B所取的仰視截面圖。
圖9C是圖9B之堆疊的組件沿著圖9B的線9C-9C所取的側截面圖。
圖10A是根據另一具有複數個堆疊的微電子元件之實施例的一堆疊的微電子組件在不展示囊封材料下之概略的俯視圖。
圖10B是圖10A的堆疊的組件沿著圖10A的線10B-10B所取的側截面圖。
圖10C是根據另一具有複數個彼此相鄰的微電子元件的實施例之一堆疊的微電子組件之概略的俯視圖。
圖11是根據另一包含兩個彼此接合的模組卡的實施例的一堆疊的微電子組件之概略的立體圖。
圖12是一種根據一包含複數個模組的實施例之系統之概要的繪圖。
圖13A是根據另一實施例的一堆疊的微電子封裝之概略的截面圖。
圖13B是圖1A的堆疊的封裝沿著圖13A的線13B-13B所取的仰視截面圖。
圖14A-14E是圖13A之堆疊的微電子封裝中由圖13A的虛線的區域14所指出的一部分的變化之片段截面圖。
圖15是根據另一具有細長的焊料連接的實施例的一堆疊的微電子封裝之概略的截面圖。
圖16是根據本發明的一實施例的一種系統之概要的繪圖。
參考圖1A至1C，根據本發明的一實施例的一種模組10可包含一第一微電子元件20、一第二微電子元件30以及一具有露出的邊緣接點50之模組卡40。一第一囊封材料60可以覆蓋該微電子元件20及30以及該模組卡40的一部分。
在某些實施例中，該第一及第二微電子元件20及30中之至少一個可以是一半導體晶片、一晶圓或類似者。例如，該第一微電子元件20以及第二微電子元件30的一或兩者可包含一例如是DRAM的記憶體儲存元件。如同在此所用的，一“記憶體儲存元件”係指許多以一陣列配置的記憶單元以及可用以儲存資料並且從其擷取資料的電路，例如是用於在一電性介面上的資料傳輸。在一特定的例子中，該模組10可以內含在一單排內嵌式記憶體模組(“SIMM”)或是一雙排內嵌式記憶體模組(“DIMM”)中
該第一微電子元件20可具有一前表面21、一遠離該前表面 21的後表面22、以及延伸在該前表面及後表面之間的橫向邊緣23。電性接點24係在該第一微電子元件20的前表面21被露出。如在此所述的，該第一微電子元件20的電性接點24亦可被稱為“晶片接點”。如同在此揭露內容中所用的，一導電的元件在一結構的一表面“被露出”的一項陳述係指該導電的元件是可利用於接觸在一垂直於該表面的方向上從該結構外部朝向該表面移動之一理論上的點。因此，在一結構的一表面被露出的一端子或是其它導電的元件可以從此種表面突出；可以是與此種表面齊平的；或是可以相對於此種表面而為凹陷的並且透過在該結構中的一孔洞或凹處而被露出。該第一微電子元件20的接點24係在該第一微電子元件的一中央區域25內的前表面21被露出。例如，該些接點24可以用一或兩個相鄰該前表面21的中心之平行的列來加以配置。
該第二微電子元件30可具有一前表面31、一遠離該前表面31的後表面32、以及延伸在該前表面及後表面之間的橫向邊緣33。電性接點34係在該第二微電子元件30的前表面31被露出。如在此所述的，該第二微電子元件30的電性接點34亦可被稱為“晶片接點”。該第二微電子元件30的接點34係在該第二微電子元件的一中央區域35內的前表面31被露出。例如，該些接點34可以用一或兩個相鄰該前表面31的中心之平行的列來加以配置。
如同在圖1A及1C中可見的，該第一及第二微電子元件20及30可以相對於彼此加以堆疊。在某些實施例中，該第二微電子元件30的前表面31以及該第一微電子元件20的後表面22可以彼此面對面。該第二微電子元件30的前表面31的至少一部分可以覆蓋該第一微電子元件20 的後表面22的至少一部分。該第二微電子元件30的中央區域35的至少一部分可以突出超過該第一微電子元件20的一橫向邊緣23。於是，該第二微電子元件30的接點34可被設置在一突出超過該第一微電子元件20的橫向邊緣23的位置中。
該微電子組件10可進一步包含一具有背對的第一及第二表面41及42的模組卡40。一或多個導電接點44可以在該模組卡40的第二表面42被露出。該模組卡40可進一步包含一或多個孔，例如第一孔45及第二孔46。如同在圖1A及1C中所示，該個別的第一及第二微電子元件20、30的前表面21、31可以面對該模組卡40的第一表面41。
該模組卡40可以是部份或全部由任何適當的介電材料所做成。例如，該模組卡40可包括例如是厚的纖維強化的環氧樹脂層之一相對剛性板狀的材料，例如Fr-4或Fr-5板。不論被採用的材料為何，該模組卡40都可以包含單一層或是多層的介電材料。在一特定的實施例中，該模組卡40可以實質由一種具有一小於30ppm/℃的熱膨脹係數(“CTE”)的材料所組成。
如同在圖1中可見的，該模組卡40可延伸超過該第一微電子元件20的一橫向邊緣23以及該第二微電子元件30的一橫向邊緣33。該模組卡40的第一表面41可以和該第一微電子元件20的前表面21並列置放。
在圖1A至1C所描繪的實施例中，該模組卡40係包含一實質與該第一微電子元件20的中央區域25對準的第一孔45以及一實質與該第二微電子元件30的中央區域35對準的第二孔46，藉此透過該個別的第一及第二孔以提供至接點24及34的接達。該第一及第二孔45及46可以延 伸在該模組卡40的第一及第二表面41及42之間。如同在圖1B中所示，該孔45及46可以和該個別的第一及第二微電子元件20及30之對應的晶片接點24或34對準。
該模組卡40亦可包含在其第二表面42被露出的導電接點44以及延伸在該些接點44與露出的邊緣接點50之間的導電線路55。該些導電線路55係電耦接該些接點44至該些露出的邊緣接點50。在一特定的實施例中，該些接點44可以是該些線路55個別的末端部分。
在一特定的實施例中，該模組卡40可具有複數個相鄰該第一及第二表面41、42中的至少一個的一插入邊緣43之平行的露出的邊緣接點50，以用於在該模組10被插入一插座(展示在圖12中)時，和該插座之對應的接點配接。如同在圖1B中所示，該插入邊緣43可以被設置成使得該些孔45及46的每一個具有一延伸在一遠離該模組卡40的插入邊緣之方向上的長的尺寸L。該些邊緣接點50中的某些個或是全部可以在該模組卡40的第一或第二表面41、42的任一個或是兩者被露出。
該些露出的邊緣接點50以及插入邊緣43的尺寸可以被製作以用於插入到一種系統的其它連接器之一對應的插座(圖12)，例如可被設置在一主機板上。此種露出的邊緣接點50可以適合用於和此種插座連接器內之複數個對應的彈簧接點(圖12)配接。此種彈簧接點可被設置在每個槽的單一或多個側邊上，以和該些露出的邊緣接點50之對應者配接。在一例子中，該些邊緣接點50中的至少某些個可以是可用以在該個別的邊緣接點以及該第一及第二微電子元件20、30的每一個之間載有一信號或是一參考電位中的至少一個。
如同在圖1A至1C中可見的，電連接或引線70可以電連接該第一微電子元件20的接點24以及該第二微電子元件30的接點34至該些露出的邊緣接點50。該些引線70可包含導線接合(wire bond)71及72以及該些導電線路55。在一實施例中，該些引線70可被視為電連接每個微電子元件20、30至該模組卡40。在一特定的例子中，該些引線70可以是可用以載有一位址信號，該位址信號可用以定址在該第一及第二微電子元件20、30中之至少一個中的一記憶體儲存元件。
如同在此所用的，一“引線”是在兩個導電的元件之間延伸的電連接的一部分或是全部，例如該引線70係包括導線接合71以及一導電線路55，其從該第一微電子元件20的接點24中之一，穿過該第一孔45而延伸至該些露出的邊緣接點50中之一。
在一例子中，該模組10可包含複數個引線70在該孔45及46之內，從該第一及第二微電子元件20及30中的至少一個的晶片接點24及34延伸至該些露出的邊緣接點50。在一特定的實施例中，該些引線70可包含在該模組卡40上的導電線路55以及從該些導電線路延伸至該第一及第二微電子元件20、30中的至少一個的晶片接點24、34之導線接合71、72。
如同在圖1B中所示，該些引線70的導電線路55可以沿著該模組卡40的第二表面42延伸。在一特定的例子中，該些引線70的導電線路55可以沿著該模組卡40的第一表面41延伸、或是該些引線的導電線路可以沿著該模組卡的第一及第二表面41、42兩者來延伸。該些導電線路55的部分可以沿著該模組卡40的一表面41或42，在一大致平行於該孔45 及46的長尺寸L的方向上從該個別的接點24及34延伸至該些露出的邊緣接點50。在一特定的實施例中，該些導電線路55是以一圖案沿著該模組卡40的一表面41或42來加以配置，使得在該個別的接點24及34與露出的邊緣接點50之間的引線70的長度可被最小化。
該導線接合71及72的每一個可以延伸穿過該個別的第一或第二孔45或46，並且可以電耦接一個別的接點24或34至該模組卡40之一對應的接點44。形成該導線接合71及72的製程可包含穿過該孔45、46來插入一接合工具，以將該導電接點24、34電連接至該模組卡40之對應的導電接點44。
在一特定的實施例中，該導線接合71及72的每一個可以是包含複數個被定向成實質平行於彼此的導線接合之多重的導線接合。此種包含複數個導線接合71或72之多重的導線接合結構可以在一接點24或34以及該模組卡40之一對應的接點44之間提供平行的導電路徑。
一間隔物12可被設置在該第二微電子元件30的前表面31以及該模組卡40的第一表面41的一部分之間。此種間隔物12例如可以是由一種例如是二氧化矽的介電材料、一種例如是矽的半導體材料、或是一或多層的黏著劑所做成。若該間隔物12包含黏著劑，該黏著劑可以連接該第二微電子元件30至該模組卡40。在一實施例中，該間隔物12在一實質垂直於該模組卡40的第一表面41之垂直的方向V上可具有和該第一微電子元件20在其前表面及後表面21、22之間的厚度T2實質相同的厚度T1。
在一特定的實施例中，該間隔物12可被一具有一表面面對該模組卡40的第一表面41之緩衝晶片所取代。在一例子中，此種緩衝晶片 可以被覆晶接合到在該模組卡40的第一表面41被露出的接點。此種緩衝晶片可被配置以幫助提供該微電子元件20及30的每一個相對該模組10外部的構件之阻抗隔離。
一或多個黏著劑層14可被設置在該第一微電子元件20與該模組卡40之間、在該第一及第二微電子元件20及30之間、在該第二微電子元件30與該間隔物12之間、以及在該間隔物12與該模組卡40之間。此種黏著劑層14可包含用於彼此接合該模組10之前述的構件之黏著劑。在一特定的實施例中，該一或多個黏著劑層14可以延伸在該模組卡40的第一表面41以及該第一微電子元件20的前表面21之間。在一實施例中，該一或多個黏著劑層14可以將該第二微電子元件30的前表面31的至少一部分附接到該第一微電子元件20的後表面22的至少一部分。
在一例子中，每個黏著劑層14可以是部份或全部由一種晶粒附接黏著劑所做成，並且可以是由一種例如是聚矽氧烷彈性體之低彈性模數的材料所構成。在一實施例中，該晶粒附接黏著劑可以是柔性的。在另一例子中，若該兩個微電子元件20及30是由相同的材料所形成的習知的半導體晶片，則每個黏著劑層14可以是全部或部份地由一薄層的高彈性模數的黏著劑或焊料所做成，因為該些微電子元件將會有響應於溫度變化而一致膨脹及收縮的傾向。不論被採用的材料為何，該些黏著劑層14的每一個都可包含單一層或是多個層在其中。在一其中該間隔物12是由一種黏著劑做成之特定的實施例中，設置在該間隔物12與第二微電子元件30以及模組卡40之間的黏著劑層14可被省略。
該模組10亦可包含一第一囊封材料60以及一第二囊封材料 65。例如，該第一囊封材料60可以覆蓋該個別的第一及第二微電子元件20及30的後表面22及32以及該模組卡40的第一表面41的一部分。在一特定的實施例中，該第一囊封材料60可以是一種包覆成型(overmold)。一或多種第二囊封材料65可以覆蓋該個別的微電子元件20及30在該個別的孔45及46內被露出的前表面21及31的部分、該模組卡40的第二表面42的一部分、該些接點24、34及44、以及延伸在該個別的接點24及34與對應的接點44之間的導線接合71及72。在一特定的實施例中，一種第二囊封材料65可以覆蓋延伸在該晶片接點24及34與模組卡40之間的引線70的部分。
在根據一特定實施例的一製程中，該第一囊封材料60可被注入到該個別的第一及第二微電子元件20及30的後表面22及32之上、以及注入到該模組卡40的第一表面41之上。在根據一例子的一製程中，該第二囊封材料65可被注入到該第一及第二孔45、46之中，使得在該晶片接點24、34以及該模組卡40之間的引線70的部分係被該第二囊封材料所覆蓋。
圖2係展示以上相關圖1A至1C所述的實施例的一種變化。在此變化中，一模組210係和上述的模組10相同，除了該第一微電子元件220係覆晶接合至該模組卡240的第一表面241，而不是導線接合至該模組卡的第二表面。
導電接點224係在該第一微電子元件220的前表面221被露出。該些導電接點或晶片接點224可以例如是藉由導電塊273而電連接至在該模組卡240的第一表面241被露出之導電接點247。該些導電塊273可包括一種具有一相當低的熔化溫度之可熔的金屬，例如是焊料、錫或是一包 含複數種金屬的共晶混合物。或者是，該些導電塊273可包含一種具有一熔化溫度高於該焊料或另一可熔的金屬的熔化溫度之可濕性金屬，例如是銅、其它貴金屬或是非貴金屬。在一特定的實施例中，該些導電塊273可包含一種散佈在一媒體中的導電材料，例如，一導電膏、填充金屬的膏、填充焊料的膏、或是等向性的導電黏著劑或非等向性的導電黏著劑。
導電線路(未顯示在圖2中)可以從該些導電接點247沿著該模組卡240的第一表面241延伸至在該模組卡的一插入邊緣(例如在圖1B及1C中所示的插入邊緣43)之露出的邊緣接點。如同在上述的模組10中，該第二微電子元件230的晶片接點234可以藉由延伸穿過該模組卡的一孔246的導線接合272而電連接至該模組卡240之對應的導電接點244。導電線路亦可以從該些導電接點244沿著該模組卡240的第二表面242延伸至在該模組卡的一插入邊緣(例如在圖1B及1C中所示的插入邊緣43)之露出的邊緣接點。
圖3係展示以上相關圖1A至1C所述的實施例的另一種變化。在此變化中，一模組310係和上述的模組10相同，除了該第一微電子元件320係以其後表面322面對該模組卡340的第一表面341並且其前表面321的至少一部分面對且部分地覆蓋該第二微電子元件330的前表面331的至少一部分來加以設置。該第一微電子元件320的後表面322可以藉由一或多個例如在圖1A及1C中所示的黏著劑層14之黏著劑層來附接至該模組卡340的第一表面341。導電接點324a及324b(整體稱為導電接點324)可以在該第一微電子元件320的前表面321被露出。該第一微電子元件320的晶片接點324可包含任意的導電接點324a及/或324b的配置。
該第一微電子元件320的導電接點324a可以在該第一微電子元件的一中央區域325內之前表面321被露出。例如，該些接點324a可以用相鄰該前表面321的中心的一或兩個平行的列來加以配置。該些導電接點324a可以例如是藉由導線接合371a而電連接至在該模組卡340的第一表面341被露出之導電接點347。
該第一微電子元件320的導電接點324b可以在接近該第一微電子元件的一橫向邊緣323的前表面321被露出。例如，該些接點324b可以用相鄰該第一微電子元件320的橫向邊緣323的一或兩個平行的列來加以配置。該些導電接點324b可以例如是藉由導線接合371b而電連接至在該模組卡340的第一表面341被露出之導電接點347。
類似於圖2，導電線路(未被展示在圖3中)可以從該些導電接點347及344沿著該模組卡340之個別的第一及第二表面341、342延伸至在該模組卡的插入邊緣(例如在圖1B及1C中所示的插入邊緣43)露出的邊緣接點。
儘管在圖3中所示的實施例係被展示為該第二微電子元件330係藉由導線接合372而電連接至該模組卡340，但是在其它實施例中，該第二微電子元件可以用各種的其它方式來電連接至該模組卡，其包含例如是引線接合(lead bond，如同在圖5中所示)或是利用焊料的覆晶接合(如同在圖6及7中所示)
圖4係展示以上相關圖1A至1C所述的實施例的另一種變化。在此變化中，一模組410係和上述的模組10相同，除了第一及第二微電子元件420及430係藉由延伸穿過一延伸在該模組卡的第一及第二表面 441、442之間的共用的孔446之個別的導線接合471及472來電連接至該模組卡440，而不是使得每個微電子元件藉由延伸穿過該模組卡之個別分開的孔的導線接合來電連接至該模組卡。
如同在圖4中所示，該第一微電子元件420的導電接點424可以在接近該第一微電子元件的一橫向邊緣423的前表面421被露出。例如，該些接點424可以被配置在相鄰該第一微電子元件420的橫向邊緣423的一列中。該些導電接點424可以例如是藉由導線接合471來電連接至在該模組卡440的第二表面442被露出之導電接點444。
該第二微電子元件430的導電接點434可以在該第二微電子元件的一中央區域435內之前表面431被露出。例如，該些接點434可被配置在大約於該前表面431的中心處之一列中。該些導電接點434可以例如是藉由導線接合472來電連接至在該模組卡440的第二表面442被露出之導電接點444。
在圖4所示的實施例中，該模組410可包含單一第二囊封材料465。例如，一第二囊封材料465可以覆蓋該個別的微電子元件420及430的前表面421及431在該單一共用的孔446內被露出的部分、該模組卡440的第二表面442的一部分、該些接點424、434及444、以及延伸在該個別的接點424及434與對應的接點444之間的導線接合471及472。
圖5係展示以上相關圖1A至1C所述的實施例的另一種變化。在此變化中，一模組510係和上述的模組10相同，除了該第一微電子元件520係覆晶接合至該模組卡540的第一表面541(用和圖2相同的方式)，並且該第二微電子元件530係藉由從導電線路延伸至該些晶片接點534的引 線接合574a及574b(整體稱為引線接合574)來電連接至該模組卡540，而不是藉由導線接合。
如同在圖5中所示，該第二微電子元件530的導電接點534a及534b(整體稱為導電接點534)可以在該第二微電子元件的一中央區域535內之前表面531被露出。例如，該些接點534可以用相鄰該前表面531的中心的一或兩個平行的列來加以配置。該些導電接點534a中的某些個可以例如是藉由引線接合574a來電連接至在該模組卡540的第二表面542被露出之導電接點544。其它的導電接點534b可以例如是藉由引線接合574b來電連接至在該模組卡540的第一表面541被露出之導電接點547。如同在圖5中所示，該導電接點544及547可以是該個別的引線接合574a及574b之導電的接觸部分。
形成該些引線接合574的製程可以是大致如同在共同讓與的美國專利5,915,752及5,489,749中所敘述者，該些專利的揭露內容係被納入在此作為參考。在該引線接合的製程中，每個引線570可以藉由一例如是熱超音波接合工具的工具而被向下位移，以和一對應的導電接點534接合。此種接合工具可以穿過該孔546而被插入，以電連接該引線570至該對應的導電接點534。該引線570的易碎區段可能在此製程期間斷開。
圖6係展示以上相關圖1A至1C所述的實施例的另一種變化。在此變化中，一模組610係和上述的模組10相同，除了該第一微電子元件620係覆晶接合至該模組卡640的第一表面641(以和圖2相同的方式)，並且該第二微電子元件630係藉由延伸在該第二微電子元件的導電接點634以及在該模組卡的該第一表面被露出的導電接點647之間的導電塊675而覆 晶接合至該模組卡的該第一表面，而不是藉由導線接合。在一特定的實施例中，該模組卡640可以是沒有引線延伸穿過在其第一及第二表面641、642之間的孔(例如是在圖1A中所示的孔45及46)。
類似於上述的模組10，該第二微電子元件630的導電接點634可以在該第二微電子元件的一中央區域635內之前表面631被露出。例如，該些接點634可以用相鄰該前表面631的中心的一或兩個平行的列來加以配置。
例如，該些導電塊675可以是細長的焊料連接、焊料球、或是任何以上參考該導電塊273所述的其它材料。此種導電塊675可以延伸穿過在該間隔物612以及該第一微電子元件620的橫向邊緣623之間的空間，以電連接該第二微電子元件630與該模組卡640。
圖7A及7B係展示以上相關圖6所述的實施例的另一種變化。在此變化中，一模組710係和上述的模組610相同，除了該第二微電子元件730係藉由延伸在位於相鄰該第二微電子元件的一橫向邊緣733的導電接點734以及在該模組卡的第一表面被露出的導電接點747之間的導電塊775來覆晶接合至該模組卡740的第一表面741，而不是使得該些導電塊延伸在該第二微電子元件的一中央區域內之第二微電子元件的前表面露出的導電接點之間。
該第一微電子元件720可具有複數個在該第一微電子元件的前表面721之元件接點724。該些元件接點724可以和一第一組的基板接點747a連結，使得該些元件接點係和該些基板接點覆晶接合。如同在圖7B中所示，該些元件接點724以及該第一組的基板接點747a分別可以用一區 域陣列配置來加以配置。
在一特定的例子中，在該第二微電子元件730的前表面731之接點734可以被配置在相鄰該第二微電子元件的橫向邊緣733的一行中，使得該些接點734可以突出超過該第一微電子元件720的橫向邊緣723。該些元件接點734可以和一第二組的基板接點747b連結，使得該些元件接點係和該些基板接點覆晶接合。
儘管該些接點724、734及747係被展示為用並列的行之接點來加以配置，但是其它的接點配置亦被本發明所思及。例如，儘管未顯示在圖7B中，至少一接點可被設置在相鄰的接點行之間。在另一例子中，例如可見於圖7C中的，該些接點可包含一行的接點，一行軸719係延伸穿過此行大多數的接點724，亦即，該行軸719之中心是相對其而定的。然而，在此行中，如同在接點724'的情形中，該些接點724中的一或多個可能並未相對於該行軸719來定中心的。在此例中，這一或多個接點724'係被視為一特定行的部分，即使此種接點可能並未相對於軸719來定中心的，因為它們比任何其它行的軸更靠近到該特定行的軸719。該行軸719可以延伸穿過這一或多個並未相對於該行軸來定中心的接點、或是在某些情形中，該非中心的接點可能會離該行軸更遠，使得該行軸719甚至可能不會通過該行的這些非中心的接點。在一行中、或是甚至在超過一行中可能有一個、數個或是許多接點並未相對該個別的行的一行軸來定中心。
再者，該微電子元件720、730以及該基板740包含除了行之外的群組的接點724、734及747之配置也是可行的，例如具有形狀像是環、多邊形或甚至是散亂的接點分布之配置。
在一實施例中，類似於上述的模組610，該模組卡740可以沒有引線延伸穿過在其第一及第二表面741、742之間的孔。
圖8係展示以上相關圖1B所述的實施例的另一變化。在此變化中，一模組810係和上述的模組10相同，除了第一導電的元件820的導電接點824的列可以實質垂直於第二導電的元件830的導電接點834的列。在此一實施例中，類似於圖1B中所示的第二孔46，該第二孔846可具有一延伸在一遠離該模組卡840的插入邊緣843的方向上之長的尺寸L。該第一孔845可以具有一延伸在一實質平行於該模組卡840的插入邊緣843而且實質垂直於該第二孔846的長的尺寸L的方向上之長的尺寸L'。
該些引線870可包含導電線路855a的一圖案是和在圖1B中所示的導電線路55的圖案相同。該些引線870可進一步包含導電線路855b之一替代的圖案，該些導電線路855b係從在該模組卡840的第二表面842被露出之導電接點844b延伸至該些露出的邊緣接點850。在一特定的實施例中，該些導電線路855b中的某些個可以延伸繞著該第一孔845的橫向邊緣848。
圖9係展示以上相關圖1A至1C所述的實施例的另一種變化。在此變化中，一模組910係和上述的模組10相同，除了第一及第二微電子元件920及930係被安裝到一引線架(lead frame)980之上，而不是安裝到一例如是在圖1A中所示的模組卡40的模組卡之上。在一特定的實施例中，該第一及第二微電子元件920、930的前表面921、931可以面對該引線架980的一第一表面981，每個微電子元件係電連接至該引線架。
引線架結構的例子係被展示及敘述在美國專利號7,176,506 以及6,765,287中，該些專利的揭露內容茲被納入在此作為參考。一般而言，一例如是該引線架980的引線架是一種由一片例如是銅的導電金屬所形成的結構，其係被圖案化成為包含複數個引線或導電線路部分985的區段。在範例實施例中，該第一及第二微電子元件920、930中之至少一個可以被直接安裝到該些引線之上，而該些引線可以延伸在該些微電子元件之下。在此一實施例中，在該些微電子元件上之接點924、934可以藉由焊料球或類似者來電連接至個別的引線。該些引線於是可被利用來形成電連線至各種其它的導電結構，以用於運載一電子信號電位往返該些微電子元件920、930。當包含在其上形成一囊封層960的該結構的組裝完成時，例如是一框架之臨時的元件可以從該引線架980的引線移除，以便於形成個別的引線或導電線路部分985。
該第一微電子元件920可以藉由一或多個延伸在該第一微電子元件的前表面921以及該引線架的一第一表面981之間的黏著劑層914來附接到該引線架980。此種黏著劑層914可以是類似於以上參考圖1A至1C述的黏著劑層14。該間隔物912可以藉由一或多個延伸在該間隔物的一前表面913以及該引線架的第一表面981之間的黏著劑層914而附接至該引線架980。該第二微電子元件930的前表面931的至少一部分可以部分地覆蓋該第一微電子元件920的後表面922以及該間隔物912的一後表面915。該第二微電子元件930的前表面931可以藉由一或多個黏著劑層914來附接至該第一微電子元件920的後表面922以及該間隔物912的後表面915。
如同在圖9A至9C中可見的，電連接或引線970可以電連接該第一微電子元件920的接點924以及該第二微電子元件930的接點934 至該些露出的模組接點950。該些引線970可包含導線接合971及972以及該引線架980的導電線路部分985。在一特定的例子中，該些引線970可以是可用以載有一位址信號，該位址信號可用以定址在該第一及第二微電子元件920、930中之至少一個中的一記憶體儲存元件。
在一例子中，該引線架980可以界定延伸在該引線架的第一表面981以及該引線架的一相對該第一表面的第二表面982之間的一第一間隙945以及一第二間隙946。該第一間隙945可以和該第一微電子元件920的晶片接點924對準，使得該些導線接合971可以穿過該第一間隙而延伸在該些晶片接點924以及該引線架的第二表面982之間。該第二間隙946可以和該第二微電子元件930的晶片接點934對準，使得該些導線接合972可以穿過該第二間隙而延伸在該些晶片接點934以及該引線架的第二表面982之間。
該模組910亦可包含一種囊封材料960，該囊封材料960可以覆蓋該第一及第二微電子元件20、30以及該引線架980的一部分，使得該露出的模組接點950可以在該囊封材料的一插入部分961的一下方的表面962被露出。該囊封材料960亦可以覆蓋該些接點924、934以及延伸在該個別的接點924及934與該引線架980之間的導線接合971及972。該囊封材料960的插入部分961可具有一適當的尺寸及形狀，以用於在該模組910被插入在該插座中時和一對應的插座(展示在圖12中)配接。
在一特定的實施例中，該模組910可具有複數個相鄰該第一及第二表面981、982中的至少一個的一插入邊緣983被露出之平行的模組接點950，以用於在該模組910被插入在該插座中時和一插座(展示在圖12 中)之對應的接點配接。該些模組接點950中的某些個或是全部可以在該引線架980的第一或第二表面981、982的任一或兩者被露出。
圖10A及10B係展示以上相關圖2所述的實施例的一種變化。在此變化中，一模組1010係和上述的模組210相同，除了該模組1010亦包含被安裝到該模組卡1040之上的第三微電子元件1090的一個堆疊。
類似於圖2，該第一微電子元件1020係覆晶接合至該模組卡1040的第一表面1041。該第一微電子元件1020的導電接點或晶片接點1024可以例如是藉由導電塊1073而電連接至在該模組卡1040的第一表面1041被露出的導電接點1047。該第二微電子元件1030的晶片接點1034可以藉由延伸穿過該模組卡的一孔1046的導線接合1072來電連接至該模組卡1040之對應的導電接點1044。導電線路(未顯示在圖10A及10B中)可以從該些導電接點1044及1047沿著該模組卡1040的第一表面1041及/或第二表面1042延伸至在該模組卡的一插入邊緣(例如該邊緣1043或邊緣1043a)露出的邊緣接點1050。如同在圖10B中所示，該些邊緣接點1050可以在該第一表面1041、第二表面1042或是兩個表面被露出。
在該堆疊中可以有任意數目的第三微電子元件1090，其包含例如在圖10B中所示的兩個第三微電子元件1090a及1090b。該些第三微電子元件1090可以彼此連接且/或藉由任意的互連配置與該些邊緣接點1050連接。例如，該下方的第三微電子元件1090a可以經由覆晶接合、導線接合、引線接合、或是其它互連配置來和在該模組卡1040的一表面被露出的接點連接。一或多個上方的第三微電子元件1090b可以透過延伸穿過該下方的第三微電子元件1090a之導電的貫孔、導線接合、引線接合、或是其 它互連配置來和該模組卡1040的接點連接。
在一範例實施例中，該模組1010可被配置以作用為一固態記憶體磁碟機。在此一例子中，該第一微電子元件1020可包含一被組態設定以主要執行一例如是固態磁碟機控制器的邏輯功能之半導體晶片，並且該第二微電子元件1030可包含一例如是DRAM的揮發性RAM之記憶體儲存元件。該第三微電子元件1090可以分別包含例如是非揮發性快閃記憶體之記憶體儲存元件。該第一微電子元件1020可包含一特殊用途的處理器，其係被配置以減輕一種例如是系統1200(圖12)的系統之一中央處理單元免於監督往返內含在該第二微電子元件1030及第三微電子元件1090中的記憶體儲存元件之資料傳輸。此種包含一固態磁碟機控制器的第一微電子元件1020可以提供往返於一種例如是系統1200之系統的一主機板(例如，在圖12中所示的電路板1202)上的一資料匯流排之直接的記憶體存取。
在另一實施例中，該模組1010可被配置以作用為一繪圖模組，例如，其可以被插入一筆記型個人電腦的一PCI express槽。在此一例子中，該第一微電子元件1020可包含一被組態設定以主要執行一例如是繪圖處理器的邏輯功能之半導體晶片，並且該第二微電子元件1030可包含一例如揮發性RAM(例如，DRAM)之記憶體儲存元件，其可以作為一用於計算的圖形繪製的揮發性框緩衝器。該第三微電子元件1090分別可以包含例如是非揮發性快閃記憶體的記憶體儲存元件。
圖10C係展示以上相關圖10A及10B所述的實施例的一種變化。在此變化中，一模組1010'係和上述的模組1010相同，除了該模組1010'係包含複數個彼此相鄰地安裝到該模組卡1040之上的第三微電子元件 1090'，而不是以一堆疊的配置。類似於該模組1010，該些第三微電子元件1090'可以藉由例如是覆晶接合、導線接合、引線接合、或是其它互連配置的任意互連配置來和在該模組卡1040的一表面被露出的接點連接。該模組1010'可被利用於類似該模組1010之範例的作用，例如一固態記憶體磁碟機或是一繪圖模組。
圖11係描繪一包含根據上述的實施例中之任一個的第一及第二模組1110a及1110b(例如是參考圖1A至1C所述的模組10)之構件1100。該第一及第二模組1110a、1110b可以利用至少一層1165來彼此接合，使得該些模組之個別的模組卡1140的第二表面1142可以彼此面對面。在一特定的實施例中，該至少一層1165可以是單一共同的囊封材料，例如是在圖1A及1B中所示的第二囊封材料65。在另一例子中，該至少一層1165可以是一或多個類似於參考圖1A至1C所述的黏著劑層14之黏著劑層。
該構件1100可具有相鄰該構件的一插入邊緣1143的一或多個列之平行的露出的邊緣接點1150。該第一及第二模組1110a、1110b的每一個可具有一列在該個別的模組卡1140的第一表面1141被露出的邊緣接點1150，使得該些邊緣接點可以適合用於在該構件1100被插入一插座(類似於圖12中所示的插座)時，和該插座之對應的接點配接。
以上參考圖1A至10所述的模組及構件可被利用在各式各樣的電子系統的結構中，例如是圖12中所示的系統1200。例如，根據本發明的另一實施例的系統1200係包含複數個如上所述的模組或構件1206結合其它電子構件1208及1210。
該系統1200可以包含複數個插座1205，每個插座係包含複 數個在該插座的一或兩側邊之接點1207，使得每個插座1205可以適合用於配接一對應的模組或構件1206之對應的露出的邊緣接點或是露出的模組接點。在所展示之範例的系統1200中，該系統可包含一例如是撓性的印刷電路板之電路板或主機板1202，並且該電路板可包含許多的導體1204，其中只有一導體1204被描繪在圖12中，其係彼此相互連接該些模組或構件1206。然而，此僅為範例的；任何用於在該些模組或構件1206之間做成電連接之適當的結構都可被利用。
在一特定的實施例中，該系統1200亦可包含一例如是半導體晶片1208的處理器，使得每個模組或構件1206可被配置以在一時脈週期中平行地傳輸一數目N個的資料位元，並且該處理器可被配置以在一時脈週期中平行地傳輸一數目M個的資料位元，M係大於或等於N。
在一例子中，該系統1200可包含一被配置以在一時脈週期中平行地傳輸三十二個資料位元的處理器晶片1208，並且該系統亦可包含四個例如是參考圖1A至1C所述的模組10之模組1206，每個模組1206被配置以在一時脈週期中平行地傳輸八個資料位元(亦即，每個模組1206可包含第一及第二微電子元件，該兩個微電子元件的每一個係被配置以在一時脈週期中平行地傳輸四個資料位元)。
在另一例子中，該系統1200可包含一被配置以在一時脈週期中平行地傳輸六十四個資料位元的處理器晶片1208，並且該系統亦可包含四個例如是參考圖12所述的構件1000之模組1206，每個模組1206被配置以在一時脈週期中平行地傳輸十六個資料位元(亦即，每個模組1206可包含兩組第一及第二微電子元件，該四個微電子元件的每一個係被配置以在 一時脈週期中平行地傳輸四個資料位元)。
在圖12所描繪的例子中，該構件1208是一半導體晶片，並且構件1210是一顯示螢幕，但是任何其它構件亦可被利用在該系統1200中。當然，儘管為了清楚描繪而只有兩個額外的構件1208及1210被描繪在圖12中，但是該系統1200可包含任意數目的此種構件。
模組或構件1206以及構件1208及1210可被安裝在一概要地以虛線描繪之共同的殼體1201中，並且可以依必要性來彼此電互連以形成所要的電路。該殼體1201係被描繪為一例如可用於一行動電話或個人數位助理中的類型之可攜式的殼體，並且螢幕1210可以在該殼體的表面被露出。在其中一結構1206係包含一例如是成像晶片的光敏元件的實施例中，一透鏡1211或其它光學元件亦可被設置以用於將光導向該結構。同樣地，在圖12中所示之簡化的系統僅僅是範例的；其它包含通常被視為固定的結構之例如是桌上型電腦、路由器與類似者的系統之系統亦可以利用以上論述的結構來加以做成。
圖13A及13B係展示以上相關圖7A及7B所述的實施例的一種變化。在此變化中，一微電子封裝1310係和上述的模組710相同，除了該微電子封裝1310係包含安裝到一基板1340的微電子元件1320、1330，而不是一模組卡，並且該微電子封裝1310係具有被配置以用於和另一構件互連的端子1350，而不是邊緣接點。在一實施例中，類似於上述的模組710，該基板1340可以是沒有引線延伸穿過該基板的孔。
該第一微電子元件1320可具有一面對該基板1340的第一表面1341之前表面1321。該第一微電子元件1320可具有複數個在該第一微電 子元件的前表面1321之元件接點1324。該些元件接點1324可以是和一第一組的基板接點1347a連結，使得該些元件接點係和該些基板接點覆晶接合。如同在圖13B中所示，該些元件接點1324以及該第一組的基板接點1347a分別可以用一區域陣列配置來加以配置。
該第二微電子元件1330可具有一面對該基板1340的第一表面1341之前表面1331。該第二微電子元件1330的前表面1331可以部分地覆蓋該第一微電子元件1320的一後表面1322，並且可以例如是藉由一黏著劑層1314來附接至該後表面1322。
該第二微電子元件1330可具有複數個在該第二微電子元件的前表面1331之元件接點1334。該些元件接點1334可以和一第二組的基板接點1347b連結，使得該些元件接點是和該些基板接點覆晶接合。如同在圖13B中所示，該些元件接點1334以及該第一組的基板接點1347b分別可以用一行配置來加以配置。
儘管該些接點1324、1334及1347係被展示以並列的行之接點來加以配置，但是其它的接點配置亦被本發明所思及，即如上參考圖7A-7C所述者。
該基板1340可進一步包含複數個在該第二表面1342之端子1350，其被配置以用於連接該微電子封裝1310到該封裝外部的至少一構件。導電塊1351可被設置在該些端子1350之一露出的表面上。此種導電塊1351例如可以是焊料球、或是任何其它以上參考該導電塊273所述的材料。在一例子中，該外部的構件可以是一電路板，例如是在以下相關圖16所展示及敘述的電路板1602。
該些接點1324及1334可以例如是藉由個別的導電塊1373及1375來電連接至個別組的基板接點1347a及1347b。該些導電塊1373例如可以是焊料球、或是任何以上參考該導電塊273所述的其它材料。該些導電塊1375例如可以是細長的焊料連接、焊料球、或是任何以上參考該導電塊273所述的其它材料。
如同在圖14A中所示，在圖13A及13B的實施例的一種變化中，該些導電塊1375及/或導電塊1373可以至少部份地被導電柱1475所取代。該些導電柱可包含沉積的部分，例如是被分配或電鍍在該第二微電子元件的接點1434被露出於其中的開口內。例如，該些導電柱1475可藉由利用一例如是在美國專利公開號2012/0126389中所敘述者的製程以沉積一種金屬或其它的導電材料(例如，一導電的基質材料)在至少部分延伸穿過該囊封材料1460之對應的孔1476之內來加以形成，該公開案的揭露內容茲被納入在此作為參考。
在另一於圖14B中所示的變化中，該些柱可包含複數個截頭錐形的柱1477，其係從該第二微電子元件1430的元件接點1434突出朝向該些基板接點1447b中之對應的基板接點。每個柱1477本質上可以由一種實質剛性的導電材料所組成，例如一種像是銅或鋁的金屬。在一實施例中，該些柱1477可藉由蝕刻一例如是附接至該些接點之連續或斷續的金屬片之結構來加以形成。導電塊1473可被設置在該些柱1477以及基板接點1447b之間，以在其之間提供一電連接。如同在圖14B中所示，該些柱1477可具有一漸縮的形狀，使得每個柱具有一相鄰該元件接點1434的第一寬度為大於一相鄰該基板接點1447b的第二寬度。
參照圖14C，在圖14B的實施例的一種變化中，該些柱可包含複數個截頭錐形的柱1478，其係從該些基板接點1447b突出朝向該第二微電子元件1430的元件接點1434中之對應的元件接點。導電塊1473可被設置在該些柱1478以及元件接點1434之間，以在其之間提供一電連接。如同在圖14C中所示，該些柱1478可具有一漸縮的形狀，使得每個柱具有一相鄰該基板接點1447b的第一寬度為大於一相鄰該元件接點1434的第二寬度。
參照圖14D，在另一變化中，該些導電塊1375中的至少某些個可被導電柱1479a及1479b所取代，該些柱1479a係從該第二微電子元件1430的元件接點1434延伸朝向該些基板接點1447b中之對應的基板接點，並且該些柱1479b係從該些基板接點延伸朝向該些柱1479a。導電塊1473可被設置在該些柱1479a及1479b之間，以在其之間提供一電連接。如同在圖14D中所示，該些柱1479a及1479b分別可以具有一漸縮的形狀，使得每個柱具有一相鄰該元件接點1434或基板接點1447b的第一寬度為大於一相鄰該導電塊1473的第二寬度。
參照圖14E，在圖14B的實施例的另一變化中，細長的焊料連接1480可被設置在該些基板接點1447b以及該第二微電子元件1430之對應的元件接點1434之間的柱1477的周圍，以提供在該些柱以及基板接點之間的一電連接。展示在圖14B、14C及14D的實施例的任一個中的導電塊1473可被延伸環繞在該些元件接點1434以及基板接點1447b之間的個別的柱1477、1478及1479之細長的焊料連接1480所取代。
圖15係展示以上相關圖6所述的實施例的一種變化。在此 變化中，一微電子封裝1510係和上述的模組610相同，除了該微電子封裝1510係包含安裝到一基板1540的微電子元件1520及1530，而不是安裝到一模組卡，並且該微電子封裝1510係具有在該第二表面1542被露出之端子1550，以用於相互連接該封裝1510與另一構件，而不是如同相關圖6所描繪的實施例中的邊緣接點。在一實施例中，類似於上述的模組610，該基板1540可以沒有引線延伸穿過該基板的孔。
類似於上述的模組10，該第二微電子元件1530的導電接點1534可以在該第二微電子元件的一中央區域1535內之前表面1531被露出。例如，該些接點1534可以用相鄰該前表面1531的中心的一或兩個平行的列來加以配置。
該些導電塊1575例如可以是細長的焊料連接、焊料球、或是任何以上參考該導電塊273所述的其它材料。此種導電塊1575可以延伸穿過在該間隔物1512以及該第一微電子元件1520的橫向邊緣1523之間的空間，以電連接該第二微電子元件1530與該基板1540。
在圖15中的導電塊1575可被在圖14A-14E中展示的介於元件接點1534以及基板接點1547b之間的替代連接中之任一種所取代。
以上參考圖13A至15所述的微電子封裝中的任一個都可包含額外的微電子元件，例如，在圖10A及10B中所示的第三微電子元件1090a及1090b(整體稱為該第三微電子元件1090)以及在圖10C中展示的第三微電子元件1090'。
在一特定的實施例中，該微電子封裝1310(或1510)可包含一堆疊的第三微電子元件1090，其係用一種類似於在圖10B中所示的微電子 元件的配置之配置來安裝到該基板1340的第一表面1341之上。在此一實施例中，該第三微電子元件1090a及1090b分別可以具有一表面面對該基板的第一表面1341，其係該微電子元件1320及1330的前表面1321及1331所面對的該基板之相同的表面。此一包含第三微電子元件1090的基板1340亦可具有在該第二表面1342之被配置以用於和另一構件互連的端子1350，而不是在圖10B中所示的邊緣接點。在此一實施例中，可以有任意數目的第三微電子元件1090在該堆疊中，其例如包含如同在圖10B的實施例中所示的兩個第三微電子元件1090a及1090b。
在一例子中，該微電子封裝1310(或1510)可包含複數個以一種類似於圖10C中所示的微電子元件的配置之配置來安裝到該基板1340的第一表面1341之上的彼此相鄰的第三微電子元件1090'，而不是以一種堆疊的配置。在此一實施例中，該些第三微電子元件1090'分別可以具有一表面面對該基板的第一表面1341，其係該微電子元件1320及1330的前表面1321及1331所面對的該基板之相同的表面。此一包含第三微電子元件1090'的基板1340亦可具有在該第二表面1342之被配置以用於和另一構件互連的端子1350，而不是在圖10C中所示的邊緣接點。在此一實施例中，可以有任意數目的第三微電子元件1090'，其例如包含四個如同在圖10C的實施例中所示的微電子元件1090'。
以上參考圖1A至15所述的模組及微電子封裝可被利用在各式各樣的電子系統的結構中，例如是在圖16中所示的系統1600。例如，根據本發明的另一實施例的系統1600係包含一或多個例如是上述的微電子封裝1310之模組或構件1606結合其它的電子構件1608及1610。
在所展示的範例系統1600中，該系統可包含一例如是撓性的印刷電路板之電路板、主機板、或是豎(riser)板1602，並且該電路板可包含許多的導體1604，其中只有一導體1604係被描繪在圖16中，其係將該些模組或構件1606彼此相互連接。此一電路板1602可以傳輸信號往返於內含在該系統1600中的微電子封裝及/或微電子組件的每一個。然而，此僅僅是範例的；任何用於在該些模組或構件1606之間做成電連接之適當的結構都可被利用。
在一特定的實施例中，該系統1600亦可包含一例如是半導體晶片1608的處理器，使得每個模組或構件1606可被配置以在一時脈週期中平行地傳輸一數目N個的資料位元，並且該處理器可被配置以在一時脈週期中平行地傳輸一數目M個的資料位元，M係大於或等於N。
在圖16描繪的例子中，該構件1608是一半導體晶片，並且構件1610是一顯示螢幕，但是任何其它的構件亦可被利用在該系統1600中。當然，為了清楚描繪起見，儘管只有兩個額外的構件1608及1610被描繪在圖16中，但是該系統1600可包含任意數目的此種構件。
模組或構件1606及構件1608及1610可被安裝在一概要地以虛線描繪之共同的殼體1601中，並且可以依必要性來彼此電互連以形成所要的電路。該殼體1601係被描繪為一例如可用於一行動電話或個人數位助理中的類型之可攜式的殼體，並且螢幕1610可以在該殼體的表面被露出。在其中一結構1606係包含一例如是成像晶片的光敏元件的實施例中，一透鏡1611或是其它光學元件亦可被設置以用於將光導向該結構。同樣地，在圖16中所示之簡化的系統僅僅是範例的；其它包含通常被視為固定 的結構之例如是桌上型電腦、路由器與類似者的系統之系統亦可以利用以上論述的結構來加以做成。
根據本發明的一模組或構件(例如是以上參考圖1A至1C所述的模組10)，藉此該第一微電子元件的一表面係覆蓋該第二微電子元件的後表面的至少一部分之一項可能的益處可以是提供電連接一特定露出的邊緣接點(例如，該露出的邊緣接點50)與在一特定的微電子元件(例如，該第一微電子元件20)的一前表面被露出之一特定的電接點(例如，該電接點24)之相當短的引線。在相鄰的引線之間的寄生電容可能是相當大的，尤其在具有高的接點密度及細微間距的微電子組件中。在例如是其中該些引線70可以是相當短的模組10之微電子組件中，寄生電容可被降低，尤其是在相鄰的引線之間者。
如上所述根據本發明的一模組或構件之另一項可能的益處可以是提供例如是引線70之類似長度的引線，其例如可以電連接資料輸入/輸出信號端子(例如，該露出的邊緣接點50)與在個別的第一及第二微電子元件20、30的前表面之電性接點24、34。在例如是可包含複數個模組或構件1206的系統1200之系統中，具有相當類似長度的引線70是可以容許資料輸入/輸出信號在每個微電子元件以及該些露出的邊緣接點之間的傳遞延遲是相當接近地相符。
根據如上所述的本發明的一模組或構件之又一項可能的益處可以是提供例如是引線70之類似長度的引線，其例如可以電連接共用的時脈信號端子及/或共用的資料選通信號端子(例如，該露出的邊緣接點50)與在個別的第一及第二微電子元件20、30的前表面之電性接點24、34。該 些資料選通信號端子或時脈信號端子或是兩者都可具有實質相同的負載及電氣路徑長度至個別的微電子元件20、30，並且至每個微電子元件的路徑長度可以是相當短的。
在先前敘述的模組或構件之任一個或是全部中，該第一或第二微電子元件中的一或多個的後表面在完成製造之後可以是至少部分地在該微電子組件的一外表面被露出。因此，在以上相關圖1A至1C所述的組件中，該第一及第二微電子元件20、30的後表面22、32的一或兩者在該完成的模組10中可以是部分或全部被露出。該後表面22、32可以部分或全部被露出，儘管一例如是該第一囊封材料60的包覆成型或是其它的囊封或封裝結構可能會接觸該微電子元件、或是被設置成相鄰該微電子元件。
在上述的實施例的任一個中，該微電子組件可包含一由金屬、石墨或是任何其它合適的導熱材料所做成之散熱片。在一實施例中，該散熱片係包含一相鄰該第一微電子元件而被設置的金屬層。該金屬層可以在該第一微電子元件的後表面上被露出。或者是，該散熱片可包含一至少覆蓋該第一微電子元件的後表面之包覆成型或是囊封材料。
儘管本發明在此已經參考特定實施例來加以敘述，但將瞭解到的是，這些實施例僅僅是說明本發明的原理及應用而已。因此，欲被理解是可以對於該些說明的實施例做出許多的修改，並且其它配置可被設計出，而不脫離如同所附的申請專利範圍所界定之本發明的精神與範疇。
將會體認到的是，各種的附屬項申請專利範圍以及其中所闡述的特點都可以用和最初的申請專利範圍所提出的不同之方式來加以組合。亦將會體認到的是，相關個別的實施例所敘述的特點可以和該些所敘 述的實施例中之其它實施例共用。
1310‧‧‧微電子封裝
1314‧‧‧黏著劑層
1320‧‧‧第一微電子元件
1321‧‧‧前表面
1322‧‧‧後表面
1324‧‧‧元件接點
1330‧‧‧第二微電子元件
1331‧‧‧前表面
1334‧‧‧元件接點
1340‧‧‧基板
1341‧‧‧第一表面
1342‧‧‧第二表面
1347a‧‧‧基板接點
1347b‧‧‧基板接點
1350‧‧‧端子
1351‧‧‧導電塊
1373‧‧‧導電塊
1375‧‧‧導電塊

Claims (27)

  1. 一種微電子封裝，其係包括：一基板，其具有第一及第二相對的表面、複數個在該第一表面的基板接點以及複數個在該第二表面的端子，該些端子係被配置以用於連接該微電子封裝到該封裝外部的至少一構件；以及第一及第二微電子元件，其具有面對該基板的該第一表面的前表面，每個微電子元件係具有複數個在其前表面的元件接點，每個微電子元件的該些元件接點係和該些基板接點中之對應的基板接點連結，該第二微電子元件的該前表面係部分地覆蓋該第一微電子元件的一後表面並且附接至該後表面，其中該第一微電子元件的該些元件接點係用一區域陣列來加以配置並且和一第一組的基板接點覆晶接合，並且該第二微電子元件的該些元件接點係藉由導電塊來和一第二組的基板接點連結。
  2. 如申請專利範圍第1項之微電子封裝，其中該第二微電子元件的該些元件接點係突出超過該第一微電子元件的一橫向邊緣。
  3. 如申請專利範圍第1項之微電子封裝，其中該第一及第二微電子元件中之至少一個係包含一記憶體儲存元件。
  4. 如申請專利範圍第3項之微電子封裝，其進一步包括複數個從該些基板接點中的至少某些個延伸至該些端子的引線，其中該些引線是可用以載有一位址信號，該位址信號可用以定址在該第一及第二微電子元件中之至少一個的該記憶體儲存元件。
  5. 如申請專利範圍第1項之微電子封裝，其中該些端子中的至少某些個 是可用以在該些個別的端子以及該第一及第二微電子元件的每一個之間載有一信號或是一參考電位中的至少一個。
  6. 如申請專利範圍第1項之微電子封裝，其進一步包括複數個第三微電子元件，每個第三微電子元件係電連接至該基板。
  7. 如申請專利範圍第6項之微電子封裝，其中該複數個第三微電子元件係用一堆疊的配置來加以配置，該些第三微電子元件的每一個係具有一前表面或後表面面對該些第三微電子元件中之一相鄰的一個的一前表面或後表面。
  8. 如申請專利範圍第6項之微電子封裝，其中該複數個第三微電子元件係用一平面的配置來加以配置，該些第三微電子元件的每一個係具有一週邊表面面對該些第三微電子元件中之一相鄰的一個的一週邊表面。
  9. 如申請專利範圍第6項之微電子封裝，其中該第二微電子元件係包含揮發性RAM，該些第三微電子元件分別包含非揮發性快閃記憶體，並且該第一微電子元件係包含一被組態設定以主要控制在一外部的構件以及該第二及第三微電子元件之間的資料傳輸的處理器。
  10. 如申請專利範圍第6項之微電子封裝，其中該第二微電子元件係包含一揮發性框緩衝器記憶體儲存元件，該些第三微電子元件分別包含非揮發性快閃記憶體，並且該第一微電子元件係包含一繪圖處理器。
  11. 一種系統，其係包含複數個如申請專利範圍第1項的微電子封裝、一電路板以及一處理器，該微電子封裝的該些端子係和該電路板的板接點電連接，每個微電子封裝係被配置以在一時脈週期中平行地傳輸一數目N個的資料位元，並且該處理器係被配置以在一時脈週期中平行地傳輸一數 目M個的資料位元，M係大於或等於N。
  12. 一種系統，其係包括一如申請專利範圍第1項的微電子封裝以及一或多個電連接至該微電子封裝的其它電子構件。
  13. 如申請專利範圍第12項之系統，其進一步包括一殼體，該微電子封裝以及該些其它電子構件係被安裝到該殼體。
  14. 一種模組，其係包括：一模組卡，其係具有一第一表面、一第二表面以及複數個相鄰該第一及第二表面中的至少一個的一邊緣之平行的露出的邊緣接點，以用於在該模組被插入在一插座中時和該插座之對應的接點配接，該模組卡係具有複數個在該第一表面的卡接點；以及第一及第二微電子元件，其具有前表面，其面對該模組卡的該第一表面，每個微電子元件係具有複數個在其前表面的元件接點，每個微電子元件的該些元件接點係和該些卡接點中之對應的卡接點連結，該第二微電子元件的該前表面係部分地覆蓋該第一微電子元件的一後表面，並且附接至該後表面，其中該第一微電子元件的該些元件接點係用一區域陣列來加以配置並且和一第一組的卡接點覆晶接合，並且該第二微電子元件的該些元件接點係藉由導電塊來和一第二組的卡接點連結。
  15. 如申請專利範圍第14項之模組，其中該第二微電子元件的該些元件接點係突出超過該第一微電子元件的一橫向邊緣。
  16. 如申請專利範圍第14項之模組，其中該些邊緣接點係在該模組卡的該第一或第二表面中的至少一個被露出。
  17. 如申請專利範圍第14項之模組，其中該第一及第二微電子元件中之至少一個係包含一記憶體儲存元件。
  18. 如申請專利範圍第17項之模組，其進一步包括複數個從該些卡接點中的至少某些個延伸至該些邊緣接點的引線，其中該些引線是可用以載有一位址信號，該位址信號可用以定址在該第一及第二微電子元件中之至少一個中的該記憶體儲存元件。
  19. 如申請專利範圍第14項之模組，其中該些邊緣接點中的至少某些個是可用以在該個別的邊緣接點以及該第一及第二微電子元件的每一個之間載有一信號或是一參考電位中的至少一個。
  20. 如申請專利範圍第14項之模組，其進一步包括複數個第三微電子元件，每個第三微電子元件係電連接至該模組卡。
  21. 如申請專利範圍第20項之模組，其中該複數個第三微電子元件係用一堆疊的配置來加以配置，該些第三微電子元件的每一個係具有一前表面或後表面面對該些第三微電子元件中之一相鄰的一個的一前表面或後表面。
  22. 如申請專利範圍第20項之模組，其中該複數個第三微電子元件係用一平面的配置來加以配置，該些第三微電子元件的每一個係具有一週邊表面面對該些第三微電子元件中之一相鄰的一個的一週邊表面。
  23. 如申請專利範圍第20項之模組，其中該第二微電子元件係包含揮發性RAM，該些第三微電子元件分別包含非揮發性快閃記憶體，並且該第一微電子元件係包含一被組態設定以主要控制在一外部的構件以及該第二及第三微電子元件之間的資料傳輸的處理器。
  24. 如申請專利範圍第20項之模組，其中該第二微電子元件係包含一揮發性框緩衝器記憶體儲存元件，該些第三微電子元件分別包含非揮發性快閃記憶體，並且該第一微電子元件係包含一繪圖處理器。
  25. 一種系統，其係包含複數個如申請專利範圍第14項的模組、一電路板以及一處理器，該模組的該些露出的接點係被插入一配接的插座中，該插座係和該電路板電連接，每個模組係被配置以在一時脈週期中平行地傳輸一數目N個的資料位元，並且該處理器係被配置以在一時脈週期中平行地傳輸一數目M個的資料位元，M係大於或等於N。
  26. 一種系統，其係包括一如申請專利範圍第1項的模組以及一或多個電連接至該模組的其它電子構件。
  27. 如申請專利範圍第26項之系統，其進一步包括一殼體，該模組以及該些其它電子構件係被安裝到該殼體。
TW102138051A 2012-10-23 2013-10-22 在微電子封裝、模組和系統中堆疊兩個或更多個晶粒的複合晶粒 TWI503947B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/658,401 US8952516B2 (en) 2011-04-21 2012-10-23 Multiple die stacking for two or more die

Publications (2)

Publication Number Publication Date
TW201423954A true TW201423954A (zh) 2014-06-16
TWI503947B TWI503947B (zh) 2015-10-11

Family

ID=49517713

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102138051A TWI503947B (zh) 2012-10-23 2013-10-22 在微電子封裝、模組和系統中堆疊兩個或更多個晶粒的複合晶粒

Country Status (4)

Country Link
KR (1) KR20150074168A (zh)
CN (1) CN104885217A (zh)
TW (1) TWI503947B (zh)
WO (1) WO2014066153A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI556368B (zh) * 2015-01-16 2016-11-01 南茂科技股份有限公司 晶片封裝結構及其製作方法
TWI730499B (zh) * 2019-11-12 2021-06-11 健策精密工業股份有限公司 散熱片
TWI764887B (zh) * 2016-11-14 2022-05-21 南韓商三星電子股份有限公司 半導體模組
TWI797669B (zh) * 2021-02-25 2023-04-01 日商鎧俠股份有限公司 半導體裝置以及半導體裝置的製造方法
TWI834596B (zh) * 2015-11-12 2024-03-01 美商艾馬克科技公司 半導體封裝及其製造方法
US12057434B2 (en) 2015-11-12 2024-08-06 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor package and manufacturing method thereof

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9237648B2 (en) 2013-02-25 2016-01-12 Invensas Corporation Carrier-less silicon interposer
US9691693B2 (en) 2013-12-04 2017-06-27 Invensas Corporation Carrier-less silicon interposer using photo patterned polymer as substrate
US9437536B1 (en) 2015-05-08 2016-09-06 Invensas Corporation Reversed build-up substrate for 2.5D
US10211160B2 (en) 2015-09-08 2019-02-19 Invensas Corporation Microelectronic assembly with redistribution structure formed on carrier
ES2965910T3 (es) 2015-10-30 2024-04-17 Phc Corp Reactivo y método para medir complejo trombina antitrombina
US9666560B1 (en) 2015-11-25 2017-05-30 Invensas Corporation Multi-chip microelectronic assembly with built-up fine-patterned circuit structure
DE112016007295T5 (de) * 2016-10-01 2019-06-19 Intel Corporation Elektronisches bauelementgehäuse
CN110895630B (zh) * 2018-09-12 2022-06-07 长鑫存储技术有限公司 晶圆堆叠方法及装置、存储介质和电子设备
CN110579915A (zh) * 2019-08-06 2019-12-17 深圳市华星光电技术有限公司 覆晶薄膜组、显示模组及覆晶薄膜组的邦定方法
US11664300B2 (en) * 2019-12-26 2023-05-30 Taiwan Semiconductor Manufacturing Co., Ltd. Fan-out packages and methods of forming the same
CN112420529B (zh) * 2020-11-27 2022-04-01 上海易卜半导体有限公司 封装件及形成封装件的方法
US20220173074A1 (en) 2020-11-27 2022-06-02 Yibu Semiconductor Co., Ltd. Chip Package and Method of Forming Chip Packages

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6369448B1 (en) * 2000-01-21 2002-04-09 Lsi Logic Corporation Vertically integrated flip chip semiconductor package
JP3866178B2 (ja) * 2002-10-08 2007-01-10 株式会社ルネサステクノロジ Ｉｃカード
WO2004038798A2 (en) * 2002-10-22 2004-05-06 Unitive International Limited Stacked electronic structures including offset substrates
US7061121B2 (en) * 2003-11-12 2006-06-13 Tessera, Inc. Stacked microelectronic assemblies with central contacts
JP4108701B2 (ja) * 2005-09-12 2008-06-25 株式会社ルネサステクノロジ Ｉｃカードの製造方法
US8067267B2 (en) * 2005-12-23 2011-11-29 Tessera, Inc. Microelectronic assemblies having very fine pitch stacking
US7638868B2 (en) * 2006-08-16 2009-12-29 Tessera, Inc. Microelectronic package
CN101232004A (zh) * 2007-01-23 2008-07-30 联华电子股份有限公司 芯片堆叠封装结构
TW201239998A (en) * 2011-03-16 2012-10-01 Walton Advanced Eng Inc Method for mold array process to prevent peripheries of substrate exposed

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI556368B (zh) * 2015-01-16 2016-11-01 南茂科技股份有限公司 晶片封裝結構及其製作方法
TWI834596B (zh) * 2015-11-12 2024-03-01 美商艾馬克科技公司 半導體封裝及其製造方法
US12057434B2 (en) 2015-11-12 2024-08-06 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor package and manufacturing method thereof
TWI764887B (zh) * 2016-11-14 2022-05-21 南韓商三星電子股份有限公司 半導體模組
TWI730499B (zh) * 2019-11-12 2021-06-11 健策精密工業股份有限公司 散熱片
US11404344B2 (en) 2019-11-12 2022-08-02 Jentech Precision Industrial Co., Ltd. Heat spreading plate
TWI797669B (zh) * 2021-02-25 2023-04-01 日商鎧俠股份有限公司 半導體裝置以及半導體裝置的製造方法
US11854925B2 (en) 2021-02-25 2023-12-26 Kioxia Corporation Semiconductor device and method of manufacturing semiconductor device

Also Published As

Publication number Publication date
WO2014066153A4 (en) 2014-06-19
CN104885217A (zh) 2015-09-02
KR20150074168A (ko) 2015-07-01
WO2014066153A1 (en) 2014-05-01
TWI503947B (zh) 2015-10-11

Similar Documents

Publication Publication Date Title
TWI503947B (zh) 在微電子封裝、模組和系統中堆疊兩個或更多個晶粒的複合晶粒
US10622289B2 (en) Stacked chip-on-board module with edge connector
US9640515B2 (en) Multiple die stacking for two or more die
US10468380B2 (en) Stackable microelectronic package structures
US9508629B2 (en) Memory module in a package
TWI479630B (zh) 具中心接觸件之增強堆疊微電子總成以及其之系統、模組及配置
US8338963B2 (en) Multiple die face-down stacking for two or more die
US9437579B2 (en) Multiple die face-down stacking for two or more die
US20130015591A1 (en) Memory module in a package

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees