TW202335215A - 半導體裝置及半導體裝置的製造方法 - Google Patents

半導體裝置及半導體裝置的製造方法 Download PDF

Info

Publication number
TW202335215A
TW202335215A TW111126766A TW111126766A TW202335215A TW 202335215 A TW202335215 A TW 202335215A TW 111126766 A TW111126766 A TW 111126766A TW 111126766 A TW111126766 A TW 111126766A TW 202335215 A TW202335215 A TW 202335215A
Authority
TW
Taiwan
Prior art keywords
resin layer
laminated body
semiconductor device
semiconductor
semiconductor wafer
Prior art date
Application number
TW111126766A
Other languages
English (en)
Other versions
TWI843150B (zh
Inventor
三浦正幸
Original Assignee
日商鎧俠股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商鎧俠股份有限公司 filed Critical 日商鎧俠股份有限公司
Publication of TW202335215A publication Critical patent/TW202335215A/zh
Application granted granted Critical
Publication of TWI843150B publication Critical patent/TWI843150B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, the devices being individual devices of subclass H10D or integrated devices of class H10
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68372—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support a device or wafer when forming electrical connections thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/18—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of the types provided for in two or more different main groups of the same subclass of H10B, H10D, H10F, H10H, H10K or H10N

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)

Abstract

提供一種可進一步減少封裝的半導體裝置及半導體裝置的製造方法。本實施方式的半導體裝置包括：第一積層體，設置於基板的上方，並積層有多個第一半導體晶片；以及第二積層體，設置於相對於所述第一積層體而與所述基板相反之側，並積層有多個第二半導體晶片，所述第一半導體晶片分別具有與所述基板相向的第一焊墊，所述第二半導體晶片分別具有朝向與所述基板相反的方向的第二焊墊。

Description

半導體裝置及半導體裝置的製造方法
本實施方式是有關於一種半導體裝置及半導體裝置的製造方法。 [相關申請案] 本申請案享有以日本專利申請案2022-021539號（申請日：2022年2月15日）為基礎申請案的優先權。本申請案藉由參照該基礎申請案而包含基礎申請案的全部內容。
於半導體封裝中，有時設置有積層的多個半導體晶片。多個半導體晶片有時錯開積層，以露出用於與導線連接的焊墊。為了使封裝小型化，期望減小半導體晶片的配置面積。
提供一種可進一步減少封裝的半導體裝置及半導體裝置的製造方法。
本實施方式的半導體裝置包括：第一積層體，設置於基板的上方，並積層有多個第一半導體晶片；以及第二積層體，設置於相對於所述第一積層體而與所述基板相反之側，並積層有多個第二半導體晶片，所述第一半導體晶片分別具有與所述基板相向的第一焊墊，所述第二半導體晶片分別具有朝向與所述基板相反的方向的第二焊墊。
以下，參照圖式對本發明的實施方式進行說明。本實施方式並不限定本發明。於以下的實施方式中，基板的上下方向表示使設置有半導體晶片的面朝上時的相對方向，有時與根據重力加速度的上下方向不同。圖式是示意性的或概念性的圖式，各部分的比率等未必限於與現實的比率相同。於說明書與圖式中，對與關於已出現的圖式而所述者相同的要素標註相同的符號，並適宜省略詳細的說明。
（第一實施方式） 圖1是表示第一實施方式的半導體裝置1的結構的一例的剖面圖。半導體裝置1包括：積層體S1、柱狀電極30、積層體S2、導線70、柱狀電極80、樹脂層90、再配線層100、以及金屬凸塊150。半導體裝置1例如可為與非（Not AND，NAND）型快閃記憶體、大型積體電路（Large Scale Integration，LSI）等半導體封裝。
積層體S1設置於再配線層100的上方。積層體S1具有半導體晶片10與接著層20。接著層20例如為晶粒附接膜（Die Attachment Film，DAF）。積層體S1是於與積層方向垂直的方向上錯開積層有多個半導體晶片10的積層體。
多個半導體晶片10分別具有第一面F10a和與第一面F10a為相反側的第二面F10b。記憶體單元陣列、電晶體或電容器等半導體元件（未圖示）形成於各半導體晶片10的第一面F10a上。半導體晶片10的第一面F10a上的半導體元件被未圖示的絕緣膜被覆並加以保護。於該絕緣膜中例如可使用氧化矽膜或氮化矽膜等無機系絕緣材料。另外，於該絕緣膜中可使用於無機系絕緣材料上形成有機系絕緣材料而成的材料。作為有機系絕緣材料，例如可使用酚系樹脂、聚醯亞胺系樹脂、聚醯胺系樹脂、丙烯酸系樹脂、環氧系樹脂、對伸苯基苯並雙噁唑（p-phenylene benzobisoxazole，PBO）系樹脂、矽酮系樹脂、苯並環丁烯系樹脂等樹脂、或者該些的混合材料、複合材料等有機系絕緣材料。半導體晶片10例如可為NAND型快閃記憶體的記憶體晶片或者搭載有任意的LSI的半導體晶片。半導體晶片10可為具有彼此相同的結構的半導體晶片，但亦可為具有彼此不同的結構的半導體晶片。
多個半導體晶片10進行積層，並藉由接著層20接著。作為接著層20，例如可使用酚系樹脂、聚醯亞胺系樹脂、聚醯胺系樹脂、丙烯酸系樹脂、環氧系樹脂、對伸苯基苯並雙噁唑（p-phenylene benzobisoxazole，PBO）系樹脂、矽酮系樹脂、苯並環丁烯系樹脂等樹脂、或者該些的混合材料、複合材料等有機系絕緣材料。多個半導體晶片10分別具有於第一面F10a上露出的電極焊墊15。積層於半導體晶片10（上層半導體晶片10）之下的其他半導體晶片10（下層半導體晶片10）以不於上層半導體晶片10的電極焊墊15上重疊的方式，於相對於上層半導體晶片10的設置有電極焊墊15的邊大致垂直的方向（X方向）上錯開地積層。
電極焊墊15與設置於半導體晶片10上的半導體元件中的任一者進行電性連接。於電極焊墊15中例如可使用Cu、Ni、W、Au、Ag、Pd、Sn、Bi、Zn、Cr、Al、Ti、Ta、TiN、TaN、CrN等單體、該些中的兩種以上的複合膜、或者該些中的兩種以上的合金等低電阻金屬。
柱狀電極（第二柱狀電極）30與半導體晶片10的電極焊墊15連接，並沿多個半導體晶片10的積層方向（Z方向）延伸。接著層20被部分去除，以露出電極焊墊15的一部分，柱狀電極30能夠與電極焊墊15連接。或者，接著層20貼附於下層半導體晶片10的第二面F10b，從而以不與上層半導體晶片10的電極焊墊15重疊的方式設置。柱狀電極30的上端例如藉由打線接合法而與電極焊墊15連接。柱狀電極30的下端到達樹脂層90的下表面，並於其下表面露出。柱狀電極30的下端與再配線層100的電極焊墊（未圖示）連接。柱狀電極30的材料中例如可使用Au、Cu、Ag、Pd、Pt等導電性金屬、或者包含該些中的至少一種的合金。
電極焊墊15與再配線層100相向。因此，半導體晶片10以面朝下的方式進行積層。另外，積層體S1的半導體晶片10錯開積層，以露出電極焊墊15。
積層體S2設置於相對於積層體S1而與再配線層100相反之側。積層體S2具有半導體晶片50與接著層60。接著層60例如為DAF。積層體S2是於與積層方向垂直的方向上錯開積層有多個半導體晶片50的積層體。
多個半導體晶片50分別具有第一面F50a和與第一面F50a為相反側的第二面F50b。記憶體單元陣列、電晶體或電容器等半導體元件（未圖示）形成於各半導體晶片50的第一面F50a上。半導體晶片50的第一面F50a上的半導體元件被未圖示的絕緣膜被覆並加以保護。於該絕緣膜中例如可使用氧化矽膜或氮化矽膜等無機系絕緣材料。另外，於該絕緣膜中可使用於無機系絕緣材料上形成有機系絕緣材料而成的材料。作為有機系絕緣材料，例如可使用酚系樹脂、聚醯亞胺系樹脂、聚醯胺系樹脂、丙烯酸系樹脂、環氧系樹脂、對伸苯基苯並雙噁唑（p-phenylene benzobisoxazole，PBO）系樹脂、矽酮系樹脂、苯並環丁烯系樹脂等樹脂、或者該些的混合材料、複合材料等有機系絕緣材料。半導體晶片50例如可為NAND型快閃記憶體的記憶體晶片或者搭載有任意的LSI的半導體晶片。半導體晶片50可為具有彼此相同的結構的半導體晶片，但亦可為具有彼此不同的結構的半導體晶片。進而，半導體晶片50可為具有與半導體晶片10相同的結構的半導體晶片，但亦可為具有與半導體晶片10不同的結構的半導體晶片。
多個半導體晶片50進行積層，並藉由接著層60接著。多個半導體晶片50分別具有於第一面F50a上露出的電極焊墊55。積層於其他半導體晶片50上的半導體晶片50以不於其他半導體晶片50的電極焊墊55上重疊的方式，於相對於設置有電極焊墊55的邊大致垂直的方向（X方向）上錯開地積層。
電極焊墊55與設置於半導體晶片50上的半導體元件中的任一者進行電性連接。於電極焊墊55中例如可使用Cu、Ni、W、Au、Ag、Pd、Sn、Bi、Zn、Cr、Al、Ti、Ta、TiN、TaN、CrN等單體、該些中的兩種以上的複合膜、或者該些中的兩種以上的合金等低電阻金屬。
導線（第一導線）70與半導體晶片50的電極焊墊55連接。導線70將電極焊墊55彼此電性連接，另外，將電極焊墊55與柱狀電極80（端部焊墊81）電性連接。導線70例如為環狀的導線。接著層60被部分去除，以露出電極焊墊55的一部分，導線70能夠與電極焊墊55連接。或者，接著層60貼附於上層半導體晶片50的第二面F50b，從而以不與下層半導體晶片50的電極焊墊55重疊的方式設置。導線70的材料中例如可使用Au、Cu、Ag、Pd、Pt等導電性金屬、或者包含該些中的至少一種的合金。
電極焊墊55朝向與再配線層100相反的方向。因此，半導體晶片50以面朝上的方式進行積層。即，半導體晶片50以與面朝下地積層的半導體晶片10背對背的方式進行積層。另外，積層體S2的半導體晶片50錯開積層，以露出電極焊墊55。
柱狀電極（第一柱狀電極）80自再配線層100向積層體S1及積層體S2的積層方向（上方）延伸。柱狀電極80貫通樹脂層90，延伸至樹脂層90的內部的規定高度為止。更詳細而言，柱狀電極80於積層體S1、積層體S2的積層方向上貫通樹脂層90的樹脂層91，並延伸至樹脂層90中的樹脂層91與樹脂層92的邊界為止。柱狀電極80的材料中例如可使用Au、Cu、Ag、Pd、Pt等、或者包含該些中的至少一種的合金的導電性金屬。
另外，柱狀電極80於與再配線層100相反之側的端部具有端部焊墊81。導線70於柱狀電極80之側的端部具有端部焊墊71。端部焊墊81及端部焊墊71於之後說明的樹脂層91、樹脂層92的邊界上相互相接。端部焊墊81的寬度與端部焊墊71的寬度不同。更詳細而言，端部焊墊81的寬度大於端部焊墊71的寬度。藉由端部焊墊81的寬度（直徑）變大，可容易地連接導線70與柱狀電極80（參照圖2H）。例如，藉由增大形成柱狀電極80時的接合加權，可增大端部焊墊81的寬度。再者，端部焊墊81的寬度、及端部焊墊71的寬度是與柱狀電極80延伸的Z方向大致垂直的方向（X方向）的寬度。
柱狀電極80配置於半導體晶片10中配置有電極焊墊15的邊E1之側。
電極焊墊55配置於半導體晶片50的邊E2，所述半導體晶片50的邊E2為半導體晶片10中配置有電極焊墊15的邊E1之側。於圖1所示的例子中，電極焊墊15配置於半導體晶片10的右側的端部，電極焊墊55配置於半導體晶片50的右側的端部。
積層體S2被配置成於積層體S1上與積層體S1相接。積層體S1的最上層的半導體晶片10、及積層體S2的最下層的半導體晶片50經由接著層20、接著層60而接著。
樹脂層90被覆（密封）積層體S1、積層體S2、柱狀電極30、導線70及柱狀電極80，於下表面露出柱狀電極30、柱狀電極80的前端。
於樹脂層90中例如可使用酚系樹脂、聚醯亞胺系樹脂、聚醯胺系樹脂、丙烯酸系樹脂、環氧系樹脂、對伸苯基苯並雙噁唑（p-phenylene benzobisoxazole，PBO）系樹脂、矽酮系樹脂、苯並環丁烯系樹脂等樹脂、或者該些的混合材料、複合材料等有機系絕緣材料。
樹脂層90具有樹脂層91、樹脂層92。
樹脂層91設置於再配線層100上。樹脂層91被覆積層體S1及柱狀電極30、柱狀電極80。
樹脂層92設置於樹脂層91上。樹脂層92被覆積層體S2及導線70。
於樹脂層91與樹脂層92之間，材料或特性可相同。另外，於樹脂層91與樹脂層92之間，材料或特性亦可不同。藉此，可抑制半導體裝置1的封裝的翹曲。於樹脂層91與樹脂層92之間，例如硬化收縮率、彈性係數、線膨脹係數、及玻璃轉移溫度（Tg）中的至少一個不同。樹脂層91、樹脂層92亦可使用所謂的模塑樹脂。模塑樹脂於樹脂層中混合有無機絕緣物的填料。於樹脂層91與樹脂層92中，填料與樹脂的混合率、填料的材質、填料的形狀、填料的直徑等亦可不同。
再配線層（RDL（Redistribution Layer））100設置於樹脂層90之下，與柱狀電極30、柱狀電極80電性連接。再配線層100是積層有多個配線層與多個絕緣層的多層配線層，將柱狀電極30、柱狀電極80分別與金屬凸塊150電性連接。
金屬凸塊150設置於再配線層100之下，且與再配線層100的配線層電性連接。金屬凸塊150用於與外部裝置（未圖示）的連接。於金屬凸塊150中例如可使用Sn、Ag、Cu、Au、Pd、Bi、Zn、Ni、Sb、In、Ge的單體、該些中的兩種以上的複合膜、或者合金。
接下來，對半導體裝置1的製造方法進行說明。
圖2A～圖2I是表示第一實施方式的半導體裝置1的製造方法的一例的剖面圖。
首先，如圖2A所示，於支撐體2上形成剝離層3及金屬膜4。支撐體2例如為矽（Si）基板。再者，支撐體2亦可為玻璃基板等。剝離層3例如為有機系材料的暫時接著劑。金屬膜4例如為Ti/Al層。金屬膜4例如藉由濺鍍而形成。藉由形成金屬膜4，可於後續步驟中容易於支撐體2上形成柱狀電極80。再者，自圖2B所示的步驟至支撐體2被剝離為止，省略剝離層3及金屬膜4。
接下來，如圖2B所示，於支撐體2（金屬膜4）上積層半導體晶片10。藉此，於支撐體2上形成積層體S1。半導體晶片10的各電極焊墊15朝向與支撐體2相反的方向。
接下來，如圖2C所示，形成柱狀電極30、柱狀電極80。柱狀電極30、柱狀電極80例如藉由打線接合法形成。柱狀電極30形成為自電極焊墊15向上方（積層體S1的積層方向）延伸。柱狀電極80形成為自支撐體2（金屬膜4）向積層體S1的積層方向延伸。
接下來，如圖2D所示，於支撐體2上形成樹脂層91，對樹脂層91進行磨削以使柱狀電極30、柱狀電極80的上端露出。樹脂層91形成為被覆積層體S1。
接下來，如圖2E所示，形成再配線層100。
接下來，如圖2F所示，將支撐體2及剝離層3剝離，對剝離後的面進行清洗，並藉由蝕刻來去除金屬膜4。再者，圖2F是自圖2E上下反轉來示出。於圖2F所示的步驟後，於支撐體2剝離後的面上露出有樹脂層91、接著層20及端部焊墊81。
接下來，如圖2G所示，於積層體S1上積層半導體晶片50。藉此，於剝離了支撐體2之側的積層體S1上形成積層體S2。半導體晶片50的各自的電極焊墊55朝向與積層體S1相反的方向。
接下來，如圖2H所示，形成導線70。導線70例如藉由打線接合法形成。導線70形成為將電極焊墊55彼此電性連接，並且將電極焊墊55與柱狀電極80（端部焊墊81）電性連接。
接下來，如圖2I所示，於樹脂層91上形成樹脂層92。樹脂層92形成為被覆積層體S2。
於圖2I所示的步驟之後，形成金屬凸塊150，藉此完成圖1所示的半導體裝置1。
如以上般，根據第一實施方式，積層體S1中包含的半導體晶片10分別具有與再配線層100相向的電極焊墊15。積層體S2中包含的半導體晶片50分別具有朝向與再配線層100（積層體S1）相反的方向的電極焊墊55。藉此，可以自積層方向觀察時積層體S1、積層體S2的重合的面積變大的方式，容易配置半導體晶片10、半導體晶片50。結果，可進一步減小封裝尺寸。
另外，可進一步縮短柱狀電極30、柱狀電極80的最大長度。藉此，可以更窄的間距形成柱狀電極30、柱狀電極80。
另外，於第一實施方式中，於積層體S1、積層體S2之間積層數相同。以自積層方向觀察時使積層體S1、積層體S2各自的面積大致相同、且積層體S1、積層體S2的外形重合的方式，配置積層體S1、積層體S2，藉此可使所需的配置面積最小化。但是，積層數於積層體S1、積層體S2之間亦可不同。
另外，於第一實施方式中，積層體S1、積層體S2各自的積層數為2，但積層數亦可為3以上。
另外，支撐體2亦可為金屬板。於所述情況下，即便不形成金屬膜4，亦可容易形成柱狀電極80。作為金屬板的支撐體2的剝離例如可藉由將支撐體2熔化來進行。
（比較例） 接下來，對全部的電極焊墊朝向相同的方向時、即半導體晶片處於面朝下狀態及面朝上狀態中的任一狀態時的比較例進行說明。
圖3是表示第一比較例的半導體裝置1a的結構的一例的剖面圖。圖4是表示第二比較例的半導體裝置1b的結構的一例的剖面圖。
於圖3及圖4所示的例子中，示出四層半導體晶片10。半導體晶片的數量於第一實施方式、第一比較例及第二比較例之間相同。另外，於圖3及圖4所示的例子中，樹脂層90具有一種樹脂層。
於圖3及圖4中所示的例子中，全部的半導體晶片10均以面朝下的方式進行積層。於圖3所示的例子中，半導體晶片10於一個方向上錯開積層。於圖4所示的例子中，半導體晶片10藉由間隔物120以於中途折回的方式錯開積層。
錯開量OA是用於使電極焊墊15露出的半導體晶片10的偏移（錯開）的量。於圖3及圖4所示的例子中，所需的配置面積為一個半導體晶片10的面積與和錯開量OA的三倍相應的面積之和。半導體晶片10的積層數每增加一個，則需要與錯開量OA相應的面積的配置面積。即便為圖4所示的折回結構，亦難以抑制錯開量OA。
另外，柱狀電極30的最大長度需要根據積層數而增長。柱狀電極30越長，越難以形成柱狀電極30。這是因為，形成柱狀電極30的毛細管有可能與已經形成的其他柱狀電極30接觸。於所述情況下，難以利用窄的間距形成柱狀電極30。
相對於此，於第一實施方式中，混合存在有面朝下狀態的積層體S1與面朝上狀態的積層體S2。積層體S1及積層體S2分別具有兩層半導體晶片。於圖1所示的例子中，所需的配置面積為一個半導體晶片10、半導體晶片50的面積、與錯開量OA相應的面積、以及柱狀電極80的配置面積之和。半導體晶片10及半導體晶片50兩者的積層數每增加一個，則需要與錯開量OA相應的面積的配置面積。因此，與第一比較例及第二比較例相比，可減少由半導體晶片10、半導體晶片50的偏移所致的面積，從而可抑制所需的配置面積。藉此，可進一步減小封裝尺寸。
另外，於第一實施方式中，柱狀電極30、柱狀電極80的最大長度由下部的積層體S1的高度（積層數）決定。即，由於柱狀電極30、柱狀電極80不直接與積層體S2的半導體晶片50連接，因此柱狀電極30、柱狀電極80的最大長度不受上部的積層體S2的積層數的影響。因此，與第一比較例及第二比較例相比，可縮短柱狀電極30、柱狀電極80的最大長度。藉此，可以更窄的間距容易形成柱狀電極30、柱狀電極80。
（第二實施方式） 圖5是表示第二實施方式的半導體裝置1的結構的一例的剖面圖。於第二實施方式中，與第一實施方式相比，柱狀電極80的配置不同。
柱狀電極80配置於與半導體晶片10中配置有電極焊墊15的邊E1相反之側的邊E3之側。藉由變更柱狀電極80的配置，來變更積層體S2的積層方向及電極焊墊55的配置。半導體晶片50及電極焊墊55相對於半導體晶片10及電極焊墊15，以積層體S1、積層體S2為中心呈點對稱地配置。
電極焊墊55配置於半導體晶片50的邊E4，所述半導體晶片50的邊E4為與半導體晶片10中配置有電極焊墊15的邊E1相反之側的邊E3之側。於圖5所示的例子中，電極焊墊15配置於半導體晶片10的右側的端部，電極焊墊55配置於半導體晶片50的左側的端部。
第二實施方式的半導體裝置1的其他結構與第一實施方式的半導體裝置1的對應的結構相同，因此省略其詳細的說明。
如第二實施方式般，亦可變更柱狀電極80的配置。第二實施方式的半導體裝置1可獲得與第一實施方式相同的效果。
（第三實施方式） 圖6是表示第三實施方式的半導體裝置1的結構的一例的剖面圖。第三實施方式與第一實施方式不同的方面在於：設置導線30a來代替柱狀電極30。
半導體裝置1更包括導線（第二導線）30a。
導線30a將電極焊墊15彼此電性連接，另外，將電極焊墊15與柱狀電極80（端部焊墊81）電性連接。導線30a例如為環狀的導線。
第三實施方式的半導體裝置1的其他結構與第一實施方式的半導體裝置1的對應的結構相同，因此省略其詳細的說明。
如第三實施方式般，亦可設置導線30a來代替柱狀電極30。第三實施方式的半導體裝置1可獲得與第一實施方式相同的效果。
（第四實施方式） 圖7是表示第四實施方式的半導體裝置1的結構的一例的剖面圖。於第四實施方式中，與第一實施方式相比，代替再配線層100而設置配線基板100a，並進而設置半導體晶片200。
半導體裝置1更包括配線基板100a、半導體晶片200、金屬凸塊210、底部填充劑220、接著劑230、以及金屬凸塊160。
配線基板100a是包含配線層與絕緣層的多層基板。絕緣層例如為預浸料。絕緣層例如為玻璃布等纖維狀增強材料與環氧等熱硬化性樹脂的複合材料。
半導體晶片200具有第一面F200a和與第一面F200a為相反側的第二面F200b。電晶體或電容器等半導體元件（未圖示）形成於各半導體晶片200的第一面F200a上。半導體晶片200的第一面F200a上的半導體元件被未圖示的絕緣膜被覆並加以保護。於該絕緣膜中例如可使用氧化矽膜或氮化矽膜等無機系絕緣材料。另外，於該絕緣膜中可使用於無機系絕緣材料上形成有機系絕緣材料而成的材料。作為有機系絕緣材料，例如可使用酚系樹脂、聚醯亞胺系樹脂、聚醯胺系樹脂、丙烯酸系樹脂、環氧系樹脂、對伸苯基苯並雙噁唑（p-phenylene benzobisoxazole，PBO）系樹脂、矽酮系樹脂、苯並環丁烯系樹脂等樹脂、或者該些的混合材料、複合材料等有機系絕緣材料。半導體晶片200例如可為對記憶體晶片（半導體晶片10、半導體晶片50）進行控制的控制器晶片或者搭載有任意的LSI的半導體晶片。
半導體晶片200設置於配線基板100a上。半導體晶片200於第一面F200a上具有金屬凸塊210。
金屬凸塊210與半導體晶片200的電極焊墊（未圖示）連接。金屬凸塊210與配線基板100a的電極焊墊（未圖示）連接。
底部填充劑220設置為對半導體晶片200與配線基板100a之間進行填充，被覆並保護金屬凸塊210的周圍。
接著劑230設置於樹脂層91與半導體晶片200之間。
樹脂層90更具有樹脂層93。樹脂層93設置為對樹脂層91與配線基板100a之間進行填充，另外，設置為被覆樹脂層91、樹脂層92。
樹脂層91、樹脂層92的外周的側面例如是藉由刀片切割而得的切斷面（參照圖8H）。樹脂層91、樹脂層92於自積層體S1、積層體S2的積層方向觀察的外周部具有規定的表面粗糙度。另外，樹脂層91、樹脂層92於自積層體S1、積層體S2的積層方向觀察的外周部具有包含沿著外周部的側面的面（切斷面）的填料。樹脂層91、樹脂層92內的填料通常為大致球狀。於將樹脂層91、樹脂層92切斷或切削時，填料的一部分有時會缺失。樹脂層93亦可使用與樹脂層91或樹脂層92相同的樹脂。樹脂層93亦可使用與樹脂層91或樹脂層92不同的樹脂。此時，樹脂層93中例如硬化收縮率、彈性係數、線膨脹係數、及玻璃轉移溫度（Tg）中的至少一個可與樹脂層91及樹脂增92不同。樹脂層93亦可使用所謂的模塑樹脂。樹脂層93中填料與樹脂的混合率、填料的材質、填料的形狀、填料的直徑等可與樹脂層91及樹脂增92不同。
第四實施方式的半導體裝置1的其他結構與第一實施方式的半導體裝置1的對應的結構相同，因此省略其詳細的說明。
接下來，對半導體裝置1的製造方法進行說明。
圖8A～圖8M是表示第四實施方式的半導體裝置1的製造方法的一例的剖面圖。再者，圖8A所示的步驟於與圖2A～圖2C所示的步驟相同的步驟之後進行。圖2A～圖2C、及圖8A～圖8H所示的步驟僅包括圖7所示的一個模組。但是，於第四實施方式中，例如相對於一個支撐體2並行地形成多個模組，於圖8H所示的步驟中，被單片化為多個模組。
於形成柱狀電極30、柱狀電極80後（參照圖2C），如圖8A所示，於支撐體2上形成樹脂層91。
接下來，如圖8B所示，將支撐體2及剝離層3剝離，對剝離後的面進行清洗，並藉由蝕刻來去除金屬膜4。再者，圖8B是自圖8A上下反轉來示出。
接下來，如圖8C所示，於積層體S1上積層半導體晶片50。藉此，於剝離了支撐體2之側的積層體S1上形成積層體S2。半導體晶片50的各自的電極焊墊55朝向與積層體S1相反的方向。
接下來，如圖8D所示，形成導線70。導線70例如藉由打線接合法形成。導線70形成為將電極焊墊55彼此電性連接，並且將電極焊墊55與柱狀電極80（端部焊墊81）電性連接。
接下來，如圖8E所示，於樹脂層91上形成樹脂層92。樹脂層92形成為被覆積層體S2。
接下來，如圖8F所示，對樹脂層91進行磨削以使柱狀電極30、柱狀電極80的上端露出。再者，圖8F是自圖8E上下反轉來示出。
接下來，如圖8G所示，形成與露出的柱狀電極30、柱狀電極80電性連接的金屬凸塊170。金屬凸塊170用於後續步驟中的柱狀電極80與金屬凸塊160之間的電性連接。再者，除了圖8G及圖8H以外，省略金屬凸塊170。
圖9是表示第四實施方式的金屬凸塊170的結構的一例的剖面圖。
金屬凸塊170具有多個金屬層171～173。金屬層171的材料中例如可使用Ni。金屬層172的材料中例如可使用Pd。金屬層173的材料中例如可使用Au。
接下來，如圖8H所示，於樹脂層91上形成凹部（鍃孔）911，並單片化為多個模組。凹部911是為了配置半導體晶片200而形成。凹部911的形成例如藉由使用切割用刀片於樹脂層91上形成槽來進行。單片化例如藉由刀片切割來進行。
接下來，如圖8I所示，將半導體晶片200倒裝晶片連接於配線基板100a上。金屬凸塊210與配線基板100a上的焊墊（未圖示）進行電性連接。
接下來，如圖8J所示，對半導體晶片200與配線基板100a的空隙（間隙）進行清洗，形成底部填充劑220。
接下來，如圖8K所示，於配線基板100a上形成金屬凸塊160，於半導體晶片200上塗佈接著劑230。於金屬凸塊160中例如可使用Sn、Ag、Cu、Au、Pd、Bi、Zn、Ni、Sb、In、Ge的單體、該些中的兩種以上的複合膜、或者合金。
接下來，如圖8L所示，將於圖8H所示的步驟中經單片化的模組倒裝晶片連接於配線基板100a上。柱狀電極30、柱狀電極80（金屬凸塊170）與金屬凸塊160進行電性連接。此處，亦可不形成金屬凸塊170，而將柱狀電極30、柱狀電極80與金屬凸塊160直接連接。或者，亦可不形成金屬凸塊160，而將配線基板100a的焊墊（未圖示）與金屬凸塊170連接。另外，於金屬凸塊170中例如可使用Sn、Ag、Cu、Au、Pd、Bi、Zn、Ni、Sb、In、Ge的單體、該些中的兩種以上的複合膜、或者合金。
接下來，如圖8M所示，形成樹脂層93。樹脂層93形成為對經單片化的模組與配線基板100a之間進行填充，並覆蓋樹脂層91、樹脂層92。
於圖8M所示的步驟之後，形成金屬凸塊150，藉此完成圖7所示的半導體裝置1。
再者，圖8I～圖8K所示的步驟亦可未必於圖8H所示的步驟之後進行。
如第四實施方式般，亦可代替再配線層100而設置配線基板100a，並進而設置半導體晶片200。第四實施方式的半導體裝置1可獲得與第一實施方式相同的效果。再者，亦可於第四實施方式的半導體裝置1中組合第二實施方式或第三實施方式。
雖然對本發明的若干實施方式進行了說明，但該些實施方式是作為例子進行了提示，並非意圖限定發明的範圍。該些實施方式能夠藉由其他各種方式來實施，於不脫離發明的主旨的範圍內，可進行各種省略、置換、變更。該些實施方式或其變形與包含於發明的範圍或主旨中同樣地，包含於申請專利範圍所記載的發明及其均等的範圍中。
1:半導體裝置 1a:半導體裝置 1b:半導體裝置 2:支撐體 3:剝離層 4:金屬膜 10:半導體晶片 15:電極焊墊 20:接著層 30:柱狀電極（第二柱狀電極） 30a:導線（第二導線） 50:半導體晶片 55:電極焊墊 60:接著層 70:導線（第一導線） 71:端部焊墊 80:柱狀電極（第一柱狀電極） 81:端部焊墊 90:樹脂層 91:樹脂層 92:樹脂層 93:樹脂層 100:再配線層 100a:配線基板 120:間隔物 150:金屬凸塊 160:金屬凸塊 170:金屬凸塊 171～173:金屬層 200:半導體晶片 210:金屬凸塊 220:底部填充劑 230:接著劑 911:凹部（鍃孔） E1:邊 E2:邊 E3:邊 E4:邊 F10a:第一面 F10b:第二面 F50a:第一面 F50b:第二面 F200a:第一面 F200b:第二面 OA:錯開量 S1:積層體 S2:積層體 X:方向 Y:方向 Z:方向
圖1是表示第一實施方式的半導體裝置的結構的一例的剖面圖。 圖2A是表示第一實施方式的半導體裝置的製造方法的一例的剖面圖。 圖2B是表示繼圖2A之後的半導體裝置的製造方法的一例的剖面圖。 圖2C是表示繼圖2B之後的半導體裝置的製造方法的一例的剖面圖。 圖2D是表示繼圖2C之後的半導體裝置的製造方法的一例的剖面圖。 圖2E是表示繼圖2D之後的半導體裝置的製造方法的一例的剖面圖。 圖2F是表示繼圖2E之後的半導體裝置的製造方法的一例的剖面圖。 圖2G是表示繼圖2F之後的半導體裝置的製造方法的一例的剖面圖。 圖2H是表示繼圖2G之後的半導體裝置的製造方法的一例的剖面圖。 圖2I是表示繼圖2H之後的半導體裝置的製造方法的一例的剖面圖。 圖3是表示第一比較例的半導體裝置的結構的一例的剖面圖。 圖4是表示第二比較例的半導體裝置的結構的一例的剖面圖。 圖5是表示第二實施方式的半導體裝置的結構的一例的剖面圖。 圖6是表示第三實施方式的半導體裝置的結構的一例的剖面圖。 圖7是表示第四實施方式的半導體裝置的結構的一例的剖面圖。 圖8A是表示第四實施方式的半導體裝置的製造方法的一例的剖面圖。 圖8B是表示繼圖8A之後的半導體裝置的製造方法的一例的剖面圖。 圖8C是表示繼圖8B之後的半導體裝置的製造方法的一例的剖面圖。 圖8D是表示繼圖8C之後的半導體裝置的製造方法的一例的剖面圖。 圖8E是表示繼圖8D之後的半導體裝置的製造方法的一例的剖面圖。 圖8F是表示繼圖8E之後的半導體裝置的製造方法的一例的剖面圖。 圖8G是表示繼圖8F之後的半導體裝置的製造方法的一例的剖面圖。 圖8H是表示繼圖8G之後的半導體裝置的製造方法的一例的剖面圖。 圖8I是表示繼圖8H之後的半導體裝置的製造方法的一例的剖面圖。 圖8J是表示繼圖8I之後的半導體裝置的製造方法的一例的剖面圖。 圖8K是表示繼圖8J之後的半導體裝置的製造方法的一例的剖面圖。 圖8L是表示繼圖8K之後的半導體裝置的製造方法的一例的剖面圖。 圖8M是表示繼圖8L之後的半導體裝置的製造方法的一例的剖面圖。 圖9是表示第四實施方式的金屬凸塊的結構的一例的剖面圖。
1:半導體裝置
10:半導體晶片
15:電極焊墊
20:接著層
30:柱狀電極(第二柱狀電極)
50:半導體晶片
55:電極焊墊
60:接著層
70:導線(第一導線)
71:端部焊墊
80:柱狀電極(第一柱狀電極)
81:端部焊墊
90:樹脂層
91:樹脂層
92:樹脂層
100:再配線層
150:金屬凸塊
E1:邊
E2:邊
F10a:第一面
F10b:第二面
F50a:第一面
F50b:第二面
S1:積層體
S2:積層體
X:方向
Y:方向
Z:方向

Claims (14)

  1. 一種半導體裝置，包括： 第一積層體，設置於基板的上方，並積層有多個第一半導體晶片；以及 第二積層體，設置於相對於所述第一積層體而與所述基板相反之側，並積層有多個第二半導體晶片， 所述第一半導體晶片分別具有與所述基板相向的第一焊墊， 所述第二半導體晶片分別具有朝向與所述基板相反的方向的第二焊墊。
  2. 如請求項1所述的半導體裝置，更包括： 第一柱狀電極，自所述基板沿所述第一積層體及所述第二積層體的積層方向延伸；以及 第一導線，將至少一個所述第二焊墊與所述第一柱狀電極電性連接。
  3. 如請求項2所述的半導體裝置，其中 所述第一柱狀電極於與所述基板相反之側的端部具有第一端部焊墊， 所述第一導線於所述第一柱狀電極之側的端部具有第二端部焊墊， 所述第一端部焊墊的寬度與所述第二端部焊墊的寬度不同。
  4. 如請求項2所述的半導體裝置，更包括： 第一樹脂層，設置於所述基板上，被覆所述第一積層體；以及 第二樹脂層，設置於所述第一樹脂層上，被覆所述第二積層體， 所述第一柱狀電極於所述積層方向上貫通所述第一樹脂層，並延伸至所述第一樹脂層與所述第二樹脂層的邊界為止。
  5. 如請求項2所述的半導體裝置，更包括第二柱狀電極，所述第二柱狀電極於至少一個所述第一焊墊與所述基板之間沿所述積層方向延伸。
  6. 如請求項2至請求項4中任一項所述的半導體裝置，更包括第二導線，所述第二導線將至少一個所述第一焊墊與所述第一柱狀電極電性連接。
  7. 如請求項1所述的半導體裝置，更包括： 第一樹脂層，設置於所述基板上，並被覆所述第一積層體；以及 第二樹脂層，設置於所述第一樹脂層上，並被覆所述第二積層體， 於所述第一樹脂層與所述第二樹脂層之間，硬化收縮率、彈性係數、線膨脹係數、及玻璃轉移溫度中的至少一個不同。
  8. 如請求項1所述的半導體裝置，其中所述第二焊墊配置於所述第二半導體晶片的第二邊，所述第二半導體晶片的第二邊為所述第一半導體晶片中配置有所述第一焊墊的第一邊之側。
  9. 如請求項1所述的半導體裝置，其中所述第二焊墊配置於所述第二半導體晶片的第四邊，所述第二半導體晶片的第四邊為與所述第一半導體晶片中配置有所述第一焊墊的第一邊相反之側的第三邊之側。
  10. 如請求項1所述的半導體裝置，包括： 第一樹脂層，設置於所述基板上，並被覆所述第一積層體；以及 第二樹脂層，設置於所述第一樹脂層上，並被覆所述第二積層體， 所述第一樹脂層及所述第二樹脂層於自所述第一積層體及所述第二積層體的積層方向觀察的外周部具有規定的表面粗糙度。
  11. 如請求項1所述的半導體裝置，包括： 第一樹脂層，設置於所述基板上，並被覆所述第一積層體；以及 第二樹脂層，設置於所述第一樹脂層上，並被覆所述第二積層體， 所述第一樹脂層及所述第二樹脂層於自所述第一積層體及所述第二積層體的積層方向觀察的外周部具有包含沿著所述外周部的側面的面的填料。
  12. 如請求項1所述的半導體裝置，其中所述第二積層體配置成於所述第一積層體上與所述第一積層體相接。
  13. 一種半導體裝置的製造方法，包括： 於支撐體上形成第一積層體，所述第一積層體以第一半導體晶片各自的第一焊墊朝向與所述支撐體相反的方向的方式積層有多個第一半導體晶片； 於所述支撐體上形成被覆所述第一積層體的第一樹脂層； 將所述支撐體剝離；以及 於剝離了所述支撐體之側的所述第一積層體上形成第二積層體，所述第二積層體以第二半導體晶片各自的第二焊墊朝向與所述第一積層體相反的方向的方式，積層有多個所述第二半導體晶片。
  14. 如請求項13所述的半導體裝置的製造方法，更包括： 於形成所述第一積層體之後，形成自所述支撐體向所述第一積層體的積層方向延伸的第一柱狀電極；以及 於形成所述第二積層體之後，形成將至少一個所述第二焊墊與所述第一柱狀電極電性連接的第一導線。
TW111126766A 2022-02-15 2022-07-18 半導體裝置及半導體裝置的製造方法 TWI843150B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022021539A JP2023118538A (ja) 2022-02-15 2022-02-15 半導体装置およびその製造方法
JP2022-021539 2022-02-15

Publications (2)

Publication Number Publication Date
TW202335215A true TW202335215A (zh) 2023-09-01
TWI843150B TWI843150B (zh) 2024-05-21

Family

ID=87559095

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111126766A TWI843150B (zh) 2022-02-15 2022-07-18 半導體裝置及半導體裝置的製造方法

Country Status (4)

Country Link
US (1) US20230260966A1 (zh)
JP (1) JP2023118538A (zh)
CN (1) CN116648064A (zh)
TW (1) TWI843150B (zh)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4912275B2 (ja) * 2007-11-06 2012-04-11 新光電気工業株式会社 半導体パッケージ
TWI390645B (zh) * 2009-10-22 2013-03-21 Powertech Technology Inc 背對背晶片組堆疊的封裝方法與構造

Also Published As

Publication number Publication date
TWI843150B (zh) 2024-05-21
CN116648064A (zh) 2023-08-25
US20230260966A1 (en) 2023-08-17
JP2023118538A (ja) 2023-08-25

Similar Documents

Publication Publication Date Title
TWI757526B (zh) 具有橫向偏移堆疊之半導體晶粒之半導體裝置及製造其之方法
US10734367B2 (en) Semiconductor package and method of fabricating the same
KR101678539B1 (ko) 적층 패키지, 반도체 패키지 및 적층 패키지의 제조 방법
KR100871709B1 (ko) 칩 스택 패키지 및 그 제조방법
JP6557701B2 (ja) 半導体装置パッケージ及びその製造方法
US20180211936A1 (en) Thin fan-out multi-chip stacked package structure and manufacturing method thereof
US20040262774A1 (en) Multi-chip packages having a plurality of flip chips and methods of manufacturing the same
JP2009044110A (ja) 半導体装置及びその製造方法
TWI792384B (zh) 半導體裝置及其製造方法
US20220208714A1 (en) Integrated circuit package structure, integrated circuit package unit and associated packaging method
JP5027823B2 (ja) 三次元半導体集積回路装置及びその製造方法
CN110797293A (zh) 封装堆叠结构及其制法暨封装结构
JP2009516369A (ja) チップアセンブリ及びそのチップアセンブリの製造方法
TW202230711A (zh) 半導體封裝
JP2011044654A (ja) 半導体装置
TWI777337B (zh) 半導體裝置及半導體裝置的製造方法
KR101345035B1 (ko) 반도체 패키지 및 그 제조 방법
TW202335215A (zh) 半導體裝置及半導體裝置的製造方法
TWI854472B (zh) 半導體裝置及半導體裝置之製造方法
US20240282752A1 (en) Semiconductor package
US20230387088A1 (en) Semiconductor package
TWI763550B (zh) 半導體裝置及其製造方法
TWI790690B (zh) 半導體裝置及其製造方法
US20220285319A1 (en) Semiconductor device
JP6722371B2 (ja) 半導体装置および半導体装置の製造方法