JP2019033175A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2019033175A
JP2019033175A JP2017153249A JP2017153249A JP2019033175A JP 2019033175 A JP2019033175 A JP 2019033175A JP 2017153249 A JP2017153249 A JP 2017153249A JP 2017153249 A JP2017153249 A JP 2017153249A JP 2019033175 A JP2019033175 A JP 2019033175A
Authority
JP
Japan
Prior art keywords
semiconductor device
resin layer
manufacturing
semiconductor element
peeled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017153249A
Other languages
English (en)
Other versions
JP7172022B2 (ja
Inventor
正明 竹越
Masaaki Takekoshi
正明 竹越
希 高野
Mare Takano
希 高野
鈴木 直也
Naoya Suzuki
直也 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Showa Denko Materials Co Ltd
Original Assignee
Hitachi Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd filed Critical Hitachi Chemical Co Ltd
Priority to JP2017153249A priority Critical patent/JP7172022B2/ja
Publication of JP2019033175A publication Critical patent/JP2019033175A/ja
Application granted granted Critical
Publication of JP7172022B2 publication Critical patent/JP7172022B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting

Landscapes

  • Laminated Bodies (AREA)
  • Die Bonding (AREA)
  • Dicing (AREA)

Abstract

【課題】半導体装置製造プロセスの簡略化を可能とする半導体装置の製造方法を提供することを目的とする。【解決手段】樹脂層1と樹脂層1に対して剥離可能な基材2とが一体となったフィルム3の樹脂層1に、バンプ面が上となるように半導体素子6を搭載する。このため、その後、半導体素子6を封止し、その表面を研削し、再配線層の形成等を行い、基材2から樹脂層1を剥離した後に個片化することで、予め半導体素子6の裏面が保護されたファンアウトのウエハレベルパッケージが製造可能となる。【選択図】図1

Description

本発明は、各種電子機器に搭載される半導体装置の製造方法に関する。
一般的な電子機器に搭載される半導体装置は、これまで半導体を金属のリードフレームに実装し封止したリードフレームパッケージ及び有機基板に実装したパッケージが主流であった。一方、電子機器の小型化・高性能化に伴い、搭載するパッケージも小型化が進み、半導体素子のバンプ面に基板と接続するバンプを直接形成するウエハレベルパッケージが増加している。さらに、バンプ数の増加及び配線の微細化が進行しており、半導体素子サイズよりも大きな絶縁層に配線を引き出すファンアウトのウエハレベルパッケージの需要が高まっている。
ファンアウトのウエハレベルパッケージの製造方法は多岐に渡っているが、微細配線を複数層形成する1つの方法として、キャリアに形成された接着層の上に半導体素子のバンプ面が上になるように半導体素子を実装した後に半導体素子を封止する、チップファースト/フェイスアップのプロセスがある。ここで使われる接着層は、仮固定材料として、半導体素子の封止、封止材の研削、配線層の形成等のいくつかの工程を経てから剥離されるのが一般的である。この場合、接着層は、幾つかの高温プロセスに対応する優れた耐熱性が必要になるだけでなく、接着層となる仮固定材料を剥離した後に半導体素子の裏面が露出するため、必要に応じてチップ保護等の目的で裏面保護材料を形成する必要がある。
半導体素子を実装した接着層を剥離する方法はいくつか提案されており、例えば特許文献1に記載の加熱剥離方式が代表的である。また半導体素子の裏面保護に関しては、特許文献2に記載のウエハ裏面に予め形成した後に半導体素子を個片化する方法が一般的である。
特許3594853号公報 特許5814487号公報
ファンアウトのウエハレベルパッケージを製造する場合は、基材102上に接着層103が配置された仮固定材料の接着層101に、既に個片化された半導体素子104を間隔を開けて実装し(図5(a)(b)参照)、その後、半導体素子104を封止材105で封止する(図5(c)参照)。このため、接着層103から半導体素子104を剥離した後には、半導体素子104の裏面だけでなく封止材105の面も同時に露出することになる(図5(d)参照)。そのため、それらの面を保護するためには、接着層103から半導体素子104を剥離した後にさらに保護層106を形成するか、個片化したパッケージの個々に保護層106を形成する必要がある(図5(e)参照)。そして、封止材を研削後、再配線層107を形成する(図5(f)参照)。
しかし、接着層からの剥離と保護層の形成を別々に実施することは生産性の観点から好ましくなく、半導体装置製造プロセスを更に簡略化する必要がある。
本発明は、上記事情に鑑みてなされたものであり、半導体装置製造プロセスの簡略化を可能とする半導体装置の製造方法を提供することを目的とする。
本発明者らは鋭意検討の結果、上記課題を解決しうる半導体装置の製造方法を見出し、本発明を完成させるに至った。すなわち、本発明は下記の態様を有することを特徴とする。
[請求項1]樹脂層と前記樹脂層に対して剥離可能な基材とが一体となったフィルムの前記樹脂層に、バンプ面が上となるように半導体素子を搭載することを特徴とする半導体装置の製造方法。
[請求項2]前記樹脂層に個片化した前記半導体素子を搭載することを特徴とする請求項1に記載の半導体装置の製造方法。
[請求項3]前記樹脂層が接着性を有することを特徴とする請求項1又は2に記載の半導体装置の製造方法。
[請求項4]前記樹脂層に搭載した前記半導体素子を封止材で封止した後、前記樹脂層から前記基材を剥離することを特徴とする請求項1〜3の何れか一項に記載の半導体装置の製造方法。
[請求項5]前記樹脂層から前記基材を剥離した後、一つ又は複数の半導体装置単位に個片化することを特徴とする請求項1〜4の何れか一項に記載の半導体装置の製造方法。
[請求項6]前記基材が剥離可能な2枚以上の金属箔を片面もしくは両面に配置した積層体であり、少なくとも前記基材の前記樹脂層と接する側に前記金属箔を配置することを特徴とする請求項1〜5の何れか一項に記載の半導体装置の製造方法。
[請求項7]前記樹脂層から基材を剥離する際に、前記金属箔の1枚を前記樹脂層に残すことを特徴とする請求項6に記載の半導体装置の製造方法。
[請求項8]前記積層体の前記金属箔以外の部分が有機材料であることを特徴とする請求項6又は7に記載の半導体装置の製造方法。
[請求項9]前記積層体がガラス布を有することを特徴とする請求項6〜8の何れか一項に記載の半導体装置の製造方法。
[請求項10]前記積層体のガラス転移点が、120℃〜300℃であることを特徴とする請求項6〜9の何れか一項に記載の半導体装置の製造方法。
[請求項11]前記積層体の前記金属箔以外の部分のガラス転移点以下の熱膨張率が、1×10−6/℃〜20×10−6/℃であることを特徴とする請求項6〜10の何れか一項に記載の半導体装置の製造方法。
[請求項12]前記積層体の前記金属箔以外の部分の厚さが、0.015mm〜2.00mmであることを特徴とする請求項6〜11の何れか一項に記載の半導体装置の製造方法。
[請求項13]前記樹脂層と接する前記金属箔に予め回路が形成されていることを特徴とする請求項6〜12の何れか一項に記載の半導体装置の製造方法。
[請求項14]前記樹脂層として、グリシジルアクリレートを含有するアクリル重合体を用いることを特徴とする請求項1〜13の何れか一項に記載の半導体装置の製造方法。
[請求項15]前記樹脂層は、エポキシ樹脂、フェノール樹脂、硬化促進剤及び無機充填剤を含有することを特徴とする請求項1〜14の何れか一項に記載の半導体装置の製造方法。
[請求項16]前記樹脂層がガラス布を含有することを特徴とする請求項1〜15の何れか一項に記載の半導体装置の製造方法。
本発明の半導体装置の製造方法によれば、樹脂層と樹脂層に対して剥離可能な基材とが一体となったフィルムの樹脂層に、バンプ面が上となるように半導体素子を搭載し、半導体素子を封止するため、基材から樹脂層を剥離しても、予め半導体素子の裏面が保護された状態で、封止材表面の研磨、再配線層の形成等のファンアウトウエハレベルパッケージ製造プロセスを実施することができる。
本発明によれば、半導体実装プロセスの簡略化を可能とする半導体装置の製造方法を提供することができる。
本発明により得られる半導体装置は、高機能化・多機能化が進むスマートフォン及びタブレット端末等の電子機器に好適である。
樹脂層と樹脂層に対して剥離可能な基材が一体となったフィルムを用いた半導体装置の製造方法を説明するための断面図である。図1(a)はフィルムの断面図、図1(b)はフィルムに半導体素子を搭載した状態を示す断面図、図1(c)は半導体素子を封止材で封止した状態を示す断面図、図1(d)は剥離可能な基材を剥離した状態を示す断面図、図1(e)は剥離可能な基材を剥離した後、封止材の研削、再配線層の形成及びはんだバンプの搭載を実施し、半導体装置単位で個片化した状態を示す断面図である。 剥離可能な基材が剥離可能な2枚以上の金属箔を片面に配置した積層体である場合の半導体装置の製造方法を説明するための断面図である。図2(a)はフィルムの断面図、図2(b)はフィルムに半導体素子を搭載した状態を示す断面図、図2(c)は半導体素子を封止材で封止した状態を示す断面図、図2(d)は剥離可能な基材を剥離した状態を示す断面図、図2(e)は剥離可能な基材を剥離した後、封止材の研削、再配線層の形成及びはんだバンプの搭載を実施し、半導体装置単位で個片化した状態を示す断面図である。 樹脂層と接する側の金属箔に予め回路を形成した場合の半導体装置の製造方法を説明するための断面図である。図3(a)はフィルムの断面図、図3(b)はフィルムに半導体素子を搭載した状態を示す断面図、図3(c)は半導体素子を封止材で封止した状態を示す断面図、図3(d)は剥離可能な基材を剥離した状態を示す断面図、図3(e)は剥離可能な基材を剥離した後、封止材の研削、再配線層の形成及びはんだバンプの搭載を実施し、半導体装置単位で個片化した状態を示す断面図である。 樹脂層と樹脂層に対して剥離可能な基材が一体となったフィルムを用いた半導体装置の製造方法を説明するための断面図である。図4(a)はフィルムの断面図、図4(b)はフィルムに半導体素子を搭載した状態を示す断面図、図4(c)は半導体素子を封止材で封止した後、封止材を研削している状態を示す断面図、図4(d)は再配線層の形成及びはんだバンプの搭載を実施した状態を示す断面図、図4(e)は剥離可能な基材を剥離した状態を示す断面図、図4(f)半導体装置単位で個片化した状態を示す断面図である。 接着層からの剥離と保護層の形成を別々に実施する場合の半導体装置の製造方法を説明するための断面図である。図5(a)はフィルムの断面図、図5(b)はフィルムに半導体素子を搭載した状態を示す断面図、図5(c)は半導体素子を封止材で封止した状態を示す断面図、図5(d)は基材を剥離した状態を示す断面図、図5(e)は封止材を研削している状態を示す断面図、図5(f)は再配線層を形成した状態を示す断面図である。
以下、必要に応じて図面を参照しつつ、本発明を実施するための形態について詳細に説明する。ただし、本発明は以下の実施形態に限定されるものではない。また、図面の寸法比率は図示した比率に限られるものではない。また、本明細書において「〜」を用いて示された数値範囲は、「〜」の前後に記載される数値をそれぞれ最小値及び最大値として含む範囲を示す。
本実施形態に係る半導体装置の製造方法では、樹脂層1と、樹脂層1に対して剥離可能な基材2と、が一体となったフィルム3を用いる(図1(a)参照)。フィルム3の形状、大きさに関しては特に限定するものではなく、例えば直径が12インチのウエハ状としてもよく、600mm×600mmのパネル状としてもよい。
樹脂層1としては特に限定するものではなく、任意の樹脂を適用することができるが、例えば、半導体素子の裏面との接着性に優れるグリシジルアクリレートを含有するアクリル重合体、又はエポキシ樹脂、フェノール樹脂、硬化促進剤及び無機充填剤を含有する樹脂を用いることが好ましい。また、樹脂層1としては、剛性と低熱膨張性を付与するため、例えば、ガラス布を含有する樹脂を用いることが好ましい。
グリシジルアクリレートを含有するアクリル重合体としては、従来公知のものを特に制限なく用いることができる。
また、エポキシ樹脂、フェノール樹脂、硬化促進剤及び無機充填剤を含有する樹脂としては、従来公知のものを特に制限なく等を好適に用いることができる。
さらにガラス布としては、従来公知のものを特に制限なく用いることができる。また、その際の樹脂としては特に限定するものではない。
剥離可能な基材2としては特に限定するものではなく、機械剥離、レーザー剥離、UV剥離、熱剥離等の方式で剥離可能な剥離層5を備えた任意の基材を用いることができる(図1(a)参照)。剥離工程が簡便かつ樹脂層1に金属箔層を提供できる点から、剥離層5として、剥離可能な2枚以上の金属箔51,52を片面もしくは両面に配置した積層体であることが好ましい(図2(a)参照)。この場合、少なくとも基材2の樹脂層1と接する側に金属箔51,52を配置することが好ましい。
剥離可能な2枚以上の金属箔51,52としては、特に限定するものではない。
このとき、金属箔51,52を有する積層体の金属箔51,52以外の部分4は特に限定するものではなく、有機材料、ガラス、シリコンウエハ、金属板等の任意の材料を適用することができるが、物性のコントロールがしやすく、ウエハレベルパッケージの製造プロセス中で割れにくく、様々な形状に加工しやすいことから、有機材料であることが好ましい。
上記有機材料としては、特に限定されるものではない。
また、剛性と低熱膨張性を付与するため、金属箔51,52を有する積層体がガラス布を有することが好ましい。
上記ガラス布としては、特に限定されるものではない。
剥離可能な基材2の作製方法については特に限定するものではないが、上記有機材料、ガラス布及び金属箔を用いる場合、以下のような工程を経ることができる。各工程の条件は、適用する樹脂にあわせて任意に設定することができる。
(I)ワニス状とした有機材料を塗工機でガラスクロスに含浸させる、あるいはPETフィルムにダムコートした有機材料を、ガラスクロスの両側からラミネートし含浸させる
(II)加熱乾燥してBステージ(半硬化)状態とする
(III)その片面あるいは両面に剥離可能な2枚以上の金属箔51,52を配し、プレスする
(IV)有機材料を硬化する
また、金属箔51,52を有する積層体のTg(ガラス転移点)を120℃〜300℃とすることで、ウエハレベルパッケージ製造プロセス中の加熱工程における寸法安定性を確保することができ好ましい。
Tgが120℃を下回ると、ウエハレベルパッケージ製造プロセス中の乾燥工程のたびにゴム領域となるため、基板内部にひずみを生じやすく好ましくない。また、Tgが300℃を上回ると、積層体自体の硬化反応に必要な温度が高くなる傾向にあり、積層体の硬化時に基板内部にひずみを生じやすくなるため好ましくない。
また、金属箔51,52を有する積層体の金属箔51,52以外の部分4のTg以下の熱膨張率を、1×10−6/℃〜20×10−6/℃とすることで、半導体素子6を搭載して封止材8で封止した際の反りを低く抑えやすいため好ましい。封止材8としては特に限定するものではなく、半導体装置の目的に合わせた任意の封止樹脂を適用することができる。例えば、直径が5〜20μm程度のシリカを5〜80wt%の範囲で含有したエポキシ系樹脂等が適用できる。半導体素子6は熱膨張係数が3.5×10−6/℃近辺であり、封止材8は5.0×10−6/℃〜25.0×10−6/℃程度であるため、熱膨張係数が上記範囲内にあると、半導体素子6のサイズ、封止材8の厚さ等で最適化しやすい。
半導体素子6を搭載して封止材8で封止した際に、金属箔51,52を有する積層体の金属箔51,52以外の部分のTg以下の熱膨張率が1×10−6/℃を下回ると、封止材8を上面にしてスマイル形状(封止材8側が凹となってフィルム3側が凸となる湾曲形状)に反りやすくなり、20×10−6/℃を上回ると、封止材8を上面にしてクライ形状(封止材8側が凸となってフィルム3側が凹となる湾曲形状)に反りやすくなり、剥離可能な基材2の剥離工程の支障となりやすくなるため好ましくない。
また、金属箔51,52を有する積層体の金属箔51,52以外の部分4の厚さを、0.015mm〜2.00mmとすることで、ウエハレベルパッケージ製造プロセス中の反りと、製造しやすさを両立できるため好ましい。
積層体の金属箔51,52以外の部分4の厚さが0.015mmを下回ると、剥離可能な基材2の剛性が低下し、また、熱膨張係数を低く抑えることが難しくなるため好ましくなく、2.00mmを上回ると、装置の搬送系及び封止金型が対応しにくくなり、また、剥離可能な基材2の製造コスト増となるため好ましくない。
樹脂層1を剥離可能な基材2上に設けるには、樹脂層1をラミネート、スピンコート、ダムコート、ダイコート、プレス等任意の方法で形成することができ、その方法を特に限定するものではない。
例えば、樹脂層1としてグリシジルアクリレートを含有するアクリル重合体を用いる場合、以下のような工程をとることができる。各工程の条件は、適用する樹脂にあわせ任意に設定することができる。
(I)ワニス状とした樹脂をPETフィルムにダムコートする
(II)加熱乾燥してBステージ(半硬化)状態とする
(III)剥離可能な基材2上にラミネートする
(IV)樹脂を硬化する
例えば、樹脂層1としてガラス布を含有する樹脂を用いる場合、以下のような工程を経ることができる。各工程の条件は、適用する樹脂にあわせ任意に設定することができる。
(I)ワニス状とした樹脂を塗工機でガラスクロスに含浸させる、あるいはPETフィルムにダムコートした樹脂を、ガラスクロスの両側からラミネートし含浸させる
(II)加熱乾燥してBステージ(半硬化)状態とする
(III)剥離可能な基材2上にプレスする
(IV)樹脂を硬化する
上記工程における加熱乾燥、ラミネート、プレス及び硬化条件等を調整することで、樹脂層1を半硬化状態に維持し、接着性を持たせてもよい。
また、本実施形態に係る半導体装置の製造方法では、樹脂層1に半導体素子6を搭載する(図1(b)、図2(b)参照)。この場合、樹脂層1に個片化した半導体素子6を搭載することが好ましい。
半導体素子6の個数、大きさ、厚さ、材質、付着物、機能等に関しては特に限定するものではなく、あらゆる種類の半導体素子を適用することができる。また、半導体素子6の搭載方法に関しても特に限定するものではなく、半導体後工程で広く適用されているダイボンダ等、あらゆる装置及び方法を適用することができる。半導体素子搭載時の条件についても一切の限定はなく、温度、圧力、それらの印加時間等、任意に設定できる。
半導体素子6の接着のため、ダイボンドフィルム及びアンダフィル材を始めとするあらゆる接着剤を用いることができるが、前述したように樹脂層1が接着性を有してあると、それら接着剤の供給工程が不要となり、工程の簡略化となるため好ましい。
また、本実施形態に係る半導体装置の製造方法では、樹脂層1に、バンプ面が上となるように半導体素子6を搭載する。バンプ面は、半導体素子6のバンプ7が形成された面である。搭載の際に半導体素子のバンプ面を保護するシート状の部材を適用してもよく、それを後からはがす工程があってもよい。
また、本実施形態に係る半導体装置の製造方法では、樹脂層1に搭載した半導体素子6を封止材8で封止した後(図1(c)、図2(c)参照)、樹脂層1から剥離可能な基材2を剥離する(図1(d)、図2(d)参照)。封止方法については特に限定するものではなく、コンプレッションモールド方式、トランスファモールド方式、フィルムラミネート方式、ディスペンス方式等あらゆる方法を任意の封止条件で適用することができる。
また、本実施形態に係る半導体装置の製造方法では、剥離可能な基材2を剥離した後、必要ならば所望する組立プロセスを通した後、一つ又は複数の半導体装置単位に個片化する(図1(e)、図2(e)参照)。該当する組立プロセスとしては、特に限定するものではないが、封止材8の研削、再配線層9の形成、はんだバンプ10の搭載、封止材8への導電ビア11の形成(図3(e)参照)等が挙げられる。半導体装置単位への個片化はダイサ(ダイシングマシン)を始めとする様々な装置を用いて実施することができ、特に限定するものではない。
このとき、剥離可能な基材2として、剥離可能な2枚以上の金属箔51,52を有する積層体を用いた場合、1枚の金属箔51を樹脂層1に残すと、半導体素子6の裏面に樹脂層1を介して金属箔51が残るため、半導体素子6の発熱をパッケージ外部に逃がしやすくなり好ましい(図2(d)(e)参照)。
さらに、樹脂層1と接する側の金属箔51に予め回路53を形成しておくことで、樹脂層1の表面を基板同様の回路面として適用することができ好ましい(図3(a)〜(e)参照)。回路53の形成方法は特に限定するものでなく、サブトラクティブ法、セミアディティブ法、アディティブ法等の任意の方法を用いることができる。図3(e)には剥離可能な基材2を剥離した後に、封止材8の研削、封止材8への導電ビア11の形成、再配線層9の形成、はんだバンプ10の搭載、個片化を実施した様子を示す。金属箔51に予め回路53を形成しておくことで、より高機能な半導体装置を製造することができる。
なお、剥離可能な機材を剥離するタイミングは、特に限定されるものではない。例えば、図4(a)〜(f)に示すように、封止材8の研削(図4(c)参照)を実施し、再配線層9の形成及びはんだバンプ10の搭載(図4(d)参照)を実施し、その後に、剥離可能な基材2を剥離し(図4(e)参照)、半導体装置単位で個片化してもよい(図4(f)参照)。
以上、本発明によって、接着層からの剥離と保護層の形成を別々に実施する必要がなくなり、半導体装置製造プロセスの簡略化が図れる。当該半導体装置は、薄型かつ高機能な半導体装置に好適であり、産業上の利用価値は非常に大きい。
1…樹脂層、2…基材、3…フィルム、4…積層体の金属箔以外の部分、5…剥離層、6…半導体素子、7…バンプ、8…封止材、9…再配線層、10…はんだバンプ、11…導電ビア、51,52…金属箔、53…回路、101…接着層、102…基材、103…接着層、104…半導体素子、105…封止材、106…保護層、107…再配線層。

Claims (16)

  1. 樹脂層と前記樹脂層に対して剥離可能な基材とが一体となったフィルムの前記樹脂層に、バンプ面が上となるように半導体素子を搭載することを特徴とする半導体装置の製造方法。
  2. 前記樹脂層に個片化した前記半導体素子を搭載することを特徴とする請求項1に記載の半導体装置の製造方法。
  3. 前記樹脂層が接着性を有することを特徴とする請求項1又は2に記載の半導体装置の製造方法。
  4. 前記樹脂層に搭載した前記半導体素子を封止材で封止した後、前記樹脂層から前記基材を剥離することを特徴とする請求項1〜3の何れか一項に記載の半導体装置の製造方法。
  5. 前記樹脂層から前記基材を剥離した後、一つ又は複数の半導体装置単位に個片化することを特徴とする請求項1〜4の何れか一項に記載の半導体装置の製造方法。
  6. 前記基材が剥離可能な2枚以上の金属箔を片面もしくは両面に配置した積層体であり、
    少なくとも前記基材の前記樹脂層と接する側に前記金属箔を配置することを特徴とする請求項1〜5の何れか一項に記載の半導体装置の製造方法。
  7. 前記樹脂層から基材を剥離する際に、前記金属箔の1枚を前記樹脂層に残すことを特徴とする請求項6に記載の半導体装置の製造方法。
  8. 前記積層体の前記金属箔以外の部分が有機材料であることを特徴とする請求項6又は7に記載の半導体装置の製造方法。
  9. 前記積層体がガラス布を有することを特徴とする請求項6〜8の何れか一項に記載の半導体装置の製造方法。
  10. 前記積層体のガラス転移点が、120℃〜300℃であることを特徴とする請求項6〜9の何れか一項に記載の半導体装置の製造方法。
  11. 前記積層体の前記金属箔以外の部分のガラス転移点以下の熱膨張率が、1×10−6/℃〜20×10−6/℃であることを特徴とする請求項6〜10の何れか一項に記載の半導体装置の製造方法。
  12. 前記積層体の前記金属箔以外の部分の厚さが、0.015mm〜2.00mmであることを特徴とする請求項6〜11の何れか一項に記載の半導体装置の製造方法。
  13. 前記樹脂層と接する前記金属箔に予め回路が形成されていることを特徴とする請求項6〜12の何れか一項に記載の半導体装置の製造方法。
  14. 前記樹脂層として、グリシジルアクリレートを含有するアクリル重合体を用いることを特徴とする請求項1〜13の何れか一項に記載の半導体装置の製造方法。
  15. 前記樹脂層は、エポキシ樹脂、フェノール樹脂、硬化促進剤及び無機充填剤を含有することを特徴とする請求項1〜14の何れか一項に記載の半導体装置の製造方法。
  16. 前記樹脂層がガラス布を含有することを特徴とする請求項1〜15の何れか一項に記載の半導体装置の製造方法。
JP2017153249A 2017-08-08 2017-08-08 半導体装置の製造方法 Active JP7172022B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017153249A JP7172022B2 (ja) 2017-08-08 2017-08-08 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017153249A JP7172022B2 (ja) 2017-08-08 2017-08-08 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2019033175A true JP2019033175A (ja) 2019-02-28
JP7172022B2 JP7172022B2 (ja) 2022-11-16

Family

ID=65524386

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017153249A Active JP7172022B2 (ja) 2017-08-08 2017-08-08 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP7172022B2 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006222164A (ja) * 2005-02-08 2006-08-24 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2012244115A (ja) * 2011-05-24 2012-12-10 Sekisui Chem Co Ltd バックグラインド−アンダーフィル一体型テープ、及び、半導体チップの実装方法
JP2013074184A (ja) * 2011-09-28 2013-04-22 Nitto Denko Corp 半導体装置の製造方法
JP2013214540A (ja) * 2012-03-08 2013-10-17 Toshiba Corp 半導体装置の製造方法、半導体集積装置及びその製造方法
JP2016213315A (ja) * 2015-05-08 2016-12-15 日立化成株式会社 半導体装置の製造方法、及び半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006222164A (ja) * 2005-02-08 2006-08-24 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2012244115A (ja) * 2011-05-24 2012-12-10 Sekisui Chem Co Ltd バックグラインド−アンダーフィル一体型テープ、及び、半導体チップの実装方法
JP2013074184A (ja) * 2011-09-28 2013-04-22 Nitto Denko Corp 半導体装置の製造方法
JP2013214540A (ja) * 2012-03-08 2013-10-17 Toshiba Corp 半導体装置の製造方法、半導体集積装置及びその製造方法
JP2016213315A (ja) * 2015-05-08 2016-12-15 日立化成株式会社 半導体装置の製造方法、及び半導体装置

Also Published As

Publication number Publication date
JP7172022B2 (ja) 2022-11-16

Similar Documents

Publication Publication Date Title
JP7322937B2 (ja) 電子部品装置の製造方法
US6873060B2 (en) Electronic component with a semiconductor chip, method of producing an electronic component and a panel with a plurality of electronic components
US6946328B2 (en) Method for manufacturing semiconductor devices
US8293583B2 (en) Method for manufacturing semiconductor device
CN109844938A (zh) 具有增强性能的晶片级封装
US20080182363A1 (en) Method for forming a microelectronic assembly including encapsulating a die using a sacrificial layer
CN109003907B (zh) 封装方法
US9281182B2 (en) Pre-cut wafer applied underfill film
US10679914B2 (en) Electronic package and method for manufacturing the same
JP4125668B2 (ja) 半導体装置の製造方法
CN100485895C (zh) 内埋式晶片封装结构及其工艺
WO2016031684A1 (ja) 半導体装置の製造方法および半導体装置
JP2011187877A (ja) 半導体装置及びその製造方法
JP5710098B2 (ja) 半導体装置の製造方法
JP2009272512A (ja) 半導体装置の製造方法
JP2006318999A (ja) 半導体装置製造用接着フィルム
CN113871307A (zh) Ipm封装结构及其制作方法
CN111370360A (zh) 基底贴膜方法及封装方法
JP7172022B2 (ja) 半導体装置の製造方法
TWI488275B (zh) 半導體封裝件之製法
CN111668122B (zh) 半导体封装方法
KR102678902B1 (ko) 실장 구조체의 제조방법
TW202046413A (zh) 形成半導體封裝的方法
JP2011054852A (ja) 半導体装置の製造方法
JP2012069556A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200710

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210611

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210803

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20210930

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220405

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20220606

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220727

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221004

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221017

R151 Written notification of patent or utility model registration

Ref document number: 7172022

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350