CN1163960C - 具有高散热性的超薄封装件及其制造方法 - Google Patents

具有高散热性的超薄封装件及其制造方法 Download PDF

Info

Publication number
CN1163960C
CN1163960C CNB001340999A CN00134099A CN1163960C CN 1163960 C CN1163960 C CN 1163960C CN B001340999 A CNB001340999 A CN B001340999A CN 00134099 A CN00134099 A CN 00134099A CN 1163960 C CN1163960 C CN 1163960C
Authority
CN
China
Prior art keywords
chip
fin
substrate
packaging part
colloid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB001340999A
Other languages
English (en)
Other versions
CN1359151A (zh
Inventor
黄建屏
何宗达
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siliconware Precision Industries Co Ltd
Original Assignee
Siliconware Precision Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconware Precision Industries Co Ltd filed Critical Siliconware Precision Industries Co Ltd
Priority to CNB001340999A priority Critical patent/CN1163960C/zh
Publication of CN1359151A publication Critical patent/CN1359151A/zh
Application granted granted Critical
Publication of CN1163960C publication Critical patent/CN1163960C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92147—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

一种具有高散热性的超薄封装件及其制造方法，该封装件包括基板、散热片、芯片、金属导线及胶体。散热片借由其延伸部粘着固定于基板底面的接地环上。而芯片的正面是粘着固定于散热片上。此外，金属导线使得芯片与基板电性连接，而胶体内包覆芯片、散热片及金属导线。该封装件的体积薄小，而散热效果佳，并可省去传统作法中的粘胶带及去胶带的制造过程，使得生产成本降低。

Description

具有高散热性的超薄封装件及其制造方法
技术领域
本发明涉及一种封装件，特别是一种具有高散热性的超薄封装件。
芯片(Die)进行封装(Packaging)而形成封装件(Package)后，由于封装件的输入/输出(Input/Output，I/O)接脚有日渐增加的趋势，使得封装件本身的尺寸亦随之增加，如何缩小封装件的尺寸，减少胶体的厚度，乃是现今封装界所致力研究的课题。
背景技术
在Barry M.Miles及Glenn E.Gold的美国专利No.5,696,666中，公开出一减少封装件厚度的封装件。请参照图1A所示，其表示传统的封装件100的仰视图。在图1A中，封装件100包括基板102及芯片104。芯片104位于基板102的空腔106中。而多个锡球109配置于基板102的底面110上。
请参照图1B，其表示图1A中沿着剖面线1B-1B之封装件的剖面图。在图1B中，金属导线112及114用以使芯片104与基板102电性连接，而胶体116位于基板102的顶面118上，且胶体116内包覆有芯片104、金属导线112及114。顶面118相对于底面110。其中，H1及H4是分别代表基板102及封装件100的厚度。H2代表胶体116的顶面117至基板102的顶面118的高度，一般最小为0.2mm(毫米)，而H3则代表锡球109的高度，一般为0.3mm。芯片104的厚度相同于或小于基板102。金属导线112及114的高度，亦即其最高点119a及119b与基板顶面118的距离，为H5，一般为0.15mm，而H5是小于胶体的厚度H2。传统封装件100的厚度H4是为H1、H2及H3的总和，最小为0.7mm。
请参照图2A至图2D，其表示图1A-1B的传统封装件的制造方法流程图。首先，请参照图2A，于基板102a中形成空腔106，并将胶带130粘贴(Taping)于基板102a的底面110上，用以封住空腔106下侧开口133。
接着，请参照图2B，先将芯片104置入空腔106，并固定于胶带130上。其中，芯片104的正面115与基板102a的顶面118同向。接着，进行焊线(Wiring)操作，以将金属导线112及114焊接于芯片104的正面115之上，使芯片104与基板102a电性连接。然后，进行封胶(Encapsulating)操作，使胶体116包覆芯片104、金属导线112及114，并将芯片104固定于基板102a中。
然后，请参照图2C，因为芯片104已能固定于基板102a中，不需再使用胶带130来固定芯片104，从而可去除胶带130，此即为去胶带(De-Taping)制程。此时，芯片104的底面132裸露于空气中。
之后，请参照图2D，进行植球动作，亦即于基板102a的底面110上形成锡球109。再经过切单过程之后，即可得到如图1B所示的封装件100。
请参照图3，其表示图1B中的封装件与印刷电路板(Printed CircuitBoard，PCB)140连接后的侧视图。在图3中，封装件100借由锡球109电性连接于PCB 140的顶面141的焊接垫142而固定于PCB 140上。并且使得封装件100与PCB140电性连接，由于胶体116、金属导线112及114位于基板102的顶面118，而芯片104的底面132裸露于空气中。然而，芯片104的底面132与接地层144的表面145之间无法使用焊锡(Solder)连接，导致芯片104所产生的热量无法通过PCB 140之接地层144来逸散于外界，或者是有效地逸散至空气中。
而且，由于胶体116、金属导线112及114与锡球109分别位于基板102的顶面118及底面110上，导致封装件100的厚度H4大于0.5mm，使得传统封装件100的制造方法无法制得厚度小于0.5mm的封装件。加上传统封装件100的制造方法必须有粘胶带与去胶带的制程，使得其制造过程复杂，生产成本提高。
发明目的
有鉴于此，本发明的目的在于提供一种具有高散热性的超薄封装件，此封装件的体积薄小，而且散热效果佳，还可省去传统的粘胶带及去胶带的制造过程，使得生产成本降低。
本发明的另一目的在于提供一种具有高散热性的超薄封装件的制造方法。
本发明提供一种具有高散热性的超薄封装件，该封装件包括基板、散热片、芯片、金属导线及胶体。基板中具有空腔，且基板的第一面又配置有数个锡球及接地环，而散热片借由本身的延伸部而粘着固定于接地环上。芯片位于空腔中，其中，芯片的第一面粘着固定于散热片上。此外，金属导线使芯片与基板电性连接，而金属导线焊接于芯片的第一面与基板的第一面上，且胶体包覆芯片、散热片及金属导线。
本发明还提供一种具有高散热性的超薄封装件的制造方法。在此制造方法中，首先，提供基板，而基板的底面具有接地环，且于基板中形成空腔；接着，将散热片的延伸部粘着固定于接地环上；然后，将芯片置入空腔中，而使芯片的芯片正面粘着固定于散热片上，并露出用以焊接金属导线的芯片正面；接着，进行焊线，使金属导线分别连接芯片与基板；然后，进行封胶，形成胶体于基板的底面，并且胶体包覆芯片、散热片及金属导线；接着，将数个锡球焊接于基板底面；然后，进行切单。
以下结合附图详细说明本发明的较佳实施例，以便进一步了解本发明的上述目的、特征、和优点。
附图说明图1A表示传统封装件的仰视图；
图1B表示图1A中沿着剖面线1B-1B的封装件剖面图；
图2A至图2D表示图1A-1B传统封装件的制造方法流程图；
图3表示图1B中的封装件与印刷电路板连接后的侧视图；
图4A表示依照本发明一较佳实施例的具有高散热性的超薄封装件的仰视图；
图4B表示沿着图4A剖面线4B-4B的超薄封装件的剖面图；
图5表示依照本发明一较佳实施例的封装件与散热片的仰视图；
图6A至图6D表示沿着图5剖面线6A-6A的超薄封装件的剖面图；
图7表示当芯片底面裸露于空气中时的超薄封装件的示意图；
图8表示当散热片不裸露于空气中时的超薄封装件的示意图；
图9表示图4B中的封装件与印刷电路板连接后的侧视图。
具体实施方式
请参照图4A，其表示依照本发明的较佳实施例的具有高散热性的超薄封装件200的仰视图，其中，图4A所表示为超薄封装件200上的胶体与锡球未形成前的超薄封装件200的仰视图。在图4A中，封装件200包括基板202、芯片204及散热片206。芯片204位于基板202的空腔208中，而接地环210位于基板202的基板底面211，使得空腔208的开口范围位于接地环210的内围区域中。散热片206是具有本体部215与多个延伸部212，延伸部212通过导电胶(Epoxy)213粘着固定于接地环210上。然而熟悉此领域的技术人员应可了解，本发明并不局限于此，亦可令延伸部212通过焊锡(Solder)固定于接地环210上。多个焊点209分布于接地环210外围区域，多条金属导线214a通过焊点209而使芯片204与基板202的数个锡球配置点218电性连接，另外，多条金属导线214b使芯片204与接地环210电性连接。其中，散热片206是用以支撑芯片204，并借由外露于空气之中来达到提高封装件200散热效果的目的。而散热片206的本体部215例如是矩形结构。多条走线219使锡球配置点218与基板底面211上的焊点209电性连接。
请参照图4B，其表示沿着图4A剖面线4B-4B的超薄封装件200的剖面图。其中图4B表示锡球224与胶体226形成之后的超薄封装件200的剖面图。散热片206位于空腔208之下方，并借由散热片206的延伸部(未标示于图4B中)固定于基板202上。芯片204使用粘合剂221固定于散热片底面222上，并暴露出用以焊接金属导线214a及214b的芯片正面220，而多个锡球224形成于基板底面211上。芯片204的厚度例如小于空腔208的高度，而散热片206的面积小于芯片正面220的面积，使得芯片正面220得以使金属导线214a与基板202的焊点209电性连接，及金属导线214b与接地环210电性连接。胶体226位于基板底面211上并填充于空腔208内的芯片204之外的其他空间，并且胶体226包覆有芯片204、散热片206、金属导线214a及214b。其中，接地层227更形成于基板顶面229上，接地层227更经由接地贯穿孔(Via)225连接锡球224，用以增加芯片204之电性特性及减少杂讯干扰，而接地层227例如是以铜箔形成。在本实施例中，以芯片204之芯片底面231不裸露于空气中为例做说明。
基板底面211还包括信号走线层223，信号走线层223上包括有走线219(标示于图4A中)。而接地环210更经由接地贯穿孔225与接地层227相连。因为接地层227与信号走线层223的厚度均远小于基板202之厚度，故接地层227与信号走线层223的厚度可省略不计，使得接地层227、信号走线层223与基板202的厚度总和约为基板202的厚度N1，所以在本实施例中，即以基板202的厚度N1代表接地层227、信号走线层223与基板202的厚度总和，一般为0.2mm。N2及N4分别代表芯片204及封装件200的厚度，而锡球224的高度为N3，一般为0.3mm。金属导线214a的高度大于金属导线214b的高度，即以金属导线214a之高度的最高点228与基板底面211的距离，为金属导线214a及214b中之最大高度N5，一般为0.15mm。散热片206被包埋于胶体226，故最高点为胶体226的胶体顶面230，一般为0.2mm。因为胶体226、金属导线214a及214b与锡球224均位于基板底面211上，并且锡球224厚度N3为其中最高者，因此胶体226的厚度0.2mm、金属导线214a的高度0.15mm均不超过锡球224的高度0.3mm。另外，芯片204被包埋于基板202之空腔208中，芯片厚度N2可以约为基板202厚度N1，或小于基板202厚度N1，故芯片204与基板202的总厚度不超过N1。由此可知，依照本发明一较佳实施例的封装件200的总厚度N4为N1与N3的总和。一般基板202厚度N1约为0.2毫米(mm)，而锡球224的高度N3约为0.3毫米(mm)，所以依照本发明一较佳实施例的封装件200的总厚度约为0.5毫米(mm)，比图1B中传统封装件100的厚度H4薄小。
请同时参照图5与图6A-6D，其中，图5所示为依照本发明一较佳实施例的封装件200a与散热片的仰视图，而图6A-6D是图5中沿着剖面线6A-6A的制造流程的剖面图。兹将本发明的制造方法说明如下：首先，请参照图5，提供形成空腔208的基板202a与散热片206，其中，基板底面211包括接地环210，而散热片206是包括本体部215及延伸部212。之后，请同时参照图6A，将散热片206的延伸部212通过导电胶213粘着固定于接地环210上，使得散热片206固定于基板202a的空腔208下方。然后，使接地层227形成于基板顶面229上。
接着，请参照图6B，先将芯片204反向置入基板202a的空腔208后，将芯片204使用粘合剂221固定于散热片206的散热片底面222上，并暴露出可用以焊接金属导线214a及214b(如图4B所示)之芯片正面220。
接着，请参照图6C，对芯片204与基板202a进行焊线(Wiring)制程，以金属导线214a及214b，使得芯片204与基板202a电性连接。接着，再对芯片204进行封胶制程，以形成胶体226。因芯片204的体积小于空腔208的空间，故胶体226形成于基板底面211上，并填充了空腔208内之芯片204之外的其他空间。胶体226包覆有芯片204、散热片206、金属导线214a及214b。
然后，请参照图6D，将锡球224形成于基板202a上。接着，经过切单过程后，即产生如图4B所示的超薄封装件200，封装件200的制造过程即告完成。
其中，图4B是以芯片底面231不裸露于空气中，芯片204的体积小于空腔208的空间为例做说明，然而其并不足以限制本发明。芯片底面231亦可裸露于空气之中，即芯片204的高度可与空腔208的深度相同。甚且，芯片204的体积亦可与空腔之空间大小相同。请参照图7，其表示当芯片底面231裸露于空气中时的超薄封装件300的示意图。使用图7所示的超薄封装件300的结构较图1B传统封装件100的散热效果更好。同样地，散热片206亦可不裸露于空气之中，请参照图8，其表示当散热片不裸露于空气中时的超薄封装件400的示意图。使用图8所示的超薄封装件400的结构，亦可较图1B的传统封装件100的散热效果更好。
依照本发明的精神，超薄封装件200所使用的散热片206的本体部215并不限制于上述的矩形结构。散热片206的本体部215还可以是圆形结构或是格状结构，同样地可以达到支撑芯片204，并借由外露于空气之中，更能提高超薄封装件200的散热效果的目的。
请参照图9，其表示图4B中的超薄封装件与印刷电路板(PrintedCircuit Board，PCB)240连接后的示意图。在图9中，封装件200借由锡球224焊接于PCB顶面241的多个焊接垫242而固定于PCB240上，并且使得封装件200与PCB 240电性连接。由于胶体226、锡球224、散热片206、金属导线241a及214b均位于基板底面211上，且散热片顶面232得直接通过焊锡246固定于PCB 240之接地层表面245上，使得芯片204所产生的热量更容易通过散热片206及PCB 240之接地层244来散逸。
因为胶体226、锡球224、金属导线214a及214b均位于基板底面211上，使得超薄封装件200的厚度N4约等于0.5mm，可达到封装件200薄小的目的。又加上本发明封装件200的制程与传统封装件100的制程相比，于封装件100的过程省略粘贴胶带及去除胶带，使得本发明的封装件200的制程简单许多，亦节省生产成本。
本发明上述实施例所公开的具有高散热性的超薄封装件的体积薄小，而制程简单，且节省传统之粘胶带及去胶带的制造成本，此外，更具有较佳的散热效果。
综上所述，虽然本发明已以一较佳实施例公开如上，然而其并非用以限定本发明，任何熟悉此领域的技术人员，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围应以所附的权利要求范围所界定的为准。

Claims (20)

1、一种具有高散热性的超薄封装件，该封装件包括：
一基板，该基板中具有一空腔，而且该基板之一第一面上又配置有数个锡球及一接地环；
一散热片，该散热片具有一延伸部，该散热片借由该延伸部而固定于该接地环上；
一芯片，该芯片位于该空腔中，其中，该芯片具有一第一面，并且该芯片的第一面固定于该散热片上；
一金属导线，该金属导线是使该芯片与该基板电性连接，该金属导线是焊接于该芯片的第一面与该基板的第一面上；以及
一胶体，该胶体是包覆该芯片、该散热片及该金属导线。
2、如权利要求1所述的封装件，其中该芯片的厚度等于该空腔的高度。
3、如权利要求1所述的封装件，其中该芯片的厚度小于该空腔的高度。
4、如权利要求1所述的封装件，其中该基板的厚度为0.2毫米。
5、如权利要求1所述的封装件，其中该散热片的厚度小于该锡球的厚度。
6、如权利要求5所述的封装件，其中该胶体自该基板的该第一面延伸出的厚度小于该些锡球的厚度。
7、如权利要求1所述的封装件，其中该散热片外露于该胶体外。
8、如权利要求7所述的封装件，其中该封装件还可与一印刷电路板相连，该印刷电路板中包括一接地层，该接地层与外露的该散热片连接。
9、如权利要求1所述的封装件，其中该散热片的该延伸部是以一导电胶粘着固定于该接地环上。
10、如权利要求1所述的封装件，其中该散热片的该延伸部是通过焊锡固定于该接地环上。
11、如权利要求1所述的封装件，其中该基板中的相对于该第一面的另一面又具有一接地层，该接地层用以增加该芯片的电性特性及减少杂讯干扰。
12、如权利要求11所述的封装件，其中该接地层是由铜箔所形成。
13、如权利要求1所述的封装件，其中该胶体填充于该空腔中。
14、如权利要求1所述的封装件，其中该芯片的相对于该第一面的一另一面是裸露于空气中。
15、如权利要求1所述的封装件，其中该散热片又具有一本体部，且该本体部是一矩形结构。
16、如权利要求1项所述的封装件，其中该散热片又具有一本体部，该本体部是一圆形结构。
17、一种具有高散热性的超薄封装件的制造方法，该制造方法包括以下步骤：
(a)提供一基板，该基板之一基板底面具有一接地环，且于该基板中形成一空腔；
(b)将一散热片之一延伸部粘着固定于该接地环上；
(c)将一芯片置入该空腔，且使该芯片之一芯片正面粘着固定于该散热片上，并露出用以焊接一金属导线之该芯片正面；
(d)进行焊线，使该金属导线分别连接该芯片与该基板；
(e)进行封胶，以形成一胶体于该基板底面，该胶体是包覆该芯片、该散热片及该金属导线；
(f)将数个锡球形成于该基板底面；以及
(g)进行切单。
18、如权利要求17所述的制造方法，其中该散热片的该延伸部是以一导电胶粘着固定于该接地环上。
19、如权利要求17所述的制造方法，其中该散热片的该延伸部是通过焊锡固定于该接地环上。
20、如权利要求17所述的制造方法，其中该芯片正面是通过一粘合剂固定于该散热片上。
CNB001340999A 2000-12-13 2000-12-13 具有高散热性的超薄封装件及其制造方法 Expired - Fee Related CN1163960C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB001340999A CN1163960C (zh) 2000-12-13 2000-12-13 具有高散热性的超薄封装件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB001340999A CN1163960C (zh) 2000-12-13 2000-12-13 具有高散热性的超薄封装件及其制造方法

Publications (2)

Publication Number Publication Date
CN1359151A CN1359151A (zh) 2002-07-17
CN1163960C true CN1163960C (zh) 2004-08-25

Family

ID=4596034

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB001340999A Expired - Fee Related CN1163960C (zh) 2000-12-13 2000-12-13 具有高散热性的超薄封装件及其制造方法

Country Status (1)

Country Link
CN (1) CN1163960C (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102034768B (zh) * 2008-09-25 2012-09-05 金龙国际公司 具有晶粒埋入式以及双面覆盖重增层的基板结构及其方法
US9048222B2 (en) 2013-03-06 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating interconnect structure for package-on-package devices
US9583420B2 (en) 2015-01-23 2017-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufactures
US9281297B2 (en) 2014-03-07 2016-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. Solution for reducing poor contact in info packages
US9449947B2 (en) 2014-07-01 2016-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package for thermal dissipation
CN108666266A (zh) * 2017-03-29 2018-10-16 佳邦科技股份有限公司 半导体封装件的制造方法
US11322449B2 (en) * 2017-10-31 2022-05-03 Taiwan Semiconductor Manufacturing Co., Ltd. Package with fan-out structures

Also Published As

Publication number Publication date
CN1359151A (zh) 2002-07-17

Similar Documents

Publication Publication Date Title
JP2901091B2 (ja) 半導体装置
TWI419243B (zh) 一種積體電路封裝體及其製造方法
KR100347706B1 (ko) 이식성 도전패턴을 포함하는 반도체 패키지 및 그 제조방법
US9130064B2 (en) Method for fabricating leadframe-based semiconductor package with connecting pads top and bottom surfaces of carrier
JP2917868B2 (ja) 半導体装置およびその製造方法
CN209785926U (zh) 半导体器件
US20070273023A1 (en) Integrated circuit package having exposed thermally conducting body
US20070013038A1 (en) Semiconductor package having pre-plated leads and method of manufacturing the same
CN1836319A (zh) 半导体封装中芯片衬垫布线的引线框
JP2008135688A (ja) 半導体装置および半導体装置の製造方法
JP3664045B2 (ja) 半導体装置の製造方法
US10654709B1 (en) Shielded semiconductor device and lead frame therefor
CN1163960C (zh) 具有高散热性的超薄封装件及其制造方法
US20040084757A1 (en) Micro leadframe package having oblique etching
US20100295160A1 (en) Quad flat package structure having exposed heat sink, electronic assembly and manufacturing methods thereof
CN1855450A (zh) 高散热性的半导体封装件及其制法
JP2006527924A (ja) 積層可能な集積回路パッケージおよびその方法
TW201438155A (zh) 具有傾斜結構之半導體元件封裝
CN101136384A (zh) 半导体封装结构及其制造方法
TWI387080B (zh) 四方扁平無引腳之半導體封裝結構及封裝方法
JP3446695B2 (ja) 半導体装置
KR100319400B1 (ko) 반도체패키지및그제조방법
US11227820B2 (en) Through hole side wettable flank
JPH10154768A (ja) 半導体装置及びその製造方法
JP4311294B2 (ja) 電子装置およびその製造方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040825

Termination date: 20181213