DE102018130254B4 - Vorrichtung umfassend einen Induktor und Verfahren zur Bildung derselben - Google Patents

Vorrichtung umfassend einen Induktor und Verfahren zur Bildung derselben Download PDF

Info

Publication number
DE102018130254B4
DE102018130254B4 DE102018130254.1A DE102018130254A DE102018130254B4 DE 102018130254 B4 DE102018130254 B4 DE 102018130254B4 DE 102018130254 A DE102018130254 A DE 102018130254A DE 102018130254 B4 DE102018130254 B4 DE 102018130254B4
Authority
DE
Germany
Prior art keywords
dielectric layer
forming
redistribution structure
metallization
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102018130254.1A
Other languages
English (en)
Other versions
DE102018130254A1 (de
Inventor
Chung-Hao Tsai
Chia-Chia Lin
Kai-Chiang Wu
Chuei-Tang Wang
Chen-Hua Yu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102018130254A1 publication Critical patent/DE102018130254A1/de
Application granted granted Critical
Publication of DE102018130254B4 publication Critical patent/DE102018130254B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0652—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group subclass H10D
    • H01L25/071—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group subclass H10D the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/18—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of the types provided for in two or more different main groups of the same subclass of H10B, H10D, H10F, H10H, H10K or H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, the devices being individual devices of subclass H10D or integrated devices of class H10
    • H01L28/10—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q21/00—Antenna arrays or systems
    • H01Q21/06—Arrays of individually energised antenna units similarly polarised and spaced apart
    • H01Q21/061—Two dimensional planar arrays
    • H01Q21/065—Patch antenna array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q23/00—Antennas with active circuits or circuit elements integrated within them or attached to them
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q9/00—Electrically-short antennas having dimensions not more than twice the operating wavelength and consisting of conductive active radiating elements
    • H01Q9/04—Resonant antennas
    • H01Q9/0407—Substantially flat resonant element parallel to ground plane, e.g. patch antenna
    • H01Q9/045—Substantially flat resonant element parallel to ground plane, e.g. patch antenna with particular feeding means
    • H01Q9/0457—Substantially flat resonant element parallel to ground plane, e.g. patch antenna with particular feeding means electromagnetically coupled to the feed line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6672—High-frequency adaptations for passive devices for integrated passive components, e.g. semiconductor device with passive components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/022—Protective coating, i.e. protective bond-through coating
    • H01L2224/02205—Structure of the protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/022—Protective coating, i.e. protective bond-through coating
    • H01L2224/02215—Material of the protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02373—Layout of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02375—Top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1141—Manufacturing methods by blanket deposition of the material of the bump connector in liquid form
    • H01L2224/11424—Immersion coating, e.g. in a solder bath
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1143—Manufacturing methods by blanket deposition of the material of the bump connector in solid form
    • H01L2224/11436—Lamination of a preform, e.g. foil, sheet or layer
    • H01L2224/1144—Lamination of a preform, e.g. foil, sheet or layer by transfer printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/11444—Manufacturing methods by blanket deposition of the material of the bump connector in gaseous form
    • H01L2224/1145—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/11444—Manufacturing methods by blanket deposition of the material of the bump connector in gaseous form
    • H01L2224/11452—Chemical vapour deposition [CVD], e.g. laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11464—Electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2743—Manufacturing methods by blanket deposition of the material of the layer connector in solid form
    • H01L2224/27436—Lamination of a preform, e.g. foil, sheet or layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/10—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10
    • H01L2225/1011—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/10—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10
    • H01L2225/1011—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/40—Radiating elements coated with or embedded in protective material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q9/00—Electrically-short antennas having dimensions not more than twice the operating wavelength and consisting of conductive active radiating elements
    • H01Q9/04—Resonant antennas
    • H01Q9/0407—Substantially flat resonant element parallel to ground plane, e.g. patch antenna
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q9/00—Electrically-short antennas having dimensions not more than twice the operating wavelength and consisting of conductive active radiating elements
    • H01Q9/04—Resonant antennas
    • H01Q9/16—Resonant antennas with feed intermediate between the extremities of the antenna, e.g. centre-fed dipole
    • H01Q9/28—Conical, cylindrical, cage, strip, gauze, or like elements having an extended radiating surface; Elements comprising two conical surfaces having collinear axes and adjacent apices and fed by two-conductor transmission lines
    • H01Q9/285—Planar dipole

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Electromagnetism (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Vorrichtung, umfassend:einen integrierten Schaltkreisdie (114), der eine aktive Seite und eine Rückseite aufweist, wobei die Rückseite der aktiven Seite gegenüber liegt;eine Formmasse (130), die den integrierten Schaltkreisdie (114) verkapselt; undeine erste Umverteilungsstruktur (132) über dem integrierten Schaltkreisdie (114) und der Formmasse (130), wobei die erste Umverteilungsstruktur (132) eine erste Metallisierungsstruktur (138) und eine erste dielektrische Lage (136) umfasst, wobei die erste Metallisierungsstruktur (138) elektrisch mit der aktiven Seite des integrierten Schaltkreisdies (114) gekoppelt ist, und mindestens ein Abschnitt der ersten Metallisierungsstruktur (138) einen Induktor (150) bildet;eine erste Öffnung, (158), die sich durch die erste dielektrische Lage (136) erstreckt, wobei die erste Öffnung (158) an den Induktor (150) in der ersten Umverteilungsstruktur (132) angrenzt.

Description

  • ALLGEMEINER STAND DER TECHNIK
  • Die Halbleiterbranche ist durch andauernde Verbesserungen in der Integrationsdichte einer Vielzahl elektronischer Bauteile (z. B. Transistoren, Dioden, Widerstände, Kondensatoren usw.) schnell gewachsen. Größtenteils entstammt die Verbesserung der Integrationsdichte der iterativen Verringerung der Mindestelementgröße wodurch mehr Bauteile in einem bestimmten Bereich integriert werden können. Mit steigendem Bedarf an schrumpfenden elektronischen Vorrichtungen ist es zu einem Bedarf an kleineren und kreativeren Verpackungstechniken für Halbleiterdies gekommen. Ein Beispiel für solche Verpackungssysteme ist die „Package-on-Package“- (PoP) Technologie. In einer PoP-Vorrichtung wird ein oberes Halbleiterpaket auf einem unteren Halbleiterpaket gestapelt, um eine hohe Ebene von Integration und Bauteildichte bereitzustellen. Die PoP-Technologie ermöglicht allgemein die Produktion der Halbleitervorrichtungen mit verbesserten Funktionen und kleinen Grundrissen auf einer Platine (PCB). Aus der Druckschrift US 2012 / 0 175 779 A1 ist eine Halbleitervorrichtung bekannt, welche einen integrierten Schaltkreisdie mit einer aktiven Seite und einer Rückseite aufweist. Eine Formmasse verkapselt den integrierten Schaltkreisdie. Eine Umverteilungsstruktur ist über dem Schaltkreisdie und der Formmasse angeordnet, welche eine Metallisierungsstruktur und eine dielektrische Lage umfasst. Die Metallisierungsstruktur ist elektrisch mit der aktiven Seite des Schaltkreisdies gekoppelt ist, und ein Abschnitt der ersten Metallisierungsstruktur bildet einen Induktor. Weitere Halbleitervorrichtungen sind außerdem bekannt aus den Druckschriften US 9 853 003 B1 , CN 1 06 169 428 A und DE 10 2017 118 183 A1 .
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Aspekte der vorliegenden Offenbarung sind am besten über die folgende ausführliche Beschreibung zu verstehen, wenn diese zusammen mit den beiliegenden Figuren gelesen wird. Es wird angemerkt, dass dem Standardverfahren der Branche entsprechend verschiedene Eigenschaften nicht maßstabsgetreu gezeichnet sind. Die Abmessungen der verschiedenen Eigenschaften können tatsächlich willkürlich vergrößert oder verkleinert werden, um die Erklärung klarer zu machen.
    • Die 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 12, 13, 14A, 15, 16, 17, 18A-1, 18A-2, 18B-1, 18B-2, 18B-3, 18B-4, 19, 20, 21 und 22 illustrieren Querschnitts- und Planansichten von Zwischenschritten während eines Ablaufs zur Bildung einer Paketstruktur nach einigen Ausführungsformen.
    • 14B-1, 14B-2, 14B-3, 14B-4, 14B-5, 14B-6, 14B-7, und 14B-8 illustrieren Beispielschemaschaltkreise mit Induktoren/Transformatoren, die mit Schaltern des Schaltkreises gekoppelt sind, nach einigen Ausführungsformen.
    • 23, 24, 25 und 26 illustrieren Querschnittsansichten von Zwischenschritten während eines Ablaufs zur Bildung einer Paketstruktur nach einigen Ausführungsformen.
    • 27 illustriert eine Querschnittsansicht eines Zwischenschritts während eines Ablaufs zur Bildung einer Paketstruktur nach einigen Ausführungsformen.
    • 28 illustriert eine Querschnittsansicht eines Zwischenschritts während eines Ablaufs zur Bildung einer Paketstruktur nach einigen Ausführungsformen.
    • 29, 30, 31, 32, 33 und 34 illustrieren Querschnittsansichten von Zwischenschritten während eines Ablaufs zur Bildung einer Paketstruktur nach einigen Ausführungsformen.
    • 35, 36 und 37 illustrieren Querschnittsansichten von Zwischenschritten während eines Ablaufs zur Bildung einer Paketstruktur nach einigen Ausführungsformen.
    • 38 illustriert eine Querschnittsansicht eines Zwischenschritten während eines Ablaufs zur Bildung einer Paketstruktur nach einigen Ausführungsformen.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Die folgende Offenbarung stellt viele verschiedene Ausführungsformen oder Beispiele zur Umsetzung verschiedener Funktionen der Erfindung bereit. Spezifische Beispiele von Bestandteilen und Anordnungen sind nachfolgend beschrieben, um die vorliegende Offenbarung zu vereinfachen. Beispielsweise kann die Formung eines ersten Merkmals oder eines zweiten Merkmals in der folgenden Beschreibung Ausführungsformen enthalten, bei denen die ersten und zweiten Merkmale in direktem Kontakt geformt sind, und sie kann außerdem Ausführungsformen enthalten, in denen weitere Merkmale zwischen dem ersten und zweiten Merkmal geformt werden können, sodass die ersten und zweiten Merkmale nicht in direktem Kontakt stehen müssen. Weiterhin kann die vorliegende Offenbarung Referenzziffern und/oder Buchstaben in den verschiedenen Beispielen wiederholen. Diese Wiederholung dient der Einfachheit und Klarheit und diktiert nicht für sich eine Beziehung zwischen den verschiedenen besprochenen Ausführungsformen und/oder Konfigurationen.
  • Ferner können räumlich relative Begriffe wie „unter“, „darunter“, „unterer“, „über“, „oberer“ und ähnliches hierin für eine einfachere Beschreibung verwendet werden, um die Beziehung eines Elements oder Merkmals zu einem oder mehreren anderen Element(en) oder Merkmal(en) wie in den Figuren illustriert zu beschreiben. Die räumlich relativen Begriffe sollten zusätzlich zu der Ausrichtung, die in den Figuren dargestellt ist, verschiedene Ausrichtungen der Vorrichtung in Verwendung oder Betrieb umfassen. Die Vorrichtung kann anders ausgerichtet sein (um 90 Grad gedreht oder in anderen Ausrichtungen) und die räumlich relativen Bezeichner, die hierin verwendet werden, können ebenfalls entsprechend ausgelegt werden.
  • Ein Induktor ist ein passives elektrisches Bauteil, das Energie in einem Magnetfeld speichern kann, das durch einen elektrischen Strom erzeugt wurde, der hindurchfließt. Ein Induktor kann als Spule aus leitfähigem Material aufgebaut sein, das um einen Kern aus dielektrischem oder magnetischem Material gewickelt ist. Ein Parameter eines Induktors, der gemessen werden kann, ist die Fähigkeit des Induktors, magnetische Energie zu speichern, auch bekannt als Induktivität des Induktors. Ein anderer Parameter, der gemessen werden kann, ist der Qualitäts- (Q) Faktor des Induktors. Der Q-Faktor eines Induktors ist ein Maß der Effizienz des Induktors und kann als Verhältnis zwischen der induktiven Reaktanz des Induktors auf den Widerstand des Induktors zu einer gegebenen Frequenz berechnet werden.
  • Ausführungsformen, die hierin besprochen werden, können in einem spezifischen Kontext besprochen werden, namentlich einer Paketstruktur (z. B. einer „Integrated Fan-Out“- (InFO) Paketstruktur), die ein Bauteil - wie etwa einen Induktor, einen Transformator, oder beides - aufweist, das in eine Umverteilungsstruktur integriert ist. Die Integration des Bauteils in die Umverteilungsstruktur kann niedrige Kosten und ein Hochleitungsbauteil bereitstellen, um die Leistung einer Funkfrequenzschaltvorrichtung zu verbessern. Die verbesserte Leistung des Funkfrequenzantennenschalters kann verbesserten Einfügungsverlust und verbesserte Isolierung enthalten. Beispielsweise ist ein Induktor in der Lage, die parasitische/Kupplungswirkung der CMOS-Vorrichtung auszuschalten. Weiterhin enthalten die offenbarten Ausführungsformen eine Schutzlage, um Oxidation des leitfähigen Materials des Induktors zu verhindern. Außerdem enthalten die offenbarten Ausführungsformen das leitfähige Material des Induktors, das in einem Graben der Umverteilungsstruktur gebildet werde soll, um einen höheren Qualitäts- (Q) Faktor für den Induktor zu ermöglichen, und kann außerdem die Leistung eines Transformators verbessern. Ferner kann in einigen Ausführungsformen das dielektrische Material der Umverteilungsstruktur, die an das Bauteil angrenzt, entfernt werden (z. B. Luftspalten, die an das Bauteil angrenzend gebildet werden) um die parasitische Kapazität des Bauteils zu verringern. Die Ausführungsformen, die die Luftspalten enthalten, können den Q Faktor des Induktors verbessern und außerdem die Selbstresonanzfrequenz des Induktors erhöhen. Die offenbarten Ausführungsformen, die den Induktor enthalten, der mit dem Funkfrequenzvorrichtungsschalter gekoppelt ist, können es der Funkfrequenzschaltvorrichtung ermöglichen, einen geringeren Leistungsverlust und eine höhere Isolierung im Vergleich mit einer Funkfrequenzschaltvorrichtung ohne einen Induktor und/oder Transformator aufzuweisen.
  • Ferner ist die Lehre aus dieser Offenbarung für jede Paketstruktur zutreffend, die Umverteilungsstrukturen enthält. Andere Ausführungsformen befassen sich mit anderen Anwendungen, wie etwa verschiedenen Pakettypen oder anderen Konfigurationen, die für einen gewöhnlichen Fachmann, der diese Offenbarung liest, leicht offensichtlich wären. Es sollte angemerkt werden, dass die hierin besprochenen Ausführungsformen möglicherweise nicht jedes Bauteil oder Element illustrieren, das in einer Struktur vorhanden sein kann. Beispielsweise können mehrfach vorkommende Bauteile aus einer Figur ausgelassen werden, wenn etwa die einmalige Besprechung dieses Bauteils ausreichend, um Aspekte der Ausführungsform zu erklären. Ferner können die hierin besprochenen Verfahrensausführungsformen als in einer bestimmten Reihenfolge durchgeführt besprochen werden, andere Verfahrensausführungsformen können jedoch in jeder logischen Reihenfolge ausgeführt werden.
  • Die 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 12, 13, 14A, 15, 16, 17, 18A-1, 18A-2, 18B-1, 18B-2, 18B-3, 18B-4, 19, 20, 21 und 22 illustrieren Querschnittsansichten und Planansichten von Zwischenschritten während eines Ablaufs zur Bildung einer ersten Paketstruktur nach einigen Ausführungsformen. 1 illustriert ein Trägersubstrat 100 und eine Freigabelage 102, die auf dem Trägersubstrat 100 gebildet ist. Eine erste Paketregion 600 und eine zweite Paketregion 602 für die Bildung des ersten Pakets bzw. eines zweiten Pakets sind illustriert.
  • Das Trägersubstrat 100 kann ein Glasträgersubstrat, ein keramisches Trägersubstrat oder dergleichen sein. Das Trägersubstrat 100 kann ein Wafer sein, sodass mehrere Pakete gleichzeitig auf dem Trägersubstrat 100 gebildet werden können. Die Freigabelage 102 kann aus einem polymerbasierten Material gebildet sein, das zusammen mit dem Trägersubstrat 100 von den darüberliegenden Strukturen entfernt werden kann, die in nachfolgenden Schritten gebildet werden. In einigen Ausführungsformen ist die Freigabelage 102 ein epoxidbasiertes Wärmefreigabematerial, das seine Hafteigenschaften bei Erhitzen verliert, wie etwa eine Licht-Wärme-Konvertierungs- (LTHC) Beschichtung. In anderen Ausführungsformen kann die Freigabelage 102 ein ultravioletter (UV) Klebstoff sein, der seine Klebeeigenschaft verliert, wenn er UV-Lampen ausgesetzt wird. Die Freigabelage 102 kann als Flüssigkeit abgegeben und gehärtet werden, kann ein Laminatfilm sein, der auf das Trägersubstrat 100 laminiert wird, oder dergleichen. Die obere Fläche der Freigabelage 102 kann geebnet sein und kann einen hohen Grad von Koplanarität aufweisen.
  • In 2 wird eine dielektrische Lage 104 und eine Metallisierungsstruktur 106 (manchmal bezeichnet als Umverteilungslagen oder Umverteilungsleitungen) gebildet. Die dielektrische Lage 104 wird auf der Freigabelage 102 gebildet. Die untere Fläche der dielektrischen Lage 104 kann mit der oberen Fläche der Freigabelage 102 in Kontakt sein. In einigen Ausführungsformen wird die dielektrische Lage 104 aus einem Polymer wie Polybenzoxazol (PBO), Polyimid, Benzocyclobuten (BCB) oder dergleichen gebildet. In anderen Ausführungsformen wird die dielektrische Lage 104 aus einem Nitrid wie Siliziumnitrid; einem Oxid wie Siliziumoxid, Phosphosilikatglas (PSG), Borosilikatglas (BSG), borondotiertem Phosphosilikatglas (BPSG) oder dergleichen; oder dergleichen gebildet. Die dielektrische Lage 104 kann durch jeden akzeptablen Abscheidungsprozess gebildet werden, wie etwa Spin Coating, chemische Dampfphasenabscheidung (CVD), Laminierung, ähnliches oder eine Kombination daraus.
  • Die Metallisierungsstruktur 106 wird auf der dielektrischen Lage 104 gebildet. Als ein Beispiel der Bildung der Metallisierungsstruktur 106 wird eine Seed-Lage (nicht dargestellt) über der dielektrischen Lage 104 gebildet. In einigen Ausführungsformen ist die Seed-Lage eine Metalllage, die eine einzelne Lage oder eine zusammengesetzte Lage sein kann, die mehrere Zwischenlagen umfasst, die aus unterschiedlichen Materialien gebildet sein können. In einigen Ausführungsformen umfasst die Seed-Lage eine Titanlage und eine Kupferlage über der Titanlage. Die Seed-Lage kann unter Verwendung von beispielsweise PVD oder dergleichen gebildet werden. Ein Fotoresist wird dann auf der Seed-Lage gebildet und strukturiert. Der Fotoresist kann durch Spin Coating oder dergleichen gebildet werden und kann zur Strukturierung belichtet werden. Die Struktur des Fotoresist entspricht der Metallisierungsstruktur 106. Die Strukturierung bildet Öffnungen durch den Fotoresist, um die Seed-Lage offenzulegen. Ein leitfähiges Material ist in den Öffnungen des Fotoresist und an den offengelegten Abschnitten der Seed-Lage gebildet. Das leitfähige Material kann durch Plattierung gebildet werden, wie etwa durch Elektroplattierung oder nichtelektrische Plattierung oder dergleichen. Das leitfähige Material kann ein Metall wie Kupfer, Titan, Wolfram, Aluminium oder dergleichen umfassen. Dann werden der Fotoresist und Abschnitte der Seed-Lage, auf denen das leitfähige Material nicht gebildet ist, entfernt. Der Fotoresist kann durch einen akzeptablen Aschen- oder Schälprozess entfernt werden, wie etwa durch Verwendung eines Sauerstoffplasmas oder dergleichen. Wenn der Fotoresist entfernt wurde, werden offengelegte Abschnitte der Seed-Lage entfernt, wie etwa durch Anwendung eines akzeptablen Ätzprozesses, wie etwa durch Nass- oder Trockenätzen. Die verbleibenden Abschnitte der Seed-Lage und des leitfähigen Materials bilden die Metallisierungsstruktur 106.
  • In 3 ist eine dielektrische Lage 108 auf der Metallisierungsstruktur 106 und der dielektrischen Lage 104 gebildet. In einigen Ausführungsformen ist die dielektrische Lage 108 aus einem Polymer gebildet, das ein lichtempfindliches Material wie PBO, Polyimid, BCB oder dergleichen sein kann, das unter Verwendung einer Lithographiemaske strukturiert werden kann. In anderen Ausführungsformen wird die dielektrische Lage 108 aus einem Nitrid wie Siliziumnitrid; einem Oxid wie Siliziumoxid, PSG, BSG, BPSG oder dergleichen gebildet. Die dielektrische Lage 108 kann durch Spin Coating, Laminierung, CVD, ähnliches oder eine Kombination daraus gebildet werden. Die dielektrische Lage 108 wird dann strukturiert, um Öffnungen zu bilden, um Abschnitte der Metallisierungsstruktur 106 offenzulegen. Die Strukturierung kann durch einen akzeptablen Prozess erfolgen, wie etwa durch Belichtung der dielektrischen Lage 108, wenn die dielektrische Lage ein lichtempfindliches Material ist, oder durch Ätzen, etwa unter Verwendung eines anisotropen Ätzmittels.
  • Die dielektrischen Lagen 104 und 108 und die Metallisierungsstruktur 106 können als Rückseitenumverteilungsstruktur 110 bezeichnet werden. In der dargestellten Ausführungsform enthält die Rückseitenumverteilungsstruktur 110 die zwei dielektrischen Lagen 104 und 108 und eine Metallisierungsstruktur 106. In anderen Ausführungsformen kann die Rückseitenumverteilungsstruktur 110 eine Anzahl von dielektrischen Lagen, Metallisierungsstrukturen und leitfähigen Durchkontaktierungen enthalten. Eine oder mehrere weitere Metallisierungsstrukturen und dielektrische Lagen können in der Rückseitenumverteilungsstruktur 110 durch Wiederholung der Prozesse für die Metallisierungsstruktur 106 und die dielektrische Lage 108 gebildet werden. Leitfähige Durchkontaktierungen (nicht dargestellt) können während der Bildung einer Metallisierungsstruktur durch Bildung der Seed-Lage und des leitfähigen Materials der Metallisierungsstruktur in der Öffnung der darunterliegenden dielektrischen Lage gebildet werden. Die leitfähigen Durchkontaktierungen können sich daher verbinden und elektrisch die verschiedenen Metallisierungsstrukturen koppeln.
  • In 4 sind elektrische Verbinder 112 gebildet. Die elektrischen Verbinder 112 erstrecken sich durch die nachfolgend gebildete Verkapselung 130 (siehe 7) und können nachfolgend als Durchkontaktierungen 112 bezeichnet werden. Beispielsweise ist, um die Durchkontaktierungen 112 zu bilden, eine Seed-Lage über der Rückseitenumverteilungsstruktur 110 gebildet, z. B. die dielektrische Lage 108 und die offengelegten Abschnitte der Metallisierungsstruktur 106 wie illustriert. In einigen Ausführungsformen ist die Seed-Lage eine Metalllage, die eine einzelne Lage oder eine zusammengesetzte Lage sein kann, die mehrere Zwischenlagen umfasst, die aus unterschiedlichen Materialien gebildet sein können. In einigen Ausführungsformen umfasst die Seed-Lage eine Titanlage und eine Kupferlage über der Titanlage. Die Seed-Lage kann unter Verwendung von beispielsweise PVD oder dergleichen gebildet werden. Ein Fotoresist wird auf der Seed-Lage gebildet und strukturiert. Der Fotoresist kann durch Spin Coating oder dergleichen gebildet werden und kann zur Strukturierung belichtet werden. Die Struktur des Fotoresist entspricht Durchkontaktierungen. Die Strukturierung bildet Öffnungen durch den Fotoresist, um die Seed-Lage offenzulegen. Ein leitfähiges Material ist in den Öffnungen des Fotoresist und an den offengelegten Abschnitten der Seed-Lage gebildet. Das leitfähige Material kann durch Plattierung gebildet werden, wie etwa durch Elektroplattierung oder nichtelektrische Plattierung oder dergleichen. Das leitfähige Material kann ein Metall wie Kupfer, Titan, Wolfram, Aluminium oder dergleichen umfassen. Der Fotoresist und Abschnitte der Seed-Lage, auf denen das leitfähige Material nicht gebildet ist, werden entfernt. Der Fotoresist kann durch einen akzeptablen Aschen- oder Schälprozess entfernt werden, wie etwa durch Verwendung eines Sauerstoffplasmas oder dergleichen. Wenn der Fotoresist entfernt wurde, werden offengelegte Abschnitte der Seed-Lage entfernt, wie etwa durch Anwendung eines akzeptablen Ätzprozesses, wie etwa durch Nass- oder Trockenätzen. Die verbleibenden Abschnitte der Seed-Lage und des leitfähigen Materials bilden die Durchkontaktierungen 112.
  • In 5 werden integrierte Schaltkreisdies 114 an der dielektrischen Lage 108 mit Klebstoff 116 befestigt. Wenn auch ein integrierter Schaltkreisdie 114 als in jeder der ersten Paketregion 600 und der zweiten Paketregion 602 befestigt illustriert ist, sollte beachtet werden, dass mehr integrierte Schaltkreisdies 114 in jeder Paketregion befestigt sein können. Beispielsweise können zwei oder drei integrierte Schaltkreisdies 114 in jeder Region befestigt sein. Die integrierten Schaltkreisdies 114 können logische Dies sein (z. B. zentrale Prozessoreinheit, Mikrocontroller usw.), Speicherdies (z. B. ein dynamischer Direktzugriffsspeicher- (DRAM) Die, statischer Direktzugriffsspeicher-(SRAM) Die usw.), Leistungsmanagementdies (z. B. leistungsmanagementintegrierter Schaltkreis- (PMIC) Die), Funkfrequenz- (RF) Dies, Sensordies, mikroelektromechanische System- (MEMS) Dies, Signalverarbeitungsdies (z. B. digitaler Signalverarbeitungs- (DSP) Die), Frontend Dies (z. B. analoge Frontend (AFE) Dies), ähnliches, oder eine Kombination daraus. In einigen Ausführungsformen können die integrierten Schaltkreisdies 114 auch eine andere Größe aufweisen (z. B. verschiedene Höhen und/oder Flächenbereiche), und in anderen Ausführungsformen können die integrierten Schaltkreisdies 114 dieselbe Größe aufweisen (z. B. dieselben Höhen und/oder Flächenbereiche).
  • Vor der Befestigung an der dielektrischen Lage 108 können die integrierten Schaltkreisdies 114 nach den anwendbaren Herstellungsprozessen bearbeitet werden, um integrierte Schaltkreise in den integrierten Schaltkreisdies 114 zu bilden. Beispielsweise enthalten die integrierten Schaltkreisdies 114 jeweils ein Halbleitersubstrat 118, wie etwa Silizium, dotiert oder undotiert, oder eine aktive Lage eines Halbleiter-auf-Isolator- (SOI) Substrats. Das Halbleitersubstrat kann andere Halbleitermaterialien enthalten, wie etwa Germanium; einen Verbundhalbleiter einschließlich Siliziumkarbid, Galliumarsen, Galliumphosphid, Indiumphosphid, Indiumarsenid und/oder Indiumantimonid; einen Legierungshalbleiter, einschließlich SiGe, GaAsP, AlInAs, AlGaAs, GaInAs, GaInP und/oder GaInAsP; oder Kombinationen daraus. Andere Substrate, wie etwa mehrlagige oder Gefällesubstrat, können ebenfalls verwendet werden. Vorrichtungen wie Transistoren, Dioden, Kondensatoren, Widerstände usw., können in und/oder an dem Halbleitersubstrat 118 gebildet werden und können mit Verbindungsstrukturen 120 verbunden werden, die beispielsweise durch Metallisierungsstrukturen in einer oder mehreren dielektrischen Lagen an dem Halbleitersubstrat 118 gebildet sind, um einen integrierten Schaltkreis zu bilden.
  • Die integrierten Schaltkreisdies 114 umfassen ferner Pads 122, wie Aluminiumpads, an denen externe Verbindungen vorgenommen werden. Die Pads 122 befinden sich an dem, was als die jeweiligen aktiven Seiten der integrierten Schaltkreisdies 114 bezeichnet werden kann. Passivierungsfilme 124 befinden sich an den integrierten Schaltkreisdies 114 und an Abschnitten der Pads 122. Öffnungen gehen durch die Passivierungsfilme 124 auf die Pads 122. Dieverbinder 126, wie etwa leitfähige Säulen (beispielsweise umfassend ein Metall wie Kupfer), befinden sich in den Öffnungen durch die Passivierungsfilme 124 und sind mechanisch und elektrisch mit den jeweiligen Pads 122 gekoppelt. Die Dieverbinder 126 können beispielsweise durch Plattierung oder dergleichen gebildet werden. Die Dieverbinder 126 koppeln elektrisch die jeweiligen integrierten Schaltkreise der integrierten Schaltkreisdies 114.
  • Ein dielektrisches Material 128 befindet sich an den aktiven Seiten der integrierten Schaltkreisdies 114, wie etwa an den Passivierungsfilmen 124 und dem Dieverbinder 126. Das dielektrische Material 128 verkapselt lateral die Dieverbinder 126 und das dielektrische Material 128 endet lateral zusammen mit den jeweiligen integrierten Schaltkreisdies 114. Das dielektrische Material 128 kann ein Polymer sein, wie etwa PBO, Polyimid, BCB oder dergleichen; ein Nitrid wie Siliziumnitrid oder dergleichen; ein Oxid wie Siliziumoxid, PSG, BSG, BPSG oder dergleichen; dergleichen, oder eine Kombination daraus, und kann beispielsweise durch Spin Coating, Laminierung, CVD oder dergleichen gebildet werden.
  • Der Klebstoff 116 befindet sich an den Rückseiten der integrierten Schaltkreisdies 114 und befestigt die integrierten Schaltkreisdies 114 an der Rückseitenumverteilungsstruktur 110, wie etwa der dielektrischen Lage 108. Der Klebstoff 116 kann jeder geeignete Klebstoff, ein Epoxid, Die-Anbringungsfilm(DAF) oder dergleichen sein. Der Klebstoff 116 kann auf eine Rückseite der integrierten Schaltkreisdies 114 aufgebracht werden, wie etwa auf eine Rückseite des jeweiligen Halbleiterwafers, oder können über die Fläche des Trägersubstrats 100 aufgebracht werden. Die integrierten Schaltkreisdies 114 können vereinzelt sein, wie etwa durch Sägen oder Stanzen, und an der dielektrischen Lage 108 mit dem Klebstoff 116 beispielsweise unter Verwendung eines Pick-and-Place-Werkzeugs befestigt.
  • In 6 ist eine Verkapselung 130 an den verschiedenen Bauteilen gebildet. Die Verkapselung 130 kann eine Formmasse, ein Epoxid oder dergleichen sein und kann durch Formpressen, Transferformen oder dergleichen angebracht werden. Die Verkapselung 130 kann über dem Trägersubstrat 100 gebildet werden, sodass die Durchkontaktierungen 112 und/oder die Dieverbinder 126 der integrierten Schaltkreisdies 114 versenkt oder bedeckt sind. In einigen Ausführungsformen ist das dielektrische Material 128 ausgelassen und die Verkapselung 130 umgibt und passiviert die Dieverbinder 126. Die Verkapselung 130 wird dann gehärtet.
  • In 7 wird ein Planarisierungsprozess auf die Verkapselung 130 angewendet, um die Durchkontaktierungen 112 und die Dieverbinder 126 offenzulegen. Der Planarisierungsprozess kann auch das dielektrische Material 128 schleifen. Obere Flächen der Durchkontaktierungen 112, Dieverbinder 126, des dielektrischen Materials 128 und der Verkapselung 130 sind nach dem Planarisierungsprozess koplanar. Der Planarisierungsprozess kann beispielsweise eine chemisch-mechanische Politur (CMP), ein Schleifprozess oder dergleichen sein. In einigen Ausführungsformen kann die Planarisierung ausgelassen werden, beispielsweise, wenn die Durchkontaktierungen 112 und Dieverbinder 126 bereits offengelegt sind.
  • In 8 bis 13 ist eine vorderseitige Umverteilungsstruktur 132 gebildet. Die vorderseitige Umverteilungsstruktur 132 enthält ein integriertes Bauteil 150, wie etwa einen Induktor, einen Transformator, oder beides (siehe 14 und 15). Die vorderseitige Umverteilungsstruktur 132 enthält die dielektrischen Lagen 136 und 140 und die Metallisierungsstrukturen 138 und 142.
  • Die Bildung der vorderseitigen Umverteilungsstruktur 132 kann durch Abscheidung der dielektrischen Lage 136 auf der Verkapselung 130, den Durchkontaktierungen 112 und Dieverbindern 126 beginnen. In einigen Ausführungsformen ist die dielektrische Lage 136 aus einem Polymer gebildet, das ein lichtempfindliches Material wie PBO, Polyimid, BCB oder dergleichen sein kann, das unter Verwendung einer Lithographiemaske strukturiert werden kann. In anderen Ausführungsformen wird die dielektrische Lage 136 aus einem Nitrid wie Siliziumnitrid; einem Oxid wie Siliziumoxid, PSG, BSG, BPSG oder dergleichen gebildet. Die dielektrische Lage 136 kann durch Spin Coating, Laminierung, CVD, ähnliches oder eine Kombination daraus gebildet werden.
  • In 9 wird die dielektrische Lage 136 strukturiert. Die Strukturierung bildet Öffnungen zum Offenlegen von Abschnitten der Durchkontaktierungen 112 und der Dieverbinder 126. Die Strukturierung kann durch einen akzeptablen Prozess erfolgen, wie etwa durch Belichtung der dielektrischen Lage 136, wenn die dielektrische Lage 136 ein lichtempfindliches Material ist, oder durch Ätzen, etwa unter Verwendung eines anisotropen Ätzmittels. Wenn die dielektrische Lage 136 ein lichtempfindliches Material ist, kann die dielektrische Lage 136 nach der Belichtung entwickelt werden.
  • In 10 ist die Metallisierungsstruktur 138 mit Durchkontaktierungen auf der dielektrischen Lage 136 gebildet. Als ein Beispiel der Bildung der Metallisierungsstruktur s 138 wird eine Seed-Lage (nicht dargestellt) über der dielektrischen Lage 136 und in Öffnungen durch die dielektrische Lage 136 gebildet. In einigen Ausführungsformen ist die Seed-Lage eine Metalllage, die eine einzelne Lage oder eine zusammengesetzte Lage sein kann, die mehrere Zwischenlagen umfasst, die aus unterschiedlichen Materialien gebildet sein können. In einigen Ausführungsformen umfasst die Seed-Lage eine Titanlage und eine Kupferlage über der Titanlage. Die Seed-Lage kann unter Verwendung von beispielsweise PVD oder dergleichen gebildet werden. Ein Fotoresist wird dann auf der Seed-Lage gebildet und strukturiert. Der Fotoresist kann durch Spin Coating oder dergleichen gebildet werden und kann zur Strukturierung belichtet werden. Die Struktur des Fotoresist entspricht der Metallisierungsstruktur 138. Die Strukturierung bildet Öffnungen durch den Fotoresist, um die Seed-Lage offenzulegen. Ein leitfähiges Material ist in den Öffnungen des Fotoresist und an den offengelegten Abschnitten der Seed-Lage gebildet. Das leitfähige Material kann durch Plattierung gebildet werden, wie etwa durch Elektroplattierung oder nichtelektrische Plattierung oder dergleichen. Das leitfähige Material kann ein Metall wie Kupfer, Titan, Wolfram, Aluminium oder dergleichen umfassen. Dann werden der Fotoresist und Abschnitte der Seed-Lage, auf denen das leitfähige Material nicht gebildet ist, entfernt. Der Fotoresist kann durch einen akzeptablen Aschen- oder Schälprozess entfernt werden, wie etwa durch Verwendung eines Sauerstoffplasmas oder dergleichen. Wenn der Fotoresist entfernt wurde, werden offengelegte Abschnitte der Seed-Lage entfernt, wie etwa durch Anwendung eines akzeptablen Ätzprozesses, wie etwa durch Nass- oder Trockenätzen. Die verbleibenden Abschnitte der Seed-Lage und des leitfähigen Materials bilden die Metallisierungsstruktur 138 und Durchkontaktierungen. Die Durchkontaktierungen sind in Öffnungen durch die dielektrische Lage 136, z. B. zu den Durchkontaktierungen 112 und/oder den Dieverbindern 126 gebildet.
  • In 11 ist die dielektrische Lage 140 über der dielektrischen Lage 136 und der Metallisierungsstruktur 138 gebildet. Die Materialien und Prozesse, die verwendet werden, die dielektrische Lage 140 zu bilden, können ähnlich wie die dielektrische Lage 136 sein, die Beschreibung ist hierin nicht wiederholt.
  • In 12 wird die dielektrische Lage 140 dann strukturiert. Die Strukturierung bildet Öffnungen, um Abschnitte der Metallisierungsstruktur 138 offenzulegen. Die Strukturierung kann durch einen akzeptablen Prozess erfolgen, wie etwa durch Belichtung der dielektrischen Lage 140, wenn die dielektrische Lage ein lichtempfindliches Material ist, oder durch Ätzen, etwa unter Verwendung eines anisotropen Ätzmittels. Wenn die dielektrische Lage 140 ein lichtempfindliches Material ist, kann die dielektrische Lage 140 nach der Belichtung entwickelt werden.
  • In 13 sind Pads 142 auf der dielektrischen Lage 140 und der Metallisierungsstruktur 138 gebildet. Die Pads 142 enthalten Pads 142A und Pads 142B. Die Pads 142A werden verwendet, um leitfähige Verbinder 144 (siehe 14) zu koppeln und können als „Under Bump Metallurgies“ (UBMs) 142A bezeichnet werden. Die Pads 142B sind Teil der integrierten Bauteile 150 (siehe 15 und 16) und können als Bauteilpads 142B bezeichnet werden. In der illustrierten Ausführungsform werden die Pads 142 durch Öffnungen durch die dielektrische Lage 140 auf die Metallisierungsstruktur 138 gebildet. Als ein Beispiel der Bildung der Pads 142 wird eine Seed-Lage (nicht dargestellt) über der dielektrischen Lage 140 gebildet. In einigen Ausführungsformen ist die Seed-Lage eine Metalllage, die eine einzelne Lage oder eine zusammengesetzte Lage sein kann, die mehrere Zwischenlagen umfasst, die aus unterschiedlichen Materialien gebildet sein können. In einigen Ausführungsformen umfasst die Seed-Lage eine Titanlage und eine Kupferlage über der Titanlage. Die Seed-Lage kann unter Verwendung von beispielsweise PVD oder dergleichen gebildet werden. Ein Fotoresist wird dann auf der Seed-Lage gebildet und strukturiert. Der Fotoresist kann durch Spin Coating oder dergleichen gebildet werden und kann zur Strukturierung belichtet werden. Die Struktur des Fotoresist entspricht den Pads 142. Die Strukturierung bildet Öffnungen durch den Fotoresist, um die Seed-Lage offenzulegen. Ein leitfähiges Material ist in den Öffnungen des Fotoresist und an den offengelegten Abschnitten der Seed-Lage gebildet. Das leitfähige Material kann durch Plattierung gebildet werden, wie etwa durch Elektroplattierung oder nichtelektrische Plattierung oder dergleichen. Das leitfähige Material kann ein Metall wie Kupfer, Titan, Wolfram, Aluminium oder dergleichen umfassen. Dann werden der Fotoresist und Abschnitte der Seed-Lage, auf denen das leitfähige Material nicht gebildet ist, entfernt. Der Fotoresist kann durch einen akzeptablen Aschen- oder Schälprozess entfernt werden, wie etwa durch Verwendung eines Sauerstoffplasmas oder dergleichen. Wenn der Fotoresist entfernt wurde, werden offengelegte Abschnitte der Seed-Lage entfernt, wie etwa durch Anwendung eines akzeptablen Ätzprozesses, wie etwa durch Nass- oder Trockenätzen. Die verbleibenden Abschnitte der Seed-Lage und des leitfähigen Materials bilden die Pads 142. In der Ausführungsform, in der die Pads 142 anders gebildet werden, können mehr Fotoresist- und Strukturierungsschritte eingesetzt werden.
  • Die vorderseitige Umverteilungsstruktur 132 ist als Beispiel dargestellt. Mehr oder weniger dielektrische Lagen und Metallisierungsstrukturen können in der vorderseitigen Umverteilungsstruktur 132 gebildet sein. Wenn weniger dielektrische Lagen und Metallisierungsstrukturen gebildet werden sollen, könne oben besprochene Schritte und Prozesse ausgelassen werden. Wenn mehr dielektrische Lagen und Metallisierungsstrukturen gebildet werden sollen, könne oben besprochene Schritte und Prozesse wiederholt werden. Ein gewöhnlicher Fachmannversteht leicht, welche Schritte und Prozesse ausgelassen oder wiederholt würden.
  • In 14A werden leitfähige Verbinder 144 auf den UBMs 142A gebildet und nicht auf den Bauteilpads 142B gebildet. In einigen Ausführungsformen sind die Bauteilpads 142B während der Bildung der leitfähigen Verbinder 144 mit einer Maske (nicht dargestellt) bedeckt. Die leitfähigen Verbinder 144 können Ball-Grid-Array-(BGA) Verbinder, Lötkugeln, Metallsäulen, Controlled-Collapse-Chipverbindungs- (C4) Bumps, Mikrobumps, mit der „Electroless Nickel-Electroless Palladium-Immersion Gold“-Technik (ENEPIG) gebildete Bumps oder dergleichen sein. Die leitfähigen Verbinder 144 können ein leitfähiges Material wie Lot, Kupfer, Aluminium, Gold, Nickel, Silber, Palladium, Zinn, ähnliches oder eine Kombination daraus umfassen. In einigen Ausführungsformen sind die leitfähigen Verbinder 144 durch anfängliche Bildung einer Lotlage durch üblich verwendete Verfahren wie Verdampfung, Elektroplattierung, Drucken, Lottransfer, Kugelplatzierung oder dergleichen gebildet. Wenn eine Lotlage auf der Struktur gebildet wurde, kann ein Reflow durchgeführt werden, um das Material in die gewünschten Bump-Formen zu formen. In einer anderen Ausführungsform sind die leitfähigen Verbinder 144 Metallsäulen (wie etwa eine Kupfersäule), die durch Sputtering, Drucken, Elektroplattierung, CVD oder dergleichen gebildet werden. Die Metallsäulen können lotfrei sein und im Wesentlichen vertikale Seitenwände aufweisen. In einigen Ausführungsformen ist eine Metalldecklage (nicht dargestellt) auf der Oberseite der Metallsäulenverbinder 144 gebildet. Die Metalldecklage kann Nickel, Zinn, Zinn-Blei, Gold, Silber, Palladium, Indium, Nickel-Palladium-Gold, Nickel-Gold, dergleichen oder eine Kombination daraus enthalten und kann durch einen Plattierungsprozess gebildet sein.
  • Wie in 14A und 15 gezeigt, enthält die vorderseitige Umverteilungsstruktur 132 in jeder der Regionen 600 und 602 mindestens ein integriertes Bauteil 150. In dieser Ausführungsform ist das integrierte Bauteil 150 ein Induktor. 15 ist eine Planansicht eines integrierten Bauteils 150 in einer der Regionen 600 oder 602, die das integrierte Bauteil 150 mit der Querschnittsansicht in 14A ist entlang der Linie A-A aus 15 zeigt. Das integrierte Bauteil 150 ist aus der Metallisierungsstruktur und den Durchkontaktierungen 138 und Bauteilpads 142B gebildet. Die Metallisierungsstrukturen und Durchkontaktierungen 138 und Bauteilpads 142B bilden mehre konzentrische Ringe, wobei die Außenringe die Innenringe umgeben. Die Ringe weisen Unterbrechungen auf, damit die äußeren Ringe durch Brücken 152 mit den inneren Ringen verbunden werden können, und die mehreren Ringe (manchmal bezeichnet als Spulen) seriell mit zwei Ports 155 verbunden werden.
  • In der illustrierten Ausführungsform bildet das Bauteilpad 142B die Brücke 152 über die Metallisierungsstruktur und Durchkontaktierungen 138, wenn auch in anderen Ausführungsformen diese Beziehung umgekehrt sein kann. Die Brücke 152 kann aus auf dem oberen Abschnitt des Bauteilpads 142B (Linienabschnitt der oberen Fläche er dielektrischen Lage 140) gebildet sein, der nicht den Durchkontaktierungsabschnitt enthält, der sich durch die dielektrische Lage 140 erstreckt.
  • 14B-1, 14B-2, 14B-3, 14B-4, 14B-5, 14B-6, 14B-7, und 14-B8 illustrieren Beispielschemas von Ausführungsformen eines Schaltkreises, der Induktoren/Transformatoren enthält, die mit Schaltern des Schaltkreises gekoppelt sind. In einer Ausführungsform enthalten die integrierten Schaltkreisdies 114 Funkfrequenzvorrichtungsschalter 157, mit denen die Induktoren 150 durch die Dieverbinder 126 gekoppelt sind. Die Integration der Induktoren 150 in die vorderseitige Umverteilungsstruktur 132 kann niedrige Kosten und Hochleitungsinduktoren 150 bereitstellen, um die Leistung einer Funkfrequenzschaltvorrichtung 157 zu verbessern. Die verbesserte Leistung des Funkfrequenzvorrichtungsschalters 157 kann verbesserten Einfügungsverlust und verbesserte Isolierung enthalten. Beispielsweise sind Induktoren 150 in der Lage, die parasitische/Kupplungswirkung der CMOS-Vorrichtungen auszuschalten. Weiterhin sind das leitfähige Material der Induktoren 150 gebildet, um Durchkontaktierungsgräben der vorderseitigen Umverteilungsstruktur zu enthalten, die dickere Leitungen für die Ringe des Induktors ermöglicht, was wiederum eine Erhöhung der Leistung (z. B. höheren Q-Faktor) für den Induktor erhöht wird.
  • 14B-1 illustriert einen Beispielschalterschaltkreis und 14B-2 illustriert die Bedienung des Sende- (Tx) Modus und Empfangs- (Rx) Modus des Schaltkreises in 14B-1, wobei der obere Schaltkreis in 14B-1 den Tx-Modus illustriert und der untere Schaltkreis den Rx-Modus illustriert.
  • 14B-3 illustriert einen Beispielschalterschaltkreis und 14B-4 illustriert die Bedienung des Tx-Modus und Rx-Modus des Schaltkreises in 14B-3 wobei der obere Schaltkreis in 14B-4 den Tx-Modus illustriert und der untere Schaltkreis den Rx-Modus illustriert.
  • 14B-5 illustriert einen Beispielschalterschaltkreis und 14B-6 illustriert die Bedienung des Tx-Modus und Rx-Modus des Schaltkreises in 14B-5 wobei der obere Schaltkreis in 14B-6 den Tx-Modus illustriert und der untere Schaltkreis den Rx-Modus illustriert.
  • Für jeden der Schaltkreise in den 14B-1, 14B-3 und 14B-5 ist im Tx-Modus der Transistor 157-1 an und der Transistor 157-2 ist aus. Für diese Schaltkreise im Rx-Modus ist der Transistor 157-1 aus und der Transistor 157-2 ist an. Diese Konfigurationen sind in den 14B-2, 14B-4 und 14B-6 dargestellt.
  • 14B-7 und 14B-8 illustriert Schaltkreise mit Transformatorkonfigurationen statt Induktorkonfigurationen vorheriger Beispiele. Für 14B-7 und 14B-8 ist im Tx-Modus der Transistor 157 an und im Rx-Modus ist der Transistor 157 aus.
  • Wenn auch 14 und 15 einen 2-Drehungsinduktor illustriert (d. h. einen Induktor mit zwei Ringen), sollte beachtet werden, dass Induktoren mit mehreren Drehungen in der vorderseitigen Umverteilungsstruktur 132 jeder Region 600 und 602 gebildet werden können. Beispielsweise können Drei- oder Vier-Drehungs-Induktoren in jeder Region 600 und 602 gebildet sein.
  • 16 ist eine Planansicht einer der Regionen 600 oder 602, die mehrere Induktoren 150 in der Region zeigt. Diese Planansicht lässt die dielektrischen Lagen der vorderseitigen Umverteilungsstruktur 132 aus und lässt auch andere Metallisierungsstrukturen in der vorderseitigen Umverteilungsstruktur 132 aus. Die Querschnittsansicht in 14A verläuft entlang der Linie A-A von 16, wobei die Planansicht in 16 nur einen integrierten Schaltkreisdie 114 illustriert. Wenn auch die 16 fünf Induktoren 150 illustriert, können in anderen Ausführungsformen mehr oder weniger Induktoren 150 vorhanden sein, wie für das Design des integrierten Schaltkreises und/oder Pakets notwendig. Weiterhin könnten in einigen Ausführungsformen ein oder mehrere der Bauteile 150 auch Transformatoren sein (siehe z. B. 18A-1, 18A-2, 18B-1, 18B-2, 18B-3 und 18B-4).
  • In 17 ist eine isolierende Lage 146 (manchmal bezeichnet als eine Schutzlage 146) über der vorderseitigen Umverteilungsstruktur 132, den UBMs 142A, den Bauteilpads 142B und an die leitfähigen Verbinder 144 angrenzend und diese umgebend gebildet. Die Schutzlage 146 kann die Oxidierung der Bauteilpads 142B verhindern und während des nachfolgenden Reflows eine laterale Unterstützung für die leitfähigen Verbinder 144 bieten. In einer Ausführungsform ist die Schutzlage 146 ein nichtleitendes Material, wie etwa ein Epoxid, ein Harz, ein Polyimid, Polybenzoxazol (PBO), Benzocyclobuten (BCB), ein Silikon, ein Acrylat, ein Polymer mit oder ohne hinzugefügtem silikabasierten oder Glasfüllstoff, ähnliches, oder eine Kombination daraus. In einigen Ausführungsformen umfasst die Schutzlage 146 eine flüssige Formmasse (LMC), die bei der Aufbringung eine Flüssigkeit vom Typ Gel ist. Die Schutzlage 146 kann bei der Aufbringung eine Flüssigkeit oder ein Feststoff sein. Alternativ kann die Schutzlage 146 andere isolierende und/oder verkapselnde Materialien umfassen. Die Schutzlage 146 wird in einigen Ausführungsformen unter Verwendung eines Formprozesses auf Waferebene aufgebracht. Die Schutzlage 146 kann gebildet werden, um eine obere Fläche über, im Wesentlichen bündig mit oder unter einer Spitze des leitfähigen Verbinders 144 aufzuweisen. Die Schutzlage 146 kann beispielsweise unter Verwendung von Pressformen, Transferformen oder anderen Verfahren gebildet werden.
  • Als nächstes wird die Schutzlage 146 in einigen Ausführungsformen unter Verwendung eines Härteverfahrens gehärtet. Das Härteverfahren kann das Erhitzen der Schutzlage 146 auf eine vorgegebene Temperatur für einen vorgegebenen Zeitraum unter Verwendung eines Glüh- oder anderen Erhitzungsprozesses umfassen. Das Härteverfahren kann auch einen ultravioletten (UV) Belichtungsprozess, einen infraroten (IR) Energiekontaktprozess, Kombinationen daraus oder eine Kombination daraus mit einem Heizprozess umfassen. Alternativ kann die Schutzlage 146 unter Verwendung anderer Verfahren gehärtet werden. In einigen Ausführungsformen ist ein Härteverfahren nicht enthalten.
  • In der Ausführungsform, in der die Schutzlage 146 nicht ein Polymer ist, werden die Kosten des Schutzes des integrierten Bauteils 150 vor Oxidierung verringert, da die anderen Schutzlagenmaterialien kostengünstiger sind als Polymere.
  • In einigen Ausführungsformen können die Bauteile 150 einen Transformator, einen Induktor oder beides enthalten. 18A-1 ist eine Planansicht einer der Regionen 600 oder 602, die mehrere Bauteile 150 zeigen, wobei eines der integrierten Bauteile ein Induktor 150A und das andere Bauteil ein Transformator 150B ist. Diese Planansicht lässt die dielektrischen Lagen der vorderseitigen Umverteilungsstruktur 132 aus und lässt auch andere Metallisierungsstrukturen in der vorderseitigen Umverteilungsstruktur 132 aus. Die Querschnittsansicht in 18B-1 ist entlang der Linie B-B aus 18A-1. Wenn auch die 18A-1 einen Induktor 150A und einen Transformator 150B illustriert, können in anderen Ausführungsformen mehr oder weniger Induktoren 150A und mehr oder weniger Transformatoren 150B vorhanden sein, wie für das Design des integrierten Schaltkreises und/oder Pakets notwendig.
  • 18A-2 ist eine Planansicht einer der Regionen 600 oder 602, die mehrere Bauteile 150 zeigen, wobei beide der integrierten Bauteile Transformatoren sind. Diese Planansicht lässt die dielektrischen Lagen der vorderseitigen Umverteilungsstruktur 132 aus und lässt auch andere Metallisierungsstrukturen in der vorderseitigen Umverteilungsstruktur 132 aus. Die Querschnittsansicht in 18B-2 ist entlang der Linie D-D aus 18A-2. Die Querschnittsansichten in 18B-3 und 18B-4 sind unterschiedliche Konfigurationen entlang der Linie C-C von 18A-2. Wenn auch die 18A-2 einen Transformator 150A und einen Transformator 150B illustriert, können in anderen Ausführungsformen mehr oder weniger Transformatoren vorhanden sein, und sie könnten Induktoren enthalten, wie für das Design des integrierten Schaltkreises und/oder Pakets notwendig.
  • 18B-1, 18B-2, 18B-3 und 18B-4 illustrieren Zwischenstufen der Verarbeitung, ähnlich, wie die in 17 oben beschriebene, und die Beschreiung der Bildung dieser Zwischenstufe der Verarbeitung wird hierin nicht wiederholt. In diesen Ausführungsformen sind die Bauteile 150A/150B als Transformatoren und/oder Induktoren mit Metallisierungsstrukturen, und den Pads der Umverteilungsstruktur, die die Spulen der Transformatoren und/oder Induktoren bilden, gebildet. Die Ausführungsform in 18B-3 enthält mehr Ebenen von Metallisierungsstrukturen und dielektrischen Lagen in der Umverteilungsstruktur 132 als die anderen Ausführungsformen. Wobei jedoch die anderen Ausführungsformen ebenfalls andere Anzahlen an Lagen als illustriert aufweisen können.
  • Jede der Ausführungsformen der vorliegenden Offenbarung kann eine Umverteilungsstruktur enthalten, die einen oder mehrere Induktoren, einen oder mehrere Transformatoren oder eine Kombination daraus enthält.
  • 19 bis 22 illustrieren weitere Operationen und Schritte unter Verwendung der Ausführungsform in 17 als ein Beispiel, aber diese Schritte könnten auch auf die Ausführungsform aus 18B angewendet werden.
  • In 19 wird eine Trägersubstratablösung ausgeführt, um das Trägersubstrat 100 von der Rückseitenumverteilungsstruktur 110, z. B. der dielektrischen Lage 104, zu trennen (abzulösen). Die ersten Pakete 200 werden dadurch in jeder der ersten Paketregion 600 und der zweiten Paketregion 602 gebildet. Nach einigen Ausführungsformen enthält die Ablösung die Projektion eines Lichts wie eines Laserlichts oder eines UV-Lichts auf die Freigabelage 102, sodass die Freigabelage 102 sich unter der Wärme des Lichts zersetzt und das Trägersubstrat 100 entfernt werden kann. Die Struktur wird dann umgedreht und auf einem Band 176 platziert.
  • In 20 sind Öffnungen 178 durch die dielektrische Lage 104 gebildet, um Abschnitte der Metallisierungsstruktur 106 offenzulegen. Die Öffnungen 178 können beispielsweise unter Verwendung von Laserbohren, Ätzen oder dergleichen gebildet werden.
  • 21 und 22 illustrieren Querschnittsansichten von Zwischenschritten während eines Ablaufs zur Bildung einer Paketstruktur, nach einigen Ausführungsformen. Die Paketstruktur kann als Paket-auf-Paket- (PoP) Struktur bezeichnet werden.
  • In 21 ist ein zweites Paket 300 auf dem ersten Paket 200 befestigt. Das zweite Paket 300 enthält ein Substrat 302 und ein oder mehrere gestapelte Dies 308 (308A und 308B), die mit dem Substrat 302 gekoppelt sind. Wenn auch ein einzelner Stapel Dies 308 (308A und 308B) illustriert ist, können in anderen Ausführungsformen mehrere gestapelte Dies 308 (die jeweils ein oder mehrere gestapelte Dies aufweisen) nebeneinander angeordnet und mit einer selben Fläche des Substrats 302 gekoppelt sein. Das Substrat 302 kann aus einem Halbleitermaterial wie Silizium, Germanium, Diamant oder dergleichen bestehen. In einigen Ausführungsformen können Verbundmaterialien wie Siliziumgermanium, Siliziumkarbid, Galliumarsen, Indiumarsenid, Indiumphosphid, Siliziumgermaniumkarbid, Galliumarsenphosphid, Galliumindiumphosphid, Kombinationen daraus und ähnliches ebenfalls verwendet werden. Außerdem kann das Substrat 302 ein Silizium-auf-Isolator- (SOI) Substrat sein. Allgemein enthält ein SOI-Substrat eine Lage eines Halbleitermaterials wie epitaxiales Silizium, Germanium, Siliziumgermanium, SOI, Siliziumgermanium auf Isolator (SGOI) oder Kombinationen daraus. Das Substrat 302 basiert in einer alternativen Ausführungsform auf einem isolierenden Kern wie etwa einem glasfaserverstärkten Harzkern. Ein Beispielkernmaterial ist Glasfaserharz wie FR4. Alternativen für das Kernmaterial enthalten Bismaleimidtriazin- (BT) Harz oder alternativ andere Platinen-(PCB) Materialien oder Filme. Aufbaufilme wie Ajinomoto-Build-Up-Film (ABF) oder andere Verbundstoffe können für Substrat 302 verwendet werden.
  • Das Substrat 302 kann aktive und passive Vorrichtungen enthalten (nicht dargestellt). Wie ein gewöhnlicher Fachmann erkennen wird, können eine große Vielzahl von Vorrichtungen wie Transistoren, Kondensatoren, Widerständen, Kombinationen daraus und ähnliches verwendet werden, um die strukturellen und funktionalen Anforderungen des Designs an das zweite Paket 300 zu erfüllen. Die Vorrichtungen können unter Verwendung aller geeigneten Verfahren gebildet werden.
  • Das Substrat 302 kann auch Metallisierungslagen (not nicht dargestellt) und Durchkontaktierungen 306 umfassen. Die Metallisierungslagen können über den aktiven und passiven Vorrichtungen gebildet werden und sind vorgesehen, sich mit verschiedenen Vorrichtungen zu verbinden, um funktionale Schaltungen zu bilden. Die Metallisierungslagen können aus abwechselnden Lagen aus dielektrischem (z. B. dielektrischem Material mit niedrigem k-Wert) und leitfähigem Material (z. B. Kupfer) gebildet werden, wobei Durchkontaktierungen die Lagen von leitfähigem Material verbinden, und können durch jeden geeigneten Prozess gebildet werden (wie etwa Abscheidung, Damascene, Dual Damascene oder dergleichen). In einigen Ausführungsformen ist das Substrat 302 im Wesentlichen frei von aktiven und passiven Vorrichtungen.
  • Das Substrat 302 kann auf einer ersten Seite das Substrat 302 Bondpads 303 zur Koppelung mit den gestapelten Dies 308 und Bondpads 304 auf einer zweiten Seite des Substrats 302 aufweisen, wobei die zweite Seite der ersten Seite des Substrats 302 gegenüberliegt, um sich mit dem leitfähigen Verbindern 314 zu koppeln. In einigen Ausführungsformen sind die Bondpads 303 und 304 durch Bildung von Ausschnitten (nicht dargestellt) in dielektrische Lagen (nicht dargestellt) auf den ersten und zweiten Seiten des Substrats 302 gebildet. Die Ausschnitte können gebildet werden, um zu ermöglichen, dass die Bondpads 303 und 304 in die dielektrischen Lagen eingebettet werden. In anderen Ausführungsformen sind die Ausschnitte ausgelassen, da die Bondpads 303 und 304 auf der dielektrischen Lage gebildet werden können. In einigen Ausführungsformen enthalten die Bondpads 303 und 304 eine dünne Seed-Lage (nicht dargestellt) aus Kupfer, Titan, Nickel, Gold, Palladium, Ähnlichem, oder einer Kombination daraus. Das leitfähige Material der Bondpads 303 und 304 kann über der dünnen Seed-Lage abgeschieden werden. Das leitfähige Material kann durch einen elektrochemisches Plattierungsprozess, einen nichtelektrischen Plattierungsprozess, CVD, ALD, PVD, ähnliches, oder einer Kombination daraus gebildet werden. In einer Ausführungsform ist das leitfähige Material aus der Bondpads 303 und 304 Kupfer, Wolfram, Aluminium, Silber, Gold, Ähnliches, oder eine Kombination daraus.
  • In einer Ausführungsform sind die Bondpads 303 und 304 UBMs, die drei Lagen leitfähiger Materialien enthalten, wie etwa einer Lage Titan, einer Lage Kupfer und einer Lage Nickel. Ein gewöhnlicher Fachmann erkennt jedoch, dass viele geeignete Anordnungen von Materialien und Lagen existieren, wie etwa eine Anordnung von Chrom/Chrom-Kupferlegierung/Kupfer/Gold, eine Anordnung von Titan/Titan-Wolfram/Kupfer, oder eine Anordnung von Kupfer/Nickel/Gold, die sich für die Bildung der Bondpads 303 und 304 eignen. Alle geeigneten Materialien oder Materiallagen, die für die Bondpads 303 und 304 verwendet werden können, sind vollständig vorgesehen, als in den Umfang der vorliegenden Anmeldung fallend. In einigen Ausführungsformen erstrecken sich die Durchkontaktierungen 306 durch das Substrat 302 und koppeln mindestens ein Bondpad 303 mit mindestens einem Bondpad 304.
  • In der illustrierten Ausführungsform sind die gestapelten Dies 308 mit dem Substrat 302 durch Drahtverbindungen 310 gekoppelt, wenn auch andere Verbindungen wie etwa leitfähige Bumps, ebenfalls verwendet werden können. In einer Ausführungsform sind die gestapelten Dies 308 gestapelte Speicherdies. Beispielsweise können die gestapelten Dies 308 Speicherdies wie Niederleistungs- (LP) Doppeldatenraten- (DDR) Speichermodule sein, wie etwa LPDDR1, LPDDR2, LPDDR3, LPDDR4 oder ähnliche Speichermodule.
  • Die gestapelten Dies 308 und die Drahtverbindungen 310 können durch ein Formmaterial 312 verkapselt sein. Das Formmaterial 312 kann auf die gestapelten Dies 308 und die Drahtverbindungen 310 beispielsweise unter Verwendung von Formpressen geformt sein. In einigen Ausführungsformen ist das Formmaterial 312 eine Formmasse, ein Polymer, ein Epoxid, Siliziumoxidfüllstoff, etwas Ähnliches oder eine Kombination daraus. Ein Härteschritt kann durchgeführt werden, um das Formmaterial 312 zu härten, wobei das Härten eine Wärmehärtung, eine UV-Härtung, etwas ähnliches, oder eine Kombination daraus sein kann.
  • In einigen Ausführungsformen sind die gestapelten Dies 308 und die Drahtverbindungen 310 in dem Formmaterial 312 versenkt, und nach dem Härten des Formmaterials 312 wird ein Planarisierungsschritt wie etwa Schleifen ausgeführt, um überflüssige Abschnitte des Formmaterials 312 zu entfernen, und eine im Wesentlichen ebene Fläche für das zweite Paket 300 bereitzustellen.
  • Nachdem das zweite Paket 300 gebildet ist, wird das zweite Paket 300 mechanisch und elektrisch durch leitfähige Verbinder 314, die Bondpads 304 und die Metallisierungsstruktur 106 verbunden mit dem ersten Paket 200. In einigen Ausführungsformen können die gestapelten Dies 308 durch die Drahtverbindungen 310, die Bondpads 303 und 304, die Durchkontaktierungen 306, die leitfähigen Verbinder 314 und die Durchkontaktierungen 112 mit den integrierten Schaltkreisdies 114 gekoppelt sein.
  • Die leitfähigen Verbinder 314 können den oben beschriebenen leitfähigen Verbindern 144 ähneln und die Beschreibung wird hierin nicht wiederholt, wenn auch die leitfähigen Verbinder 314 und die leitfähigen Verbinder 144 nicht gleich sein müssen. Die leitfähigen Verbinder 314 können an einer den gestapelten Dies 308 gegenüberliegenden Seite des Substrats 302 in den Öffnungen 178 angeordnet sein. In einigen Ausführungsformen kann auch ein Lötstopplack (nicht getrennt beschriftet) an der Seite des Substrats gebildet sein, das den gestapelten Dies 308 gegenüberliegt. Die leitfähigen Verbinder 314 können in Öffnungen in dem Lötstopplack angeordnet sein, die elektrisch und mechanisch mit leitfähigen Elementen (z. B. den Bondpads 304) in dem Substrat 302 verbunden sein können. Der Lötstopplack kann verwendet werden, um Bereiche des Substrats 302 vor externem Schaden zu schützen.
  • In einigen Ausführungsformen werden die leitfähigen Verbinder 314 vor dem Verbinden der leitfähigen Verbinder 314 mit einem Flussmittel (nicht dargestellt), wie etwa einem reinigungsfreien Flussmittel beschichtet. Die leitfähigen Verbinder 314 können in das Flussmittel getaucht werden, oder das Flussmittel kann mit einem Strahl auf die leitfähigen Verbinder 314 aufgetragen werden. In einer anderen Ausführungsform kann das Flussmittel auf die Oberflächen der Metallisierungsstruktur 106 aufgetragen werden.
  • In einigen Ausführungsformen kann auf die leitfähigen Verbinder 314 ein optionales Epoxidflussmittel (nicht dargestellt) gebildet werden, bevor ein Reflow mit mindestens einem Teil des Epoxidabschnittes des Epoxidflussmittels stattfindet, das nach dem Befestigen des zweiten Pakets 300 an dem ersten Paket 200 zurückbleibt.
  • Eine Unterfüllung (nicht dargestellt) kann zwischen dem ersten Paket 200 und dem zweiten Paket 300 gebildet sein und den leitfähigen Verbinder 314 umgeben. Die Unterfüllung kann Belastungen verringern und die Verbindungen schützen, die aus dem Reflow des leitfähigen Verbinders 314 entstehen. Die Unterfüllung kann durch einen Kapillarflussprozess gebildet werden, nachdem das erste Paket 200 angebracht wird, oder durch ein geeignetes Abscheidungsverfahren gebildet werden, bevor das erste Paket 200 angebracht wird. In Ausführungsformen, in denen das Epoxidflussmittel gebildet wird, kann es als Unterfüllung dienen.
  • Die Verbindung zwischen dem zweiten Paket 300 und dem ersten Paket 200 kann eine Lötverbindung sein. In einer Ausführungsform wird das zweite Paket 300 mit dem ersten Paket 200 durch einen Reflowprozess verbunden. Während dieses Reflowprozesses stehen die leitfähigen Verbinder 314 mit den Bondpads 304 und der Metallisierungsstruktur 106 in Kontakt, um physisch und elektrisch das zweite Paket 300 mit dem ersten Paket 200 zu verbinden. Nach dem Verbindungsprozess kann sich eine intermetallische Verbindung (IMC, nicht dargestellt) an der Schnittstelle der Metallisierungsstruktur 106 und der leitfähigen Verbinder 314, und ebenfalls an der Schnittstelle zwischen den leitfähigen Verbindern 314 und den Bondpads 304 (nicht dargestellt) bilden.
  • Ein Vereinzelungsprozess wird durch Sägen entlang der Markierungslinienregionen, z. B. zwischen der ersten Paketregion 600 und der zweiten Paketregion 602 durchgeführt. Das Sägen trennt die erste Paketregion 600 von der zweiten Paketregion 602. Die entstehenden vereinzelten ersten und zweiten Pakete 200 und 300 stammen aus der ersten Paketregion 600 oder der zweiten Paketregion 602. In einigen Ausführungsformen wird der Vereinzelungsprozess ausgeführt, nachdem das zweite Paket 300 an dem ersten Paket 200 befestigt wurde. In anderen Ausführungsformen (nicht dargestellt) wird der Vereinzelungsprozess ausgeführt, bevor das zweite Paket 300 an dem ersten Paket 200 befestigt wird, wie etwa nachdem das Trägersubstrat 100 abgelöst und die Öffnungen 178 gebildet sind.
  • In 22 ist das erste Paket 200 an einem Paketsubstrat 400 unter Verwendung der leitfähigen Verbinder 144 montiert. Das Paketsubstrat 400 kann aus einem Halbleitermaterial wie Silizium, Germanium, Diamant oder dergleichen bestehen. Alternativ können Verbundmaterialien wie Siliziumgermanium, Siliziumkarbid, Galliumarsen, Indiumarsenid, Indiumphosphid, Siliziumgermaniumkarbid, Galliumarsenphosphid, Galliumindiumphosphid, Kombinationen daraus und ähnliches ebenfalls verwendet werden. Außerdem kann das Paketsubstrat 400 ein SOI-Substrat sein. Allgemein enthält ein SOI-Substrat eine Lage eines Halbleitermaterials wie epitaxiales Silizium, Germanium, Siliziumgermanium, SOI, SGOI, oder Kombinationen daraus. Das Paketsubstrat 400 basiert in einer alternativen Ausführungsform auf einem isolierenden Kern wie etwa einem glasfaserverstärkten Harzkern. Ein Beispielkernmaterial ist Glasfaserharz wie FR4. Alternativen für das Kernmaterial enthalten Bismaleimidtriazin- (BT) Harz oder alternativ andere PCB-Materialien oder Filme. Aufbaufilme wie ABF oder andere Verbundstoffe können für Paketsubstrat 400 verwendet werden.
  • Das Paketsubstrat 400 kann aktive und passive Vorrichtungen enthalten (nicht dargestellt). Wie ein gewöhnlicher Fachmann erkennen wird, können eine große Vielzahl von Vorrichtungen wie Transistoren, Kondensatoren, Widerständen, Kombinationen daraus und ähnliches verwendet werden, um die strukturellen und funktionalen Anforderungen des Designs an die Paketstruktur zu erfüllen. Die Vorrichtungen können unter Verwendung aller geeigneten Verfahren gebildet werden.
  • Das Paketsubstrat 400 kann auch Metallisierungslagen und Durchkontaktierungen (nicht dargestellt) und Bondpads 402 über den Metallisierungslagen und Durchkontaktierungen enthalten. Die Metallisierungslagen können über den aktiven und passiven Vorrichtungen gebildet werden und sind vorgesehen, sich mit verschiedenen Vorrichtungen zu verbinden, um funktionale Schaltungen zu bilden. Die Metallisierungslagen können aus abwechselnden Lagen aus dielektrischem (z. B. dielektrischem Material mit niedrigem k-Wert) und leitfähigem Material (z. B. Kupfer) gebildet werden, wobei Durchkontaktierungen die Lagen von leitfähigem Material verbinden, und können durch jeden geeigneten Prozess gebildet werden (wie etwa Abscheidung, Damascene, Dual Damascene oder dergleichen). In einigen Ausführungsformen ist das Paketsubstrat 400 im Wesentlichen frei von aktiven und passiven Vorrichtungen.
  • In einigen Ausführungsformen erfolgt ein Reflow der leitfähigen Verbinder 144 zur Befestigung des ersten Pakets 200 an den Bondpads 402. Die leitfähigen Verbinder 144 koppeln das Paketsubstrat 400 elektrisch und/oder physisch, einschließlich der Metallisierungslagen in dem Paketsubstrat 400, mit dem ersten Paket 200. In einigen Ausführungsformen können passive Vorrichtungen (z. B. Flächenmontagevorrichtungen (SMDs), nicht illustriert) an dem ersten Paket 200 befestigt sein (z. B. mit den Bondpads 402 verbunden sein), bevor sie an dem Paketsubstrat 400 kontiert werden. In solchen Ausführungsformen können die passiven Vorrichtungen an einer selben Fläche des ersten Pakets 200 wie die leitfähigen Verbinder 144 verbunden werden.
  • Auf den leitfähigen Verbindern 144 kann ein Epoxidflussmittel (nicht dargestellt) gebildet werden, bevor ein Reflow mit mindestens einem Teil des Epoxidabschnittes des Epoxidflussmittels stattfindet, das nach dem Befestigen des zweiten Pakets 200 an dem Paketsubstrat 400 zurückbleibt. Dieser verbleibende Epoxidabschnitt kann als Unterfüllung dienen, um Belastungen zu verringern und die Verbindungen zu schützen, die aus dem Reflow der leitfähigen Verbinder 144 entstehen. In einigen Ausführungsformen kann eine Unterfüllung (nicht dargestellt) zwischen dem ersten Paket 200 und dem Paketsubstrat 400 gebildet sein und den leitfähigen Verbinder 144 umgeben. Die Unterfüllung kann durch einen Kapillarflussprozess gebildet werden, nachdem das erste Paket 200 angebracht wird, oder durch ein geeignetes Abscheidungsverfahren gebildet werden, bevor das erste Paket 200 angebracht wird.
  • 23 bis 26 illustrieren Querschnittsansichten einer anderen Paketstruktur nach einigen Ausführungsformen. Die Ausführungsform in 23 bis 26 ist ähnlich wie die Ausführungsform, die in 1 bis 22 illustriert sind, außer, dass diese Ausführungsform integrierte Antennen enthält, die integrierten Antennen eine Patchantenne und eine optionale ausstrahlende Antenne enthalten. Die Patchantenne enthält eine oder mehrere Signalleitungen (hierin auch als Versorgungsleitungen bezeichnet), ein Erdungselement und ein oder mehrere ausstrahlende Elemente. Details zu dieser Ausführungsform, die denen für die zuvor beschriebene Ausführungsform ähneln, werden hierin nicht wiederholt.
  • 23 illustriert eine Zwischenstufe der Verarbeitung, ähnlich, wie die in 19 oben beschriebene, und die Beschreiung der Bildung dieser Zwischenstufe der Verarbeitung wird hierin nicht wiederholt. In 23 enthält die Rückseitenumverteilungsstruktur 110 Metallisierungsstrukturen 106, die Erdungselemente und Versorgungsleitungen für die Patchantenne sein können. Weiterhin kann die dielektrische Lage 104 an der Rückseitenumverteilungsstruktur in dieser Ausführungsform ausgelassen und/oder entfernt werden.
  • In einigen Ausführungsformen enthält die Paketstruktur 202 in jeder Region 600 und 602 eine abstrahlende Antenne 216, die sich durch die Verkapselung 130 erstreckt. In einigen Ausführungsformen ist die abstrahlende Antenne 216 eine Dipolantenne. Die abstrahlende Antenne 216 ist enthält leitfähige Elemente, die sich durch die Verkapselung 130 erstrecken. These leitfähigen Elemente können zur gleichen Zeit und mit einem gleichen Prozess wie die elektrischen Verbinder 112 gebildet werden. Die abstrahlenden Antennen 216 sind elektrisch durch Metallisierungsstrukturen in der vorderseitigen Umverteilungsstruktur 132 mit dem jeweiligen integrierten Schaltkreisdie 114 verbunden. Eine Form und Konfiguration der abstrahlenden Antennen wird gewählt, um das Senden und Empfangen der drahtlosen Signale an und von anderen Vorrichtungen (nicht illustriert) außerhalb des Pakets 202 zu ermöglichen. In anderen Ausführungsformen können die abstrahlenden Antennen ausgelassen werden.
  • 24 illustriert die weitere Verarbeitung der Struktur von 23. In 24 ist eine dielektrische Lage 210 über der dielektrischen Lage 104 gebildet (wenn vorhanden). In einigen Ausführungsformen umfasst die dielektrische Lage 210 ein Material mit einem relativ niedrigen Dissipationsfaktor (DF), um eine angemessen effiziente Patchantenne zu bilden. Beispielsweise kann ein DF der dielektrischen Lage 210 in einigen Ausführungsformen weniger als etwa 0,01 oder auch weniger als etwa 0,001 sein. Weiter kann ein k-Wert der dielektrischen Lage 210 im Bereich von etwa 3 bis etwa 4 liegen. In einer Ausführungsform bezieht sich die Dicke der dielektrischen Lage 210 auf die Betriebsfrequenz der Patchantenne 214 (siehe 25). Beispielsweise kann die Dicke der dielektrischen Lage 210 umgekehrt proportional zu einer Betriebsfrequenz der Patchantenne 214 sein. In einer Ausführungsform kann eine Dicke der dielektrischen Lage 210 im Bereich von etwa 200 µm bis etwa 300 µm liegen, wenn die Patchantenne 214 eine Betriebsfrequenz von mindestens 60 GHz aufweisen. Die dielektrische Lage 210 kann unter Verwendung jedes geeigneten Verfahrens gebildet sein, wie etwa Laminierung. Andere Ablagerungsverfahren (z. B. PVD, CVD, eine Spin-On-Technik usw.) können in anderen Ausführungsformen ebenfalls verwendet werden. In den Ausführungsformen, die die abstrahlenden Antennen 216 enthalten, kann die Verkapselung 130 auch aus einem Material mit niedrigem DF gebildet sein.
  • In 25 sind abstrahlende Element 212 einer Patchantenne 214 über der dielektrischen Lage 210 gebildet. In einer Sicht von oben nach unten können die abstrahlenden Elemente 212 eine rechteckige Form aufweisen und die Erdungselement und Versorgungsleitungen 106 überlappen, auch, wenn andere Formen in anderen Ausführungsformen betrachtet werden. Die abstrahlenden Elemente 212 können jedes geeignete leitfähige Material umfassen, wie etwa Kupfer, auch, wenn andere leitfähige Materialien in anderen Ausführungsformen verwendet werden können. Abstrahlende Elemente 212 können durch einen Klebstoff (nicht dargestellt) an einer Fläche der dielektrischen Lage 210 befestigt werden. In einigen Ausführungsformen kann der Klebstoff ein Epoxid sein, das auf die abstrahlenden Elemente 212 vor der Befestigung an der dielektrischen Lage 210 aufgebracht wird. Die abstrahlenden Elemente 212 können dann auf der dielektrischen Lage 210 platziert werden (z. B. mit einem Pick-and-Place-Werkzeug), und der Klebstoff kann aktiviert werden (z. B. durch Erhitzen), um die abstrahlenden Elemente 212 an der dielektrischen Lage 210 zu befestigen. In anderen Ausführungsformen ist der Klebstoff ausgeschlossen und die abstrahlenden Elemente 212 werden direkt an der dielektrischen Lage 210 befestigt. In anderen Ausführungsformen sind die abstrahlenden Elemente 212 an der dielektrische Lage 210 unter Verwendung eines anderen Verfahrens gebildet, wie etwa durch Abscheidung einer Seed-Lage, Bildung einer strukturierten Maske über der Seed-Lage zur Definition einer Struktur der abstrahlenden Elemente 212, Plattierung der abstrahlenden Elemente in Öffnungen der strukturierten Maske und Entfernung der strukturierten Maske und überflüssigen Abschnitte der Seed-Lage. Andere Abscheidungsverfahren sind für die abstrahlenden Elemente 212 möglich.
  • Die abstrahlenden Elemente 212 sind elektrisch mit dem darunterliegenden Erdungselement und den Versorgungsleitungen 106 für die Übertragung und dem Empfang des Drahtlossignals gekoppelt. So werden Patchantennen 214 (umfassend die Erdungselement und Versorgungsleitungen 106, Abschnitte der dielektrischen Lage 210 und abstrahlenden Elemente 212) gebildet. Jede der Patchantennen 214 sind in ein selbes Halbleiterpaket wie ein integrierte Schaltkreisdies 114 und die Induktoren 150 integriert. Ein dielektrisches Element 116/108 trennt jeden der integrierten Schaltkreisdies 114 physisch und hilft, ihn von einer jeweiligen Patchantenne 214 zu isolieren, um die Effizienz der Patchantenne 214 zu erhöhen.
  • In 26 wird ein Vereinzelungsprozess durch Sägen entlang der Markierungslinienregionen, z. B. zwischen der ersten Paketregion 600 und der zweiten Paketregion 602 durchgeführt. Das Sägen trennt die erste Paketregion 600 von der zweiten Paketregion 602. Das entstehende vereinzelte Paket 202 stammt aus der ersten Paketregion 600 oder der zweiten Paketregion 602.
  • Nach 26 kann das Paket 202 weiter bearbeitet werden, wie etwa durch Montage an einem Paketsubstrat 400 wie oben in der vorherigen Ausführungsform in 22 beschrieben, und die Beschreibung wird hierin nicht wiederholt.
  • 27 illustriert eine Querschnittsansicht einer vereinzelten Paketstruktur nach einigen Ausführungsformen. Diese Ausführungsform ist ähnlich wie die Ausführungsform, die in 1 bis 22 illustriert ist, außer, dass diese Ausführungsform die elektrischen Verbinder 112 auslöst, und das zweite Paket 300 möglicherweise nicht enthält. Details zu dieser Ausführungsform, die denen für die zuvor beschriebene Ausführungsform ähneln, werden hierin nicht wiederholt.
  • Diese Ausführungsform kann durch ähnliche Verarbeitung gebildet werden, wie in 1 bis 18 beschrieben (außer des Auslassens der elektrischen Verbinder 112 und der Rückseitenumverteilungsstruktur 110), und die Beschreiung wird hierin nicht widerholt. Die Paketstruktur kann ähnlich auf der Wafer-Ebene gebildet werden und dann nach der Bildung der Schutzlage 146 vereinzelt werden.
  • 28 illustriert eine Querschnittsansicht einer anderen Paketstruktur nach einigen Ausführungsformen. Diese Ausführungsform ist ähnlich wie die Ausführungsform, die in 1 bis 22 illustriert ist, außer, dass diese Ausführungsform die Struktur auf Waferebene nur teilweise mit der Schutzlage 146 bedeckt. Durch nur teilweises Bedecken des Bauteilpads 142B mit der Schutzlage 146 können die Kosten für die Paketstruktur verringert werden. Details zu dieser Ausführungsform, die denen für die zuvor beschriebene Ausführungsform ähneln, werden hierin nicht wiederholt.
  • 28 illustriert eine Zwischenstufe der Verarbeitung, ähnlich, wie die in 18 oben beschriebene, und die Beschreiung der Bildung dieser Zwischenstufe der Verarbeitung wird hierin nicht wiederholt. In 28 ist die Schutzlage 146 nur gebildet, das Bauteilpad 142B zu bedecken, und deckt nicht die gesamte vorderseitige Umverteilungsstruktur 132 ab. Diese Ausführungsform stellt weiterhin Oxidierungsschutz für das integrierte Bauteil 150 bereit und spart außerdem Kosten im Vergleich mit der Ausführungsform aus 1 bis 22.
  • Nach 28 kann die Paketstruktur weiter bearbeitet werden, wie oben in Referenzfiguren 19 bis 22 beschrieben, und die Beschreibung wird hierin nicht wiederholt.
  • 29 bis 34 illustrieren Querschnittsansichten einer anderen Paketstruktur nach erfindungsgemäßen Ausführungsformen. Die Ausführungsform in 29 bis 34 ist ähnlich wie die Ausführungsform, die in 28 illustriert ist, außer, dass diese Ausführungsform Öffnungen 158 (z. B. Luftspalten) in dem dielektrischen Material der vorderseitige Umverteilungsstruktur 132 neben dem integrierten Bauteil 150 enthält. Diese Öffnungen 158 in dem dielektrischen Material neben dem integrierten Bauteil 150 kann die parasitische Kapazität des Induktors verringern. Die Ausführungsformen, die die Öffnungen/Luftspalten enthalten, können den Q Faktor des integrierten Bauteils 150 verbessern und außerdem die Selbstresonanzfrequenz des integrierten Bauteils 150 erhöhen. Details zu dieser Ausführungsform, die denen für die zuvor beschriebene Ausführungsform ähneln, werden hierin nicht wiederholt.
  • 29 illustriert eine Zwischenstufe der Verarbeitung, ähnlich, wie die in 8 oben beschriebene, und die Beschreiung der Bildung dieser Zwischenstufe der Verarbeitung wird hierin nicht wiederholt.
  • In 30 wird die dielektrische Lage 136 strukturiert. Die Strukturierung bildet Öffnungen zum Offenlegen von Abschnitten der Durchkontaktierungen 112 und der Dieverbinder 126. Die Strukturierung kann durch einen akzeptablen Prozess erfolgen, wie etwa durch Belichtung der dielektrischen Lage 136, wenn die dielektrische Lage 136 ein lichtempfindliches Material ist, oder durch Ätzen, etwa unter Verwendung eines anisotropen Ätzmittels. Wenn die dielektrische Lage 136 ein lichtempfindliches Material ist, kann die dielektrische Lage 136 nach der Belichtung entwickelt werden.
  • Dieser Strukturierungsschritt ist ähnlich dem oben in 9 beschriebenen, es gibt jedoch in der Ausführungsform in 30 weitere Öffnungen 154, die verwendet werden, um die Luftspalten um das integrierte Bauteil 150 zu bilden.
  • 31 und 32 illustrieren Zwischenstufen der Verarbeitung, ähnlich derer, die in den 10 und 11 oben beschrieben sind, und die Beschreibungen der Bildung dieser Zwischenstufen werden hierin nicht wiederholt. In dieser Ausführungsform sind, weil die weiteren Öffnungen 154 in der dielektrischen Lage 136 gebildet wurden und keine Metallisierungsstrukturen oder Durchkontaktierungen in diesen Öffnungen 154 gebildet wurden, Ausschnitte 156 in der dielektrischen Lage 140 vorhanden.
  • In 33 wird die dielektrische Lage 140 dann strukturiert. Die Strukturierung bildet Öffnungen zum Offenlegen von Abschnitten der Metallisierungsstrukturen 138 und erfindungsgemäße Öffnungen 158 zum Offenlegen des Materials 156. Dieser selbe Strukturierungsprozess strukturiert auch die darunterliegende dielektrische Lage 136 unter den Ausschnitten 156 zur Bildung von Öffnungen 158. Die Öffnungen 158 erstrecken sich von einer oberen Fläche der dielektrischen Lage 140 bis zur Verkapselung 130. Die Strukturierung kann durch einen akzeptablen Prozess erfolgen, wie etwa durch Belichtung der dielektrischen Lage 140, wenn die dielektrische Lage ein lichtempfindliches Material ist, oder durch Ätzen, etwa unter Verwendung eines anisotropen Ätzmittels. Wenn die dielektrische Lage 140 ein lichtempfindliches Material ist, kann die dielektrische Lage 140 nach der Belichtung entwickelt werden.
  • In 34 ist die Schutzlage 146 gebildet, um die Pads 142B abzudecken. Ähnlich wie die Ausführungsform in 28 ist die Schutzlage 146 nur gebildet, die Pads 142B zu bedecken, und deckt nicht die gesamte vorderseitige Umverteilungsstruktur 132 ab. Diese Ausführungsform stellt weiterhin Oxidierungsschutz für die Bauteile 150 bereit und spart außerdem Kosten im Vergleich mit der Ausführungsform aus 1 bis 22.
  • Nach 34 kann die Paketstruktur weiter bearbeitet werden, wie oben in Referenzfiguren 19 bis 22 beschrieben, und die Beschreibung wird hierin nicht wiederholt.
  • 35 bis 37 illustrieren Querschnittsansichten einer anderen Paketstruktur nach einigen Ausführungsformen. Die Ausführungsform in 35 bis 37 ist ähnlich wie die in Figuren bis 22 illustrierte Ausführungsform, außer, dass in dieser Ausführungsform die Schutzlage 146 ausgelassen ist und die Umverteilungsstruktur 132 eine weitere dielektrische Lage 160 enthält, um die Pads 142B abzudecken. Details zu dieser Ausführungsform, die denen für die zuvor beschriebene Ausführungsform ähneln, werden hierin nicht wiederholt.
  • 35 illustriert eine Zwischenstufe der Verarbeitung, ähnlich, wie die in 13 oben beschriebene, und die Beschreiung der Bildung dieser Zwischenstufe der Verarbeitung wird hierin nicht wiederholt.
  • In 35 ist die Metallisierungsstruktur 161 mit Durchkontaktierungen auf der dielektrischen Lage 140 gebildet. Die Pads 142B können als Teil der Metallisierungsstruktur 161 gebildet sein. Als ein Beispiel der Bildung der Metallisierungsstruktur s 161 wird eine Seed-Lage (nicht dargestellt) über der dielektrischen Lage 140 und in Öffnungen durch die dielektrische Lage 140 gebildet. In einigen Ausführungsformen ist die Seed-Lage eine Metalllage, die eine einzelne Lage oder eine zusammengesetzte Lage sein kann, die mehrere Zwischenlagen umfasst, die aus unterschiedlichen Materialien gebildet sein können. In einigen Ausführungsformen umfasst die Seed-Lage eine Titanlage und eine Kupferlage über der Titanlage. Die Seed-Lage kann unter Verwendung von beispielsweise PVD oder dergleichen gebildet werden. Ein Fotoresist wird dann auf der Seed-Lage gebildet und strukturiert. Der Fotoresist kann durch Spin Coating oder dergleichen gebildet werden und kann zur Strukturierung belichtet werden. Die Struktur des Fotoresist entspricht der Metallisierungsstruktur 161. Die Strukturierung bildet Öffnungen durch den Fotoresist, um die Seed-Lage offenzulegen. Ein leitfähiges Material ist in den Öffnungen des Fotoresist und an den offengelegten Abschnitten der Seed-Lage gebildet. Das leitfähige Material kann durch Plattierung gebildet werden, wie etwa durch Elektroplattierung oder nichtelektrische Plattierung oder dergleichen. Das leitfähige Material kann ein Metall wie Kupfer, Titan, Wolfram, Aluminium oder dergleichen umfassen. Dann werden der Fotoresist und Abschnitte der Seed-Lage, auf denen das leitfähige Material nicht gebildet ist, entfernt. Der Fotoresist kann durch einen akzeptablen Aschen- oder Schälprozess entfernt werden, wie etwa durch Verwendung eines Sauerstoffplasmas oder dergleichen. Wenn der Fotoresist entfernt wurde, werden offengelegte Abschnitte der Seed-Lage entfernt, wie etwa durch Anwendung eines akzeptablen Ätzprozesses, wie etwa durch Nass- oder Trockenätzen. Die verbleibenden Abschnitte der Seed-Lage und des leitfähigen Materials bilden die Metallisierungsstruktur 161 und Durchkontaktierungen. Die Durchkontaktierungen sind in Öffnungen durch die dielektrische Lage 140, z. B. zur Metallisierungsstruktur 138, gebildet.
  • In 36 ist die dielektrische Lage 160 über der dielektrischen Lage 140 und der Metallisierungsstruktur 161 gebildet. Die Materialien und Prozesse, die verwendet werden, die dielektrische Lage 160 zu bilden, können ähnlich wie die dielektrische Lage 140 sein, die Beschreibung ist hierin nicht wiederholt.
  • Weiter wird dann in 36 die dielektrische Lage 160 strukturiert. Die Strukturierung bildet Öffnungen, um Abschnitte der Metallisierungsstruktur 161 offenzulegen. Die Strukturierung kann durch einen akzeptablen Prozess erfolgen, wie etwa durch Belichtung der dielektrischen Lage 160, wenn die dielektrische Lage ein lichtempfindliches Material ist, oder durch Ätzen, etwa unter Verwendung eines anisotropen Ätzmittels. Wenn die dielektrische Lage 160 ein lichtempfindliches Material ist, kann die dielektrische Lage 160 nach der Belichtung entwickelt werden.
  • 37 illustriert die weitere Verarbeitung der Struktur von 36. Diese Verarbeitung ist ähnlich wie die oben in 13 und 14A beschrieben und die Beschreibungen werden hierin nicht wiederholt. In dieser Ausführungsform sind Pads 162 funktional ähnlich wie Pads 142A und die leitfähigen Verbinder 164 sind funktional ähnlich wie die leitfähigen Verbinder 144.
  • 38 illustriert eine Querschnittsansicht einer anderen Paketstruktur nach einigen Ausführungsformen. Die Ausführungsform in 38 ist ähnlich wie die in Figuren bis 35 bis 37 illustrierte Ausführungsform, außer, dass in dieser Ausführungsform das Bauteil 150 die Durchkontaktierungen an der Metallisierungsstruktur 138 nicht enthält, sondern nur die Metallisierungsstruktur 138. Details zu dieser Ausführungsform, die denen für die zuvor beschriebene Ausführungsform ähneln, werden hierin nicht wiederholt.
  • Ausführungsformen können Vorteile erreichen. Ausführungsformen, die hierin besprochen werden, enthalten Paketstrukturen (z. B. einer InFO-Paketstruktur), die ein Bauteil - wie etwa einen Induktor, einen Transformator, oder beides - aufweisen, das in eine Umverteilungsstruktur integriert ist. Die Integration des Bauteils in die Umverteilungsstruktur kann niedrige Kosten und ein Hochleitungsbauteil bereitstellen, um die Leistung einer Funkfrequenzschaltvorrichtung zu verbessern. Die verbesserte Leistung des Funkfrequenzantennenschalters kann verbesserten Einfügungsverlust und verbesserte Isolierung enthalten. Beispielsweise ist ein Induktor in der Lage, die parasitische/Kupplungswirkung der CMOS-Vorrichtung auszuschalten. Weiterhin enthalten die offenbarten Ausführungsformen eine Schutzlage, um Oxidation des leitfähigen Materials des Induktors zu verhindern. Außerdem enthalten die offenbarten Ausführungsformen das leitfähige Material des Induktors, das in einem Graben der Umverteilungsstruktur gebildet werde soll, um einen höheren Qualitäts- (Q) Faktor für den Induktor zu ermöglichen, und kann außerdem die Leistung eines Transformators verbessern. Ferner kann in einigen Ausführungsformen das dielektrische Material der Umverteilungsstruktur, die an das Bauteil angrenzt, entfernt werden (z. B. Luftspalten, die an das Bauteil angrenzend gebildet werden) um die parasitische Kapazität des Bauteils zu verringern. Die Ausführungsformen, die die Luftspalten enthalten, können den Q Faktor des Induktors verbessern und außerdem die Selbstresonanzfrequenz des Induktors erhöhen. Die offenbarten Ausführungsformen, die den Induktor enthalten, der mit dem Funkfrequenzvorrichtungsschalter gekoppelt ist, können es der Funkfrequenzschaltvorrichtung ermöglichen, einen geringeren Leistungsverlust und eine höhere Isolierung im Vergleich mit einer Funkfrequenzschaltvorrichtung ohne einen Induktor und/oder Transformator aufzuweisen.
  • Die Erfindung wird durch den Hautanspruch und die nebengeordneten Patentansprüche definiert. Weitere Ausführungsformen der Erfindung werden durch die abhängigen Patentansprüche wiedergegeben.

Claims (20)

  1. Vorrichtung, umfassend: einen integrierten Schaltkreisdie (114), der eine aktive Seite und eine Rückseite aufweist, wobei die Rückseite der aktiven Seite gegenüber liegt; eine Formmasse (130), die den integrierten Schaltkreisdie (114) verkapselt; und eine erste Umverteilungsstruktur (132) über dem integrierten Schaltkreisdie (114) und der Formmasse (130), wobei die erste Umverteilungsstruktur (132) eine erste Metallisierungsstruktur (138) und eine erste dielektrische Lage (136) umfasst, wobei die erste Metallisierungsstruktur (138) elektrisch mit der aktiven Seite des integrierten Schaltkreisdies (114) gekoppelt ist, und mindestens ein Abschnitt der ersten Metallisierungsstruktur (138) einen Induktor (150) bildet; eine erste Öffnung, (158), die sich durch die erste dielektrische Lage (136) erstreckt, wobei die erste Öffnung (158) an den Induktor (150) in der ersten Umverteilungsstruktur (132) angrenzt.
  2. Vorrichtung nach Anspruch 1, ferner umfassend: einen leitfähigen Verbinder (142) über der ersten Umverteilungsstruktur (132), wobei der leitfähige Verbinder (142) elektrisch mit der ersten Metallisierungsstruktur (138) gekoppelt ist; und eine Schutzlage (146) über der ersten Umverteilungsstruktur (132) und an den leitfähigen Verbinder (142) angrenzend, wobei sich die Schutzlage (146) über und in Kontakt mit dem Induktor (150) befindet.
  3. Vorrichtung nach Anspruch 2, wobei die Schutzlage (146) den leitfähigen Verbinder (142) kontaktiert und umgibt.
  4. Vorrichtung nach Anspruch 2 oder 3, wobei sich die Schutzlage (142) über die Gesamtheit der ersten Umverteilungsstruktur (132) erstreckt.
  5. Vorrichtung nach einem der vorhergehenden Ansprüche 2 bis 4, wobei die Schutzlage (146) eine andere Materialzusammensetzung aufweist als die erste dielektrische Lage (136).
  6. Vorrichtung nach einem der vorhergehenden Ansprüche, wobei mindestens ein Abschnitt der ersten Metallisierungsstruktur (138) der ersten Umverteilungsstruktur (132) einen Transformator (150B) bildet.
  7. Vorrichtung nach einem der vorhergehenden Ansprüche, ferner umfassend: eine erste Durchkontaktierung (112), die sich durch die Formmasse (130) erstreckt, wobei die erste Durchkontaktierung (112) elektrisch mit der ersten Metallisierungsstruktur (138) der ersten Umverteilungsstruktur (132) gekoppelt ist.
  8. Vorrichtung nach Anspruch 7, ferner umfassend: eine zweite Umverteilungsstruktur (110) unter dem integrierten Schaltkreisdie (114), wobei die zweite Umverteilungsstruktur (114) eine zweite Metallisierungsstruktur (106) und eine zweite dielektrische Lage (104) umfasst, und die zweite Metallisierungsstruktur (106) elektrisch mit der Durchkontaktierung (112) gekoppelt ist, wobei mindestens ein Abschnitt der zweiten Metallisierungsstruktur (110) eine Antenne (216) bildet.
  9. Vorrichtung nach Anspruch 7 oder 8, ferner umfassend: eine zweite Durchkontaktierung, die sich durch die Formmasse (130) erstreckt, wobei die zweite Durchkontaktierung elektrisch mit der ersten Metallisierungsstruktur (138) der ersten Umverteilungsstruktur (132) gekoppelt ist, wobei die zweite Durchkontaktierung Teil einer Antenne (216) ist.
  10. Vorrichtung nach einem der vorhergehenden Ansprüche, wobei sich die erste Öffnung (158) von einer oberen Fläche der dielektrischen Lage bis zur Formmasse (130) erstreckt.
  11. Verfahren, umfassend: Verkapselung eines integrierten Schaltkreisdies (114) mit einer Formmasse (130); Bildung einer ersten dielektrischen Lage (136) über dem integrierten Schaltkreisdie (114) und der Formmasse (130); Bildung einer ersten leitfähigen Durchkontaktierung (138) in der ersten dielektrischen Lage (136), wobei die erste leitfähige Durchkontaktierung (138) elektrisch mit einem ersten Dieverbinder (126) des integrierten Schaltkreisdies (114) gekoppelt ist; Bildung einer zweiten leitfähigen Durchkontaktierung (138) in der ersten dielektrischen Lage (136), wobei sich die zweite leifähige Durchkontaktierung (138) über der Formmasse (130) befindet, die an den integrierten Schaltkreisdie (114) angrenzt; Bildung einer ersten Metallisierungsstruktur (138) über der ersten dielektrischen Lage (136); Bildung einer zweiten dielektrischen Lage (140) über der ersten dielektrischen Lage (136), der ersten leitfähigen Durchkontaktierung (138), der zweiten leitfähigen Durchkontaktierung (138) und der ersten Metallisierungsstruktur (138); Bildung einer dritten leitfähigen Durchkontaktierung (142) in der zweiten dielektrischen Lage (140), wobei die dritte leitfähige Durchkontaktierung (142) elektrisch mit der ersten Metallisierungsstruktur (138) gekoppelt ist, wobei die erste leitfähige Durchkontaktierung (138), die zweite leitfähige Durchkontaktierung (138), die erste Metallisierungsstruktur (138) und die dritte leitfähige Durchkontaktierung (142) einen Induktor (150) oder Transformator (150B) bilden; Bildung einer Öffnung (158) durch die erste und zweite dielektrische Lage (136, 140), wobei sich die Öffnung (158) zwischen den zweiten und dritten leitfähigen Durchkontaktierungen (142) befindet; und Bildung einer isolierenden Lage (146) über der dritten leitfähigen Durchkontaktierung (142) und der zweiten dielektrischen Lage (140), wobei die isolierende Lage (146) die dritte leitfähige Durchkontaktierung (142) bedeckt.
  12. Verfahren nach Anspruch 11, ferner umfassend: Bildung einer Under-Bump-Metallisierung (142) in der zweiten dielektrischen Lage (140); und Bildung eines leitfähigen Verbinders (144) über und elektrisch gekoppelt mit der Under-Bump-Metallisierung (142).
  13. Verfahren nach Anspruch 12, wobei die isolierende Lage (146) mit der Under-Bump-Metallisierung (142) und dem leitfähigen Verbinder (144) in Kontakt ist.
  14. Verfahren nach Anspruch 12 oder 13, wobei die isolierende Lage (146) eine andere Materialzusammensetzung aufweist als die zweite dielektrische Lage (140).
  15. Verfahren nach einem der vorhergehenden Ansprüche 11 bis 14, wobei sich die erste Öffnung (158) von einer oberen Fläche der zweiten dielektrischen Lage (140) bis zur Formmasse (130) erstreckt.
  16. Verfahren nach einem der vorhergehenden Ansprüche 11 bis 15, ferner umfassend: Bildung einer dritten dielektrischen Lage über der ersten dielektrischen Lage, der ersten leitfähigen Durchkontaktierung (138) und der zweiten leitfähigen Durchkontaktierung (138), wobei sich die zweite dielektrische Lage (140) über der dritten dielektrischen Lage befindet, und sich die erste Metallisierungsstruktur (138) und die dritte leitfähige Durchkontaktierung (142) direkt über der zweiten leitfähigen Durchkontaktierung (138) befinden.
  17. Verfahren nach einem der vorhergehenden Ansprüche 11 bis 16, ferner umfassend: vor der Verkapselung des integrierten Schaltkreisdies (114), Bildung einer ersten Umverteilungsstruktur (110), wobei die erste Umverteilungsstruktur (110) eine zweite Metallisierungsstruktur (106) und eine dritte dielektrische Lage (104) umfasst; und vor der Verkapselung des integrierten Schaltkreisdies (114), Bildung einer ersten elektrischen Verbindung (112) über und elektrisch gekoppelt mit der zweiten Metallisierungsstruktur (106) der ersten Umverteilungsstruktur (110), wobei die Formmasse (130) die erste elektrische Verbindung (112) verkapselt, sich der integrierte Schaltkreisdie (114) und die Formmasse (130) über der ersten Umverteilungsstruktur (110) befinden, die erste elektrische Verbindung (112) sich durch die Formmasse (130) erstreckt und elektrisch mit der ersten Metallisierungsstruktur (110) gekoppelt ist.
  18. Verfahren, umfassend: Bildung eines ersten Pakets (200), umfassend: Bildung eines elektrischen Verbinders (112) über einem Trägersubstrat (100); Befestigung einer Rückseite eines ersten Dies (114) an dem Trägersubstrat unter Verwendung einer Klebstofflage (102), wobei der erste Die an den elektrischen Verbinder angrenzt; Verkapselung des ersten Dies (114) und des elektrischen Verbinders (112) mit einer Formmasse (130); Bildung einer ersten Umverteilungsstruktur (132) über dem ersten Die (114), der Formmasse (130) und dem elektrischen Verbinder (112), wobei die erste Umverteilungsstruktur (132) eine erste Metallisierungsstruktur (138) und eine erste dielektrische Lage (136) umfasst, wobei der elektrische Verbinder (112) elektrisch mit der ersten Umverteilungsstruktur (132) gekoppelt ist, wobei die Umverteilungsstruktur (132) ein erstes integriertes Bauteil (150) enthält, und das erste integrierte Bauteil (150) ein Induktor oder ein Transformator ist; und Entfernung des Trägersubstrats (100); Bildung einer ersten Öffnung, (158), die sich durch die erste dielektrische Lage (136) erstreckt, wobei die erste Öffnung (158) an das erste integrierte Bauteil (150) in der ersten Umverteilungsstruktur (132) angrenzt.
  19. Verfahren nach Anspruch 18, ferner umfassend: Verbindung eines zweiten Pakets (300) mit dem ersten Paket unter Verwendung eines ersten Satzes leitfähiger Verbinder (314), wobei das zweite Paket (300) der Rückseite des ersten Dies (114) benachbart ist und das zweite Paket (300) einen weiteren Die (308) umfasst.
  20. Verfahren nach Anspruch 18 oder 19, wobei die Bildung des ersten Pakets (200) ferner umfasst: vor der Bildung des elektrischen Verbinders (112), Bildung einer zweiten Umverteilungsstruktur (110) über dem Trägersubstrat (100), wobei der elektrische Verbinder (112) elektrisch mit der zweiten Umverteilungsstruktur (110) gekoppelt ist, wobei die Entfernung des Trägersubstrats (100) die zweite Umverteilungsstruktur (110) offenlegt; nach der Entfernung des Trägersubstrats (100), Bildung einer dielektrischen Lage (210) an der offengelegten zweiten Umverteilungsstruktur (110); und Bildung leitfähiger Elemente (212) an der dielektrischen Lage (210), wobei die zweite Umverteilungsstruktur (110), die dielektrische Lage (210) und die leitfähigen Elemente (212) eine Patchantenne (214) bilden.
DE102018130254.1A 2018-03-23 2018-11-29 Vorrichtung umfassend einen Induktor und Verfahren zur Bildung derselben Active DE102018130254B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862647371P 2018-03-23 2018-03-23
US62/647,371 2018-03-23
US16/177,643 US11315891B2 (en) 2018-03-23 2018-11-01 Methods of forming semiconductor packages having a die with an encapsulant
US16/177,643 2018-11-01

Publications (2)

Publication Number Publication Date
DE102018130254A1 DE102018130254A1 (de) 2019-09-26
DE102018130254B4 true DE102018130254B4 (de) 2024-03-07

Family

ID=67985631

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102018130254.1A Active DE102018130254B4 (de) 2018-03-23 2018-11-29 Vorrichtung umfassend einen Induktor und Verfahren zur Bildung derselben

Country Status (5)

Country Link
US (3) US11315891B2 (de)
KR (1) KR102192020B1 (de)
CN (1) CN110299351B (de)
DE (1) DE102018130254B4 (de)
TW (1) TWI710086B (de)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10685947B2 (en) 2018-01-12 2020-06-16 Intel Corporation Distributed semiconductor die and package architecture
KR102499039B1 (ko) * 2018-11-08 2023-02-13 삼성전자주식회사 캐리어 기판 및 상기 캐리어 기판을 이용한 반도체 패키지의 제조방법
US20200243484A1 (en) * 2019-01-30 2020-07-30 Avago Technologies International Sales Pte. Limited Radio frequency (rf) switch device including rf switch integrated circuit (ic) divided between sides of pcb
KR20200113069A (ko) * 2019-03-20 2020-10-06 삼성전자주식회사 반도체 소자 제조 방법
US11018067B2 (en) * 2019-05-22 2021-05-25 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor device and method of manufacturing a semiconductor device
CN110429068A (zh) * 2019-08-09 2019-11-08 芯光科技新加坡有限公司 一种天线封装结构及其制备方法、通信设备
CN110868179A (zh) * 2019-10-11 2020-03-06 中国电子科技集团公司第十三研究所 一种谐振器封装系统
US11107779B2 (en) * 2019-10-17 2021-08-31 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and manufacturing method thereof
US11404342B2 (en) * 2019-10-29 2022-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure comprising buffer layer for reducing thermal stress and method of forming the same
US11635566B2 (en) * 2019-11-27 2023-04-25 Taiwan Semiconductor Manufacturing Co., Ltd. Package and method of forming same
KR20210076583A (ko) * 2019-12-16 2021-06-24 삼성전기주식회사 전자부품 내장기판
CN111226313A (zh) 2020-01-07 2020-06-02 长江存储科技有限责任公司 用于多晶圆堆叠和切割的方法
US11462418B2 (en) * 2020-01-17 2022-10-04 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit package and method
US11616026B2 (en) * 2020-01-17 2023-03-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
US11296670B2 (en) * 2020-01-23 2022-04-05 Qualcomm Incorporated Impedance matching transceiver
US11716117B2 (en) * 2020-02-14 2023-08-01 Texas Instruments Incorporated Circuit support structure with integrated isolation circuitry
US11594660B2 (en) * 2020-03-04 2023-02-28 Advanced Semiconductor Engineering, Inc. Semiconductor device package
US11393746B2 (en) * 2020-03-19 2022-07-19 Taiwan Semiconductor Manufacturing Company, Ltd. Reinforcing package using reinforcing patches
US11329025B2 (en) 2020-03-24 2022-05-10 Texas Instruments Incorporated Multi-chip package with reinforced isolation
TWI777467B (zh) * 2020-03-30 2022-09-11 台灣積體電路製造股份有限公司 半導體裝置及其製造方法
US11264359B2 (en) * 2020-04-27 2022-03-01 Taiwan Semiconductor Manufacturing Co., Ltd. Chip bonded to a redistribution structure with curved conductive lines
US11594498B2 (en) * 2020-04-27 2023-02-28 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package and method
US11942417B2 (en) 2020-05-04 2024-03-26 Taiwan Semiconductor Manufacturing Co., Ltd. Sensor package and method
US11616013B2 (en) * 2020-06-12 2023-03-28 Taiwan Semiconductor Manufacturing Co., Ltd. Extended via semiconductor structure and device
US11296065B2 (en) * 2020-06-15 2022-04-05 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor packages and methods of forming same
EP4027458A1 (de) * 2021-01-06 2022-07-13 InnoLux Corporation Elektronische vorrichtung
US12057468B2 (en) * 2021-01-07 2024-08-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with inductor windings around a core above an encapsulated die
US11756870B2 (en) * 2021-04-29 2023-09-12 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked via structure disposed on a conductive pillar of a semiconductor die
US11735830B2 (en) * 2021-08-06 2023-08-22 Advanced Semiconductor Engineering, Inc. Antenna device and method for manufacturing the same
US20230065844A1 (en) * 2021-08-30 2023-03-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method of manufacturing the same
TWI805235B (zh) * 2021-08-31 2023-06-11 財團法人工業技術研究院 封裝結構、天線模組以及探針卡
CN114048917B (zh) * 2021-11-23 2024-06-25 青岛理工大学 基于位置的人群疏散路径推荐方法及系统
US20230411272A1 (en) * 2022-06-15 2023-12-21 Innolux Corporation Electronic device and manufacturing method thereof
TWI847509B (zh) * 2023-01-19 2024-07-01 南亞科技股份有限公司 半導體結構及其製造方法
WO2024177651A1 (en) * 2023-02-21 2024-08-29 Microchip Technology Incorporated Integrated circuit (ic) package including an inductive device formed in a conductive routing region

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120175779A1 (en) 2009-09-11 2012-07-12 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Integrated Passive Device
CN106169428A (zh) 2016-08-31 2016-11-30 华天科技（昆山）电子有限公司 用于减缓电磁干扰的芯片封装结构及封装方法
US9853003B1 (en) 2016-07-26 2017-12-26 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
DE102017118183A1 (de) 2016-09-14 2018-03-15 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleiter-Packages mit Dummy-Verbindern und Verfahren zu deren Herstellung

Family Cites Families (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3465617B2 (ja) 1999-02-15 2003-11-10 カシオ計算機株式会社 半導体装置
JP3896838B2 (ja) 2001-12-12 2007-03-22 カシオ計算機株式会社 半導体装置
CN100468719C (zh) 2003-06-03 2009-03-11 卡西欧计算机株式会社 可叠置的半导体器件及其制造方法
JP4157829B2 (ja) 2003-06-03 2008-10-01 カシオ計算機株式会社 半導体装置およびその製造方法
US7541251B2 (en) 2006-02-10 2009-06-02 California Micro Devices Wire bond and redistribution layer process
TWI302027B (en) * 2006-03-17 2008-10-11 Ind Tech Res Inst A wafer level packaging structure with inductors and manufacture method thereof
US7911044B2 (en) 2006-12-29 2011-03-22 Advanced Chip Engineering Technology Inc. RF module package for releasing stress
WO2010024233A1 (ja) * 2008-08-27 2010-03-04 日本電気株式会社 機能素子を内蔵可能な配線基板及びその製造方法
US7858441B2 (en) 2008-12-08 2010-12-28 Stats Chippac, Ltd. Semiconductor package with semiconductor core structure and method of forming same
US8362599B2 (en) * 2009-09-24 2013-01-29 Qualcomm Incorporated Forming radio frequency integrated circuits
US9048233B2 (en) 2010-05-26 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package systems having interposers
US8343810B2 (en) * 2010-08-16 2013-01-01 Stats Chippac, Ltd. Semiconductor device and method of forming Fo-WLCSP having conductive layers and conductive vias separated by polymer layers
US9064879B2 (en) * 2010-10-14 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures using a die attach film
US8445990B2 (en) * 2010-12-10 2013-05-21 Stats Chippac, Ltd. Semiconductor device and method of forming an inductor within interconnect layer vertically separated from semiconductor die
US8853819B2 (en) 2011-01-07 2014-10-07 Advanced Semiconductor Engineering, Inc. Semiconductor structure with passive element network and manufacturing method thereof
US8797057B2 (en) 2011-02-11 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Testing of semiconductor chips with microbumps
KR101434003B1 (ko) 2011-07-07 2014-08-27 삼성전기주식회사 반도체 패키지 및 그 제조 방법
US9000584B2 (en) 2011-12-28 2015-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor device with a molding compound and a method of forming the same
US9111949B2 (en) 2012-04-09 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus of wafer level package for heterogeneous integration technology
US9443797B2 (en) * 2012-09-14 2016-09-13 STATS ChipPAC Pte. Ltd. Semiconductor device having wire studs as vertical interconnect in FO-WLP
JP2014090080A (ja) * 2012-10-30 2014-05-15 Ibiden Co Ltd プリント配線板、プリント配線板の製造方法及び電子部品
WO2014071312A1 (en) 2012-11-05 2014-05-08 Deca Technologies Inc. Semiconductor device and method of adaptive patterning for panelized packaging
US9252491B2 (en) * 2012-11-30 2016-02-02 Taiwan Semiconductor Manufacturing Company, Ltd. Embedding low-k materials in antennas
US9431369B2 (en) * 2012-12-13 2016-08-30 Taiwan Semiconductor Manufacturing Company, Ltd. Antenna apparatus and method
US8970001B2 (en) * 2012-12-28 2015-03-03 Taiwan Semiconductor Manufacturing Company, Ltd. Guard ring design for maintaining signal integrity
US9263511B2 (en) 2013-02-11 2016-02-16 Taiwan Semiconductor Manufacturing Co., Ltd. Package with metal-insulator-metal capacitor and method of manufacturing the same
US9048222B2 (en) 2013-03-06 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating interconnect structure for package-on-package devices
US9087832B2 (en) * 2013-03-08 2015-07-21 Taiwan Semiconductor Manufacturing Company, Ltd. Warpage reduction and adhesion improvement of semiconductor die package
US8877554B2 (en) * 2013-03-15 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor devices, methods of packaging semiconductor devices, and PoP devices
US9368460B2 (en) 2013-03-15 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out interconnect structure and method for forming same
JP6464435B2 (ja) 2013-09-27 2019-02-06 インテル・コーポレーション 受動素子用のスーパーポーザ基板を備えるダイパッケージ
US10163828B2 (en) * 2013-11-18 2018-12-25 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and fabricating method thereof
US9209131B2 (en) * 2014-01-21 2015-12-08 Qualcomm Incorporated Toroid inductor in redistribution layers (RDL) of an integrated device
US9281254B2 (en) 2014-02-13 2016-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming integrated circuit package
US9608334B2 (en) * 2014-03-31 2017-03-28 Nxp B.V. Radar antenna system
US9496189B2 (en) 2014-06-13 2016-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked semiconductor devices and methods of forming same
CN104079275A (zh) 2014-06-25 2014-10-01 北京七星华创电子股份有限公司 一种射频开关组件
US9373604B2 (en) * 2014-08-20 2016-06-21 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures for wafer level package and methods of forming same
US9633939B2 (en) * 2015-02-23 2017-04-25 Amkor Technology, Inc. Semiconductor package and manufacturing method thereof
US9601471B2 (en) * 2015-04-23 2017-03-21 Apple Inc. Three layer stack structure
US9761522B2 (en) * 2016-01-29 2017-09-12 Taiwan Semiconductor Manufacturing Company, Ltd. Wireless charging package with chip integrated in coil center
US10269702B2 (en) 2016-01-29 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Info coil structure and methods of manufacturing same
US10062648B2 (en) * 2016-02-26 2018-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method of forming the same
US10157807B2 (en) * 2016-05-26 2018-12-18 Taiwan Semiconductor Manufacturing Co., Ltd. Sensor packages and manufacturing mehtods thereof
US10276548B2 (en) * 2016-09-14 2019-04-30 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages having dummy connectors and methods of forming same
US10790244B2 (en) * 2017-09-29 2020-09-29 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120175779A1 (en) 2009-09-11 2012-07-12 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Integrated Passive Device
US9853003B1 (en) 2016-07-26 2017-12-26 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
CN106169428A (zh) 2016-08-31 2016-11-30 华天科技（昆山）电子有限公司 用于减缓电磁干扰的芯片封装结构及封装方法
DE102017118183A1 (de) 2016-09-14 2018-03-15 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleiter-Packages mit Dummy-Verbindern und Verfahren zu deren Herstellung

Also Published As

Publication number Publication date
TWI710086B (zh) 2020-11-11
TW201941390A (zh) 2019-10-16
KR102192020B1 (ko) 2020-12-17
DE102018130254A1 (de) 2019-09-26
US12021047B2 (en) 2024-06-25
US11315891B2 (en) 2022-04-26
US20190295972A1 (en) 2019-09-26
CN110299351A (zh) 2019-10-01
US20220246559A1 (en) 2022-08-04
US20240297131A1 (en) 2024-09-05
KR20190111746A (ko) 2019-10-02
CN110299351B (zh) 2022-08-23

Similar Documents

Publication Publication Date Title
DE102018130254B4 (de) Vorrichtung umfassend einen Induktor und Verfahren zur Bildung derselben
DE102017117815B4 (de) Struktur eines Halbleitergehäuses und Herstellungsverfahren
DE102020101431B4 (de) Halbleitervorrichtung und Herstellungsverfahren
DE102019109690B4 (de) Halbleiterstrukturen und Verfahren zu deren Herstellung
DE102020120137B4 (de) Halbleiterpackage und verfahren
DE102015106053B4 (de) Halbleiterbauelement und Verfahren zur Herstellung
DE102018108051B4 (de) Integrierte Fan-Out-Packages und Verfahren zu deren Herstellung
DE102015017329B3 (de) Herstellungsverfahren einer Halbleitervorrichtung
DE102019103729B4 (de) Halbleiter-package und verfahren
DE102019117006A1 (de) Halbleitervorrichtung und verfahren zur herstellung
DE102021102836A1 (de) Integriertes schaltungspackage und verfahren
DE102018102085B3 (de) Halbleiter-Bauelement und Verfahren
DE102021112540B4 (de) Antennenvorrichtung und -verfahren
DE102018127314A1 (de) Integriertes Schaltkreis-Package und Verfahren
DE102021102227B4 (de) Wärmeableitung bei Halbleiter-Packages und Verfahren zum Ausbilden derselben
DE102021107792A1 (de) Halbleiter-packages und verfahren
DE102018102086A1 (de) Halbleiter-packages und verfahren zu deren herstellung
DE102017126181A1 (de) Leitfähige Durchkontaktierungen in Halbleiterpackages und Verfahren zur Herstellung derselben
DE102021120389A1 (de) Halbleiterpackage und verfahren, um dieses herzustellen
DE102020108481B4 (de) Halbleiter-Die-Package und Herstellungsverfahren
DE102017123326A1 (de) Halbleiter-Packages und Verfahren zu deren Herstellung
DE102020131125A1 (de) Halbleiterpaket und Verfahren zum Herstellen desselben
DE102017102534B4 (de) Umverteilungsschichten in Halbleiter-Packages und Verfahren zu deren Herstellung
DE102023100773A1 (de) Integriertes schaltungs-package und verfahren
DE102018122358A1 (de) Halbleiter-bauelement und verfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division