TWI805235B

TWI805235B - 封裝結構、天線模組以及探針卡

Info

Publication number: TWI805235B
Application number: TW111106297A
Authority: TW
Inventors: 馮捷威; 王泰瑞; 楊瑞紋; 丁子洋
Original assignee: 財團法人工業技術研究院
Priority date: 2021-08-31
Filing date: 2022-02-22
Publication date: 2023-06-11
Also published as: TW202312411A

Abstract

本揭露提供一種封裝結構、天線模組以及探針卡。封裝結構包括連接構件以及設置在連接構件上的第一重佈線結構。連接構件包括連接件以及圍繞連接件的絕緣層。第一重佈線結構包括第一介電層、第一配線圖案以及第一元件。第一介電層設置在連接構件上。第一配線圖案設置在第一介電層中。第一元件設置在第一介電層上方且電性連接至連接件。

Description

封裝結構、天線模組以及探針卡

本揭露是有關於一種封裝結構、天線模組以及探針卡。

近年來，電子產品對於人類的生活越來越重要。為了使得電子產品能達到輕薄短小的設計，半導體封裝技術亦跟著日益進展，以發展出符合小體積、重量輕、高密度以及在市場上具有高競爭力等要求的產品。此外，為了加速各種功能的整合，現今業界多半採用元件內嵌或晶片內嵌兩種型態將晶片與主、被動元件整合於電路基板（系統載板），以達到高效能、低功耗、體積小等需求。

然而，隨著電子產品的需求朝向小尺寸、高功能化、訊號傳輸高速化及電路元件高密度化，目前既有的電子產品在效能和體積方面已無法滿足當今或是未來的需求。舉例來說，目前元件間的溝通路徑（例如晶片與主/被動元件之間的溝通路徑）較長而導致訊號損耗較大、主/被動元件的占用面積大而無法整合更多的積體電路，或者是主/被動元件的厚度難以縮小導致電子產品的尺寸難以降低。

本揭露的一實施例提供一種封裝結構，其包括連接構件以及第一重佈線結構。連接構件包括連接件以及圍繞連接件的絕緣層。第一重佈線結構設置在連接構件上且包括第一介電層、第一配線圖案以及第一元件。第一介電層設置在連接構件上。第一配線圖案設置在第一介電層中。第一元件設置在第一介電層上方且電性連接至連接件。

本揭露的一實施例提供一種天線模組，其包括連接構件、重佈線結構以及晶片。連接構件包括連接件以及圍繞連接件的絕緣層。重佈線結構設置在連接構件的第一側上且包括第一配線圖案、第一介電層以及天線元件。第一配線圖案設置在連接構件上且與連接件電性連接。第一介電層設置在連接構件上且覆蓋第一配線圖案。天線元件設置在第一介電層上方且配置成傳輸及/或接收訊號，其中天線元件與第一配線圖案電性連接。晶片設置在連接構件的相對於第一側的第二側上方，其中晶片與天線元件電性連接。

本揭露的一實施例提供一種探針卡，其包括連接構件、第一重佈線結構、導電探針以及基板。連接構件包括連接件以及圍繞連接件的絕緣層。第一重佈線結構設置在連接構件的第一側上且包括第一介電層、第一配線圖案以及第一元件。第一介電層設置在連接構件上。第一配線圖案設置在第一介電層中。第一元件設置在第一介電層上方且電性連接至連接件。導電探針設置在第一重佈線結構上方且與第一元件電性連接。基板設置在連接構件的與第一側相對的第二側上，且基板中的線路圖案通過連接構件與第一重佈線結構中的第一元件電性連接。

基於上述，上述實施例中的封裝結構、天線模組以及探針卡可藉由將第一元件（例如主動元件或是被動元件）整合於第一重佈線結構的設計來降低元件間的溝通路徑長度並減少主/被動元件的占用面積以有助於提升元件效能並降低元件尺寸。

參照實施例之圖式以更全面地闡述本揭露。然而，本揭露亦可以各種不同的形式體現，而不應限於本文中所述之實施例。圖式中的層與區域的厚度會為了清楚起見而放大。相同或相似之參考符號表示相同或相似之元件，以下段落將不再一一贅述。

應當理解，當諸如元件被稱為在另一元件「上」或「連接到」另一元件時，其可以直接在另一元件上或與另一元件連接，或者也可存在中間元件。若當元件被稱為「直接在另一元件上」或「直接連接到」另一元件時，則不存在中間元件。如本文所使用的，「連接」可以指物理及/或電性連接，而「電性連接」或「耦合」可為二元件間存在其它元件。

本文使用的「約」、「近似」或「實質上」包括所提到的值和在所屬技術領域中具有通常知識者能夠確定之特定值的可接受的偏差範圍內的平均值，考慮到所討論的測量和與測量相關的誤差的特定數量（即，測量系統的限制）。例如，「約」可以表示在所述值的一個或多個標準偏差內，或±30％、±20％、±10％、±5％內。再者，本文使用的「約」、「近似」或「實質上」可依光學性質、蝕刻性質或其它性質，來選擇較可接受的偏差範圍或標準偏差，而可不用一個標準偏差適用全部性質。

使用本文中所使用的用語僅為闡述例示性實施例，而非限制本揭露。在此種情形中，除非在上下文中另有解釋，否則單數形式包括多數形式。

圖1(a)是本揭露的第一實施例的封裝結構的剖面示意圖。圖1(b)是圖1(a)中的區域A1的放大示意圖。圖1(c)是圖1(b)中的第一元件D1的一實施例的剖面示意圖。圖1(d)是圖1(b)中的第二元件D2的一實施例的俯視示意圖。

請參照圖1(a)，封裝結構1000可包括連接構件100a、重佈線結構200A、重佈線結構300以及積體電路結構400。

連接構件100a包括連接件102以及圍繞連接件102的絕緣層104。在一些實施例中，連接件102可包括電性連接結構102a、接墊102b和接墊102c。接墊102b連接電性連接結構102a的一端和重佈線結構200A。接墊102c連接電性連接結構102a的另一端和重佈線結構300。

在一些實施例中，電性連接結構102a可包括如錫、錫-鉛、金、銀、錫-銀、錫-鉍、銅、銅-錫、銅-錫-銀、銅-鎳-錫-銀、鈀、銦、鎳、鎳-鈀-金、鎳-金、類似材料或其組合等焊料。在一些實施例中，接墊102b和接墊102c可包括如金屬等的導電材料。舉例來說，接墊102b和接墊102c可包括如銅、鎳、鈦、鎢、鋁或類似物等金屬。在一些實施例中，接墊102b可例如是形成於重佈線結構200A中鄰近連接構件100a的表面上，而接墊102c可例如是形成於重佈線結構300中鄰近連接構件100a的表面上。在此實施例中，電性連接結構102a可藉由以下方式形成。首先，利用蒸鍍、電鍍、印刷、焊料轉移、植球或類似方法於接墊102b和接墊102c中的一者上形成焊料層。接著，執行迴焊（reflow）以將材料塑形為所期望的凸塊焊料。而後，將接墊102b和接墊102c中的另一者與上述的凸塊焊料接觸並隨後對凸塊焊料進行迴焊以形成電性連接結構102a。也就是說，電性連接結構102a可為接墊102b和接墊102c之間的焊接接頭（solder joint），藉此將重佈線結構200A連接至重佈線結構300。絕緣層104可減小應力並保護電性連接結構102a。在一些實施例中，絕緣層104可為底部填充劑（underfill）。

在另一些實施例中，連接構件100a可為增層線路結構。舉例來說，連接件102可為貫穿絕緣層104的導電通孔。在連接構件100a為增層線路結構的情況下，連接件102可例如是藉由以下方式形成。首先，例如藉由雷射鑽孔的方式於絕緣層104中形成多個貫孔（未示出）。接著，例如藉由電鍍的方式於貫孔內形成導電通孔。

重佈線結構300可包括重佈線層302和絕緣層304，其中重佈線層302可形成於絕緣層304中。在一些實施例中，重佈線層302可包括通孔及/或配線層。通孔可延伸穿過絕緣層304，而配線層可沿著絕緣層304延伸。通孔及/或配線層可包括導電材料。導電材料可包括金屬或金屬合金，例如銅、鈦、鎢、鋁、類似物或其組合。在一些實施例中，絕緣層304可由聚合物形成。聚合物可例如是使用微影罩幕進行圖案化的感光性材料，例如PBO、聚醯亞胺、BCB系聚合物或類似物。在另一些實施例中，絕緣層304可由以下材料形成：氮化物，例如氮化矽；氧化物，例如氧化矽、PSG、BSG、BPSG；或類似材料。在此實施例中，可藉由旋轉塗佈、疊層、CVD、類似製程或其組合來形成絕緣層304。

積體電路結構400可包括積體電路402和圍繞積體電路402的絕緣層404。積體電路402可包括射頻晶片（RF chip）。絕緣層404可例如是環氧樹脂成型材料（epoxy molding compound，EMC）。重佈線結構300可電性連接至積體電路結構400。

請參照圖1(a)和圖1(b)，重佈線結構200A設置在連接構件100a上。在一些實施例中，重佈線結構200A可包括第一重佈線結構。第一重佈線結構可包括第一介電層201、第一配線圖案202以及第一元件D1。第一介電層201可設置在連接構件100a上。第一配線圖案202可設置在第一介電層201中。第一元件D1可設置在第一介電層201上方且電性連接至連接構件100a的連接件102。第一元件D1可通過第一配線圖案202、連接構件100a、重佈線結構300與積體電路402電性連接。也就是說，第一元件D1可整合於重佈線結構200A的第一重佈線結構中以降低元件間的溝通路徑長度並減少第一元件D1的占用面積以有助於提升封裝結構1000的效能並降低封裝結構1000的尺寸。第一元件D1可包括主動元件、被動元件或其組合。舉例來說，第一元件D1可包括電容器、電阻器、電感器、濾波器、天線或其組合。

在一些實施例中，重佈線結構200A的第一重佈線結構可包括設置在第一介電層201中的多個虛設圖案204。在一些實施例中，虛設圖案204可與連接構件100a的連接件102電性隔離。虛設圖案204可調整第一介電層201的遠離虛設圖案204表面的平坦度。舉例來說，請參照圖1(b)和圖1(c)，在第一元件D1包括電容結構的情況下，虛設圖案204可配置成將第一介電層201的平坦度調整在約40%至約60%的範圍中，以使第一介電層201包括位在虛設圖案204上的凸部以及位在相鄰的兩個虛設圖案204之間的凹部。換句話說，第一介電層201不須進行額外的形成溝槽的製程即可具有溝槽結構（也可稱為自形成溝槽結構）。如此一來，形成於第一介電層201的凸部和凹部上的電容（即第一元件D1）可具有改善的有效電容面積，使得第一元件D1於封裝結構1000中的占用面積能夠降低。在一些實施例中，第一元件D1於封裝結構1000中的占用面積能夠藉由上述設計降低約10%至30%。

在一些實施例中，第一介電層201的平坦度可經由以下式1a計算： [式1a] 平坦度（DOP1）=[1-(h1/T1)]x100% 在式1a中，DOP1表示第一介電層201的平坦度；h1表示第一介電層201的頂表面的最高的高度與最低的高度之間的差值；且T1表示被第一介電層201所覆蓋的圖案的厚度（例如虛設圖案204的厚度或是第一配線圖案202的厚度）。

在一些實施例中，被第一介電層201所覆蓋的圖案的厚度T1與第一介電層201的厚度h1的比例T1/h1可例如是在1/1.1至1/1.6之間。在一些實施例中，為了將第一介電層201的平坦度控制在約40%，下表1示出了被第一介電層201所覆蓋的圖案於不同厚度下所對應到的圖案寬度及圖案寬度和圖案間距的比例關係。在表1中，被第一介電層201所覆蓋的圖案的寬度為L1，而被第一介電層201所覆蓋的圖案的間距為S1。 [表1]

圖案厚度（T1）	圖案寬度（L1）	圖案寬度與圖案間距的比例（L1/S1）
＞8μm	≤10μm	約1/6
10μm-20μm	約1/5
20μm-100μm	約1/3
＞100μm	約1/2
4-8μm	≤10μm	約1/5
10μm-20μm	約1/4
20μm-100μm	約2/3
＞100μm	約1/1
1-4μm	≤10μm	約1/3
10μm-20μm	約1/2
20μm-100μm	約1/1
＞100μm	約2/1

電容結構可包括第一電極E1、介電質HK以及第二電極E2。第一電極E1可設置在第一介電層201的凹部和凸部的表面上。介電質HK可設置在第一電極E1上。第二電極E2可設置在介電質HK上。第一電極E1和/或第二電極E2可包括導電材料。在一些實施例中，第一電極E1和/或第二電極E2可包括形成重佈線結構中的配線的導電材料，例如Ti和Cu等金屬材料。也就是說，形成第一電極E1和/或第二電極E2的製程可整合於形成重佈線結構的配線層的製程中。介電質HK可包括具有高介電常數的介電質。舉例來說，介電質HK的材料可以是介電常數大於4、大於7或甚至是大於10的高介電常數材料或其組合。高介電常數材料例如是金屬氧化物。舉例來說，金屬氧化物可以是稀土金屬氧化物，例如氧化鉿（hafnium oxide，HfO ₂）、矽酸鉿氧化合物（hafnium silicon oxide，HfSiO）、矽酸鉿氮氧化合物（hafnium silicon oxynitride，HfSiON）、氧化鋁（aluminum oxide，Al ₂O ₃）、氧化釔（yttrium oxide, Y ₂O ₃）、氧化鑭（lanthanum oxide，La ₂O ₃）、鋁酸鑭（lanthanum aluminum oxide，LaAlO）、氧化鉭（tantalum oxide，Ta ₂O ₅）、氧化鋯（zirconium oxide，ZrO ₂）、矽酸鋯氧化合物（zirconium silicon oxide，ZrSiO ₄）、鋯酸鉿（hafnium zirconium oxide，HfZrO）、鍶鉍鉭氧化物（strontium bismuth tantalate，SrBi ₂Ta ₂O ₉，SBT）或其組合。

在一些實施例中，第一重佈線結構可包括設置在第一介電層201上且與第一配線圖案202電性連接的配線層206。在一些實施例中，配線層206可電性連接至電容結構。在一些實施例中，形成電容結構的製程可整合於形成配線層206的製程中。舉例來說，形成電容結構中的第一電極E1和/或第二電極E2的製程可整合於形成配線層206的製程中。

在一些實施例中，電容結構可包括設置在第二電極E2上且填入第一介電層201的凹部的補償結構208，以調整形成於其上之膜層（例如第二介電層203）的平坦度。在一些實施例中，補償結構208包括如金屬等的導電材料。

在一些實施例中，重佈線結構200A可更包括設置在第一重佈線結構上的第二重佈線結構。第二重佈線結構可包括第二介電層203、多個第二配線圖案210以及第二元件D2。第二介電層203可設置在第一介電層201上並覆蓋配線層206和第一元件D1。第二配線圖案210可包括設置在第二介電層203中的通孔以及設置在第二介電層203上的配線層。第二元件D2可設置在第二介電層203的下方設有補償結構208的部分上且電性連接至第一元件D1。第二元件D2可包括電容器、電阻器、電感器、濾波器、天線或其組合。

在一些實施例中，請參照圖1(b)和圖1(d)，在第二元件D2包括電感結構的情況下，補償結構208使位於補償結構208上的第二介電層203的平坦度大於約95%。如此一來，設置在第二介電層203的下方設有補償結構208的部分上的電感結構能夠避免因線路圖案不平整而產生的電性異常的問題。在一些實施例中，形成電感結構的製程可整合於形成第二重佈線結構中的配線層的製程中。舉例來說，第二重佈線結構可包括形成於第二配線圖案210上的配線層212和配線層214，其中配線層212設置在配線層214周圍且包括與第二配線圖案210電性連接的部分，而配線層214可形成為如圖1(d)所示出的圖案以作為電感結構。在一些實施例中，配線層212可包括與電容結構（即第一元件D1）電性連接的部分以及與電感結構（即第二元件D2）電性連接的部分。在一些實施例中，配線層212與電容結構電性連接的部分與電感結構（即第二元件D2）間隔開至少10 μm，以減少電感電性損失。舉例來說，在第一元件D1為電容結構而第二元件D2為電感結構的情況下，配線層212與第一元件D1電性連接的部分（例如圖1(b)中配置在第二元件D2右側之配線層212的部分）與電感結構（即第二元件D2）水平間隔開至少10 μm（例如從俯視的角度來看）。

在一些實施例中，第二介電層203的平坦度可經由以下式1b計算： [式1b] 平坦度（DOP2）=[1-(h2/T2)]x100% 在式1b中，DOP2表示第二介電層203的平坦度；h2表示第二介電層203的頂表面的最高的高度與最低的高度之間的差值；且T2表示被第二介電層203所覆蓋的圖案的厚度（例如配線層206的厚度）。

在一些實施例中，被第二介電層203所覆蓋的圖案的厚度T2與第二介電層203的厚度h2的比例T2/h2可例如是在1/1.1至1/1.6之間。在一些實施例中，為了將平坦度控制在大於約95%的範圍中，下表2示出了被第二介電層203所覆蓋的圖案於不同厚度下所對應到的圖案寬度及圖案寬度和圖案間距的比例關係。在表2中，導線厚度第二介電層203所覆蓋的圖案的寬度為L2，而第二介電層203所覆蓋的圖案的間距為S2。 [表2]

圖案厚度（T2）	圖案寬度（L2）	圖案寬度與圖案間距的比例（L2/S2）
＞8μm	≤10μm	＞1/1
10μm-20μm	＞3/1
20μm-100μm	＞8/1
＞100μm	＞12/1
4-8μm	≤10μm	＞3/2
10μm-20μm	＞2/1
20μm-100μm	＞5/1
＞100μm	＞10/1
1-4μm	≤10μm	＞1/2
10μm-20μm	＞1/1
20μm-100μm	＞4/1
＞100μm	＞8/1

在一些實施例中，重佈線結構200A的第二重佈線結構可包括第三介電層205、第三配線圖案216、接墊218和焊球220。第三介電層205可覆蓋第二元件D2和第二配線圖案210。第三配線圖案216可包括形成於第三介電層205中的通孔以及形成於第三介電層205上的配線層。在一些實施例中，第三配線圖案216可通過配線層212與第二配線圖案210電性連接。接墊218可形成於第三配線圖案216上且與第三配線圖案216電性連接。焊球220可形成於接墊218上且與接墊218電性連接。

圖2(a)是本揭露的第二實施例的封裝結構的剖面示意圖。圖2(b)是圖2(a)中的區域A2的放大示意圖。圖2(a)所示的封裝結構1100與圖1(a)所示出的封裝結構1000相似，其主要的差異在於封裝結構1100的重佈線結構200B未包括圖1(a)所示出的第二元件D2，其他相同或相似構件/膜層/圖案以相同或相似元件符號表示，於此不再重複贅述。

請參照圖2(a)和圖2(b)，封裝結構1100中的重佈線結構200B設置在連接構件100a上且可包括第一重佈線結構。第一重佈線結構可包括前述所提到的第一介電層201、第一配線圖案202、第一元件D1、虛設圖案204以及配線層206。該些構件已於前文中進行詳細的描述，於此不再重複贅述。

在一些實施例中，重佈線結構200B可更包括設置在第一重佈線結構上的第二重佈線結構。第二重佈線結構可包括第二介電層203、多個第二配線圖案211、第三配線圖案216、接墊218以及焊球220。第二介電層203可設置在第一介電層201上並覆蓋配線層206。第二配線圖案211可設置在第二介電層203中且與配線層206電性連接。第三配線圖案216可電性連接至第二配線圖案211且可包括設置在第二介電層203中的通孔以及設置在第二介電層203上的配線層。

圖3(a)是本揭露的第三實施例的封裝結構的剖面示意圖。圖3(b)是圖3(a)中的區域A3的放大示意圖。圖3(a)所示出的封裝結構1200與圖1(a)所示出的封裝結構1000相似，其主要的差異在於封裝結構1200的重佈線結構200C包括應用於不同電路區域的第一元件D1a、D1b、D1c，其他相同或相似構件/膜層/圖案以相同或相似元件符號表示，於此不再重複贅述。

請參照圖3(a)和圖3(b)，封裝結構1200中的重佈線結構200C可設置在連接構件100a上且可包括應用於不同電路區域的第一元件D1a、D1b、D1c和第二配線圖案213以及前述所提到的第一介電層201、第一配線圖案202、第二介電層203、虛設圖案204、第三配線圖案216、接墊218以及焊球220。前述所提到的該些構件已於前文中進行詳細的描述，於此不再重複贅述。

第一元件D1a、D1b、D1c可設置在第一介電層201上方。第二配線圖案213可包括設置在第一介電層201中的通孔及設置在第一介電層201上的配線層以及設置在第二介電層203中的通孔及配線層。在一些實施例中，形成第一元件D1a、D1b和D1c的製程可整合於形成第二配線圖案213的製程中。舉例來說，第一元件D1a、D1b或D1c可例如是由第二配線圖案213中的配線所構成的高頻元件。在一些實施例中，第一元件D1a、D1b和D1c可配置在重佈線結構200C的不同電路區域中。舉例來說，第一元件D1a可配置在扇出電路區中；第一元件D1b可配置在匹配電路區中；且第一元件D1c可配置在毫米波電路區中。

在一些實施例中，虛設圖案204設置在第一介電層201中且可配置成使得第一介電層201的平坦度大於約95%。如此一來，設置在第一介電層201的下方設有虛設圖案204的部分上的第一元件D1a、D1b和D1c能夠避免因線路圖案不平整而產生的電性異常的問題。

圖4(a)是本揭露的第四實施例的封裝結構的剖面示意圖。圖4(b)是圖4(a)中的區域A4的放大示意圖。圖4(a)所示出的封裝結構1300與圖3(a)所示出的封裝結構1200相似，其主要的差異在於封裝結構1300的重佈線結構200D的第一介電層201為平坦層（下稱平坦層201），故可省略於其中形成虛設圖案204。其他相同或相似構件/膜層/圖案以相同或相似元件符號表示，於此不再重複贅述。

請參照圖4(a)和圖4(b)，第一元件D1a、D1b、D1c可設置在平坦層201上。第二配線圖案213可包括設置在平坦層201中的通孔及設置在平坦層201上的配線層以及設置在第二介電層203中的通孔及配線層。在此實施例中，平坦層201的材料可不同於第二介電層203的材料。在一些實施例中，形成第一元件D1a、D1b和D1c的製程可整合於形成第二配線圖案213的製程中。舉例來說，第一元件D1a、D1b或D1c可例如是由第二配線圖案213中的配線所構成的高頻元件。在一些實施例中，第一元件D1a、D1b和D1c可配置在重佈線結構200C中的不同電路區域中。舉例來說，第一元件D1a可配置在扇出電路區中；第一元件D1b可配置在匹配電路區中；且第一元件D1c可配置在毫米波電路區中。

在一些實施例中，平坦層201的平坦度大於約95%，如此可使得設置在平坦層201上的第一元件D1a、D1b和D1c能夠避免因線路圖案不平整而產生的電性異常的問題。

圖5(a)是本揭露的第五實施例的封裝結構的剖面示意圖。圖5(b)是圖5(a)中的區域A5的放大示意圖。圖5(a)所示出的封裝結構1400與圖1(a)所示出的封裝結構1000相似，其主要的差異在於封裝結構1400的重佈線結構200E中的第一元件D11和第二元件D22不同於封裝結構1000的重佈線結構200A中的第一元件D1和第二元件D2。其他相同或相似構件/膜層/圖案以相同或相似元件符號表示，於此不再重複贅述。

請參照圖5(a)和圖5(b)，重佈線結構200E設置在連接構件100a上。在一些實施例中，重佈線結構200E可包括第一重佈線結構。第一重佈線結構可包括第一介電層201、第一配線圖案202以及第一元件D11。第一介電層201可設置在連接構件100a上。第一配線圖案202可設置在第一介電層201中。第一元件D11可設置在第一介電層201上方且電性連接至連接構件100a的連接件102。第一元件D11可通過第一配線圖案202、連接構件100a、重佈線結構300與積體電路402電性連接。也就是說，第一元件D11可整合於第一重佈線結構中以降低元件間的溝通路徑長度並減少第一元件D11的占用面積以有助於提升封裝結構1400的效能並降低封裝結構1400的尺寸。

在一些實施例中，重佈線結構200E的第一重佈線結構可包括設置在第一介電層201中的多個虛設圖案204以及設置在第一介電層201上且與第一配線圖案202電性連接的配線層206。在一些實施例中，虛設圖案204可與連接構件100a的連接件102電性隔離。虛設圖案204可調整第一介電層201的平坦度。舉例來說，在第一元件D11包括電感結構的情況下，虛設圖案204可配置成將第一介電層201的平坦度調整為大於約95%，以使設置在第一介電層201上的電感結構（即第一元件D11）能夠避免因線路圖案不平整而產生的電性異常的問題。在一些實施例中，形成電感結構的製程可整合於形成配線層206的製程中。舉例來說，配線層206可包括形成於第一介電層201上的配線206a和配線206b。配線206a可設置在配線206b的周圍且包括與第一配線圖案202電性連接的部分。配線206b可形成為如前述圖1(d)所示出的圖案以作為電感結構。

在一些實施例中，重佈線結構200E可更包括設置在第一重佈線結構上的第二重佈線結構。第二重佈線結構可包括第二介電層203、第二配線圖案210以及第二元件D22。第二介電層203可設置在第一介電層201上並覆蓋配線層206。第二元件D22可設置在第二介電層203的下方設有第一元件D11的部分上且電性連接至第一元件D11。

在一些實施例中，用於形成第一元件D11的配線206b的圖案可調整第二介電層203的平坦度。舉例來說，在第二元件D22包括電容結構的情況下，配線206b可配置成將第二介電層203的平坦度調整在約40%至約60%的範圍中，以使第二介電層203包括位在配線206b上的凸部以及位在配線206b中相鄰圖案之間的凹部。換句話說，第二介電層203不須進行額外的形成溝槽的製程即可具有溝槽結構（也可稱為自形成溝槽結構）。如此一來，形成於第二介電層203的凸部和凹部上的電容結構（即第二元件D22）可具有改善的有效電容面積，使得第二元件D22於封裝結構1400中的占用面積能夠降低。在一些實施例中，第二元件D22於封裝結構1400中的占用面積能夠藉由上述設計降低約10%至30%。

在一些實施例中，第二重佈線結構可包括第三介電層205、配線層212、第三配線圖案216、接墊218和焊球220。第三介電層205可覆蓋第二元件D22和第二配線圖案210。配線層212可形成於第二配線圖案210上且與第二元件D22電性連接。第三配線圖案216可包括形成於第三介電層205中的通孔以及形成於第三介電層205上的配線層。在一些實施例中，第三配線圖案216可通過配線層212與第二配線圖案210電性連接。接墊218可形成於第三配線圖案216上且與第三配線圖案216電性連接。焊球220可形成於接墊218上且與接墊218電性連接。在一些實施例中，第二重佈線結構可包括設置在第三介電層205中的第三元件（例如圖13(b)所示出的第三元件D3），且第三元件可通過第二配線圖案210與第二元件D2電性連接。在一些實施例中，第三元件D3可包括天線元件，但本揭露不以此為限。

在一些實施例中，電容結構可包括填入第一介電層201的凹部的補償結構208，以調整形成於其上之膜層（例如第三介電層205）的平坦度。舉例來說，補償結構208可使位於補償結構208上的第三介電層205的平坦度大於約95%。如此一來，設置在第三介電層205的下方設有補償結構208的部分上的線路圖案（例如第三配線圖案216）能夠避免因線路圖案不平整而產生的電性異常的問題。

圖6(a)是本揭露的第六實施例的封裝結構的剖面示意圖。圖6(b)是圖6(a)中的區域A6的放大示意圖。圖6(a)所示出的封裝結構2000與圖1(a)所示出的封裝結構1000相似，其主要的差異在於封裝結構2000是應用於探針卡（後稱為探針卡2000），故封裝結構1000中的重佈線結構300和積體電路結構400未示出於圖6(a)中，且探針卡2000包括基板500以及導電探針600。其他相同或相似構件/膜層/圖案以相同或相似元件符號表示，於此不再重複贅述。

請參照圖6(a)和圖6(b)，探針卡2000可包括連接構件100a、重佈線結構200F、基板500以及導電探針600。

連接構件100a包括連接件102以及圍繞連接件102的絕緣層104。在一些實施例中，連接件102可包括電性連接結構102a、接墊102b和接墊102c。接墊102b連接電性連接結構102a的一端和重佈線結構200F。接墊102c連接電性連接結構102a的另一端和基板500。

重佈線結構200F設置在連接構件100a的第一側上。在一些實施例中，重佈線結構200F可包括第一重佈線結構。第一重佈線結構可包括第一介電層201、第一配線圖案202和第一元件D1。第一介電層201可設置在連接構件100a上。第一配線圖案202可設置在第一介電層201中。第一元件D1可設置在第一介電層201上方且電性連接至連接構件100a的連接件102。第一元件D1可通過第一配線圖案202、連接構件100a與基板500電性連接。也就是說，第一元件D1可整合於重佈線結構200F的第一重佈線結構中以降低元件間的溝通路徑長度並減少第一元件D1的占用面積以有助於提升探針卡2000的效能並降低探針卡2000的尺寸。

在一些實施例中，第一重佈線結構可包括設置在第一介電層201中的多個虛設圖案204。在一些實施例中，虛設圖案204可與連接構件100a的連接件102電性隔離。虛設圖案204可調整第一介電層201的平坦度。舉例來說，在第一元件D1包括電容結構的情況下，虛設圖案204可配置成將第一介電層201的平坦度調整在約40%至約60%的範圍中，以使第一介電層201包括位在虛設圖案204上的凸部以及位在相鄰的兩個虛設圖案204之間的凹部。換句話說，第一介電層201不須進行額外的形成溝槽的製程即可具有溝槽結構（也可稱為自形成溝槽結構）。如此一來，形成於第一介電層201的凸部和凹部上的電容（即第一元件D1）可具有改善的有效電容面積，使得第一元件D1於封裝結構2000中的占用面積能夠降低。在一些實施例中，第一元件D1於探針卡2000中的占用面積能夠藉由上述設計降低約10%至30%。

在一些實施例中，第一重佈線結構可包括設置在第一介電層201上且與第一配線圖案202電性連接的配線層206。在一些實施例中，配線層206可電性連接至電容結構。在一些實施例中，形成電容結構的製程可整合於形成配線層206的製程中。

在一些實施例中，電容結構可包括填入第一介電層201的凹部的補償結構208，以調整形成於其上之膜層（例如第二介電層203）的平坦度。

在一些實施例中，重佈線結構200F可更包括設置在第一重佈線結構上的第二重佈線結構。第二重佈線結構可包括第二介電層203、多個第二配線圖案210以及第二元件D2。第二介電層203可設置在第一介電層201上並覆蓋配線層206和第一元件D1。第二配線圖案210可包括設置在第二介電層203中的通孔以及設置在第二介電層203上的配線層。第二元件D2可設置在第二介電層203的下方設有補償結構208的部分上且電性連接至第一元件D1。

在一些實施例中，在第二元件D2包括電感結構的情況下，補償結構208使位於補償結構208上的第二介電層203的平坦度大於約95%。如此一來，設置在第二介電層203的下方設有補償結構208的部分上的電感結構能夠避免因線路圖案不平整而產生的電性異常的問題。在一些實施例中，形成電感結構的製程可整合於形成第二重佈線結構中的配線層的製程中。舉例來說，第二重佈線結構可包括形成於第二配線圖案210上的配線層212和配線層214。配線層212可設置在配線層214周圍且包括與第二配線圖案210電性連接的部分。配線層214可形成為如圖1(d)所示出的圖案以作為電感結構。在一些實施例中，配線層212可包括與電容結構（即第一元件D1）電性連接的部分以及與電感結構（即第二元件D2）電性連接的部分。在一些實施例中，配線層212與電容結構電性連接的部分與電感結構（即第二元件D2）間隔開至少10 μm，以減少電感電性損失。舉例來說，在第一元件D1為電容結構而第二元件D2為電感結構的情況下，配線層212與第一元件D1電性連接的部分（例如圖1(b)中配置在第二元件D2右側之配線層212的部分）與電感結構（即第二元件D2）水平間隔開至少10 μm（從俯視的角度來看）。

在一些實施例中，第二重佈線結構可包括第三介電層205、第三配線圖案216以及接墊218。第三介電層205可覆蓋第二元件D2和第二配線圖案210。第三配線圖案216可包括形成於第三介電層205中的通孔以及形成於第三介電層205上的配線層。在一些實施例中，第三配線圖案216可通過配線層212與第二配線圖案210電性連接。接墊218可形成於第三配線圖案216上且與第三配線圖案216電性連接。

導電探針600可設置在重佈線結構200F上方且與第一元件D1電性連接。舉例來說，導電探針600可接合至接墊218上並通過接墊218、第三配線圖案216、配線層212以及第二配線圖案210與第一元件D1電性連接。在一些實施例中，第二重佈線結構可包括設置在第三介電層205上的第四介電層207。第四介電層207可包括暴露出接墊218的開口207a，且導電探針600設置在開口207a中且與開口207a所暴露出的接墊218接觸，如此可限制導電探針600的量測範圍。

基板500可設置在連接構件100a的與第一側相對的第二側上。且基板500中的線路圖案502通過連接構件100a與重佈線結構200F中的第一重佈線結構的第一元件D1電性連接。在一些實施例中，基板500可包括多層有機載板（MLO substrate）。

圖7(a)是本揭露的第七實施例的封裝結構的剖面示意圖。圖7(b)是圖7(a)中的區域A7的放大示意圖。圖7(a)所示出的封裝結構2100與圖6(a)所示出的封裝結構2000相似，兩者都是應用於探針卡（後稱為探針卡2000和探針卡2100）。探針卡2100與探針卡2000的主要差異在於探針卡2100包括應用於不同區域的第一元件D1a、D1b、D1c，其他相同或相似構件/膜層/圖案以相同或相似元件符號表示，於此不再重複贅述。

請參照圖7(a)和圖7(b)，探針卡2100中的重佈線結構200G可設置在連接構件100a上且可包括第一介電層201、第二介電層203、第一配線圖案202、第一元件D1a、D1b、D1c、第二配線圖案213、第三配線圖案216以及接墊218。第二介電層203、第一配線圖案202、第三配線圖案216以及接墊218已於前述實施例中進行詳盡的描述，於此不再重複贅述。

第一介電層201可為平坦層（後稱為平坦層201），故可省略於平坦層201中形成虛設圖案204。在此實施例中，平坦層201的材料可不同於第二介電層203的材料。在一些實施例中，平坦層201的平坦度大於約95%，如此可使得設置在平坦層201上的第一元件D1a、D1b和D1c能夠避免因線路圖案不平整而產生的電性異常的問題。

第一元件D1a、D1b、D1c可設置在平坦層201上方。第二配線圖案213可包括設置在平坦層201中的通孔及設置在平坦層201上的配線層以及設置在第二介電層203中的通孔及配線層。在一些實施例中，形成第一元件D1a、D1b和D1c的製程可整合於形成第二配線圖案213的製程中。舉例來說，第一元件D1a、D1b或D1c可例如是由第二配線圖案213中的配線所構成的高頻元件。在一些實施例中，第一元件D1a、D1b和D1c可配置在重佈線結構200G中的不同電路區域中。舉例來說，第一元件D1a可配置在扇出電路區中；第一元件D1b可配置在匹配電路區中；且第一元件D1c可配置在毫米波電路區中。

圖8(a)是本揭露的第八實施例的封裝結構的剖面示意圖。圖8(b)是圖8(a)中的區域A8的放大示意圖。圖8(a)所示出的封裝結構2200與圖7(a)所示出的封裝結構2100相似，兩者都是應用於探針卡（後稱為探針卡2100和探針卡2200）。探針卡2200與探針卡2100的主要差異在於探針卡2200的重佈線結構200H包括設置在第二介電層203上的第三介電層205，其他相同或相似構件/膜層/圖案以相同或相似元件符號表示，於此不再重複贅述。

請參照圖8(a)和圖8(b)，探針卡2200的重佈線結構200H可包括設置在第二介電層203上的第三介電層205。第三介電層205可包括暴露出接墊218的開口205a，且導電探針600設置在開口205a中且與開口205a所暴露出的接墊218接觸，如此可限制導電探針600的量測範圍。

圖9(a)是本揭露的第九實施例的封裝結構的剖面示意圖。圖9(b)是圖9(a)中的區域A9的放大示意圖。圖9(a)所示出的封裝結構2300與圖6(a)所示出的封裝結構2000相似，兩者都是應用於探針卡（後稱為探針卡2000和探針卡2300）。探針卡2300與探針卡2000的主要差異在於探針卡2300的重佈線結構200I中的第一元件D11的位置不同於探針卡2000的重佈線結構200F中的第一元件D1的位置，其他相同或相似構件/膜層/圖案以相同或相似元件符號表示，於此不再重複贅述。

請參照圖9(a)和圖9(b)，重佈線結構200I設置在連接構件100a上。在一些實施例中，重佈線結構200I可包括第一重佈線結構。第一重佈線結構可包括第一介電層201、第一配線圖案202以及第一元件D11。第一介電層201可設置在連接構件100a上。第一配線圖案202可設置在第一介電層201中。第一元件D11可設置在第一介電層201上方且電性連接至連接構件100a的連接件102。第一元件D11可通過第一配線圖案202、連接構件100a與基板500中的線路圖案502電性連接。也就是說，第一元件D11可整合於重佈線結構200I的第一重佈線結構中以降低元件間的溝通路徑長度並減少第一元件D11的占用面積以有助於提升探針卡2300的效能並降低探針卡2300的尺寸。

在一些實施例中，第一重佈線結構可包括多個虛設圖案204、配線層206、第二介電層203以及第二配線圖案210。虛設圖案204可設置在第一介電層201中且與連接構件100a的連接件102電性隔離。配線層206可設置在第一介電層201上且與第一配線圖案202電性連接。第二介電層203可形成於第一介電層201上且覆蓋配線層206。第二配線圖案210可形成於第二介電層203上。

在一些實施例中，當第一元件D11設置在第二介電層203上的情況下（如圖9(b)所示），虛設圖案204可用來調整第一介電層201和第二介電層203的平坦度。舉例來說，在第一元件D11包括電容結構的情況下，虛設圖案204可配置成將第一介電層201的平坦度調整在約40%至約60%的範圍中，以使得第一介電層201包括位在虛設圖案204上的凸部以及位在相鄰的兩個虛設圖案204之間的凹部，並且形成於第一介電層201上的第二介電層203也可包括位在虛設圖案204上方的凸部（與第一介電層201的凸部的位置對應）以及位在相鄰的兩個虛設圖案204之間的凹部（與第一介電層201的凹部的位置對應）。換句話說，第一介電層201和第二介電層203不須進行額外的形成溝槽的製程即可具有溝槽結構（也可稱為自形成溝槽結構）。如此一來，形成於第二介電層203的凸部和凹部上的電容（即第一元件D11）可具有改善的有效電容面積，使得第一元件D11於探針卡2300中的占用面積能夠降低。在一些實施例中，第一元件D11於探針卡2300中的占用面積能夠藉由上述設計降低約10%至30%。在一些實施例中，形成電感結構的製程可整合於形成第二配線圖案210的製程中。在一些實施例中，電容結構可包括填入第二介電層203的凹部的補償結構208，以調整形成於其上之膜層（例如第三介電層205）的平坦度。

在一些實施例中，重佈線結構200I可更包括設置在第一重佈線結構上的第二重佈線結構。第二重佈線結構可包括第三介電層205、配線層212、第三配線圖案216和接墊218。第三介電層205可覆蓋第一元件D11和第二配線圖案210。配線層212可形成於第二配線圖案210上且與第一元件D11電性連接。第三配線圖案216可包括形成於第三介電層205中的通孔以及形成於第三介電層205上的配線層。在一些實施例中，第三配線圖案216可通過配線層212與第二配線圖案210電性連接。接墊218可形成於第三配線圖案216上且與第三配線圖案216電性連接。

在一些實施例中，當電容結構包括補償結構208的情況下，補償結構208可使位於補償結構208上的第三介電層205的平坦度大於約95%。如此一來，設置在第二介電層205的下方設有補償結構208的部分上的線路圖案（例如第三配線圖案216）能夠避免因線路圖案不平整而產生的電性異常的問題。

圖10(a)是本揭露的第十實施例的封裝結構的剖面示意圖。圖10(b)是圖10(a)中的區域A10的放大示意圖。圖10(a)所示出的封裝結構2400與圖9(a)所示出的封裝結構2300相似，兩者都是應用於探針卡（後稱為探針卡2300和探針卡2400）。探針卡2400與探針卡2300的主要差異在於探針卡2400的重佈線結構200J更包括第二元件D22和第四介電層207，其他相同或相似構件/膜層/圖案以相同或相似元件符號表示，於此不再重複贅述。

請參照圖10(a)和圖10(b)，重佈線結構200J中的第一重佈線結構可包括設置在第一介電層201上的第二元件D22。在一些實施例中，當第二元件D22包括電感結構的情況下，虛設圖案204可配置成將第一介電層201的平坦度調整為大於約95%，以使設置在第一介電層201上的電感結構（即第二元件D22）能夠避免因線路圖案不平整而產生的電性異常的問題。在一些實施例中，形成電感結構的製程可整合於形成配線層206的製程中。舉例來說，配線層206可包括形成於第一介電層201上的配線206a和配線206b。配線206a可設置在配線206b周圍且包括與第一配線圖案202電性連接的部分。配線206b可形成為如前述圖1(d)所示的圖案以作為電感結構。

在一些實施例中，用於形成第二元件D22的配線206b的圖案可調整第二介電層203的平坦度。舉例來說，當第一元件D11包括電容結構的情況下，配線206b可配置成將第二介電層203的平坦度調整在約40%至約60%的範圍中，以使第二介電層203包括位在配線206b上的凸部以及位在配線206b中相鄰圖案之間的凹部。如此一來，形成於第二介電層203的凸部和凹部上的電容結構（即第一元件D11）可具有改善的有效電容面積，使得第一元件D11於探針卡2400中的占用面積能夠降低。

重佈線結構200J中的第二重佈線結構可包括設置在第三介電層205上的第四介電層207。第四介電層207可包括暴露出接墊218的開口207a，且導電探針600設置在開口207a中且與開口207a所暴露出的接墊218接觸，如此可限制導電探針600的量測範圍。

圖11(a)是本揭露的第十一實施例的封裝結構的剖面示意圖。圖11(b)是圖11(a)中的區域A11的放大示意圖。圖11(a)所示出的封裝結構2500與圖9(a)所示出的封裝結構2300相似，兩者都是應用於探針卡（後稱為探針卡2300和探針卡2500）。探針卡2500與探針卡2300的主要差異在於探針卡2500的重佈線結構200K更包括第四介電層207，其他相同或相似構件/膜層/圖案以相同或相似元件符號表示，於此不再重複贅述。

請參照圖11(a)和圖11(b)，探針卡2500的重佈線結構200K中的第二重佈線結構可包括設置在第三介電層205上的第四介電層207。第四介電層207可包括暴露出接墊218的開口207a，且導電探針600設置在開口207a中且與開口207a所暴露出的接墊218接觸，如此可限制導電探針600的量測範圍。

圖12(a)是本揭露的第十二實施例的封裝結構的剖面示意圖。圖12(b)是圖12(a)中的區域A12的放大示意圖。圖12(a)所示出的封裝結構3000與圖2(a)所示出的封裝結構1100相似，其主要的差異在於封裝結構3000是應用於天線模組（後稱為天線模組3000），故天線模組3000的重佈線結構200L中的天線元件D11於圖案和/或功能上不同於封裝結構1100的第一元件D1。其他相同或相似構件/膜層/圖案以相同或相似元件符號表示，於此不再重複贅述。

請參照圖12(a)和圖12(b)，天線模組3000中的重佈線結構200L可設置在連接構件100a的第一側上且可包括第一重佈線結構。第一重佈線結構可包括第一介電層201、第一配線圖案202以及天線元件D11。第一配線圖案202可設置在連接構件100a的第一側上且與連接構件100a的連接件102電性連接。第一介電層201可設置在連接構件100a的第一側上且覆蓋第一配線圖案202。天線元件D11可設置在第一介電層201上方且配置成傳輸及/或接收訊號，其中天線元件D11電性連接至第一配線圖案202。天線元件D11可通過第一配線圖案202、連接構件100a、重佈線結構300與積體電路402電性連接。也就是說，天線元件D11可整合於重佈線結構200L的第一重佈線結構中以降低元件間的溝通路徑長度並減少天線元件D11的占用面積以有助於提升天線模組3000的效能並降低天線模組3000的尺寸。天線元件D11可包括主動式天線、被動式天線或其組合。在一些實施例中，天線模組3000中的介電層可採用透明的材料，例如旋塗式玻璃（Spin-On Glass，SOG）製程中所採用的材料，以生成透明的天線結構。

在一些實施例中，第一重佈線結構可包括設置在第一介電層201中的多個虛設圖案204以及設置在第一介電層201上且與第一配線圖案202電性連接的配線層206。在一些實施例中，虛設圖案204可與連接構件100a的連接件102電性隔離。虛設圖案204可調整第一介電層201的平坦度。舉例來說，虛設圖案204可配置成將第一介電層201的平坦度調整為大於約95%，以使設置在第一介電層201上的天線元件D11能夠避免因線路圖案不平整而產生的電性異常的問題。在一些實施例中，形成天線元件D11的製程可整合於形成配線層206的製程中。舉例來說，配線層206可包括形成於第一介電層201上的配線206a和配線206b。配線206a可設置在配線206b的周圍且包括與第一配線圖案202電性連接的部分。配線206b的圖案可形成天線元件D11。

在一些實施例中，重佈線結構200L可更包括設置在第一重佈線結構上的第二重佈線結構。第二重佈線結構可包括第二介電層203以及多個第二配線圖案210。第二介電層203可設置在第一介電層201上並覆蓋配線層206。第二配線圖案210可設置在第二介電層203中且將天線元件D11電性連接至配線層206。

圖13(a)是本揭露的第十三實施例的封裝結構的剖面示意圖。圖13(b)是圖13(a)中的區域A13的放大示意圖。圖13(a)所示出的封裝結構3100與圖5(a)所示出的封裝結構1400相似，其主要的差異在於封裝結構3100是應用於天線模組（後稱為天線模組3100），故天線模組3100的重佈線結構200M更包括了天線元件D3。其他相同或相似構件/膜層/圖案以相同或相似元件符號表示，於此不再重複贅述。

請參照圖13(a)和圖13(b)，相較於圖5(a)所示出的封裝結構1400，天線模組3100中的重佈線結構200M更包括設置在第三介電層205中的天線元件D3。天線元件D3設置在第二元件D22上方且通過第三配線圖案216、配線層212和第二配線圖案210與第二元件D22電性連接。在一些實施例中，天線模組3100中的介電層可採用透明的材料，例如旋塗式玻璃（Spin-On Glass，SOG）製程中所採用的材料，以生成透明的天線結構。

圖14(a)是本揭露的第十四實施例的封裝結構的剖面示意圖。圖14(b)是圖14(a)中的區域A14的放大示意圖。圖14(a)所示出的封裝結構3200與圖12(a)所示出的封裝結構3000相似，兩者都是應用於天線模組（後稱為天線模組3000與天線模組3200）。天線模組3200與天線模組3000的主要差異在於天線模組3200的連接構件100b更包括了組件110且天線模組3200的重佈線結構200N不同於天線模組3000的重佈線結構200L。其他相同或相似構件/膜層/圖案以相同或相似元件符號表示，於此不再重複贅述。

請參照圖14(a)和圖14(b)，天線模組3200的連接構件100b包括連接件102、圍繞連接件102的絕緣層104、設置在絕緣層104中的組件110以及將組件110電性連接至重佈線結構200N的連接件106。在一些實施例中，組件110包括第一組件110a和第二組件110b。重佈線結構200N的第一配線圖案202可包括與配線層206電性連接的配線層202a以及與第一組件110a和第二組件110b電性連接的配線層202b。在一些實施例中，配線層202b可調整第一介電層201的平坦度。舉例來說，配線層202b可配置成將第一介電層201的平坦度調整為大於約95%，以使設置在第一介電層201上的天線元件D11能夠避免因線路圖案不平整而產生的電性異常的問題。第一組件110a和第二組件110b可與天線元件D11和/或積體電路402電性連接。

圖15是本揭露的第十五實施例的封裝結構的剖面示意圖。圖15所示出的封裝結構3300與圖14(a)所示出的封裝結構3200相似，兩者都是應用於天線模組（後稱為天線模組3200與天線模組3300）。天線模組3300與天線模組3200的主要差異在於天線模組3300的重佈線結構301不同於天線模組3200的重佈線結構300且連接構件100c的組件111的尺寸不同於連接構件100b的組件110的尺寸。其他相同或相似構件/膜層/圖案以相同或相似元件符號表示，於此不再重複贅述。

請參照圖15，天線模組3300的重佈線結構301可包括重佈線層302和絕緣層305。重佈線層302可形成於絕緣層305中，且絕緣層305可包括用於容納連接構件100c的組件111的凹槽305a，如此可在維持天線模組3300的厚度的情況下，於連接構件100c中埋設較大尺寸的組件111。

綜上所述，本揭露上述實施例中的封裝結構、天線模組以及探針卡可藉由將如主動元件或是被動元件等的元件整合於重佈線結構的設計來降低元件間的溝通路徑長度並減少主/被動元件的占用面積以有助於提升元件效能並降低元件尺寸。

雖然本揭露已以實施例揭露如上，然其並非用以限定本揭露，任何所屬技術領域中具有通常知識者，在不脫離本揭露的精神和範圍內，當可作些許的更動與潤飾，故本揭露的保護範圍當視後附的申請專利範圍所界定者為準。

1000、1100、1200、1300、1400:封裝結構 2000、2100、2200、2300、2400、2500:封裝結構/探針卡 3000、3100、3200、3300:封裝結構/天線模組 100a、100b、100c:連接構件 102、106:連接件 102a:電性連接結構 102b、102c:接墊 104、304、305、404:絕緣層 110、111:組件 100a:第一組件 100b:第二組件 200A、200B、200C、200D、200E、200F、200G、200H、200I、200J、200K、200L、200M、200N:重佈線結構 201:第一介電層 202:第一配線圖案 202a、202b:配線層 203:第二介電層 204:虛設圖案 205:第三介電層 206:配線層 206a、206b:配線 207:第四介電層 205a、207a:開口 208:補償結構 210、211、213:第二配線圖案 212、214:配線層 216:第三配線圖案 218:接墊 220:焊球 300、301:重佈線結構 302:重佈線層 305a:凹槽 400:積體電路結構 402:積體電路 500:基板 502:線路圖案 600:導電探針 A1、A2、A3、A4、A5、A6、A7、A8、A9、A10、A11、A12、A13、A14:區域 E1:第一電極 E2:第二電極 D1、D1a、D1b、D1c:第一元件 D11:第一元件/天線元件 D3:第三元件/天線元件 D2、D22:第二元件 HK:介電質

圖1(a)是本揭露的第一實施例的封裝結構的剖面示意圖。圖1(b)是圖1(a)中的區域A1的放大示意圖。圖1(c)是圖1(b)中的第一元件D1的一實施例的剖面示意圖。圖1(d)是圖1(b)中的第二元件D2的一實施例的俯視示意圖。圖2(a)是本揭露的第二實施例的封裝結構的剖面示意圖。圖2(b)是圖2(a)中的區域A2的放大示意圖。圖3(a)是本揭露的第三實施例的封裝結構的剖面示意圖。圖3(b)是圖3(a)中的區域A3的放大示意圖。圖4(a)是本揭露的第四實施例的封裝結構的剖面示意圖。圖4(b)是圖4(a)中的區域A4的放大示意圖。圖5(a)是本揭露的第五實施例的封裝結構的剖面示意圖。圖5(b)是圖5(a)中的區域A5的放大示意圖。圖6(a)是本揭露的第六實施例的封裝結構的剖面示意圖。圖6(b)是圖6(a)中的區域A6的放大示意圖。圖7(a)是本揭露的第七實施例的封裝結構的剖面示意圖。圖7(b)是圖7(a)中的區域A7的放大示意圖。圖8(a)是本揭露的第八實施例的封裝結構的剖面示意圖。圖8(b)是圖8(a)中的區域A8的放大示意圖。圖9(a)是本揭露的第九實施例的封裝結構的剖面示意圖。圖9(b)是圖9(a)中的區域A9的放大示意圖。圖10(a)是本揭露的第十實施例的封裝結構的剖面示意圖。圖10(b)是圖10(a)中的區域A10的放大示意圖。圖11(a)是本揭露的第十一實施例的封裝結構的剖面示意圖。圖11(b)是圖11(a)中的區域A11的放大示意圖。圖12(a)是本揭露的第十二實施例的封裝結構的剖面示意圖。圖12(b)是圖12(a)中的區域A12的放大示意圖。圖13(a)是本揭露的第十三實施例的封裝結構的剖面示意圖。圖13(b)是圖13(a)中的區域A13的放大示意圖。圖14(a)是本揭露的第十四實施例的封裝結構的剖面示意圖。圖14(b)是圖14(a)中的區域A14的放大示意圖。圖15是本揭露的第十五實施例的封裝結構的剖面示意圖。

201:第一介電層 202:第一配線圖案 203:第二介電層 204:虛設圖案 205:第三介電層 206:配線層 208:補償結構 210:第二配線圖案 212、214:配線層 216:第三配線圖案 218:接墊 220:焊球 A1:區域 D1:第一元件 D2:第二元件

Claims

一種封裝結構，包括：連接構件，包括連接件以及圍繞所述連接件的絕緣層；以及第一重佈線結構，設置在所述連接構件上，且包括：第一介電層，設置在所述連接構件上；第一配線圖案，設置在所述第一介電層中；以及第一元件，設置在所述第一介電層上方且電性連接至所述連接件，其中所述第一重佈線結構包括多個虛設圖案，且所述虛設圖案設置在所述第一介電層中且與所述連接件電性隔離。
如請求項1所述的封裝結構，其中所述虛設圖案使所述第一介電層的平坦度介於約40%至約60%的範圍中以包括位在所述虛設圖案上的凸部以及位在相鄰的兩個所述虛設圖案之間的凹部，且所述第一元件設置在所述第一介電層的所述凸部和所述凹部上。
如請求項2所述的封裝結構，其中所述第一元件包括電容結構，所述電容結構包括：第一電極，設置在所述第一介電層的所述凹部和所述凸部的表面上；介電質，設置在所述第一電極上；第二電極，設置在所述介電質上；以及補償結構，設置在所述第二電極上且填入所述第一介電層的所述凹部。
如請求項3所述的封裝結構，更包括設置在所述第一重佈線結構上的第二重佈線結構，且所述第二重佈線結構包括：第二介電層，設置在所述電容結構上，其中所述補償結構使位於所述述補償結構上的所述第二介電層的平坦度大於約95%；多個第二配線圖案，設置在所述第二介電層上；以及第二元件，設置在所述第二介電層的下方設有所述補償結構的部分上且電性連接至所述第一元件。
如請求項4所述的封裝結構，其中從俯視的角度來看，多個所述第二配線圖案中的與所述電容結構電性連接的第二配線圖案與所述第二元件間隔開至少10μm。
如請求項1所述的封裝結構，其中所述虛設圖案使所述第一介電層的平坦度大於約95%。
如請求項6所述的封裝結構，更包括設置在所述第一重佈線結構上的第二重佈線結構，且所述第二重佈線結構包括：第二介電層，設置在所述第一元件上；第二元件，設置在所述所述第二介電層上且與所述第一配線圖案電性連接；第三介電層，設置在所述第二元件上；以及第二配線圖案，設置在所述第三介電層中且電性連接至所述第二元件。
如請求項7所述的封裝結構，其中所述第一元件包括線路圖案，所述線路圖案使所述第二介電層的平坦度介於約40%至約60%的範圍中以包括位在所述線路圖案上的凸部以及位在相鄰的兩個所述線路圖案之間的凹部，且所述第二元件設置在所述第二介電層的所述凹部和所述凸部上。
如請求項7所述的封裝結構，其中所述第二重佈線結構包括設置在所述第三介電層中的第三元件，且所述第三元件通過所述第二配線圖案與所述第二元件電性連接。
一種天線模組，包括：連接構件，包括連接件以及圍繞所述連接件的絕緣層；重佈線結構，設置在所述連接構件的第一側上，且包括：第一配線圖案，設置在所述連接構件上且與所述連接件電性連接；第一介電層，設置在所述連接構件上且覆蓋所述第一配線圖案；以及天線元件，設置在所述第一介電層上方且配置成傳輸及/或接收訊號，其中所述天線元件與所述第一配線圖案電性連接；以及晶片，設置在所述連接構件的相對於所述第一側的第二側上方，其中所述晶片與所述天線元件電性連接。
如請求項10所述的天線模組，其中所述重佈線結構包括多個虛設圖案，且所述虛設圖案設置在所述第一介電層中且與所述連接件電性隔離。
如請求項11所述的天線模組，其中所述虛設圖案使所述第一介電層的平坦度大於約95%。
如請求項12所述的天線模組，其中所述重佈線結構包括設置在所述第一介電層上的第一元件以及設置在所述第一介電層上且覆蓋所述第一元件的第二介電層，且所述天線元件設置在所述第二介電層上方。
如請求項13所述的天線模組，所述第一元件包括線路圖案，所述線路圖案使所述第二介電層的平坦度介於約40%至約60%的範圍中以包括位在所述線路圖案上的凸部以及位在相鄰的兩個所述線路圖案之間的凹部。
如請求項14所述的天線模組，其中所述重佈線結構包括設置在所述第二介電層的所述凸部和所述凹部上的第二元件，且所述第二元件設置在所述天線元件和所述第一元件之間且與所述天線元件和所述第一元件電性連接。
一種探針卡，包括：連接構件，包括連接件以及圍繞所述連接件的絕緣層；第一重佈線結構，設置在所述連接構件的第一側上，且包括：第一介電層，設置在所述連接構件上；第一配線圖案，設置在所述第一介電層中；以及第一元件，設置在所述第一介電層上方且電性連接至所述連接件；導電探針，設置在所述第一重佈線結構上方且與所述第一元件電性連接；以及基板，設置在所述連接構件的與所述第一側相對的第二側上，且所述基板中的線路圖案通過所述連接構件與所述第一重佈線結構中的所述第一元件電性連接。
如請求項16所述的探針卡，其中所述第一重佈線結構包括多個虛設圖案，且所述虛設圖案設置在所述第一介電層中且與所述連接件電性隔離。
如請求項17所述的探針卡，其中所述虛設圖案使所述第一介電層的平坦度介於約40%至約60%的範圍中以包括位在所述虛設圖案上的凸部以及位在相鄰的兩個所述虛設圖案之間的凹部，且所述第一元件設置在所述凹部中。
如請求項16所述的探針卡，更包括設置在所述第一重佈線結構上的第二重佈線結構，且所述第二重佈線結構包括：第二介電層，設置在所述第一元件上；多個第二配線圖案，設置在所述第二介電層中；第二元件，設置在所述第二介電層中且電性連接至所述第一元件；以及連接墊，設置在所述第二介電層上且與所述導電探針電性連接。