CN115732898A - 封装结构、天线模块以及探针卡 - Google Patents

封装结构、天线模块以及探针卡 Download PDF

Info

Publication number
CN115732898A
CN115732898A CN202210224578.XA CN202210224578A CN115732898A CN 115732898 A CN115732898 A CN 115732898A CN 202210224578 A CN202210224578 A CN 202210224578A CN 115732898 A CN115732898 A CN 115732898A
Authority
CN
China
Prior art keywords
dielectric layer
disposed
connection member
redistribution structure
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210224578.XA
Other languages
English (en)
Inventor
冯捷威
王泰瑞
杨瑞纹
丁子洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Industrial Technology Research Institute ITRI
Original Assignee
Industrial Technology Research Institute ITRI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from TW111106297A external-priority patent/TWI805235B/zh
Application filed by Industrial Technology Research Institute ITRI filed Critical Industrial Technology Research Institute ITRI
Publication of CN115732898A publication Critical patent/CN115732898A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07342—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being at an angle other than perpendicular to test object, e.g. probe card
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits

Abstract

本发明公开一种封装结构、天线模块以及探针卡。封装结构包括连接构件以及设置在连接构件上的第一重分布结构。连接构件包括连接件以及围绕连接件的绝缘层。第一重分布结构包括第一介电层、第一布线图案以及第一元件。第一介电层设置在连接构件上。第一布线图案设置在第一介电层中。第一元件设置在第一介电层上方且电连接至连接件。

Description

封装结构、天线模块以及探针卡
技术领域
本发明涉及一种封装结构、天线模块以及探针卡。
背景技术
近年来，电子产品对于人类的生活越来越重要。为了使得电子产品能达到轻薄短小的设计，半导体封装技术亦跟着日益进展，以发展出符合小体积、重量轻、高密度以及在市场上具有高竞争力等要求的产品。此外，为了加速各种功能的整合，现今业界多半采用元件内嵌或芯片内嵌两种型态将芯片与有源、无源元件整合于电路基板(系统载板)，以达到高效能、低功耗、体积小等需求。
然而，随着电子产品的需求朝向小尺寸、高功能化、信号传输高速化及电路元件高密度化，目前既有的电子产品在效能和体积方面已无法满足当今或是未来的需求。举例来说，目前元件间的沟通路径(例如芯片与有源/无源元件之间的沟通路径)较长而导致信号损耗较大、有源/无源元件的占用面积大而无法整合更多的集成电路，或者是有源/无源元件的厚度难以缩小导致电子产品的尺寸难以降低。
发明内容
本发明的一实施例提供一种封装结构，其包括连接构件以及第一重分布结构。连接构件包括连接件以及围绕连接件的绝缘层。第一重分布结构设置在连接构件上且包括第一介电层、第一布线图案以及第一元件。第一介电层设置在连接构件上。第一布线图案设置在第一介电层中。第一元件设置在第一介电层上方且电连接至连接件。
本发明的一实施例提供一种天线模块，其包括连接构件、重分布结构以及芯片。连接构件包括连接件以及围绕连接件的绝缘层。重分布结构设置在连接构件的第一侧上且包括第一布线图案、第一介电层以及天线元件。第一布线图案设置在连接构件上且与连接件电连接。第一介电层设置在连接构件上且覆盖第一布线图案。天线元件设置在第一介电层上方且配置成传输及/或接收信号，其中天线元件与第一布线图案电连接。芯片设置在连接构件的相对于第一侧的第二侧上方，其中芯片与天线元件电连接。
本发明的一实施例提供一种探针卡，其包括连接构件、第一重分布结构、导电探针以及基板。连接构件包括连接件以及围绕连接件的绝缘层。第一重分布结构设置在连接构件的第一侧上且包括第一介电层、第一布线图案以及第一元件。第一介电层设置在连接构件上。第一布线图案设置在第一介电层中。第一元件设置在第一介电层上方且电连接至连接件。导电探针设置在第一重分布结构上方且与第一元件电连接。基板设置在连接构件的与第一侧相对的第二侧上，且基板中的线路图案通过连接构件与第一重分布结构中的第一元件电连接。
基于上述，上述实施例中的封装结构、天线模块以及探针卡可通过将第一元件(例如有源元件或是无源元件)整合于第一重分布结构的设计来降低元件间的沟通路径长度并减少有源/无源元件的占用面积以有助于提升元件效能并降低元件尺寸。
附图说明
图1a是本发明的第一实施例的封装结构的剖面示意图；
图1b是图1a中的区域A1的放大示意图；
图1c是图1b中的第一元件D1的一实施例的剖面示意图；
图1d是图1b中的第二元件D2的一实施例的俯视示意图；
图2a是本发明的第二实施例的封装结构的剖面示意图；
图2b是图2a中的区域A2的放大示意图；
图3a是本发明的第三实施例的封装结构的剖面示意图；
图3b是图3a中的区域A3的放大示意图；
图4a是本发明的第四实施例的封装结构的剖面示意图；
图4b是图4a中的区域A4的放大示意图；
图5a是本发明的第五实施例的封装结构的剖面示意图；
图5b是图5a中的区域A5的放大示意图；
图6a是本发明的第六实施例的封装结构的剖面示意图；
图6b是图6a中的区域A6的放大示意图；
图7a是本发明的第七实施例的封装结构的剖面示意图；
图7b是图7a中的区域A7的放大示意图；
图8a是本发明的第八实施例的封装结构的剖面示意图；
图8b是图8a中的区域A8的放大示意图；
图9a是本发明的第九实施例的封装结构的剖面示意图；
图9b是图9a中的区域A9的放大示意图；
图10a是本发明的第十实施例的封装结构的剖面示意图；
图10b是图10a中的区域A10的放大示意图；
图11a是本发明的第十一实施例的封装结构的剖面示意图；
图11b是图11a中的区域A11的放大示意图；
图12a是本发明的第十二实施例的封装结构的剖面示意图；
图12b是图12a中的区域A12的放大示意图；
图13a是本发明的第十三实施例的封装结构的剖面示意图；
图13b是图13a中的区域A13的放大示意图；
图14a是本发明的第十四实施例的封装结构的剖面示意图；
图14b是图14a中的区域A14的放大示意图；
图15是本发明的第十五实施例的封装结构的剖面示意图。
具体实施方式
现将详细地参考本发明的示范性实施例，示范性实施例的实例说明于附图中。只要有可能，相同元件符号在附图和描述中用来表示相同或相似部分。
参照实施例的附图以更全面地阐述本发明。然而，本发明也可以各种不同的形式体现，而不应限于本文中所述的实施例。附图中的层与区域的厚度会为了清楚起见而放大。相同或相似的参考符号表示相同或相似的元件，以下段落将不再一一赘述。
应当理解，当诸如元件被称为在另一元件「上」或「连接到」另一元件时，其可以直接在另一元件上或与另一元件连接，或者也可存在中间元件。若当元件被称为「直接在另一元件上」或「直接连接到」另一元件时，则不存在中间元件。如本文所使用的，「连接」可以指物理及/或电连接，而「电连接」或「耦合」可为二元件间存在其它元件。
本文使用的「约」、「近似」或「实质上」包括所提到的值和在所属技术领域中普通技术人员能够确定的特定值的可接受的偏差范围内的平均值，考虑到所讨论的测量和与测量相关的误差的特定数量(即，测量系统的限制)。例如，「约」可以表示在所述值的一个或多个标准偏差内，或±30％、±20％、±10％、±5％内。再者，本文使用的「约」、「近似」或「实质上」可依光学性质、蚀刻性质或其它性质，来选择较可接受的偏差范围或标准偏差，而可不用一个标准偏差适用全部性质。
使用本文中所使用的用语仅为阐述例示性实施例，而非限制本发明。在此种情形中，除非在上下文中另有解释，否则单数形式包括多数形式。
图1a是本发明的第一实施例的封装结构的剖面示意图。图1b是图1a中的区域A1的放大示意图。图1c是图1b中的第一元件D1的一实施例的剖面示意图。图1d是图1b中的第二元件D2的一实施例的俯视示意图。
请参照图1a，封装结构1000可包括连接构件100a、重分布结构200A、重分布结构300以及集成电路结构400。
连接构件100a包括连接件102以及围绕连接件102的绝缘层104。在一些实施例中，连接件102可包括电连接结构102a、接垫102b和接垫102c。接垫102b连接电连接结构102a的一端和重分布结构200A。接垫102c连接电连接结构102a的另一端和重分布结构300。
在一些实施例中，电连接结构102a可包括如锡、锡-铅、金、银、锡-银、锡-铋、铜、铜-锡、铜-锡-银、铜-镍-锡-银、钯、铟、镍、镍-钯-金、镍-金、类似材料或其组合等焊料。在一些实施例中，接垫102b和接垫102c可包括如金属等的导电材料。举例来说，接垫102b和接垫102c可包括如铜、镍、钛、钨、铝或类似物等金属。在一些实施例中，接垫102b可例如是形成于重分布结构200A中邻近连接构件100a的表面上，而接垫102c可例如是形成于重分布结构300中邻近连接构件100a的表面上。在此实施例中，电连接结构102a可通过以下方式形成。首先，利用蒸镀、电镀、印刷、焊料转移、植球或类似方法于接垫102b和接垫102c中的一者上形成焊料层。接着，执行回焊(reflow)以将材料塑形为所期望的凸块焊料。而后，将接垫102b和接垫102c中的另一者与上述的凸块焊料接触并随后对凸块焊料进行回焊以形成电连接结构102a。也就是说，电连接结构102a可为接垫102b和接垫102c之间的焊接接头(solder joint)，由此将重分布结构200A连接至重分布结构300。绝缘层104可减小应力并保护电连接结构102a。在一些实施例中，绝缘层104可为底部填充剂(underfill)。
在另一些实施例中，连接构件100a可为增层线路结构。举例来说，连接件102可为贯穿绝缘层104的导电通孔。在连接构件100a为增层线路结构的情况下，连接件102可例如是通过以下方式形成。首先，例如通过激光钻孔的方式于绝缘层104中形成多个贯孔(未示出)。接着，例如通过电镀的方式于贯孔内形成导电通孔。
重分布结构300可包括重分布层302和绝缘层304，其中重分布层302可形成于绝缘层304中。在一些实施例中，重分布层302可包括通孔及/或布线层。通孔可延伸穿过绝缘层304，而布线层可沿着绝缘层304延伸。通孔及/或布线层可包括导电材料。导电材料可包括金属或金属合金，例如铜、钛、钨、铝、类似物或其组合。在一些实施例中，绝缘层304可由聚合物形成。聚合物可例如是使用光刻掩模进行图案化的感光性材料，例如PBO、聚酰亚胺、BCB系聚合物或类似物。在另一些实施例中，绝缘层304可由以下材料形成：氮化物，例如氮化硅；氧化物，例如氧化硅、PSG、BSG、BPSG；或类似材料。在此实施例中，可通过旋转涂布、叠层、CVD、类似工艺或其组合来形成绝缘层304。
集成电路结构400可包括集成电路402和围绕集成电路402的绝缘层404。集成电路402可包括射频芯片(RF chip)。绝缘层404可例如是环氧树脂成型材料(epoxy moldingcompound，EMC)。重分布结构300可电连接至集成电路结构400。
请参照图1a和图1b，重分布结构200A设置在连接构件100a上。在一些实施例中，重分布结构200A可包括第一重分布结构。第一重分布结构可包括第一介电层201、第一布线图案202以及第一元件D1。第一介电层201可设置在连接构件100a上。第一布线图案202可设置在第一介电层201中。第一元件D1可设置在第一介电层201上方且电连接至连接构件100a的连接件102。第一元件D1可通过第一布线图案202、连接构件100a、重分布结构300与集成电路402电连接。也就是说，第一元件D1可整合于重分布结构200A的第一重分布结构中以降低元件间的沟通路径长度并减少第一元件D1的占用面积以有助于提升封装结构1000的效能并降低封装结构1000的尺寸。第一元件D1可包括有源元件、无源元件或其组合。举例来说，第一元件D1可包括电容器、电阻器、电感器、滤波器、天线或其组合。
在一些实施例中，重分布结构200A的第一重分布结构可包括设置在第一介电层201中的多个虚设图案204。在一些实施例中，虚设图案204可与连接构件100a的连接件102电性隔离。虚设图案204可调整第一介电层201的远离虚设图案204表面的平坦度。举例来说，请参照图1b和图1c，在第一元件D1包括电容结构的情况下，虚设图案204可配置成将第一介电层201的平坦度调整在约40％至约60％的范围中，以使第一介电层201包括位于虚设图案204上的凸部以及位于相邻的两个虚设图案204之间的凹部。换句话说，第一介电层201不须进行额外的形成沟槽的工艺即可具有沟槽结构(也可称为自形成沟槽结构)。如此一来，形成于第一介电层201的凸部和凹部上的电容(即第一元件D1)可具有改善的有效电容面积，使得第一元件D1于封装结构1000中的占用面积能够降低。在一些实施例中，第一元件D1于封装结构1000中的占用面积能够通过上述设计降低约10％至约30％。
在一些实施例中，第一介电层201的平坦度可经由以下式1a计算：
[式1a]
平坦度(DOP1)＝[1-(h1/T1)]×100％
在式1a中，DOP1表示第一介电层201的平坦度；h1表示第一介电层201的顶表面的最高的高度与最低的高度之间的差值；且T1表示被第一介电层201所覆盖的图案的厚度(例如虚设图案204的厚度或是第一布线图案202的厚度)。
在一些实施例中，被第一介电层201所覆盖的图案的厚度T1与第一介电层201的厚度h1的比例T1/h1可例如是在1/1.1至1/1.6之间。在一些实施例中，为了将第一介电层201的平坦度控制在约40％，下表1示出了被第一介电层201所覆盖的图案于不同厚度下所对应到的图案宽度及图案宽度和图案间距的比例关系。在表1中，被第一介电层201所覆盖的图案的宽度为L1，而被第一介电层201所覆盖的图案的间距为S1。
表1
Figure BDA0003538683340000071
电容结构可包括第一电极E1、介电质HK以及第二电极E2。第一电极E1可设置在第一介电层201的凹部和凸部的表面上。介电质HK可设置在第一电极E1上。第二电极E2可设置在介电质HK上。第一电极E1和/或第二电极E2可包括导电材料。在一些实施例中，第一电极E1和/或第二电极E2可包括形成重分布结构中的布线的导电材料，例如Ti和Cu等金属材料。也就是说，形成第一电极E1和/或第二电极E2的制作工艺可整合于形成重分布结构的布线层的制作工艺中。介电质HK可包括具有高介电常数的介电质。举例来说，介电质HK的材料可以是介电常数大于4、大于7或甚至是大于10的高介电常数材料或其组合。高介电常数材料例如是金属氧化物。举例来说，金属氧化物可以是稀土金属氧化物，例如氧化铪(hafniumoxide，HfO2)、硅酸铪氧化合物(hafnium silicon oxide，HfSiO)、硅酸铪氮氧化合物(hafnium silicon oxynitride，HfSiON)、氧化铝(aluminum oxide，Al2O3)、氧化钇(yttrium oxide,Y2O3)、氧化镧(lanthanum oxide，La2O3)、铝酸镧(lanthanum aluminumoxide，LaAlO)、氧化钽(tantalum oxide，Ta2O5)、氧化锆(zirconium oxide，ZrO2)、硅酸锆氧化合物(zirconium silicon oxide，ZrSiO4)、锆酸铪(hafnium zirconium oxide，HfZrO)、锶铋钽氧化物(strontium bismuth tantalate，SrBi2Ta2O9，SBT)或其组合。
在一些实施例中，第一重分布结构可包括设置在第一介电层201上且与第一布线图案202电连接的布线层206。在一些实施例中，布线层206可电连接至电容结构。在一些实施例中，形成电容结构的制作工艺可整合于形成布线层206的制作工艺中。举例来说，形成电容结构中的第一电极E1和/或第二电极E2的制作工艺可整合于形成布线层206的制作工艺中。
在一些实施例中，电容结构可包括设置在第二电极E2上且填入第一介电层201的凹部的补偿结构208，以调整形成于其上的膜层(例如第二介电层203)的平坦度。在一些实施例中，补偿结构208包括如金属等的导电材料。
在一些实施例中，重分布结构200A可还包括设置在第一重分布结构上的第二重分布结构。第二重分布结构可包括第二介电层203、多个第二布线图案210以及第二元件D2。第二介电层203可设置在第一介电层201上并覆盖布线层206和第一元件D1。第二布线图案210可包括设置在第二介电层203中的通孔以及设置在第二介电层203上的布线层。第二元件D2可设置在第二介电层203的下方设有补偿结构208的部分上且电连接至第一元件D1。第二元件D2可包括电容器、电阻器、电感器、滤波器、天线或其组合。
在一些实施例中，请参照图1b和图1d，在第二元件D2包括电感结构的情况下，补偿结构208使位于补偿结构208上的第二介电层203的平坦度大于约95％。如此一来，设置在第二介电层203的下方设有补偿结构208的部分上的电感结构能够避免因线路图案不平整而产生的电性异常的问题。在一些实施例中，形成电感结构的制作工艺可整合于形成第二重分布结构中的布线层的制作工艺中。举例来说，第二重分布结构可包括形成于第二布线图案210上的布线层212和布线层214，其中布线层212设置在布线层214周围且包括与第二布线图案210电连接的部分，而布线层214可形成为如图1d所示出的图案以作为电感结构。在一些实施例中，布线层212可包括与电容结构(即第一元件D1)电连接的部分以及与电感结构(即第二元件D2)电连接的部分。在一些实施例中，布线层212与电容结构电连接的部分与电感结构(即第二元件D2)间隔开至少10μm，以减少电感电性损失。举例来说，在第一元件D1为电容结构而第二元件D2为电感结构的情况下，布线层212与第一元件D1电连接的部分(例如图1b中配置在第二元件D2右侧的布线层212的部分)与电感结构(即第二元件D2)水平间隔开至少10μm(例如从俯视的角度来看)。
在一些实施例中，第二介电层203的平坦度可经由以下式1b计算：
[式1b]
平坦度(DOP2)＝[1-(h2/T2)]×100％
在式1b中，DOP2表示第二介电层203的平坦度；h2表示第二介电层203的顶表面的最高的高度与最低的高度之间的差值；且T2表示被第二介电层203所覆盖的图案的厚度(例如布线层206的厚度)。
在一些实施例中，被第二介电层203所覆盖的图案的厚度T2与第二介电层203的厚度h2的比例T2/h2可例如是在1/1.1至1/1.6之间。在一些实施例中，为了将平坦度控制在大于约95％的范围中，下表2示出了被第二介电层203所覆盖的图案于不同厚度下所对应到的图案宽度及图案宽度和图案间距的比例关系。在表2中，被第二介电层203所覆盖的图案的宽度为L2，而第二介电层203所覆盖的图案的间距为S2。
表2
Figure BDA0003538683340000091
在一些实施例中，重分布结构200A的第二重分布结构可包括第三介电层205、第三布线图案216、接垫218和焊球220。第三介电层205可覆盖第二元件D2和第二布线图案210。第三布线图案216可包括形成于第三介电层205中的通孔以及形成于第三介电层205上的布线层。在一些实施例中，第三布线图案216可通过布线层212与第二布线图案210电连接。接垫218可形成于第三布线图案216上且与第三布线图案216电连接。焊球220可形成于接垫218上且与接垫218电连接。
图2a是本发明的第二实施例的封装结构的剖面示意图。图2b是图2a中的区域A2的放大示意图。图2a所示的封装结构1100与图1a所示出的封装结构1000相似，其主要的差异在于封装结构1100的重分布结构200B未包括图1a所示出的第二元件D2，其他相同或相似构件/膜层/图案以相同或相似元件符号表示，于此不再重复赘述。
请参照图2a和图2b，封装结构1100中的重分布结构200B设置在连接构件100a上且可包括第一重分布结构。第一重分布结构可包括前述所提到的第一介电层201、第一布线图案202、第一元件D1、虚设图案204以及布线层206。该些构件已于前文中进行详细的描述，于此不再重复赘述。
在一些实施例中，重分布结构200B可还包括设置在第一重分布结构上的第二重分布结构。第二重分布结构可包括第二介电层203、多个第二布线图案211、第三布线图案216、接垫218以及焊球220。第二介电层203可设置在第一介电层201上并覆盖布线层206。第二布线图案211可设置在第二介电层203中且与布线层206电连接。第三布线图案216可电连接至第二布线图案211且可包括设置在第二介电层203中的通孔以及设置在第二介电层203上的布线层。
图3a是本发明的第三实施例的封装结构的剖面示意图。图3b是图3a中的区域A3的放大示意图。图3a所示出的封装结构1200与图1a所示出的封装结构1000相似，其主要的差异在于封装结构1200的重分布结构200C包括应用于不同电路区域的第一元件D1a、D1b、D1c，其他相同或相似构件/膜层/图案以相同或相似元件符号表示，于此不再重复赘述。
请参照图3a和图3b，封装结构1200中的重分布结构200C可设置在连接构件100a上且可包括应用于不同电路区域的第一元件D1a、D1b、D1c和第二布线图案213以及前述所提到的第一介电层201、第一布线图案202、第二介电层203、虚设图案204、第三布线图案216、接垫218以及焊球220。前述所提到的该些构件已于前文中进行详细的描述，于此不再重复赘述。
第一元件D1a、D1b、D1c可设置在第一介电层201上方。第二布线图案213可包括设置在第一介电层201中的通孔及设置在第一介电层201上的布线层以及设置在第二介电层203中的通孔及布线层。在一些实施例中，形成第一元件D1a、D1b和D1c的制作工艺可整合于形成第二布线图案213的制作工艺中。举例来说，第一元件D1a、D1b或D1c可例如是由第二布线图案213中的布线所构成的高频元件。在一些实施例中，第一元件D1a、D1b和D1c可配置在重分布结构200C的不同电路区域中。举例来说，第一元件D1a可配置在扇出电路区中；第一元件D1b可配置在匹配电路区中；且第一元件D1c可配置在毫米波电路区中。
在一些实施例中，虚设图案204设置在第一介电层201中且可配置成使得第一介电层201的平坦度大于约95％。如此一来，设置在第一介电层201的下方设有虚设图案204的部分上的第一元件D1a、D1b和D1c能够避免因线路图案不平整而产生的电性异常的问题。
图4a是本发明的第四实施例的封装结构的剖面示意图。图4b是图4a中的区域A4的放大示意图。图4a所示出的封装结构1300与图3a所示出的封装结构1200相似，其主要的差异在于封装结构1300的重分布结构200D的第一介电层201为平坦层(下称平坦层201)，故可省略于其中形成虚设图案204。其他相同或相似构件/膜层/图案以相同或相似元件符号表示，于此不再重复赘述。
请参照图4a和图4b，第一元件D1a、D1b、D1c可设置在平坦层201上。第二布线图案213可包括设置在平坦层201中的通孔及设置在平坦层201上的布线层以及设置在第二介电层203中的通孔及布线层。在此实施例中，平坦层201的材料可不同于第二介电层203的材料。在一些实施例中，形成第一元件D1a、D1b和D1c的制作工艺可整合于形成第二布线图案213的制作工艺中。举例来说，第一元件D1a、D1b或D1c可例如是由第二布线图案213中的布线所构成的高频元件。在一些实施例中，第一元件D1a、D1b和D1c可配置在重分布结构200C中的不同电路区域中。举例来说，第一元件D1a可配置在扇出电路区中；第一元件D1b可配置在匹配电路区中；且第一元件D1c可配置在毫米波电路区中。
在一些实施例中，平坦层201的平坦度大于约95％，如此可使得设置在平坦层201上的第一元件D1a、D1b和D1c能够避免因线路图案不平整而产生的电性异常的问题。
图5a是本发明的第五实施例的封装结构的剖面示意图。图5b是图5a中的区域A5的放大示意图。图5a所示出的封装结构1400与图1a所示出的封装结构1000相似，其主要的差异在于封装结构1400的重分布结构200E中的第一元件D11和第二元件D22不同于封装结构1000的重分布结构200A中的第一元件D1和第二元件D2。其他相同或相似构件/膜层/图案以相同或相似元件符号表示，于此不再重复赘述。
请参照图5a和图5b，重分布结构200E设置在连接构件100a上。在一些实施例中，重分布结构200E可包括第一重分布结构。第一重分布结构可包括第一介电层201、第一布线图案202以及第一元件D11。第一介电层201可设置在连接构件100a上。第一布线图案202可设置在第一介电层201中。第一元件D11可设置在第一介电层201上方且电连接至连接构件100a的连接件102。第一元件D11可通过第一布线图案202、连接构件100a、重分布结构300与集成电路402电连接。也就是说，第一元件D11可整合于第一重分布结构中以降低元件间的沟通路径长度并减少第一元件D11的占用面积以有助于提升封装结构1400的效能并降低封装结构1400的尺寸。
在一些实施例中，重分布结构200E的第一重分布结构可包括设置在第一介电层201中的多个虚设图案204以及设置在第一介电层201上且与第一布线图案202电连接的布线层206。在一些实施例中，虚设图案204可与连接构件100a的连接件102电性隔离。虚设图案204可调整第一介电层201的平坦度。举例来说，在第一元件D11包括电感结构的情况下，虚设图案204可配置成将第一介电层201的平坦度调整为大于约95％，以使设置在第一介电层201上的电感结构(即第一元件D11)能够避免因线路图案不平整而产生的电性异常的问题。在一些实施例中，形成电感结构的制作工艺可整合于形成布线层206的制作工艺中。举例来说，布线层206可包括形成于第一介电层201上的布线206a和布线206b。布线206a可设置在布线206b的周围且包括与第一布线图案202电连接的部分。布线206b可形成为如前述图1d所示出的图案以作为电感结构。
在一些实施例中，重分布结构200E可还包括设置在第一重分布结构上的第二重分布结构。第二重分布结构可包括第二介电层203、第二布线图案210以及第二元件D22。第二介电层203可设置在第一介电层201上并覆盖布线层206。第二元件D22可设置在第二介电层203的下方设有第一元件D11的部分上且电连接至第一元件D11。
在一些实施例中，用于形成第一元件D11的布线206b的图案可调整第二介电层203的平坦度。举例来说，在第二元件D22包括电容结构的情况下，布线206b可配置成将第二介电层203的平坦度调整在约40％至约60％的范围中，以使第二介电层203包括位于布线206b上的凸部以及位于布线206b中相邻图案之间的凹部。换句话说，第二介电层203不须进行额外的形成沟槽的工艺即可具有沟槽结构(也可称为自形成沟槽结构)。如此一来，形成于第二介电层203的凸部和凹部上的电容结构(即第二元件D22)可具有改善的有效电容面积，使得第二元件D22于封装结构1400中的占用面积能够降低。在一些实施例中，第二元件D22于封装结构1400中的占用面积能够通过上述设计降低约10％至约30％。
在一些实施例中，第二重分布结构可包括第三介电层205、布线层212、第三布线图案216、接垫218和焊球220。第三介电层205可覆盖第二元件D22和第二布线图案210。布线层212可形成于第二布线图案210上且与第二元件D22电连接。第三布线图案216可包括形成于第三介电层205中的通孔以及形成于第三介电层205上的布线层。在一些实施例中，第三布线图案216可通过布线层212与第二布线图案210电连接。接垫218可形成于第三布线图案216上且与第三布线图案216电连接。焊球220可形成于接垫218上且与接垫218电连接。在一些实施例中，第二重分布结构可包括设置在第三介电层205中的第三元件(例如图13b所示出的第三元件D3)，且第三元件可通过第二布线图案210与第二元件D2电连接。在一些实施例中，第三元件D3可包括天线元件，但本发明不以此为限。
在一些实施例中，电容结构可包括填入第一介电层201的凹部的补偿结构208，以调整形成于其上的膜层(例如第三介电层205)的平坦度。举例来说，补偿结构208可使位于补偿结构208上的第三介电层205的平坦度大于约95％。如此一来，设置在第三介电层205的下方设有补偿结构208的部分上的线路图案(例如第三布线图案216)能够避免因线路图案不平整而产生的电性异常的问题。
图6a是本发明的第六实施例的封装结构的剖面示意图。图6b是图6a中的区域A6的放大示意图。图6a所示出的封装结构2000与图1a所示出的封装结构1000相似，其主要的差异在于封装结构2000是应用于探针卡(后称为探针卡2000)，故封装结构1000中的重分布结构300和集成电路结构400未示出于图6a中，且探针卡2000包括基板500以及导电探针600。其他相同或相似构件/膜层/图案以相同或相似元件符号表示，于此不再重复赘述。
请参照图6a和图6b，探针卡2000可包括连接构件100a、重分布结构200F、基板500以及导电探针600。
连接构件100a包括连接件102以及围绕连接件102的绝缘层104。在一些实施例中，连接件102可包括电连接结构102a、接垫102b和接垫102c。接垫102b连接电连接结构102a的一端和重分布结构200F。接垫102c连接电连接结构102a的另一端和基板500。
重分布结构200F设置在连接构件100a的第一侧上。在一些实施例中，重分布结构200F可包括第一重分布结构。第一重分布结构可包括第一介电层201、第一布线图案202和第一元件D1。第一介电层201可设置在连接构件100a上。第一布线图案202可设置在第一介电层201中。第一元件D1可设置在第一介电层201上方且电连接至连接构件100a的连接件102。第一元件D1可通过第一布线图案202、连接构件100a与基板500电连接。也就是说，第一元件D1可整合于重分布结构200F的第一重分布结构中以降低元件间的沟通路径长度并减少第一元件D1的占用面积以有助于提升探针卡2000的效能并降低探针卡2000的尺寸。
在一些实施例中，第一重分布结构可包括设置在第一介电层201中的多个虚设图案204。在一些实施例中，虚设图案204可与连接构件100a的连接件102电性隔离。虚设图案204可调整第一介电层201的平坦度。举例来说，在第一元件D1包括电容结构的情况下，虚设图案204可配置成将第一介电层201的平坦度调整在约40％至约60％的范围中，以使第一介电层201包括位于虚设图案204上的凸部以及位于相邻的两个虚设图案204之间的凹部。换句话说，第一介电层201不需进行额外的形成沟槽的工艺即可具有沟槽结构(也可称为自形成沟槽结构)。如此一来，形成于第一介电层201的凸部和凹部上的电容(即第一元件D1)可具有改善的有效电容面积，使得第一元件D1于封装结构2000中的占用面积能够降低。在一些实施例中，第一元件D1于探针卡2000中的占用面积能够通过上述设计降低约10％至约30％。
在一些实施例中，第一重分布结构可包括设置在第一介电层201上且与第一布线图案202电连接的布线层206。在一些实施例中，布线层206可电连接至电容结构。在一些实施例中，形成电容结构的制作工艺可整合于形成布线层206的制作工艺中。
在一些实施例中，电容结构可包括填入第一介电层201的凹部的补偿结构208，以调整形成于其上的膜层(例如第二介电层203)的平坦度。
在一些实施例中，重分布结构200F可还包括设置在第一重分布结构上的第二重分布结构。第二重分布结构可包括第二介电层203、多个第二布线图案210以及第二元件D2。第二介电层203可设置在第一介电层201上并覆盖布线层206和第一元件D1。第二布线图案210可包括设置在第二介电层203中的通孔以及设置在第二介电层203上的布线层。第二元件D2可设置在第二介电层203的下方设有补偿结构208的部分上且电连接至第一元件D1。
在一些实施例中，在第二元件D2包括电感结构的情况下，补偿结构208使位于补偿结构208上的第二介电层203的平坦度大于约95％。如此一来，设置在第二介电层203的下方设有补偿结构208的部分上的电感结构能够避免因线路图案不平整而产生的电性异常的问题。在一些实施例中，形成电感结构的制作工艺可整合于形成第二重分布结构中的布线层的制作工艺中。举例来说，第二重分布结构可包括形成于第二布线图案210上的布线层212和布线层214。布线层212可设置在布线层214周围且包括与第二布线图案210电连接的部分。布线层214可形成为如图1d所示出的图案以作为电感结构。在一些实施例中，布线层212可包括与电容结构(即第一元件D1)电连接的部分以及与电感结构(即第二元件D2)电连接的部分。在一些实施例中，布线层212与电容结构电连接的部分与电感结构(即第二元件D2)间隔开至少10μm，以减少电感电性损失。举例来说，在第一元件D1为电容结构而第二元件D2为电感结构的情况下，布线层212与第一元件D1电连接的部分(例如图1b中配置在第二元件D2右侧的布线层212的部分)与电感结构(即第二元件D2)水平间隔开至少10μm(从俯视的角度来看)。
在一些实施例中，第二重分布结构可包括第三介电层205、第三布线图案216以及接垫218。第三介电层205可覆盖第二元件D2和第二布线图案210。第三布线图案216可包括形成于第三介电层205中的通孔以及形成于第三介电层205上的布线层。在一些实施例中，第三布线图案216可通过布线层212与第二布线图案210电连接。接垫218可形成于第三布线图案216上且与第三布线图案216电连接。
导电探针600可设置在重分布结构200F上方且与第一元件D1电连接。举例来说，导电探针600可接合至接垫218上并通过接垫218、第三布线图案216、布线层212以及第二布线图案210与第一元件D1电连接。在一些实施例中，第二重分布结构可包括设置在第三介电层205上的第四介电层207。第四介电层207可包括暴露出接垫218的开口207a，且导电探针600设置在开口207a中且与开口207a所暴露出的接垫218接触，如此可限制导电探针600的测量范围。
基板500可设置在连接构件100a的与第一侧相对的第二侧上。且基板500中的线路图案502通过连接构件100a与重分布结构200F中的第一重分布结构的第一元件D1电连接。在一些实施例中，基板500可包括多层有机载板(MLO substrate)。
图7a是本发明的第七实施例的封装结构的剖面示意图。图7b是图7a中的区域A7的放大示意图。图7a所示出的封装结构2100与图6a所示出的封装结构2000相似，两者都是应用于探针卡(后称为探针卡2000和探针卡2100)。探针卡2100与探针卡2000的主要差异在于探针卡2100包括应用于不同区域的第一元件D1a、D1b、D1c，其他相同或相似构件/膜层/图案以相同或相似元件符号表示，于此不再重复赘述。
请参照图7a和图7b，探针卡2100中的重分布结构200G可设置在连接构件100a上且可包括第一介电层201、第二介电层203、第一布线图案202、第一元件D1a、D1b、D1c、第二布线图案213、第三布线图案216以及接垫218。第二介电层203、第一布线图案202、第三布线图案216以及接垫218已于前述实施例中进行详尽的描述，于此不再重复赘述。
第一介电层201可为平坦层(后称为平坦层201)，故可省略于平坦层201中形成虚设图案204。在此实施例中，平坦层201的材料可不同于第二介电层203的材料。在一些实施例中，平坦层201的平坦度大于约95％，如此可使得设置在平坦层201上的第一元件D1a、D1b和D1c能够避免因线路图案不平整而产生的电性异常的问题。
第一元件D1a、D1b、D1c可设置在平坦层201上方。第二布线图案213可包括设置在平坦层201中的通孔及设置在平坦层201上的布线层以及设置在第二介电层203中的通孔及布线层。在一些实施例中，形成第一元件D1a、D1b和D1c的制作工艺可整合于形成第二布线图案213的制作工艺中。举例来说，第一元件D1a、D1b或D1c可例如是由第二布线图案213中的布线所构成的高频元件。在一些实施例中，第一元件D1a、D1b和D1c可配置在重分布结构200G中的不同电路区域中。举例来说，第一元件D1a可配置在扇出电路区中；第一元件D1b可配置在匹配电路区中；且第一元件D1c可配置在毫米波电路区中。
图8a是本发明的第八实施例的封装结构的剖面示意图。图8b是图8a中的区域A8的放大示意图。图8a所示出的封装结构2200与图7a所示出的封装结构2100相似，两者都是应用于探针卡(后称为探针卡2100和探针卡2200)。探针卡2200与探针卡2100的主要差异在于探针卡2200的重分布结构200H包括设置在第二介电层203上的第三介电层205，其他相同或相似构件/膜层/图案以相同或相似元件符号表示，于此不再重复赘述。
请参照图8a和图8b，探针卡2200的重分布结构200H可包括设置在第二介电层203上的第三介电层205。第三介电层205可包括暴露出接垫218的开口205a，且导电探针600设置在开口205a中且与开口205a所暴露出的接垫218接触，如此可限制导电探针600的测量范围。
图9a是本发明的第九实施例的封装结构的剖面示意图。图9b是图9a中的区域A9的放大示意图。图9a所示出的封装结构2300与图6a所示出的封装结构2000相似，两者都是应用于探针卡(后称为探针卡2000和探针卡2300)。探针卡2300与探针卡2000的主要差异在于探针卡2300的重分布结构200I中的第一元件D11的位置不同于探针卡2000的重分布结构200F中的第一元件D1的位置，其他相同或相似构件/膜层/图案以相同或相似元件符号表示，于此不再重复赘述。
请参照图9a和图9b，重分布结构200I设置在连接构件100a上。在一些实施例中，重分布结构200I可包括第一重分布结构。第一重分布结构可包括第一介电层201、第一布线图案202以及第一元件D11。第一介电层201可设置在连接构件100a上。第一布线图案202可设置在第一介电层201中。第一元件D11可设置在第一介电层201上方且电连接至连接构件100a的连接件102。第一元件D11可通过第一布线图案202、连接构件100a与基板500中的线路图案502电连接。也就是说，第一元件D11可整合于重分布结构200I的第一重分布结构中以降低元件间的沟通路径长度并减少第一元件D11的占用面积以有助于提升探针卡2300的效能并降低探针卡2300的尺寸。
在一些实施例中，第一重分布结构可包括多个虚设图案204、布线层206、第二介电层203以及第二布线图案210。虚设图案204可设置在第一介电层201中且与连接构件100a的连接件102电性隔离。布线层206可设置在第一介电层201上且与第一布线图案202电连接。第二介电层203可形成于第一介电层201上且覆盖布线层206。第二布线图案210可形成于第二介电层203上。
在一些实施例中，当第一元件D11设置在第二介电层203上的情况下(如图9b所示)，虚设图案204可用来调整第一介电层201和第二介电层203的平坦度。举例来说，在第一元件D11包括电容结构的情况下，虚设图案204可配置成将第一介电层201的平坦度调整在约40％至约60％的范围中，以使得第一介电层201包括位于虚设图案204上的凸部以及位于相邻的两个虚设图案204之间的凹部，并且形成于第一介电层201上的第二介电层203也可包括位于虚设图案204上方的凸部(与第一介电层201的凸部的位置对应)以及位于相邻的两个虚设图案204之间的凹部(与第一介电层201的凹部的位置对应)。换句话说，第一介电层201和第二介电层203不须进行额外的形成沟槽的工艺即可具有沟槽结构(也可称为自形成沟槽结构)。如此一来，形成于第二介电层203的凸部和凹部上的电容(即第一元件D11)可具有改善的有效电容面积，使得第一元件D11于探针卡2300中的占用面积能够降低。在一些实施例中，第一元件D11于探针卡2300中的占用面积能够通过上述设计降低约10％至约30％。在一些实施例中，形成电感结构的制作工艺可整合于形成第二布线图案210的制作工艺中。在一些实施例中，电容结构可包括填入第二介电层203的凹部的补偿结构208，以调整形成于其上的膜层(例如第三介电层205)的平坦度。
在一些实施例中，重分布结构200I可还包括设置在第一重分布结构上的第二重分布结构。第二重分布结构可包括第三介电层205、布线层212、第三布线图案216和接垫218。第三介电层205可覆盖第一元件D11和第二布线图案210。布线层212可形成于第二布线图案210上且与第一元件D11电连接。第三布线图案216可包括形成于第三介电层205中的通孔以及形成于第三介电层205上的布线层。在一些实施例中，第三布线图案216可通过布线层212与第二布线图案210电连接。接垫218可形成于第三布线图案216上且与第三布线图案216电连接。
在一些实施例中，当电容结构包括补偿结构208的情况下，补偿结构208可使位于补偿结构208上的第三介电层205的平坦度大于约95％。如此一来，设置在第二介电层205的下方设有补偿结构208的部分上的线路图案(例如第三布线图案216)能够避免因线路图案不平整而产生的电性异常的问题。
图10a是本发明的第十实施例的封装结构的剖面示意图。图10b是图10a中的区域A10的放大示意图。图10a所示出的封装结构2400与图9a所示出的封装结构2300相似，两者都是应用于探针卡(后称为探针卡2300和探针卡2400)。探针卡2400与探针卡2300的主要差异在于探针卡2400的重分布结构200J还包括第二元件D22和第四介电层207，其他相同或相似构件/膜层/图案以相同或相似元件符号表示，于此不再重复赘述。
请参照图10a和图10b，重分布结构200J中的第一重分布结构可包括设置在第一介电层201上的第二元件D22。在一些实施例中，当第二元件D22包括电感结构的情况下，虚设图案204可配置成将第一介电层201的平坦度调整为大于约95％，以使设置在第一介电层201上的电感结构(即第二元件D22)能够避免因线路图案不平整而产生的电性异常的问题。在一些实施例中，形成电感结构的制作工艺可整合于形成布线层206的制作工艺中。举例来说，布线层206可包括形成于第一介电层201上的布线206a和布线206b。布线206a可设置在布线206b周围且包括与第一布线图案202电连接的部分。布线206b可形成为如前述图1d所示的图案以作为电感结构。
在一些实施例中，用于形成第二元件D22的布线206b的图案可调整第二介电层203的平坦度。举例来说，当第一元件D11包括电容结构的情况下，布线206b可配置成将第二介电层203的平坦度调整在约40％至约60％的范围中，以使第二介电层203包括位于布线206b上的凸部以及位于布线206b中相邻图案之间的凹部。如此一来，形成于第二介电层203的凸部和凹部上的电容结构(即第一元件D11)可具有改善的有效电容面积，使得第一元件D11于探针卡2400中的占用面积能够降低。
重分布结构200J中的第二重分布结构可包括设置在第三介电层205上的第四介电层207。第四介电层207可包括暴露出接垫218的开口207a，且导电探针600设置在开口207a中且与开口207a所暴露出的接垫218接触，如此可限制导电探针600的测量范围。
图11a是本发明的第十一实施例的封装结构的剖面示意图。图11b是图11a中的区域A11的放大示意图。图11a所示出的封装结构2500与图9a所示出的封装结构2300相似，两者都是应用于探针卡(后称为探针卡2300和探针卡2500)。探针卡2500与探针卡2300的主要差异在于探针卡2500的重分布结构200K还包括第四介电层207，其他相同或相似构件/膜层/图案以相同或相似元件符号表示，于此不再重复赘述。
请参照图11a和图11b，探针卡2500的重分布结构200K中的第二重分布结构可包括设置在第三介电层205上的第四介电层207。第四介电层207可包括暴露出接垫218的开口207a，且导电探针600设置在开口207a中且与开口207a所暴露出的接垫218接触，如此可限制导电探针600的测量范围。
图12a是本发明的第十二实施例的封装结构的剖面示意图。图12b是图12a中的区域A12的放大示意图。图12a所示出的封装结构3000与图2a所示出的封装结构1100相似，其主要的差异在于封装结构3000是应用于天线模块(后称为天线模块3000)，故天线模块3000的重分布结构200L中的天线元件D11于图案和/或功能上不同于封装结构1100的第一元件D1。其他相同或相似构件/膜层/图案以相同或相似元件符号表示，于此不再重复赘述。
请参照图12a和图12b，天线模块3000中的重分布结构200L可设置在连接构件100a的第一侧上且可包括第一重分布结构。第一重分布结构可包括第一介电层201、第一布线图案202以及天线元件D11。第一布线图案202可设置在连接构件100a的第一侧上且与连接构件100a的连接件102电连接。第一介电层201可设置在连接构件100a的第一侧上且覆盖第一布线图案202。天线元件D11可设置在第一介电层201上方且配置成传输及/或接收信号，其中天线元件D11电连接至第一布线图案202。天线元件D11可通过第一布线图案202、连接构件100a、重分布结构300与集成电路402电连接。也就是说，天线元件D11可整合于重分布结构200L的第一重分布结构中以降低元件间的沟通路径长度并减少天线元件D11的占用面积以有助于提升天线模块3000的效能并降低天线模块3000的尺寸。天线元件D11可包括有源天线、无源天线或其组合。在一些实施例中，天线模块3000中的介电层可采用透明的材料，例如旋涂式玻璃(Spin-On Glass，SOG)工艺中所采用的材料，以生成透明的天线结构。
在一些实施例中，第一重分布结构可包括设置在第一介电层201中的多个虚设图案204以及设置在第一介电层201上且与第一布线图案202电连接的布线层206。在一些实施例中，虚设图案204可与连接构件100a的连接件102电性隔离。虚设图案204可调整第一介电层201的平坦度。举例来说，虚设图案204可配置成将第一介电层201的平坦度调整为大于约95％，以使设置在第一介电层201上的天线元件D11能够避免因线路图案不平整而产生的电性异常的问题。在一些实施例中，形成天线元件D11的制作工艺可整合于形成布线层206的制作工艺中。举例来说，布线层206可包括形成于第一介电层201上的布线206a和布线206b。布线206a可设置在布线206b的周围且包括与第一布线图案202电连接的部分。布线206b的图案可形成天线元件D11。
在一些实施例中，重分布结构200L可还包括设置在第一重分布结构上的第二重分布结构。第二重分布结构可包括第二介电层203以及多个第二布线图案210。第二介电层203可设置在第一介电层201上并覆盖布线层206。第二布线图案210可设置在第二介电层203中且将天线元件D11电连接至布线层206。
图13a是本发明的第十三实施例的封装结构的剖面示意图。图13b是图13a中的区域A13的放大示意图。图13a所示出的封装结构3100与图5a所示出的封装结构1400相似，其主要的差异在于封装结构3100是应用于天线模块(后称为天线模块3100)，故天线模块3100的重分布结构200M还包括了天线元件D3。其他相同或相似构件/膜层/图案以相同或相似元件符号表示，于此不再重复赘述。
请参照图13a和图13b，相较于图5a所示出的封装结构1400，天线模块3100中的重分布结构200M还包括设置在第三介电层205中的天线元件D3。天线元件D3设置在第二元件D22上方且通过第三布线图案216、布线层212和第二布线图案210与第二元件D22电连接。在一些实施例中，天线模块3100中的介电层可采用透明的材料，例如旋涂式玻璃(Spin-OnGlass，SOG)工艺中所采用的材料，以生成透明的天线结构。
图14a是本发明的第十四实施例的封装结构的剖面示意图。图14b是图14a中的区域A14的放大示意图。图14a所示出的封装结构3200与图12a所示出的封装结构3000相似，两者都是应用于天线模块(后称为天线模块3000与天线模块3200)。天线模块3200与天线模块3000的主要差异在于天线模块3200的连接构件100b还包括了组件110且天线模块3200的重分布结构200N不同于天线模块3000的重分布结构200L。其他相同或相似构件/膜层/图案以相同或相似元件符号表示，于此不再重复赘述。
请参照图14a和图14b，天线模块3200的连接构件100b包括连接件102、围绕连接件102的绝缘层104、设置在绝缘层104中的组件110以及将组件110电连接至重分布结构200N的连接件106。在一些实施例中，组件110包括第一组件110a和第二组件110b。重分布结构200N的第一布线图案202可包括与布线层206电连接的布线层202a以及与第一组件110a和第二组件110b电连接的布线层202b。在一些实施例中，布线层202b可调整第一介电层201的平坦度。举例来说，布线层202b可配置成将第一介电层201的平坦度调整为大于约95％，以使设置在第一介电层201上的天线元件D11能够避免因线路图案不平整而产生的电性异常的问题。第一组件110a和第二组件110b可与天线元件D11和/或集成电路402电连接。
图15是本发明的第十五实施例的封装结构的剖面示意图。图15所示出的封装结构3300与图14a所示出的封装结构3200相似，两者都是应用于天线模块(后称为天线模块3200与天线模块3300)。天线模块3300与天线模块3200的主要差异在于天线模块3300的重分布结构301不同于天线模块3200的重分布结构300且连接构件100c的组件111的尺寸不同于连接构件100b的组件110的尺寸。其他相同或相似构件/膜层/图案以相同或相似元件符号表示，于此不再重复赘述。
请参照图15，天线模块3300的重分布结构301可包括重分布层302和绝缘层305。重分布层302可形成于绝缘层305中，且绝缘层305可包括用于容纳连接构件100c的组件111的凹槽305a，如此可在维持天线模块3300的厚度的情况下，在连接构件100c中埋设较大尺寸的组件111。
综上所述，本发明上述实施例中的封装结构、天线模块以及探针卡可通过将如有源元件或是无源元件等的元件整合于重分布结构的设计来降低元件间的沟通路径长度并减少有源/无源元件的占用面积以有助于提升元件效能并降低元件尺寸。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (20)

1.一种封装结构，其特征在于，包括：
连接构件，包括连接件以及围绕所述连接件的绝缘层；以及
第一重分布结构，设置在所述连接构件上，且包括：
第一介电层，设置在所述连接构件上；
第一布线图案，设置在所述第一介电层中；以及
第一元件，设置在所述第一介电层上方且电连接至所述连接件。
2.根据权利要求1所述的封装结构，其特征在于，所述第一重分布结构包括多个虚设图案，且所述虚设图案设置在所述第一介电层中且与所述连接件电性隔离。
3.根据权利要求2所述的封装结构，其特征在于，所述虚设图案使所述第一介电层的平坦度介于40％至60％的范围中以包括位于所述虚设图案上的凸部以及位于相邻的两个所述虚设图案之间的凹部，且所述第一元件设置在所述第一介电层的所述凸部和所述凹部上。
4.根据权利要求3所述的封装结构，其特征在于，所述第一元件包括电容结构，所述电容结构包括：
第一电极，设置在所述第一介电层的所述凹部和所述凸部的表面上；
介电质，设置在所述第一电极上；
第二电极，设置在所述介电质上；以及
补偿结构，设置在所述第二电极上且填入所述第一介电层的所述凹部。
5.根据权利要求4所述的封装结构，其特征在于，还包括设置在所述第一重分布结构上的第二重分布结构，且所述第二重分布结构包括：
第二介电层，设置在所述电容结构上，其中所述补偿结构使位于所述补偿结构上的所述第二介电层的平坦度大于95％；
多个第二布线图案，设置在所述第二介电层上；以及
第二元件，设置在所述第二介电层的下方设有所述补偿结构的部分上且电连接至所述第一元件。
6.根据权利要求5所述的封装结构，其特征在于，从俯视的角度来看，多个所述第二布线图案中的与所述电容结构电连接的第二布线图案与所述第二元件间隔开至少10μm。
7.根据权利要求2所述的封装结构，其特征在于，所述虚设图案使所述第一介电层的平坦度大于95％。
8.根据权利要求7所述的封装结构，其特征在于，还包括设置在所述第一重分布结构上的第二重分布结构，且所述第二重分布结构包括：
第二介电层，设置在所述第一元件上；
第二元件，设置在所述第二介电层上且与所述第一布线图案电连接；
第三介电层，设置在所述第二元件上；以及
第二布线图案，设置在所述第三介电层中且电连接至所述第二元件。
9.根据权利要求8所述的封装结构，其特征在于，所述第一元件包括线路图案，所述线路图案使所述第二介电层的平坦度介于40％至60％的范围中以包括位于所述线路图案上的凸部以及位于相邻的两个所述线路图案之间的凹部，且所述第二元件设置在所述第二介电层的所述凹部和所述凸部上。
10.根据权利要求8所述的封装结构，其特征在于，所述第二重分布结构包括设置在所述第三介电层中的第三元件，且所述第三元件通过所述第二布线图案与所述第二元件电连接。
11.一种天线模块，其特征在于，包括：
连接构件，包括连接件以及围绕所述连接件的绝缘层；
重分布结构，设置在所述连接构件的第一侧上，且包括：
第一布线图案，设置在所述连接构件上且与所述连接件电连接；
第一介电层，设置在所述连接构件上且覆盖所述第一布线图案；以及
天线元件，设置在所述第一介电层上方且配置成传输及/或接收信号，其中所述天线元件与所述第一布线图案电连接；以及
芯片，设置在所述连接构件的相对于所述第一侧的第二侧上方，其中所述芯片与所述天线元件电连接。
12.根据权利要求11所述的天线模块，其特征在于，所述重分布结构包括多个虚设图案，且所述虚设图案设置在所述第一介电层中且与所述连接件电性隔离。
13.根据权利要求12所述的天线模块，其特征在于，所述虚设图案使所述第一介电层的平坦度大于95％。
14.根据权利要求13所述的天线模块，其特征在于，所述重分布结构包括设置在所述第一介电层上的第一元件以及设置在所述第一介电层上且覆盖所述第一元件的第二介电层，且所述天线元件设置在所述第二介电层上方。
15.根据权利要求14所述的天线模块，其特征在于，所述第一元件包括线路图案，所述线路图案使所述第二介电层的平坦度介于40％至60％的范围中以包括位于所述线路图案上的凸部以及位于相邻的两个所述线路图案之间的凹部。
16.根据权利要求15所述的天线模块，其特征在于，所述重分布结构包括设置在所述第二介电层的所述凸部和所述凹部上的第二元件，且所述第二元件设置在所述天线元件和所述第一元件之间且与所述天线元件和所述第一元件电连接。
17.一种探针卡，其特征在于，包括：
连接构件，包括连接件以及围绕所述连接件的绝缘层；
第一重分布结构，设置在所述连接构件的第一侧上，且包括：
第一介电层，设置在所述连接构件上；
第一布线图案，设置在所述第一介电层中；以及
第一元件，设置在所述第一介电层上方且电连接至所述连接件；
导电探针，设置在所述第一重分布结构上方且与所述第一元件电连接；以及
基板，设置在所述连接构件的与所述第一侧相对的第二侧上，且所述基板中的线路图案通过所述连接构件与所述第一重分布结构中的所述第一元件电连接。
18.根据权利要求17所述的探针卡，其特征在于，所述第一重分布结构包括多个虚设图案，且所述虚设图案设置在所述第一介电层中且与所述连接件电性隔离。
19.根据权利要求18所述的探针卡，其特征在于，所述虚设图案使所述第一介电层的平坦度介于40％至60％的范围中以包括位于所述虚设图案上的凸部以及位于相邻的两个所述虚设图案之间的凹部，且所述第一元件设置在所述凹部中。
20.根据权利要求17所述的探针卡，其特征在于，还包括设置在所述第一重分布结构上的第二重分布结构，且所述第二重分布结构包括：
第二介电层，设置在所述第一元件上；
多个第二布线图案，设置在所述第二介电层中；
第二元件，设置在所述第二介电层中且电连接至所述第一元件；以及
连接垫，设置在所述第二介电层上且与所述导电探针电连接。
CN202210224578.XA 2021-08-31 2022-03-09 封装结构、天线模块以及探针卡 Pending CN115732898A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163238779P 2021-08-31 2021-08-31
US63/238,779 2021-08-31
TW111106297A TWI805235B (zh) 2021-08-31 2022-02-22 封裝結構、天線模組以及探針卡
TW111106297 2022-02-22

Publications (1)

Publication Number Publication Date
CN115732898A true CN115732898A (zh) 2023-03-03

Family

ID=85292336

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210224578.XA Pending CN115732898A (zh) 2021-08-31 2022-03-09 封装结构、天线模块以及探针卡

Country Status (2)

Country Link
US (1) US20230071946A1 (zh)
CN (1) CN115732898A (zh)

Also Published As

Publication number Publication date
US20230071946A1 (en) 2023-03-09

Similar Documents

Publication Publication Date Title
US8242612B2 (en) Wiring board having piercing linear conductors and semiconductor device using the same
US6841862B2 (en) Semiconductor package board using a metal base
US6724611B1 (en) Multi-layer chip capacitor
US6914322B2 (en) Semiconductor device package and method of production and semiconductor device of same
US7795739B2 (en) Semiconductor device, method of manufacturing the same
US6624501B2 (en) Capacitor and semiconductor device
KR970005707B1 (ko) 다층 배선 기판, 이 기판을 이용한 반도체 장치 및 다층 배선 기판의 제조방법
US7339798B2 (en) Electronic assemblies and systems comprising interposer with embedded capacitors
US8373069B2 (en) Electronic component mounting substrate and method for manufacturing electronic component mounting substrate
US7187559B2 (en) Circuit board device and its manufacturing method
US6611419B1 (en) Electronic assembly comprising substrate with embedded capacitors
US7046501B2 (en) Capacitor-embedded substrate
KR100909155B1 (ko) 멀티칩 회로 모듈 및 그 제조 방법
KR101414751B1 (ko) 커패시터 내장 기판 및 그 제조 방법
US20180226391A1 (en) Thin film lc component and mounting structure of same
US20090173530A1 (en) Interposer and method for manufacturing interposer
TWI805235B (zh) 封裝結構、天線模組以及探針卡
CN115732898A (zh) 封装结构、天线模块以及探针卡
US11792922B2 (en) Electronic circuit assembly and method for manufacturing thereof
KR20050039583A (ko) 커패시터 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination