DE102012112758A1 - Wafer-Level Packaging Mechanismus - Google Patents

Wafer-Level Packaging Mechanismus Download PDF

Info

Publication number
DE102012112758A1
DE102012112758A1 DE201210112758 DE102012112758A DE102012112758A1 DE 102012112758 A1 DE102012112758 A1 DE 102012112758A1 DE 201210112758 DE201210112758 DE 201210112758 DE 102012112758 A DE102012112758 A DE 102012112758A DE 102012112758 A1 DE102012112758 A1 DE 102012112758A1
Authority
DE
Germany
Prior art keywords
die
smoothing
contacts
contact
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE201210112758
Other languages
English (en)
Other versions
DE102012112758B4 (de
Inventor
Jing-Cheng Lin
Jui-Pin Hung
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US13/539,229 external-priority patent/US8703542B2/en
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102012112758A1 publication Critical patent/DE102012112758A1/de
Application granted granted Critical
Publication of DE102012112758B4 publication Critical patent/DE102012112758B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/82005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Abstract

Ausführungsbeispiele von Mechanismen des Wafer-Level Packaging (WLP) verwenden eine Glättungs-Unterbrechungsschicht zum Bestimmen eines Endpunkts der Entfernung von überschüssiger Gussmasse vor der Bildung von Redistributionsleitungen (RDL), derartige Mechanismen von WLP werden zum Implementieren von ausgefächertem und Mehr-Chip Packaging verwendet. Die Mechanismen sind weiter verwendbar zur Herstellung eines Packages mit Chips (oder Dies) mit unterschiedlichen Arten von externen Verbindungen. Beispielsweise kann ein Die mit vorgegebenen Punkten mit einem Die ohne vorgegebene Lötpunkte gepackaged werden.

Description

  • QUERVERWEIS AUF ENTSPRECHENDE ANMELDUNGEN
  • Die vorliegende Anmeldung beansprucht die Priorität der US Provisional Application No. 61/649,174, angemeldet am 18. Mal 2012, die durch Bezugnahme vollständig einbezogen wird.
  • Diese Anmeldung betrifft die folgende gleichzeitig anhängende und gemeinsam übertragenen Patentanmeldungen: Serien Nr. 12/880,736 (Anwaltsakte TSMC2010-0667) mit der Bezeichnung „Embedded Wafer-Level Bonding Approaches”, die am 13. September 2010 eingereicht worden ist und Serien Nr. 13/452,140 (Anwaltsakte TSMC2012-0045) mit der Bezeichnung „Multi-Chip Fan Out Package and Methods of Forming the Same”, die am 20. April 2012 eingereicht worden ist, beide sind hier vollständig einbezogen.
  • HINTERGRUND
  • Mit dem ständigen Fortschreiten der Halbleitertechnologien werden Halbleiterchips/-Die zunehmend kleiner. Gleichzeitig werden mehr Funktionen in den Halbleiter-Die integriert. Entsprechend haben die Halbleiter-Die eine zunehmend größere Anzahl von Eingangs/Ausgangs-Kontakten (I/O), die in kleineren Bereichen gebündelt sind. Infolgedessen wird das Packaging der Halbleiter-Die zunehmend schwieriger, was in ungünstiger Weise den Ertrag des Packagings berührt.
  • Übliche Packagetechnologien können in zwei Kategorien eingeteilt werden. In der ersten Kategorie werden die Die auf einem Wafer gebündelt, bevor sie gesagt werden. Diese Packagingtechnologie hat einige vorteilhafte Merkmale wie einen größeren Durchsatz und geringere Kosten. Weiter ist weniger Unterfüllung oder Gussmasse notwendig. Diese Packagingtechnologie hat jedoch Nachteile. Wie erwähnt, wird die Größe der Die zunehmend kleiner und die jeweiligen Packages können lediglich Packages vom Fan-in Typ sein, in der die I/O-Kontakte jeden Die auf einen Bereich direkt über der Oberfläche des jeweiligen Die begrenzt ist. Mit der Begrenzung der Fläche des Die ist die Anzahl von I/O-Kontakten begrenzt aufgrund der Begrenzung des Mindestabstands der I/O-Kontakte. Wenn der Abstand der Kontakte vermindert wird, kann eine Lotüberbrückung stattfinden. Zusätzlich müssen aufgrund der festen Lotpunktgröße die Lotpunkte eine vorgegebene Größe haben, was wiederum die Anzahl der Lotpunkte, die auf der Fläche eines Die angeordnet werden können, begrenzt ist.
  • Bei der anderen Kategorie des Packagings werden Die aus den Wafern gesägt, bevor sie gepackt werden und nur „known-good-Die” werden gebündelt. Ein bevorzugtes Merkmal dieser Packagingtechnologie ist die Möglichkeit des Bilden von Fan-out Packages, was bedeutet, dass die I/O-Kontakte auf einem Die auf einen größeren Bereich verteilt werden können als dem des Die und die Anzahl von I/O-Kontakten, die auf den Flächen des Die gebündelt sind, kann erhöht werden.
  • KURZE ERLÄUTERUNG DER ZEICHNUNGEN
  • Für ein vollständiges Verständnis der Ausführungsbeispiele und deren Vorteile wird jetzt auf die nachfolgenden Beschreibungen in Verbindung mit den beiliegenden Zeichnungen Bezug genommen. Dabei zeigen:
  • 1 bis 10 Querschnittsansichten eines Wafer-Level-Package bei verschiedenen Herstellungsstufen in Übereinstimmung mit verschiedenen Ausführungsbeispielen.
  • 11 eine Querschnittsansicht von Die mit stiftförmigen Erhöhungen auf einem Substrat in Übereinstimmung mit einigen Ausführungsbeispielen.
  • 12 eine Querschnittsansicht eines Package in Übereinstimmung mit einigen Ausführungsbeispielen.
  • EINGEHENDE BESCHREIBUNG DER ILLUSTRATIVEN AUSFÜHRUNGSBEISPIELE
  • Das Herstellen und Verwenden der Ausführungsbeispiele der Offenbarung werden im Folgenden in ihren Einzelheiten diskutiert. Es versteht sich jedoch, dass die Ausführungsbeispiele viele anwendbare erfinderische Konzepte vorschlagen, die in einer großen Vielzahl spezifischer Zusammenhänge verwirklicht werden können. Die spezifischen Ausführungsbeispiele, die hier diskutiert werden, sind illustrativ und begrenzen den Schutzbereich der Offenbarung nicht.
  • Eine neue eingebettete Wafer-Level Packagestruktur und Verfahren zu deren Bildung werden in Übereinstimmung mit einem oder mehreren Ausführungsbeispielen geschaffen. Die Zwischenstufen der Herstellung der Packagestruktur in Übereinstimmung mit dem einen oder mehreren Ausführungsbeispiele sind dargestellt. Variationen der einen oder mehreren Ausführungsbeispiele werden weiter diskutiert. In den verschiedenen Ansichten und illustrativen Ausführungsbeispielen werden Dieselben Bezugszeichen verwendet, um Dieselben Elemente zu bezeichnen.
  • 1 zeigt eine Querschnittsansicht von Die 120 in Übereinstimmung mit einigen beispielhaften Ausführungsbeispielen. Der Wafer 100 weist eine Mehrzahl von Die 120 (auch als Chips bezeichnet) auf. Weiter kann der Wafer 100 (und die Die 120) ein Halbleitersubstrat 121 aufweisen und kann integrierte Schalteinheiten 123 und die darüber liegende Verbindungsstruktur 116 einschließen. Die integrierten Schalteinheiten 123 können aktive Einheiten wie Transistoren beinhalten. Bei einigen beispielhaften Ausführungsbeispielen weist die Verbindungsstruktur 116 Metallleitungen und Durchkontaktierungen 118 auf, die in dielektrischen Schichten 117 ausgebildet sind. Die dielektrischen Schichten 117 können Schichten mit einer dielektrischen Konstante (low-k) einschließen, beispielsweise mit dielektrischen Konstantwerten (k-Werten) geringer als 3,0 und Passivierungsschichten über den low-k dielektrischen Schichten. Leitfähige Kontakte 122 sind an der Oberfläche von Die 120 ausgebildet und sind elektrisch mit den integrierten Schalteinheiten 123 durch die Verbindungsstruktur 116 gekoppelt. In einigen Ausführungsbeispielen sind die leitfähigen Kontakte 122 gebondete Kontakte. Die leitfähigen Kontakte 122 können Metalle wie Aluminium, Kupfer, Nickel, Gold oder Kombinationen aus Diesen aufweisen.
  • Eine Glättungs-Unterbrechungsschicht 125 ist über der Oberfläche der Die 120 gebildet und deckt die leitfähigen Kontakte 122 ab, wie Die in 1 gezeigt ist. Die Glättungs-Unterbrechungsschicht 125 schützt die Die 120 während eines Glättungsvorgangs, wie Die unten beschrieben werden wird. Bei einigen Ausführungsbeispielen ist die Dicke H1 der Glättungs-Unterbrechungsschicht 125 in einem Bereich von 5 μm bis etwa 100 μm.
  • Der Wafer 100 wird entlang von Ritzlinien 129 gesägt, so dass die Die 120 voneinander getrennt werden. Nicht gezeigte Ausrichtungsmarken können benachbart zu der Oberfläche der Die 120 ausgebildet sein und sind von oben sichtbar.
  • Es wird jetzt auf 2 Bezug genommen. Eine Klebeschicht 28 wird beispielsweise auf den Träger 30 laminiert. Die Klebeschicht 28 kann beispielsweise durch einen Klebstoff gebildet sein oder kann eine laminierte Schicht sein, die durch eine Folie gebildet wird. Die Die 120 werden sodann auf den Träger 30 platziert und an den Träger 28 angeklebt. Bei den Ausführungsbeispielen, bei denen die Die 120 entsprechende Portionen des Halbleitersubstrats 121 einschließen, kontaktiert die Bodenfläche 21b des Halbleitersubstrats 121 die Klebeschicht 28. Der Träger 30 kann (nicht gezeigte) Ausrichtmarken aufweisen, so dass die Die 120 exakt an den gewünschten Positionen des Trägers 30 montiert werden. Vor dem Befestigen der Die 120 auf dem Träger 30 können die Die 120 getestet werden, um zu prüfen, welche von Diesen fehlerhaft sind. Nur fehlerfreie Die werden auf den Träger 30 montiert.
  • 2 zeigt die Anordnung von Die 220 auf der Klebeschicht 28, wobei die Die 220 miteinander identisch sein können. Die Die 220 werden vor deren Aufbringung auf den Träger 30 getestet um sicherzustellen, dass nur fehlerfreie Die auf dem Träger 30 angeordnet werden. In Übereinstimmung mit einigen Ausführungsbeispielen sind die Die 220 Einheiten, die aktive Bauelemente wie Transistoren 223 an den Flächen der jeweiligen Halbleitersubstrate 221 aufweisen. Bei einigen Ausführungsbeispielen sind die Kontakte 222 auf den Oberflächen der Die 220 angeordnet. Die Kontakte 222 können Gold, Aluminium, Kupfer, Nickel oder Kombinationen aus Diesen aufweisen. Ähnlich wie bei den Die 120 ist auch die Oberfläche der Die 220 mit einer Glättungs-Unterbrechungsschicht 225 bedeckt. Die Die 220 können eine Struktur haben, die von derjenigen der Die 120 unterschiedlich ist, wobei die Differenz in der Struktur eine Differenz in den durch Diesen gebildeten Schaltkreisen einschließen kann wie die von oben gesehene Größe, die Differenz in der Höhe und dergleichen. Bei einigen Ausführungsbeispielen können die Die von einem Wafer gebildet sein, deren Größe unterschiedlich von derjenigen des Wafers 100 ist (1). Abstände 31 werden zwischen benachbarten Die 120 und 220 gelassen. Von oben gesehen können die Abstände 31 ein Gitter bilden, das jedes der Die 120 und 220 umgibt.
  • Nachdem die Die 120 und 220 auf dem Träger 20 angeordnet sind, wird ein Polymer 34 in die Räume zwischen die Die 120 und 220 gefüllt, wie Die in 3 in Übereinstimmung mit einigen Ausführungsbeispielen dargestellt ist. Bei einigen beispielhaften Ausführungen ist das Polymer 34 eine Gussmasse und wird daher im Folgenden als Gussmasse 34 bezeichnet, obwohl es ein anderes Material als eine Gussmasse sein kann. Beispielsweise kann das Polymer 34 aus anderen dielektrischen Materialien wie eine Unterfüllung, ein Epoxy oder dergleichen sein. Ein Härtevorgang wird sodann ausgeführt, um die Gussmasse 34 auszuhärten.
  • Es wird jetzt auf 4 Bezug genommen. Eine Glättung wie ein Schleifvorgang wird auf der Gussmasse 34 ausgeführt, bis die Glättungs-Unterbrechungsschichten 125 und 225 frei liegen. Entsprechend kann die Oberfläche 125a der Glättungs-Unterbrechungsschicht 125 und die Oberfläche 225 der Glättungs-Unterbrechungsschicht 125 im Wesentlichen Dieselbe Höhe haben und können im Wesentlichen flach sein. Die Glättungs-Unterbrechungsschichten 125 und 225 sind in der Form fluidisch, wie etwa eine Paste oder, in einigen Ausführungsbeispielen, ein Klebstoff. Bei einigen Ausführungsbeispielen werden die fluidischen Glättungs-Unterbrechungsschichten 125 und/oder 225 durch Spin-Coating abgelagert. Bei einigen Ausführungsbeispielen sind die Glättungs-Unterbrechungsschichten 125 und 225 fest. Die festen Glättungs-Unterbrechungsschichten 125 und/oder 225 werden durch Ablagerungsprozesse ausgebildet, etwa – bei einigen Ausführungsbeispielen – durch chemische Dampfablagerung (CVD).
  • Die Härte der Glättungs-Unterbrechungsschichten 125 und 225 können signifikant geringer sein als die Härte der Gussmasse 34. Beispielsweise können die Young's Module (eine Messung von Härte) der Gussmasse 34 in einem Bereich von 10 bis etwa 30 Gpa sein und der Young Modul der Glättungs-Unterbrechungsschichten 125 und 225 kann geringer als etwa 5 Gpa sein. Bei einigen Ausführungsbeispielen ist der Young Modul der Glättungs-Unterbrechungsschichten 125 und 225 geringer als 0,1 Gpa. Währen der Glättung der Gussmasse 34 wird dann, wenn eine oder beide Glättungs-Unterbrechungsschichten 125 und 225 erreicht wird, der Widerstand, der von dem Glättungswerkzeug, etwa einem Schleifer, festgestellt wird, unterschiedlich aufgrund der Unterschiede des Young Moduls (der die Härte angibt) der Schichten 125 und/oder 225 und der Vergussmasse 34. Dieser unterschiedliche Widerstand, der auf das Glättungsfahrzeug aufgebracht wird, kann bestimmt werden, um das Ende des Glättungsvorgangs zu bestimmen.
  • Während des Glättungsvorgangs sind die Entfernungsraten der Glättungs-Unterbrechungsschicht 125 und/oder 225 wesentlich geringer als die Entfernungsrate der Gussmasse 34 in einigen Ausführungsbeispielen. Bei einigen Ausführungsbeispielen ist das Verhältnis der Entfernungsrate der Gussmasse 34 zu der Glättungs-Unterbrechungsschicht 125 oder 225 gleich oder größer als 1,3. Bei einigen Ausführungsbeispielen ist das Verhältnis gleich oder größer als etwa 2. Bei einigen Ausführungsbeispielen ist das Verhältnis gleich oder größer als 3. Der Unterschied der Glättungsraten der Gussmasse 34 und der Glättungsstoppschichten 125 und/oder 225 hilft zur Bestimmung des Endpunktes des Glättungsprozesses.
  • Bei einigen Ausführungsbeispielen bestehen die Glättungs-Unterbrechungsschichten 125 und 225 aus Polymeren, etwa Epoxy oder dergleichen. Bei einigen Ausführungen ist die Dicke der Glättungs-Unterbrechungsschicht 125 oder 225 etwa in dem Bereich von 5 μm bis etwa 100 μm. Bei einigen Ausführungsbeispielen sind die Gesamtdicke H120 (2) des Die 120 mit der Glättungs-Unterbrechungsschicht 125 und die Gesamtdicke H220 (2) des Die 220 mit der Glättungs-Unterbrechungsschicht 225 im Wesentlichen gleich.
  • Nachfolgend werden, wie in 5 gezeigt, in Übereinstimmung mit einigen Ausführungsbeispielen die Glättungs-Unterbrechungsschichten 125 und 225 entfernt. Die Schichten 125, 225 können auf verschiedene Weisen entfernt werden, etwa in einem Ätzvorgang, bei dem es sich um einen Trockenätzvorgang oder um einen Nassätzvorgang handeln kann oder durch Abziehen. Die Schichten 125 oder 225 können aus einem Ultraviolettbad (UV) bestehen, das seine Klebkraft gegenüber einer Fläche verliert, nachdem es einem UV-Licht ausgesetzt ist. Nach der UV-Belichtung können die Schichten 125 und/oder 225 von der Fläche des Substrats 30 abgezogen werden. Wenn die Schichten 125 und/oder 225 fluidisch sind, werden die Schichten 125 und/oder 225 durch beispielsweise ein chemisches Lösungsmittel entfernt.
  • Mit der Entfernung der Glättungs-Unterbrechungsschichten 125 und 225 sind die Flächen 122a und 222a der Kontakte 122 bzw. 222 tiefer als die Fläche 34a der Gussmasse 34, wie in 5 gezeigt, in Übereinstimmung mit einigen Ausführungsbeispielen. Bei einigen Ausführungsbeispielen ist die Höhendifferenz 112 in einem Bereich von etwa 5 μm bis 100 Sodann werden in Übereinstimmung mit einigen Ausführungsbeispielen wie in 6 gezeigt, Kontaktstecker 126 und 226 über die Kontakte 122 bzw. 222 angeordnet. Zur Bildung der Kontaktstecker 126 und 226 wird eine dielektrische Schicht 124 zum Füllen des zuvor von den Schichten 125 und 225 in Übereinstimmung mit einigen Ausführungsbeispielen gebildet. Bei einigen Ausführungsbeispielen erstreckt sich die dielektrische Schicht 124 über die Gussmasse 34. Das Material der dielektrischen Schicht 24 kann ausgewählt sein aus einem durch Licht fixierbaren Lötstopplack, einem Polymer wie Polyamid, einem Polybenzoaxazol (PBO), Benzocyclobuten (BCB), einer Gussmasse oder dergleichen. Das Material der dielektrischen Schicht 124 kann weich sein zum Absorbieren der Spannung des Punktmontagevorgangs, die unten weiter beschrieben werden wird. Die dielektrische Schicht 124 wird sodann gemustert zur Bildung der Steckeröffnungen der Kontaktstecker 126 und 226, bei einigen Ausführungsbeispielen. Die Steckeröffnungen werden sodann mit einem leitfähigen Material zur Bildung von Kontaktsteckern 126 und 226 gefüllt. Bei einigen Ausführungsbeispielen schließt das Füllen der Steckeröffnungen das Plattieren eines Metall, etwa Kupfer, und das Entfernen überschüssigen Metalls außerhalb der Steckeröffnungen ein, etwa durch chemisch-mechanisches Polieren (CMP).
  • Der Prozessablauf, der oben beschrieben ist, verwendet Glättungs-Unterbrechungsschichten 125 oder/und 225 zum Bestimmen der Beendigung des Glättungsvorgangs, der an der Gussmasse 34 ausgeführt wird. Bei einigen Technologien des Wafer-Level Packaging (WLP) werden Kupferstecker (oder Säulen) in einer dielektrischen Schicht vor dem Sagen der Die ausgebildet. Derartige Kupferstifte können als Glättungs-Unterbrechungen verwendet werden.
  • Redistributionsleitungen (RDL) 40 werden sodann über den Die 120 und 220 gebildet und werden mit den Kontaktsteckern 126 und 226 verbunden, wie Die in 7 in Übereinstimmung mit einigen Ausführungsbeispielen dargestellt ist. Die Bildung der RDL 40 schließt das Deponieren einer leitfähigen Schicht durch ein Verfahren wie einer physikalischen Dampfablagerung (PVD) das Mustern der leitfähigen Schicht und das Ätzen der leitfähigen Schicht in Übereinstimmung mit einigen Ausführungsbeispielen ein. Sodann wird die dielektrische Schicht 38, die über den RDL ausgebildet, um die Abschnitte des RCL 40 abzudecken unter Freilassen der verbleibenden Bereiche. Das Material der dielektrischen Schicht 38 kann aus einem Licht fixierbaren Photolötblatt, einem Polymer wie Polyimid, Polybenzoxazol (PBO), Benzocyclobuten (BCB), einer Formmasse oder dergleichen ausgewählt sein. Das Material der dielektrischen Schicht 124 kann weich sein zum Absorbieren der Spannungen bei dem Aufbringen der Lötpunkte, wie Die im Folgenden beschrieben werden wird.
  • Bei alternativen Ausführungsbeispielen weisen die Formationsverfahren der RDL 40 zusätzliche Damascene-Vorgänge ein. Die RDL 40 können in dielektrischen Schichten 38 gebildet sein und können Metallleitungen und Durchkontaktierungen aufweisen. Bei einigen Ausführungsbeispielen erstrecken sich die RDL über die Ränder der jeweiligen Die 120 und 220 und überlappen die Abschnitte der Gussmasse 34, die zwischen den Die 120 und 220 und überlappen die Abschnitte der Gussmasse 34, die in den Raum zwischen den Die 120 und 220 gefüllt worden sind. Entsprechend ist das sich ergebende Package ein ausgefächertes Package. Bei einigen Ausführungsbeispielen weisen die RDL Kupfer und/oder Kupferverbindungen auf. Die RDL 40 können weiter Kupfergrenzschichten aufweisen zum Separieren des Kupfers in den RDL 40 von einem direkten Kontaktieren der umgebenden dielektrischen Schichten.
  • 8 zeigt die Bildung der elektrischen Konnektoren 42, die elektrisch mit den RDL 40 gekoppelt sind in Übereinstimmung mit einigen Ausführungsbeispielen. Infolgedessen sind die elektrischen Verbinder 42 auf der Oberfläche des neu gebildeten Wafers 44 (freiliegende Flächen der RDL 40) angeordnet. Elektrische Konnektoren 42 können Lotpunkte sein, die auf den Wafer 44 unter Verwendung eines Punktaufbringungskopfes (nicht gezeigt) übertragen werden. Bei einigen alternativen Ausführungsbeispielen können die elektrischen Konnektoren 42 Kupfererhöhungen (oder Kupfersäulen) aufweisen. Bei einigen Ausführungsbeispielen ist die untere Schicht der Erhöhungsmetallisierung (UBM) 43 zwischen den RDL 40 und derartigen elektrischen Konnektoren 42 gebildet. Die UBM-Schicht 43 sollte Unterschichten aufweisen. Beispielsweise können, wenn die RDL 40 aus Aluminium gefertigt sind, eine UBM-Schicht 43 mit einer Ti Unterschicht auf einer Funktionsbarriere und einer Cu Unterschicht (einer Seedschicht) verwendet werden. Die Ti Unterschicht wirkt als Barriere und die Cu Unterschichten wirken als eine zweite Seedschicht zum Platzieren der Kupferpunkte (als Konnektoren 42).
  • Einige der elektrischen Konnektoren 42 können über und mit den Die 120 und 220 gebildet sein, während einige andere elektrische Konnektoren auch über und ausgerichtet mit der Gussmasse 34 und ausgerichtet mit den Räumen zwischen den Die 120 und 220 ausgebildet sein können. Das Bilden von elektrischen Konnektoren 42 außerhalb der Grenzen des Die 120 und 220 wird durch RDL 40 ermöglicht. Wie oben erwähnt, sind die Verbindungen unterhalb der Grenzen Teil des ausgefächerten Packages.
  • Im Folgenden wird auf 9 Bezug genommen. Der Träger 30 wird von dem Wafer 44 entfernt und in Übereinstimmung mit einigen Ausführungsbeispielen kann die Klebschicht 28 unter Belassen des Wafers 44 entfernt werden. Der Wafer 44 kann sodann an Tape 46 angebracht werden und entlang der Ritzlinien 48 gesägt werden. Entsprechend werden die Packages 50 geformt.
  • 10 zeigt beispielhafte Packages 50. Es ist zu berücksichtigen, dass in jedem Package 50 die Bodenfläche 120b des Die 120 und die Bodenfläche 220b des Die 220 im Wesentlichen mit der Bodenfläche 34b der Gussmasse 34 fluchten. Weiter kann die Bodenfläche 120b des Die 120 auch die Bodenfläche 121b des Substrats 121 sein, die Bodenflache 220b des Die 220 kann auch die Bodenfläche 221b des Substrats 221 sein. Entsprechend sind die Bodenfläche 121b des Substrats 121 und die Bodenfläche 221b des Substrats 221 mit der Bodenfläche 34b der Gussmasse 34 fluchtend. An der Oberseite sind die RDL 40 über und verbunden mit den leitenden Steckern 126 und 226. Weiter können sich die RDL 40 über den Abschnitt der Verbundmasse 34 erstrecken, die die Räume zwischen den Die 120 und 220 füllt. Entsprechend ist das Package 50 ein ausgefächertes Package.
  • Die 1 bis 10 zeigen die Bildung des Package 50, das Die 120 und 220 aufweist, die voneinander in Übereinstimmung mit einigen Ausführungsbeispielen unterschiedlich voneinander sind. Bei manchen Ausführungsbeispielen sind die Die 120 und 220 identisch. Bei anderen alternativen Ausführungsbeispielen ist eine Mehrzahl von Die 220' auf einem Kleber 28 angeordnet, wie in 11 gezeigt. Säulenpunkte 226' werden sodann über den Die 220 ausgebildet. Bei einigen Ausführungsbeispielen sind die Stützenpunkte 226' auf den Die 2220 ausgebildet, bevor die Die auf einer Klebeschicht 28 angeordnet werden. Die Stützenpunkte 226' können aus Aluminium, Kupfer, Gold, Silber, eine Legierung aus Diesen oder eine Kombination aus Diesen gebildete sein. Die Die 220' sind nicht von einer Glättungsschicht in Übereinstimmung mit einigen Ausführungsbeispielen abgedeckt. Wie in 11 gezeigt, wird die Formmasse 34 aufgebracht zum Abdecken der Die 120 und 220'. Die Gesamthöhe H120 der Die 120 mit der Glättungs-Unterbrechungsschicht 125 ist tiefer als die Gesamthöhe H220 der Die 220' in Übereinstimmung mit einigen Ausführungsbeispielen. Die Stützenpunkte 226' werden als Glättungs-Unterbrechungen (für die Bestimmung des Endpunkts des Glättungsvorgangs) verwendet. Nachdem die Oberfläche der Stützenpunkte 226' erreicht ist, kann eine zusätzliche Glättung mit einer vorgegebenen Zeitdauer angewendet werden, um die Oberflächen der Glättungsstoppschicht 125 freizulegen, in einigen Ausführungsbeispielen. Bei einigen alternativen Ausführungsbeispielen ist H120 größer als H220' und die Glättungs-Unterbrechungsschicht 125 wird verwendet zum Bestimmen des Endpunktes des Glättungsvorgangs. Nachdem die Oberfläche der Glättungs-Unterbrechungsschicht 125 erreicht ist, wird eine zusätzliche Glättung mit einer vorgegebenen Zeit angewendet bei einigen Ausführungsbeispielen, um die Oberflächen der Stützenpunkte 226' freizulegen.
  • Die nachfolgenden Bearbeitungsvorgänge zum Abschließen der Formation des Packages 50' sind, bei einigen Ausführungsbeispielen, die in 12 gezeigt, ähnlich zu denjenigen, die in den 3–10 dargestellt sind, mit der Ausnahme, dass Stützenpunkte 226' die Kontaktstecker 226 ersetzen.
  • Die oben beschriebenen Ausführungsbeispiele weisen zwei Die in jedem Package auf. Der Packagingmechanismus, wie er oben beschrieben ist, kann das Anwenden des Packaging verschiedener Kombinationen von Die ausführen. Beispielsweise könnte dort lediglich ein Die in jedem Package sein. Bei einigen alternativen Ausführungsbeispielen können drei oder mehr Die in einem Package vorliegen.
  • Die Ausführungsbeispiele des Mechanismus eines Wafer-Level Packaging (WLP) wie es oben beschrieben worden ist, verwendet die Glättungs-Unterbrechungsschicht zum Angeben eines Endpunktes des Entfernen überschüssiger Formmasse vor der Bildung der Redistributionsleitungen (RDL). Solche Mechanismen des WLP ermöglichen das Ausfächern und das Mehr-Chip Packaging. Die Mechanismen erlauben es weiter Chips (oder Die) mit unterschiedlichen Typen von externen Verbindungen miteinander zu packagen. Beispielsweise kann ein Die mit vorgegebenen Punkten mit einem Die ohne vorgeformte Punkte gepackaged werden. In Übereinstimmung mit einigen Ausführungsbeispielen wird ein Halbleiterpackage geschaffen. Das Halbleiterpackage weist einen ersten Halbleiter-Die auf, der von einer Formmasse umgeben wird und einen ersten Kontakt des ersten Halbleiter-Die. Der Kontakt ist auf einer oberen Metallebene des ersten Halbleiter-Die. Das Halbleiterpackage weist weiter Redistributionsleitungen (RDL) auf, die über dem ersten Kontakt gebildet sind. Die RDL erstrecken sich über die Grenzen des Halbleiter-Die und ein Abschnitt des RDL Kontakts des ersten Kontakts. Eine Fläche des ersten Kontakts, der den Abschnitt des RDL berührt, ist auf einer von der der Fläche der Gussmasse unterschiedlichen Ebene unter dem RDL, das sich unter die Grenzen des ersten Halbleiter-Die erstreckte.
  • In Übereinstimmung mit einigen anderen Ausführungsbeispielen wird ein Verfahren zum Bilden eines Halbleiterpackages geschaffen. Das Verfahren schließt das Versehen eines Trägers mit einer Klebeschicht auf, die in dieser angeordnet ist, und Vorsehen eines Die, der ein Substrat aufweist. Eine Mehrzahl von Klebekontakten wird über das Substrat aufgebracht und eine Glättungs-Unterbrechungsschicht wird über die Mehrzahl von Klebekontakten ausgebildet. Das Verfahren weist weiter das Anordnen des Die auf der Klebeschicht und das Bilden einer Gusmasse zum Abdecken der Die auf, wobei die Gusmasse den Die umgibt. Das Verfahren weist weiter die Glättung der Gusmasse auf, bis die Glättungsunterbrechungsschicht frei liegt und das Entfernen der Glättungs-Unterbrechungsschicht. Zusätzlich weist das Verfahren die Bildung von Redistributionsleitungen über dem Die auf, die Redistributionsleitungen verbinden elektrisch mit wenigstens einem aus der Mehrzahl von Klebekontakten.
  • In Übereinstimmung mit noch einem anderen Ausführungsbeispiel wird ein Verfahren zum Bilden eines Halbleiterpackages geschaffen. Das Verfahren schließt das Versehen eines Trägers mit einer Klebeschicht, die auf dieser angeordnet ist, und ein Die, das ein Substrat aufweist, ein. Eine Mehrzahl von ersten Klebekontakten wird über dem Substrat gebildet und eine Glättungs-Unterbrechungsschicht wird über der Mehrzahl von ersten Klebekontakten geformt. Das Verfahren schließt weiter das Anordnen des ersten Die auf der Klebeschicht und das Vorsehen eines zweiten Die, das ein zweites Substrat aufweist, ein. Das Verfahren schließt weiter das Anordnen des zweiten Die auf der Klebeschicht und das Bilden von Stützenpunkten über einer Mehrzahl von zweiten Klebekontakten auf dem zweiten Die auf. Zusätzlich schließt das Verfahren das Bilden einer Formmasse zur Abdeckung des ersten Die und des zweiten Die auf, die Formmasse gibt das erste Die und das zweite Die. Zusätzliche schließt das Verfahren das Glätten der Verbundmasse bis die Glättungs-Unterbrechungsschicht frei liegt, und das Entfernen der Glättungs-Unterbrechungsschicht auf. Das Verfahren schließt weiter das Bilden von Redistributionsleitungen über dem ersten Die und dem zweiten Die auf, die Redistributionsleitungen verbinden elektrisch mit wenigstens einem aus der Mehrzahl von ersten Klebekontakten und wenigstens einem aus der Mehrzahl von zweiten Klebekontakten.
  • Obwohl die Ausführungsbeispiele der vorliegenden Offenbarung und deren Vorteile in ihren Einzelheiten beschrieben worden ist, versteht sich, dass verschiedene Änderungen, Ersetzungen und Abweichungen ausgeführt werden können, ohne sich von dem Schutzbereich der Offenbarung, wie sie sich aus den beiliegenden Ansprüchen ergibt, entfernt.
  • Weiter soll der Schutzbereich der vorliegenden Anmeldung nicht auf die konkreten Ausführungsbeispiele des Verfahrens der Maschine, der Herstellung, der Zusammensetzung der Bestandteile, der Mittel, der Verfahren und der in der Beschreibung beschriebenen Schritte beschränken. Der Fachmann erkennt aus der vorliegenden Offenbarung Verfahren, Maschinen, Herstellungen, Zusammensetzungen, Mittel, Verfahren oder Schritte, die heute vorhanden sind oder die später entwickelt werden, die im Wesentlichen Dieselbe Funktion haben und automatisch dasselbe Ergebnis haben wie die entsprechenden Ausführungsbeispiele, die hier verwendet werden können. Diese können nach der vorliegenden Erfindung angewendet werden. Entsprechend sollen die beiliegenden Ansprüche mit ihrem Schutzbereich derartige Prozesse, Maschinen, Herstellungen, Zusammensetzungen, Mittel, Verfahren oder Schritte einschließen.

Claims (13)

  1. Ein Halbleiterpackage mit: – einem ersten Halbleiter-Die, der von einer Gussmasse umgeben wird, einem ersten Kontakt des ersten Halbleiter-Die, der auf einer oberen metallischen Ebene des ersten Halbleiter-Die liegt; und – Verteilungsleitungen (RDL), die über dem ersten Kontakt gebildet sind, wobei die RDL sich über die Grenzen des Halbleiter-Die erstrecken und einen Abschnitt des RDL den ersten Kontakt berühren, wobei die Fläche des ersten Kontakts, der den Abschnitt des RDL berührt, auf einer anderen Ebene ist als die Fläche der Gussmasse unter dem RDL, die sich über die Grenzen des ersten Halbleiter-Die erstreckt.
  2. Das Halbleiterpackage nach Anspruch 1, wobei der Kontakt der RDL den ersten Kontaktpunkt über wenigstens einen leitfähigen Stecker berühren.
  3. Das Halleiterpackage nach Anspruch 1 oder 2, wobei der Höhenunterschied zwischen der Fläche des ersten Kontakts und der Fläche der Gussmasse im Bereich von etwa 5 μm bis etwa 100 μm liegt.
  4. Das Halbleiterpackage nach einem der vorangehenden Ansprüche, weiter mit: – einem zweiten Halbleiter-Die, der einen Stützpunkt über einem zweiten Kontakt über dem zweiten Halbleiter-Die aufweist.
  5. Das Halbleiterpackage nach Anspruch 4, gekennzeichnet wenigstens durch eines der folgenden Merkmale: – eine Fläche des Stützpunkts im Wesentlichen ist auf derselben Ebene wie die Fläche der Formmasse, – der Stützpunkt ist aus einem Material, das Aluminium, Kupfer, eine Legierung daraus oder eine Kombination daraus gefertigt, – der zweite Halbleiter-Die hat weniger Eingänge/Ausgänge (I/O) als der erste Halbleiter-Die und – die Gussmasse umgibt den Stützpunkt.
  6. Das Halbleiterpackage nach einem der vorangehenden Ansprüche, wobei die Fläche der VerGussmasse im Wesentlichen flach ist.
  7. Ein Verfahren zur Bildung eines Halbleiterpackages, mit: – Schaffen eines Trägers mit einer auf diesem angeordneten Klebeschicht, – Schaffen eines Die mit einem Substrat, wobei eine Mehrzahl von Bond-Kontakten über dem Substrat gebildet sind und wobei eine Glättungs-Unterbrechungsschicht über der Mehrzahl von Bond-Kontakten angeordnet ist, – Anordnen des Dies auf der Klebeschicht, – Bilden einer Gussmasse zur Abdeckung des Die, wobei die Gussmasse den Die umgibt, – Glätten der Gussmasse, bis die Glättungs-Unterbrechungsschicht frei liegt, – Entfernen der Glättungs-Unterbrechungsschicht, und – Bilden von Redistributionsleitungen über dem Die, wobei die Redistributionsleitungen elektrisch wenigstens einen aus der Mehrzahl von Bond-Kontakten berührt.
  8. Das Verfahren nach Anspruch 7, gekennzeichnet, durch wenigstens eine der folgenden Merkmale: – Die Glättungs-Unterbrechungsschicht hat eine Glättung im Bereich von etwa 5 μm bis etwa 100 μm, – die Glättungs-Unterbrechungsschicht hat eine Glättungsrate, die geringer ist als eine zweite Glättungsrate der Vergussmasse während des Ausführens der Glättung der Vergussmasse, – der Endpunkt der Ausführung der Glättung der Gussmasse ist bestimmt durch Erkennen einer Änderung des Widerstands durch das Glättungswerkzeug, wobei die Änderung des Widerstands verursacht wird durch ein geringeres Young Modul der Glättungsebenenschicht verglichen mit dem der Gussmasse, – die Glättungs-Unterbrechungsschicht über die Mehrzahl von Bond-Kontakten wird durch einen Spin-on Vorgang gebildet und – die Redistributionsleitungen erstrecken sich über eine Grenzfläche des Die.
  9. Das Verfahren nach Anspruch 7 der 8, weiter mit: – Bilden eines Steckers zum Kontaktieren wenigstens einer aus der Mehrzahl von Kontakten vor dem Bilden der Redistributionsleitungen, wobei ein Abschnitt der Redistributionsleitungen den Stecker kontaktieren.
  10. Das Verfahren nach einem der Ansprüche 7–9, weiter mit: – Schaffen eines weiteren Die, wobei der weitere Die eine Mehrzahl von Stützpunkten aufweist, die über den Kontakten des anderen Die ausgebildet sind, und – Anordnen des anderen Die auf der Klebeschicht.
  11. Das Verfahren nach Anspruch 10, wobei die Mehrzahl von Stützpunkten aus einem Material, das Aluminium, Kupfer, Gold, Silber, Legierungen aus diesen oder Kombinationen aus diesen aufweist.
  12. Das Verfahren nach Anspruch 10 oder 11, wobei die Stützpunkte über einem Kontakt des anderen Die vor dem Anordnen des anderen Die auf der Klebeschicht gebildet werden.
  13. Ein Verfahren zum Bilden eines Halbleiterpackages mit: – Vorsehen eines Trägers mit einer auf diesem angeordneten Klebeschicht, – Vorsehen eines ersten Die mit einem ersten Substrat, wobei eine Mehrzahl von ersten Kontakten über dem Substrat gebildet sind und wobei eine Glättungs-Unterbrechungsschicht über der Mehrzahl von ersten Kontakten ausgebildet ist, – Anordnen des ersten Die auf der Klebeschicht, – Schaffen eines zweiten Die auf einem zweiten Substrat, – Anordnen des zweiten Die auf der Klebeschicht, – Bilden eines Stützpunkts über einer Mehrzahl von zweiten Kontakten über dem zweiten Die, – Bilden einer Gussmasse zum Abdecken des ersten Die und des zweiten Die, wobei die Gussmasse den ersten Die und den zweiten Die umgibt, – Glätten der Gussmasse, bis die Glättungs-Unterbrechungsebene erreicht ist, – Entfernen der Glättungs-Unterbrechungsschicht und – Bilden von Redistributionsleitungen über dem ersten Die und dem zweiten Die, wobei die Redistributionsleitungen elektrisch mit wenigstens einem aus der Mehrzahl von ersten Kontakten und wenigstens einem aus der Mehrzahl von zweiten Kontakten verbinden.
DE102012112758.1A 2012-05-18 2012-12-20 Wafer-Level Packaging Mechanismus Active DE102012112758B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201261649174P 2012-05-18 2012-05-18
US61/649,174 2012-05-18
US13/539,229 2012-06-29
US13/539,229 US8703542B2 (en) 2012-05-18 2012-06-29 Wafer-level packaging mechanisms

Publications (2)

Publication Number Publication Date
DE102012112758A1 true DE102012112758A1 (de) 2013-11-21
DE102012112758B4 DE102012112758B4 (de) 2021-05-06

Family

ID=49510922

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102012112758.1A Active DE102012112758B4 (de) 2012-05-18 2012-12-20 Wafer-Level Packaging Mechanismus

Country Status (1)

Country Link
DE (1) DE102012112758B4 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014119620A1 (de) * 2014-12-23 2016-06-23 Infineon Technologies Ag Verfahren zum Herstellen einer Halbleiterkomponente und Halbleiterkomponente
EP3235354A2 (de) * 2014-12-16 2017-10-25 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Kontaktierung einer eingebetteten elektronischen komponente über eine verdrahtungsstruktur in einem teil einer komponententrägeroberfläche mit homogenen ablationseigenschaften

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6684007B2 (en) * 1998-10-09 2004-01-27 Fujitsu Limited Optical coupling structures and the fabrication processes
DE10137184B4 (de) * 2001-07-31 2007-09-06 Infineon Technologies Ag Verfahren zur Herstellung eines elektronischen Bauteils mit einem Kuststoffgehäuse und elektronisches Bauteil
US8421226B2 (en) * 2010-02-25 2013-04-16 Infineon Technologies Ag Device including an encapsulated semiconductor chip and manufacturing method thereof
US8258633B2 (en) * 2010-03-31 2012-09-04 Infineon Technologies Ag Semiconductor package and multichip arrangement having a polymer layer and an encapsulant

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3235354A2 (de) * 2014-12-16 2017-10-25 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Kontaktierung einer eingebetteten elektronischen komponente über eine verdrahtungsstruktur in einem teil einer komponententrägeroberfläche mit homogenen ablationseigenschaften
US10424541B2 (en) 2014-12-16 2019-09-24 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier and method for manufacturing the same
US10643949B2 (en) 2014-12-16 2020-05-05 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier and method for manufacturing the same
EP3235354B1 (de) * 2014-12-16 2024-01-24 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Kontaktierung einer eingebetteten elektronischen komponente über eine verdrahtungsstruktur in einem teil einer komponententrägeroberfläche mit homogenen ablationseigenschaften
DE102014119620A1 (de) * 2014-12-23 2016-06-23 Infineon Technologies Ag Verfahren zum Herstellen einer Halbleiterkomponente und Halbleiterkomponente
US10121690B2 (en) 2014-12-23 2018-11-06 Infineon Technologies Ag Method of manufacturing a semiconductor component and semiconductor component

Also Published As

Publication number Publication date
DE102012112758B4 (de) 2021-05-06

Similar Documents

Publication Publication Date Title
DE102019130567B4 (de) Package mit brücken-die zum verbinden und verfahren zu dessen herstellung
DE10234208B4 (de) Waferlevel-Stapelchippackung und Herstellungsverfahren hierfür
DE102012109484B4 (de) Gepackte Halbleitervorrichtung und Verfahren zum Packen der Halbleitervorrichtung
DE102014112860B4 (de) Ringstrukturen in Vorrichtungs-Die und Verfahren
DE102010037941B4 (de) Verfahren und Verwendung eines rekonstituierten Wafer zur Halbleiterbauelementfabrikation
DE102016100378B4 (de) Verringerung einer rissbildung durch einstellen einer öffnungsgrösse in pop-packages
DE102015106723B4 (de) Package mit einem Bauelementchip und Verfahren zur Herstellung eines Packages
DE102015106576B4 (de) Halbleitervorrichtung mit ausgesparten rändern und herstellungsverfahren
DE102016015805B3 (de) Multi-stack-package-on-package-strukturen
US8703542B2 (en) Wafer-level packaging mechanisms
US9601372B2 (en) Method of forming metal pads with openings in integrated circuits including forming a polymer plug extending into a metal pad
KR102170575B1 (ko) 휨 감소를 위한 인포 패키지 지지
DE102018130035B4 (de) Package und verfahren
DE102018100045A1 (de) Zwischenverbindungs-chips
DE102013101192A1 (de) Dreidimensionales (3-D), aufgefächertes Gehäusebauteil
DE102011001402A1 (de) Halbleiter-Bauelement und Herstellungsverfahren
DE102019117763A1 (de) Seitenwandschutz für metallkontakthügel
DE102006032251A1 (de) Verfahren zum Herstellen von Chip-Packages sowie derartig hergestelltes Chip-Package
DE102016100523B4 (de) Multi-Stack-Package-on-Package-Strukturen
DE102019118362A1 (de) Strukturieren einer polymerschicht zum reduzieren von spannung
DE102019117892A1 (de) Cowos-strukturen und verfahren zu deren herstellung
DE102014114004B4 (de) Metallumverdrahtungsschicht für geformte Substrate
DE102015104507B4 (de) Integrierte Fan-Out-Struktur mit Öffnungen in einer Pufferschicht und deren Herstellungsverfahren
DE102020128415A1 (de) Multi-level-stapelung von wafern und chips
DE102012112758A1 (de) Wafer-Level Packaging Mechanismus

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final