DE102019114984A1 - Package für integrierte schaltungen und verfahren - Google Patents

Package für integrierte schaltungen und verfahren Download PDF

Info

Publication number
DE102019114984A1
DE102019114984A1 DE102019114984.3A DE102019114984A DE102019114984A1 DE 102019114984 A1 DE102019114984 A1 DE 102019114984A1 DE 102019114984 A DE102019114984 A DE 102019114984A DE 102019114984 A1 DE102019114984 A1 DE 102019114984A1
Authority
DE
Germany
Prior art keywords
plating
layer
conductive material
integrated circuit
encapsulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102019114984.3A
Other languages
English (en)
Other versions
DE102019114984B4 (de
Inventor
Tzu-Sung Huang
Ming Hung TSENG
Yen-Liang Lin
Hao-Yi Tsai
Chi-Ming Tsai
Chung-Shi Liu
Chih-Wei Lin
Ming-Che Ho
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102019114984A1 publication Critical patent/DE102019114984A1/de
Application granted granted Critical
Publication of DE102019114984B4 publication Critical patent/DE102019114984B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1073—Barrier, adhesion or liner layers
    • H01L2221/1084—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

In einer Ausführungsform weist eine Vorrichtung auf: einen integrierten Schaltungs-Die; eine Verkapselung, die den integrierten Schaltungs-Die zumindest teilweise umgibt, wobei das Verkapselungsmaterial Füllstoffe mit einem mittleren Durchmesser aufweist; eine Durchkontaktierung, die sich durch die Verkapselung erstreckt, wobei die Durchkontaktierung einen unteren Abschnitt einer konstanten Breite und einen oberen Abschnitt einer stetig abnehmenden Breite aufweist, wobei eine Dicke des oberen Abschnitts größer als der mittlere Durchmesser der Füllstoffe ist; und eine Umverteilungsstruktur mit: einer dielektrischen Schicht auf der Durchkontaktierung, der Verkapselung und dem integrierten Schaltungs-Die; und einer Metallisierungsstruktur mit einem Durchkontaktierungsabschnitt, der sich durch die dielektrische Schicht erstreckt, und einem Leitungsabschnitt, der sich entlang der dielektrischen Schicht erstreckt, wobei die Metallisierungsstruktur elektrisch mit der Durchkontaktierung und dem integrierten Schaltungs-Die verbunden ist.

Description

  • HINTERGRUND
  • Die Halbleiterindustrie hat aufgrund fortlaufender Verbesserungen der Integrationsdichte einer Vielzahl von elektronischen Komponenten (z. B. Transistoren, Dioden, Widerständen, Kondensatoren usw.) ein rasantes Wachstum erlebt. Die Verbesserung der Integrationsdichte stammte größtenteils von einer wiederholten Verkleinerung der minimalen Strukturgröße, wodurch mehr Komponenten in einer bestimmten Fläche integriert werden können. Mit der wachsenden Nachfrage nach schrumpfenden elektronischen Vorrichtungen ist ein Bedarf an kleineren und kreativeren Packagingtechniken für Halbleiter-Dies entstanden. Ein Beispiel für solche Packagingsysteme ist die Package-on-Package-Technologie (PoP). In einer PoP-Vorrichtung wird ein oberes Halbleiter-Package auf ein unteres Halbleiter-Package gestapelt, was für ein hohes Maß an Integration und Komponentendichte sorgt. Die PoP-Technologie ermöglicht im Allgemeinen die Herstellung von Halbleitervorrichtungen mit verbesserten Funktionalitäten und geringem Platzbedarf auf einer Leiterplatte (PCB).
  • Figurenliste
  • Aspekte der vorliegenden Offenbarung werden am besten aus der folgenden detaillierten Beschreibung verstanden, wenn sie mit den beigefügten Zeichnungen gelesen wird. Man beachte, dass gemäß dem üblichen Vorgehen in der Branche verschiedene Merkmale nicht maßstabsgetreu gezeichnet sind. Tatsächlich können die Abmessungen der verschiedenen Merkmale zur Klarheit der Beschreibung beliebig vergrößert oder verkleinert werden.
    • 1 zeigt eine Querschnittsansicht eines integrierten Schaltungs-Dies gemäß einigen Ausführungsformen.
    • Die 2, 3, 4, 5A, 5B, 5C, 5D, 5E, 6, 7, 8A, 8B, 9, 10, 11, 12, 13, 14, 15 und 16 zeigen Querschnittsansichten von Zwischenschritten während eines Prozesses zum Ausbilden einer Package-Komponente gemäß einigen Ausführungsformen.
    • Die 17 und 18 zeigen ein Ausbilden und Implementieren von Vorrichtungsstapeln gemäß einigen Ausführungsformen.
  • DETAILLIERTE BESCHREIBUNG
  • Die folgende Offenbarung sieht viele verschiedene Ausführungsformen oder Beispiele vor, um verschiedene Merkmale der Erfindung zu implementieren. Spezielle Beispiele von Komponenten und Anordnungen sind unten beschrieben, um die vorliegende Offenbarung zu vereinfachen. Diese sind natürlich nur Beispiele und sollen nicht einschränkend wirken. Beispielsweise kann das Ausbilden eines ersten Merkmals über oder auf einem zweiten Merkmal in der folgenden Beschreibung Ausführungsformen umfassen, in denen das erste und das zweite Merkmal in direktem Kontakt ausgebildet sind, und kann auch Ausführungsformen umfassen, in denen zusätzliche Merkmale zwischen dem ersten Merkmal und dem zweiten Merkmal ausgebildet sein können, so dass das erste und das zweite Merkmal nicht in direktem Kontakt stehen müssen. Zusätzlich kann die vorliegende Offenbarung Bezugszeichen und/oder Buchstaben in den verschiedenen Beispielen wiederholen. Diese Wiederholung dient dem Zweck der Einfachheit und Klarheit und erzwingt an sich keine Beziehung zwischen den verschiedenen beschriebenen Ausführungsformen und/oder Konfigurationen.
  • Weiter können räumlich relative Begriffe, wie „unten“, „unter“, „unterer“, „über“, „oberer“ und ähnliche, hier der Einfachheit der Beschreibung halber verwendet werden, um die Beziehung eines Elements oder Merkmals mit einem oder mehreren anderen Elementen oder Merkmalen zu beschreiben, wie sie in den Figuren gezeigt sind. Die räumlich relativen Begriffe sollen verschiedene Ausrichtungen der Vorrichtung, die verwendet oder betrieben wird, zusätzlich zu der in den Figuren gezeigten Ausrichtung umfassen. Die Vorrichtung kann anders ausgerichtet sein (um 90 Grad gedreht oder in einer anderen Ausrichtung) und die räumlich relativen Begriffe, die hier verwendet werden, können ebenfalls demgemäß interpretiert werden.
  • Gemäß einigen Ausführungsformen wird eine Package-Komponente mit Durchkontaktierungen ausgebildet, die sich durch eine Verkapselung erstrecken. Die Durchkontaktierungen werden mit mehreren Plattierungsprozessen mit zunehmender Plattierungsstromdichte ausgebildet. Infolge der zunehmenden Plattierungsstromdichte haben die Durchkontaktierungen sich verjüngende obere Abschnitte mit konvexen obersten Flächen und stetig abnehmender Breite. Die Verjüngung ist nicht-linear. Die sich verjüngenden Formen der Durchkontaktierungen ermöglichen es, Defekte während eines oder mehrerer nachfolgender Planarisierungsprozesse für die Verkapselung und die Durchkontaktierungen zu vermeiden.
  • 1 zeigt eine Querschnittsansicht eines integrierten Schaltungs-Dies 50 gemäß einigen Ausführungsformen. Der integrierte Schaltungs-Die 50 wird in einer nachfolgenden Verarbeitung verpackt, um ein integriertes Schaltungs-Die-Package auszubilden. Der integrierte Schaltungs-Die 50 kann ein Logik-Die (z. B. eine Zentralprozessoreinheit (CPU), eine Grafikprozessoreinheit (GPU), ein System-on-a-Die (SoC), ein Anwendungsprozessor (AP), ein Mikrocontroller usw.), ein Speicher-Die (z. B. ein DRAM-Die (dynamischer Direktzugriffsspeicher-Die), ein SRAM-Die (statischer Direktzugriffsspeicher-Die) usw.), ein Energieverwaltungs-Die (z. B. ein PMIC-Die („Power Management Integrated Circuit“)), ein Hochfrequenz-Die (RF-Die), ein Sensor-Die, ein Mikrosystem-Die (MEMS-Die), ein Signalverarbeitungs-Die (z. B. ein digitaler Signalverarbeitungs-Die (DSP-Die)), ein Front-End-Die (z. B. ein analoger Front-End-Die (AFE-Die)), dergleichen oder Kombinationen davon sein.
  • Der integrierte Schaltungs-Die 50 kann in einem Wafer ausgebildet sein, der verschiedene Vorrichtungsbereiche aufweisen kann, die in nachfolgenden Schritten vereinzelt werden, um mehrere integrierte Schaltungs-Dies auszubilden. Der integrierte Schaltungs-Die 50 kann gemäß geeigneten Herstellungsprozessen zum Ausbilden integrierter Schaltungen bearbeitet sein. Zum Beispiel weist der integrierte Schaltungs-Die 50 ein Halbleitersubstrat 52 auf, wie zum Beispiel dotiertes oder undotiertes Silizium oder eine aktive Schicht aus einem Halbleiter-auf-Isolator-Substrat (SOI-Substrat). Das Halbleitersubstrat 52 kann andere Halbleitermaterialien wie Germanium; einen Verbindungshalbleiter, der Siliziumkarbid, Galliumarsen, Galliumphosphid, Indiumphosphid, Indiumarsenid und/oder Indiumantimonid aufweist; einen Legierungshalbleiter, der SiGe, GaAsP, AlInAs, AlGaAs, GaInAs, GaInP und/oder GaInAsP aufweist; oder Kombinationen davon aufweisen. Es können auch andere Substrate wie Mehrschicht- oder Gradientsubstrate verwendet werden. Das Halbleitersubstrat 52 hat eine aktive Oberfläche (z. B. die in 1 nach oben weisende Oberfläche), die manchmal als Vorderseite bezeichnet wird, und eine inaktive Oberfläche (z. B. die in 1 nach unten weisende Oberfläche), die manchmal als Rückseite bezeichnet wird.
  • An der Vorderseite des Halbleitersubstrats 52 können Vorrichtungen 54 ausgebildet sein. Die Vorrichtungen 54 können aktive Vorrichtungen (z. B. Transistoren, Dioden usw.), Kondensatoren, Widerstände usw. sein. Ein Zwischenschichtdielektrikum (ILD) 56 befindet sich über der Vorderseite des Halbleitersubstrats 52. Das ILD 56 umgibt die Vorrichtungen 54 und kann sie abdecken. Das ILD 56 kann eine oder mehrere dielektrische Schichten aufweisen, die aus Materialien wie Phosphorsilikatglas (PSG), Borsilikatglas (BSG), Bor-dotiertem Phosphorsilikatglas (BPSG), undotiertem Silikatglas (USG) oder dergleichen ausgebildet sind.
  • Leitfähige Stecker 58 erstrecken sich durch das ILD 56, um die Vorrichtungen 54 elektrisch und räumlich zu verbinden. Wenn die Vorrichtungen 54 zum Beispiel Transistoren sind, können die leitfähigen Stecker 58 die Gates und Source/Drain-Bereiche der Transistoren koppeln. Die leitfähigen Stecker 58 können aus Wolfram, Kobalt, Nickel, Kupfer, Silber, Gold, Aluminium oder dergleichen oder Kombinationen davon ausgebildet sein. Eine Interconnect-Struktur (bzw. Zwischenverbindungsstruktur) 60 befindet sich über dem ILD 56 und den leitfähigen Steckern 58. Die Interconnect-Struktur 60 verbindet die Vorrichtungen 54, um eine integrierte Schaltung auszubilden. Die Interconnect-Struktur 60 kann beispielsweise aus Metallisierungsstrukturen in dielektrischen Schichten auf dem ILD 56 bestehen. Die Metallisierungsstrukturen weisen Metallleitungen und Durchkontaktierungen auf, die in einer oder mehreren low-k-dielektrischen Schichten ausgebildet sind. Die Metallisierungsstrukturen der Interconnect-Struktur 60 sind durch die leitfähigen Stecker 58 elektrisch mit den Vorrichtungen 54 verbunden.
  • Der integrierte Schaltungs-Die 50 weist ferner Pads 62 auf, wie beispielsweise Aluminium-Pads, zu denen externe Verbindungen hergestellt werden. Die Pads 62 befinden sich auf der aktiven Seite des integrierten Schaltungs-Dies 50, beispielsweise in und/oder auf der Interconnect-Struktur 60. Ein oder mehrere Passivierungsfilme 64 befinden sich auf dem integrierten Schaltungs-Die 50, beispielsweise auf Teilen der Interconnect-Struktur 60 und der Pads 62. Öffnungen erstrecken sich durch die Passivierungsfilme 64 zu den Pads 62. Die-Verbinder 66, etwa leitfähige Säulen (bestehend zum Beispiel aus einem Metall wie Kupfer), erstrecken sich durch die Öffnungen in den Passivierungsfilmen 64 und sind räumlich und elektrisch mit entsprechenden der Pads 62 verbunden. Die Die-Verbinder 66 können beispielsweise durch Plattieren oder dergleichen ausgebildet werden. Die Die-Verbinder 66 verbinden die entsprechenden integrierten Schaltungen des integrierten Schaltungs-Dies 50 elektrisch.
  • Optional können Lötbereiche (z. B. Lötkugeln oder Löthöcker) auf den Pads 62 angeordnet sein. Die Lötkugeln können verwendet werden, um Chip-Stichprobentests (CP-Tests) an dem integrierten Schaltungs-Die 50 durchzuführen. Die CP-Tests können an dem integrierten Schaltungs-Die 50 durchgeführt werden, um festzustellen, ob der integrierte Schaltungs-Die 50 ein bekanntermaßen guter Die (KGD) ist. Somit werden nur integrierte Schaltungs-Dies 50, die KGDs sind, einer nachfolgenden Verarbeitung unterzogen und verpackt, und integrierte Schaltungs-Dies 50, die die CP-Prüfung nicht bestehen, werden nicht verpackt. Nach dem Testen können die Lötbereiche in nachfolgenden Verarbeitungsschritten entfernt werden.
  • Eine dielektrische Schicht 68 kann sich auf der aktiven Seite des integrierten Schaltungs-Dies 50 befinden (muss es aber nicht), beispielsweise auf den Passivierungsfilmen 64 und den Die-Verbindern 66. Die dielektrische Schicht 68 kapselt die Die-Verbinder 66 seitlich ein, und die dielektrische Schicht 68 schließt seitlich mit dem integrierten Schaltungs-Die 50 ab. Anfänglich kann die dielektrische Schicht 68 die Die-Verbinder 66 bedecken, so dass die oberste Fläche der dielektrischen Schicht 68 über den obersten Flächen der Die-Verbinder 66 liegt. In einigen Ausführungsformen, in denen Lötbereiche auf den Die-Verbindern 66 angeordnet sind, kann die dielektrische Schicht 68 auch die Lötbereiche bedecken. Alternativ können die Lötbereiche vor dem Ausbilden der dielektrischen Schicht 68 entfernt werden.
  • Die dielektrische Schicht 68 kann ein Polymer wie PBO, Polyimid, BCB oder dergleichen; ein Nitrid wie Siliziumnitrid oder dergleichen; ein Oxid wie Siliziumoxid, PSG, BSG, BPSG oder dergleichen; ähnliches oder eine Kombination davon sein. Die dielektrische Schicht 68 kann zum Beispiel durch Rotationsbeschichten, Laminieren, chemische Gasphasenabscheidung (CVD) oder dergleichen ausgebildet werden. In einigen Ausführungsformen werden die Die-Verbinder 66 während des Ausbildens des integrierten Schaltungs-Dies 50 durch die dielektrische Schicht 68 freigelegt. In einigen Ausführungsformen bleiben die Die-Verbinder 66 bedeckt und werden während eines nachfolgenden Prozesses zum Packaging des integrierten Schaltungs-Dies 50 freigelegt. Das Freilegen der Die-Verbinder 66 kann jegliche Lötbereiche entfernen, die auf den Die-Verbindern 66 vorhanden sein können.
  • In einigen Ausführungsformen ist der integrierte Schaltungs-Die 50 eine gestapelte Vorrichtung, die mehrere Halbleitersubstrate 52 aufweist. Beispielsweise kann der integrierte Schaltungs-Die 50 eine Speichervorrichtung wie ein Hybrid-Speicherwürfelmodul (HMC-Modul), ein Speichermodul mit hoher Bandbreite (HBM-Modul) oder dergleichen sein, die mehrere Speicher-Dies aufweist. In solchen Ausführungsformen weist der integrierte Schaltungs-Die 50 mehrere Halbleitersubstrate 52 auf, die durch Substrat-Durchkontaktierungen (TSVs) miteinander verbunden sind. Jedes der Halbleitersubstrate 52 kann eine Interconnect-Struktur 60 aufweisen (muss es aber nicht).
  • Die 2 bis 16 zeigen Querschnittsansichten von Zwischenschritten während eines Prozesses zum Ausbilden einer ersten Package-Komponente 100 gemäß einigen Ausführungsformen. Die erste Package-Komponente 100 weist mehrere Package-Bereiche auf, und einer oder mehrere der integrierten Schaltungs-Dies 50 werden so verpackt, dass sie in jedem der Package-Bereiche ein integriertes Schaltungs-Package bilden. Es ist ein erster Package-Bereich 100A und ein zweiter Package-Bereich 100B gezeigt, es sollte jedoch beachtet werden, dass die erste Package-Komponente 100 eine beliebige Anzahl von Package-Bereichen aufweisen kann. Nach dem Ausbilden werden die integrierten Schaltungs-Packages in jedem der Package-Bereiche vereinzelt. Die resultierenden integrierten Schaltungs-Packages können auch als integrierte Fan-Out-Packages (InFO-Packages) bezeichnet werden.
  • In 2 ist ein Trägersubstrat 102 vorgesehen, und eine Trennschicht 104 ist auf dem Trägersubstrat 102 ausgebildet. Das Trägersubstrat 102 kann ein Glasträgersubstrat, ein Keramikträgersubstrat oder dergleichen sein. Das Trägersubstrat 102 kann ein Wafer sein, so dass mehrere Packages gleichzeitig auf dem Trägersubstrat 102 ausgebildet sein können. Die Trennschicht 104 kann aus einem Material auf Polymerbasis ausgebildet sein, das zusammen mit dem Trägersubstrat 102 von den darüberliegenden Strukturen entfernt werden kann, die in nachfolgenden Schritten ausgebildet werden. In einigen Ausführungsformen ist die Trennschicht 104 ein thermisches Trennmaterial auf Epoxidbasis, das seine Hafteigenschaft verliert, wenn es erwärmt wird, beispielsweise eine Licht-Wärme-Umwandlungs-Trennbeschichtung (LTHC-Trennbeschichtung). In weiteren Ausführungsformen kann die Trennschicht 104 ein Ultraviolett-Klebstoff (UV-Klebstoff) sein, der seine Klebeeigenschaft verliert, wenn er UV-Licht ausgesetzt wird. Die Trennschicht 104 kann als Flüssigkeit abgegeben und ausgehärtet werden, kann ein Laminatfilm, der auf das Trägersubstrat 102 laminiert wird, oder dergleichen sein. Die Oberseite der Trennschicht 104 kann eingeebnet sein und einen hohen Grad an Planarität aufweisen.
  • In 3 kann eine Rückseiten-Umverteilungsstruktur 106 auf der Trennschicht 104 ausgebildet werden. In der gezeigten Ausführungsform weist die Rückseiten-Umverteilungsstruktur 106 eine dielektrische Schicht 108, eine Metallisierungsstruktur 110 (manchmal als Umverteilungsschichten oder Umverteilungsleitungen bezeichnet) und eine dielektrische Schicht 112 auf. Die Rückseiten-Umverteilungsstruktur 106 ist optional. In einigen Ausführungsformen wird anstelle der Rückseiten-Umverteilungsstruktur 106 eine dielektrische Schicht ohne Metallisierungsstrukturen auf der Trennschicht 104 ausgebildet.
  • Die dielektrische Schicht 108 kann auf der Trennschicht 104 ausgebildet werden. Die Unterseite der dielektrischen Schicht 108 kann in Kontakt mit der Oberseite der Trennschicht 104 stehen. In einigen Ausführungsformen ist die dielektrische Schicht 108 aus einem Polymer wie Polybenzoxazol (PBO), Polyimid, Benzocyclobuten (BCB) oder dergleichen ausgebildet. In weiteren Ausführungsformen ist die dielektrische Schicht 108 aus einem Nitrid wie Siliziumnitrid; einem Oxid wie Siliziumoxid, Phosphorsilikatglas (PSG), Borosilikatglas (BSG), Bor-dotiertem Phosphorsilikatglas (BPSG) oder dergleichen; oder ähnlichem ausgebildet. Die dielektrische Schicht 108 kann durch jeden geeigneten Abscheidungsprozess wie Rotationsbeschichten, CVD, Laminieren oder dergleichen oder eine Kombination davon ausgebildet werden.
  • Die Metallisierungsstruktur 110 kann auf der dielektrischen Schicht 108 ausgebildet werden. Als ein Beispiel zum Ausbilden der Metallisierungsstruktur 110 wird eine Keimschicht über der dielektrischen Schicht 108 ausgebildet. In einigen Ausführungsformen ist die Keimschicht eine Metallschicht, die eine einzelne Schicht oder eine Verbundschicht sein kann, die eine Mehrzahl von Teilschichten aufweist, die aus verschiedenen Materialien ausgebildet sind. In einigen Ausführungsformen weist die Keimschicht eine Titanschicht und eine Kupferschicht über der Titanschicht auf. Die Keimschicht kann beispielsweise unter Verwendung von physikalischer Gasphasenabscheidung (PVD) oder dergleichen ausgebildet werden. Ein Photoresist wird dann auf der Keimschicht ausgebildet und strukturiert. Der Photoresist kann durch Rotationsbeschichtung oder dergleichen ausgebildet werden und zum Strukturieren Licht ausgesetzt werden. Die Struktur des Photoresists entspricht der Metallisierungsstruktur 110. Das Strukturieren bildet Öffnungen durch den Photoresist aus, um die Keimschicht freizulegen. In den Öffnungen des Photoresists und auf den freiliegenden Abschnitten der Keimschicht wird ein leitfähiges Material ausgebildet. Das leitfähige Material kann durch Plattieren ausgebildet werden, beispielsweise Elektroplattieren oder stromloses Plattieren oder dergleichen. Das leitfähige Material kann ein Metall wie Kupfer, Titan, Wolfram, Aluminium oder dergleichen aufweisen. Dann werden der Photoresist und Abschnitte der Keimschicht, auf denen das leitfähige Material nicht ausgebildet ist, entfernt. Der Photoresist kann durch ein geeignetes Veraschungs- oder Abziehverfahren entfernt werden, beispielsweise unter Verwendung eines Sauerstoffplasmas oder dergleichen. Nachdem der Photoresist entfernt ist, werden freiliegende Abschnitte der Keimschicht entfernt, beispielsweise unter Verwendung eines geeigneten Ätzprozesses, beispielsweise durch Nass- oder Trockenätzen. Die verbleibenden Abschnitte der Keimschicht und des leitfähigen Materials bilden die Metallisierungsstruktur 110.
  • Die dielektrische Schicht 112 kann auf der Metallisierungsstruktur 110 und der dielektrischen Schicht 108 ausgebildet werden. In einigen Ausführungsformen ist die dielektrische Schicht 112 aus einem Polymer ausgebildet, das ein lichtempfindliches Material wie PBO, Polyimid, BCB oder dergleichen sein kann, das unter Verwendung einer Lithographiemaske strukturiert werden kann. In weiteren Ausführungsformen ist die dielektrische Schicht 112 aus einem Nitrid wie Siliziumnitrid; einem Oxid wie Siliziumoxid, PSG, BSG, BPSG; oder dergleichen ausgebildet. Die dielektrische Schicht 112 kann durch Rotationsbeschichtung, Laminieren, CVD oder dergleichen oder eine Kombination davon ausgebildet werden. Die dielektrische Schicht 112 wird dann strukturiert, um Öffnungen 114 auszubilden, die Abschnitte der Metallisierungsstruktur 110 freilegen. Das Strukturieren kann durch einen geeigneten Prozess, beispielsweise durch Belichten der dielektrischen Schicht 112, wenn die dielektrische Schicht 112 ein lichtempfindliches Material ist, oder durch Ätzen unter Verwendung beispielsweise eines anisotropen Ätzens ausgeführt werden. Wenn die dielektrische Schicht 112 ein lichtempfindliches Material ist, kann die dielektrische Schicht 112 nach dem Belichten entwickelt werden.
  • Es versteht sich, dass die Rückseiten-Umverteilungsstruktur 106 eine beliebige Anzahl von dielektrischen Schichten und Metallisierungsstrukturen aufweisen kann. Wenn mehr dielektrische Schichten und Metallisierungsstrukturen ausgebildet werden sollen, können die oben beschriebenen Schritte und Prozesse wiederholt werden. Die Metallisierungsstrukturen können Leiterbahnen und leitfähige Durchkontaktierungen aufweisen. Die leitfähigen Durchkontaktierungen können während des Ausbildens der Metallisierungsstruktur ausgebildet werden, indem die Keimschicht und das leitfähige Material der Metallisierungsstruktur in der Öffnung der darunterliegenden dielektrischen Schicht ausgebildet werden. Die leitfähigen Durchkontaktierungen können so die verschiedenen Leiterbahnen miteinander zwischenverbinden und elektrisch koppeln.
  • In 4 werden Durchkontaktierungen (bzw. Durchgangslöcher, „through vias“) 116 in den Öffnungen 114 ausgebildet, die sich von der obersten dielektrischen Schicht der Rückseiten-Umverteilungsstruktur 106 (z. B. der dielektrischen Schicht 112) weg erstrecken. Die Durchkontaktierungen 116 verbinden die leitfähigen Merkmale der Rückseiten-Umverteilungsstruktur 106 räumlich und elektrisch, beispielsweise die Metallisierungsstruktur 110. Wie weiter unten beschrieben, haben die Durchkontaktierungen 116 obere Breiten, die sich verjüngen, so dass sie konvexe (z. B. nicht-flache oder gewölbte) oberste Flächen bilden, was hilft, Defekte während eines oder mehrerer nachfolgender Planarisierungsprozesse zu vermeiden. Die Durchkontaktierungen 116 weisen jeweils eine Keimschicht und mehrere Schichten eines leitfähigen Materials auf. Die 5A bis 5E zeigen Querschnittsansichten von Zwischenschritten während eines Prozesses zum Ausbilden der Durchkontaktierungen 116 gemäß einigen Ausführungsformen. Insbesondere ist ein Bereich 5 in 4 detaillierter gezeigt. Obwohl das Ausbilden einer einzelnen Durchkontaktierung 116 gezeigt ist, versteht es sich, dass mehrere Durchkontaktierungen 116 gleichzeitig ausgebildet werden.
  • In 5A wird eine Keimschicht 116A über der Rückseiten-Umverteilungsstruktur 106 ausgebildet, z. B. auf der dielektrischen Schicht 112 und Teilen der Metallisierungsstruktur 110, die durch die Öffnungen 114 freigelegt sind. In einigen Ausführungsformen ist die Keimschicht 116A eine Metallschicht, die eine einzelne Schicht oder eine Verbundschicht sein kann, die eine Mehrzahl von Teilschichten aufweist, die aus verschiedenen Materialien ausgebildet sind. In einer bestimmten Ausführungsform weist die Keimschicht 116A eine Titanschicht und eine Kupferschicht über der Titanschicht auf. Die Keimschicht 116A kann beispielsweise unter Verwendung von PVD oder dergleichen ausgebildet werden. Die Keimschicht 116A wird mit einer Dicke T1 ausgebildet, die im Bereich von etwa 0,5 µm bis etwa 0,8 µm liegen kann. Ein Photoresist 118 wird dann auf der Keimschicht 116A ausgebildet und strukturiert. Der Photoresist 118 kann durch Rotationsbeschichtung oder dergleichen ausgebildet werden und kann zum Strukturieren Licht ausgesetzt werden. Die Struktur des Photoresists 118 entspricht den Durchkontaktierungen 116. Das Strukturieren bildet Öffnungen 120 durch den Photoresist 118 aus, um die Keimschicht 116A freizulegen.
  • In 5B wird ein erster Plattierungsprozess 122 durchgeführt, um erste leitfähige Materialschichten 116B in den Öffnungen 120 des Photoresists 118 und auf den freiliegenden Abschnitten der Keimschicht 116A auszubilden. Die ersten leitfähigen Materialschichten 116B können ein Metall wie Kupfer, Titan, Wolfram, Aluminium oder dergleichen aufweisen. Der erste Plattierungsprozess 122 ist ein Elektroplattierungsprozess, der mit einem ersten Satz von Plattierungsprozessparametern durchgeführt wird.
  • Der erste Plattierungsprozess 122 wird unter Verwendung einer Plattierungsstromdichte durchgeführt, die so klein ist, dass die jeweiligen ersten leitfähigen Materialschichten 116B in den Öffnungen 114 konform plattiert werden. Beispielsweise kann die Plattierungsstromdichte des ersten Plattierungsprozesses 122 im Bereich von etwa 5 A/dm2 bis etwa 10 A/dm2 liegen. Ein Erhöhen der Konformität des ersten Plattierungsprozesses 122 hilft dabei, dass die ersten leitfähigen Materialschichten 116B gut an der Keimschicht 116A haften, wodurch die Wahrscheinlichkeit eines Ablösens verringert wird. Wenn beispielsweise Kupfer plattiert wird, ermöglicht eine niedrige anfängliche Plattierungsstromdichte eine stabilere Kupferionen-Abscheidungsrate, was dichtere erste leitfähige Materialschichten 116B ermöglicht. Die Plattierungsstromdichte beeinflusst die Plattierungsgeschwindigkeit, und als solcher weist der erste Plattierungsprozess 122 eine niedrige Plattierungsrate auf. Der erste Plattierungsprozess 122 wird durchgeführt, bis die Abschnitte der ersten leitfähigen Materialschichten 116B außerhalb der Öffnungen 114 eine gewünschte Dicke T2 aufweisen. Beispielsweise kann die Dicke T2 im Bereich von etwa 5 µm bis etwa 10 µm liegen, was durch Ausführen des ersten Plattierungsprozesses 122 für eine Dauer im Bereich von etwa 30 Sekunden bis etwa 90 Sekunden erreicht werden kann. Die Dicke T2 der ersten leitfähigen Materialschichten 116B ist größer als die Dicke T1 der Keimschicht 116A.
  • In 5C wird ein zweiter Plattierungsprozess 124 durchgeführt, um zweite leitfähige Materialschichten 116C in den Öffnungen 120 des Photoresists 118 und auf den ersten leitfähigen Materialschichten 116B auszubilden. Die zweiten leitfähigen Materialschichten 116C können ein Metall wie Kupfer, Titan, Wolfram, Aluminium oder dergleichen aufweisen. In einigen Ausführungsformen sind die zweiten leitfähigen Materialschichten 116C das gleiche leitfähige Material wie die ersten leitfähigen Materialschichten 116B. Der zweite Plattierungsprozess 124 ist ein Elektroplattierungsprozess, der mit einem zweiten Satz von Plattierungsprozessparametern ausgeführt wird.
  • Der zweite Plattierungsprozess 124 wird unter Verwendung einer Plattierungsstromdichte durchgeführt, die so groß ist, dass die jeweiligen zweiten leitfähigen Materialschichten 116C mit einer geeigneten Rate plattiert werden. Beispielsweise kann die Plattierungsstromdichte des zweiten Plattierungsprozesses 124 im Bereich von etwa 15 A/dm2 bis etwa 22 A/dm2 liegen. Das Erhöhen der Plattierungsstromdichte des zweiten Plattierungsprozesses 124 hilft dabei, die zweiten leitfähigen Materialschichten 116C in einer geringen Zeitspanne auszubilden, wodurch die Herstellungskosten der ersten Package-Komponente 100 verringert werden. Die Plattierungsstromdichte beeinflusst die Plattierungsgeschwindigkeit, und als solche weist der zweite Plattierungsprozess 124 eine hohe Plattierungsrate auf. Insbesondere ist die Plattierungsstromdichte des zweiten Plattierungsprozesses 124 größer als die Plattierungsstromdichte des ersten Plattierungsprozesses 122. Der zweite Plattierungsprozess 124 wird durchgeführt, bis die zweiten leitfähigen Materialschichten 116C eine gewünschte Dicke T3 haben. Beispielsweise kann die Dicke T3 im Bereich von etwa 150 µm bis etwa 200 µm liegen, was durch Ausführen des zweiten Plattierungsprozesses 124 für eine Dauer im Bereich von etwa 1200 Sekunden bis etwa 2400 Sekunden erreicht werden kann. Die Dicke T3 der zweiten leitfähigen Materialschichten 116C ist größer als die Dicke T2 der ersten leitfähigen Materialschichten 116B und die Dicke T1 der Keimschicht 116A.
  • In 5D wird ein dritter Plattierungsprozess 126 durchgeführt, um dritte leitfähige Materialschichten 116D in den Öffnungen 120 des Photoresists 118 und auf den zweiten leitfähigen Materialschichten 116C auszubilden. Die dritten leitfähigen Materialschichten 116D können ein Metall wie Kupfer, Titan, Wolfram, Aluminium oder dergleichen aufweisen. In einigen Ausführungsformen sind die dritten leitfähigen Materialschichten 116D das gleiche leitfähige Material wie die ersten leitfähigen Materialschichten 116B und die zweiten leitfähigen Materialschichten 116C.
  • Der dritte Plattierungsprozess 126 ist ein Elektroplattierungsprozess, der mit einem dritten Satz von Plattierungsprozessparametern ausgeführt wird. Der dritte Plattierungsprozess 126 wird unter Verwendung einer Plattierungsstromdichte ausgeführt, die so groß ist, dass die jeweiligen plattierten dritten leitfähigen Materialschichten 116D konvexe oberste Flächen aufweisen. Beispielsweise kann die Plattierungsstromdichte des dritten Plattierungsprozesses 126 im Bereich von etwa 20 A/dm2 bis etwa 30 A/dm2 liegen. Das Erhöhen der Plattierungsstromdichte des dritten Plattierungsprozesses 126 verringert die Plattierungskonformität des dritten Plattierungsprozesses 126. Wenn beispielsweise Kupfer plattiert wird, ermöglicht eine hohe Plattierungsstromdichte eine höhere Kupferionen-Abscheidungsrate, was porösere dritte leitfähige Materialschichten 116D ermöglicht. Die dritten leitfähigen Materialschichten 116D haben somit eine geringere Dichte als die ersten leitfähigen Materialschichten 116B. Die Plattierungsstromdichte beeinflusst die Plattierungsgeschwindigkeit, und als solche weist der dritte Plattierungsprozess 126 eine hohe Plattierungsrate auf. Insbesondere ist die Plattierungsstromdichte des dritten Plattierungsprozesses 126 größer als die Plattierungsstromdichte des zweiten Plattierungsprozesses 124. Der dritte Plattierungsprozess 126 wird durchgeführt, bis die dritten leitfähigen Materialschichten 116D eine gewünschte Dicke T4 haben. Beispielsweise kann die Dicke T4 im Bereich von etwa 30 µm bis etwa 50 µm liegen, was durch Ausführen des dritten Plattierungsprozesses 126 für eine Dauer im Bereich von etwa 900 Sekunden bis etwa 1200 Sekunden erreicht werden kann. Die Dicke T4 der dritten leitfähigen Materialschichten 116D ist kleiner als die Dicke T3 der zweiten leitfähigen Materialschichten 116C, ist größer als die Dicke T2 der ersten leitfähigen Materialschichten 116B und ist größer als die Dicke T1 der Keimschicht 116A.
  • Infolge des nicht konformen dritten Plattierungsprozesses 126 verjüngen sich die Seitenwände der dritten leitfähigen Materialschichten 116D, so dass sie sich auf den obersten Flächen der dritten leitfähigen Materialschichten 116D treffen. Die Breite der Durchkontaktierungen 116 nimmt stetig und nicht-linear in einer Richtung ab, die sich von den Böden der dritten leitfähigen Materialschichten 116D zu den obersten Flächen der dritten leitfähigen Materialschichten 116D erstreckt, so dass konvexe oberste Flächen ausgebildet werden. In einigen Ausführungsformen sind alle Seitenwände der dritten leitfähigen Materialschichten 116D verjüngt. In einigen Ausführungsformen sind nur einige Abschnitte der Seitenwände der dritten leitfähigen Materialschichten 116D verjüngt, und verbleibende Abschnitte der Seitenwände der dritten leitfähigen Materialschichten 116D sind gerade. Wie unten beschrieben, hilft das Ausbilden der dritten leitfähigen Materialschichten 116D mit konvexen obersten Flächen, Defekte während nachfolgender Planarisierungsprozesse zu vermeiden.
  • In einigen Ausführungsformen ist die erste Package-Komponente 100 während des dritten Plattierungsprozesses 126 nicht waagerecht. Beispielsweise kann während des dritten Plattierungsprozesses 126 die erste Package-Komponente 100 von einer Seite her in die Beschichtungslösung eingetaucht werden, wobei z. B. das Trägersubstrat 102 vertikal ausgerichtet ist. Aufgrund der Gravitationskraft können die dritten leitfähigen Materialschichten 116D asymmetrisch plattiert werden, z. B. können sie mit unterschiedlichen Raten plattiert werden. Insbesondere sind nach dem Eintauchen einige Eckbereiche 116R1 dem Boden zugewandt (z. B. in Richtung der Gravitationskraft), und gegenüberliegende Eckbereiche 116R2 sind vom Boden abgewandt (z. B. weg von der Richtung der Gravitationskraft). In den Eckbereichen 116R1 , die dem Boden zugewandt sind, kann mehr leitfähiges Material als in den Eckbereichen 116R2 plattiert werden, die vom Boden abgewandt sind. Während des Plattierens konzentrieren sich die Kupferionen in Richtung der Gravitationskraft, z. B. in den Eckbereichen 116R1 in Richtung des Bodens. Wenn während des Plattierens zusätzliche Kupferionen ausgebildet werden, werden sie zu den vorhandenen Kupferionen in den Eckbereichen 116R1 angezogen. Somit können die Eckbereiche 116R1 , die dem Boden zugewandt sind, ein weniger abgerundetes Profil als die Eckbereiche 116R2 aufweisen, die vom Boden abgewandt sind.
  • In 5E werden der Photoresist 118 und Teile der Keimschicht 116A, auf denen das leitfähige Material nicht ausgebildet ist, entfernt. Der Photoresist 118 kann durch ein geeignetes Veraschungs- oder Abziehverfahren entfernt werden, beispielsweise unter Verwendung eines Sauerstoffplasmas oder dergleichen. Nachdem der Photoresist 118 entfernt ist, werden freiliegende Abschnitte der Keimschicht 116A entfernt, beispielsweise unter Verwendung eines geeigneten Ätzprozesses, etwa durch Nass- oder Trockenätzen. Die verbleibenden Abschnitte der Keimschicht 116A und der leitfähigen Materialschichten 116B, 116C und 116D (siehe 5D) bilden die Durchkontaktierungen 116. Die resultierenden Durchkontaktierungen 116 weisen untere Abschnitte 116L mit geraden Seitenwänden mit konstanter Breite W1 und verjüngte obere Abschnitte 116u mit stetig und nicht-linear abnehmender Breite W2 auf. Mit anderen Worten weisen die oberen Abschnitte 116u nicht-lineare Verjüngungen auf. Die Breite W1 kann im Bereich von etwa 150 µm bis etwa 240 µm liegen. Ebenso kann die Breite W2 nicht-linear von der Breite W1 bis zu einer Breite von im Wesentlichen Null an den Spitzen der Durchkontaktierungen 116 abnehmen. Die sich verjüngenden oberen Abschnitte 116u werden durch einige oder alle der dritten leitfähigen Materialschichten 116D gebildet (siehe 5D).
  • In 6 werden die integrierten Schaltungs-Dies 50 durch einen Klebstoff 128 an die dielektrische Schicht 112 angeklebt. In jedem der Package-Bereiche 100A und 100B wird eine gewünschte Art und Menge von integrierten Schaltungs-Dies 50 angeklebt. In der gezeigten Ausführungsform werden mehrere integrierte Schaltungs-Dies 50 benachbart zu einander angeklebt, etwa ein erster integrierter Schaltungs-Die 50A und ein zweiter integrierter Schaltungs-Die 50B. Der erste integrierte Schaltungs-Die 50A kann eine Logikvorrichtung sein, beispielsweise eine Zentralprozessoreinheit (CPU), eine Grafikprozessoreinheit (GPU), ein System-on-a-Chip (SoC), ein Mikrocontroller oder dergleichen. Der zweite integrierte Schaltungs-Die 50B kann eine Speichervorrichtung sein, beispielsweise ein DRAM-Die (dynamischer Direktzugriffsspeicher-Die), ein SRAM-Die (statischer Direktzugriffsspeicher-Die), ein Hybridspeicherwürfel-Modul (HMC-Modul), ein Speichermodul mit hoher Bandbreite (HBM-Modul) oder dergleichen. In einigen Ausführungsformen können die integrierten Schaltungs-Dies 50A und 50B die gleiche Art von Dies sein, etwa SoC-Dies. Der erste integrierte Schaltungs-Die 50A und der zweite integrierte Schaltungs-Die 50B können in Prozessen desselben Technologieknotens oder in Prozessen unterschiedlicher Technologieknoten ausgebildet sein. Beispielsweise kann der erste integrierte Schaltungs-Die 50A von einem fortgeschritteneren Prozessknoten als der zweite integrierte Schaltungs-Die 50B stammen. Die integrierten Schaltungs-Dies 50A und 50B können eine unterschiedliche Größe (z. B. unterschiedliche Höhen und/oder Flächen) oder dieselbe Größe (z. B. gleiche Höhen und/oder Flächen) aufweisen. Der für die Durchkontaktierungen 116 in den Package-Bereichen 100A und 100B verfügbare Raum kann begrenzt sein, insbesondere wenn die integrierten Schaltungs-Dies 50A und 50B Vorrichtungen mit einem großen Fußabdruck aufweisen, beispielsweise SoCs. Die Verwendung der Rückseiten-Umverteilungsstruktur 106 ermöglicht eine verbesserte Interconnect-Anordnung, wenn die Package-Bereiche 100A und 100B begrenzten verfügbaren Platz für die Durchkontaktierungen 116 haben.
  • Der Klebstoff 128 befindet sich auf den Rückseiten der integrierten Schaltungs-Dies 50A und 50B und klebt die integrierten Schaltungs-Dies 50A und 50B an die Rückseiten-Umverteilungsstruktur 106, beispielsweise an die dielektrische Schicht 112. Der Klebstoff 128 kann irgendein geeigneter Klebstoff, Epoxidharz, Die-Befestigungsfilm (DAF) oder dergleichen sein. Der Klebstoff 128 kann auf die Rückseiten der integrierten Schaltungs-Dies 50A und 50B abgeschieden werden oder kann über der Oberfläche des Trägersubstrats 102 abgeschieden werden. Zum Beispiel kann der Klebstoff 128 auf die Rückseiten der integrierten Schaltungs-Dies 50A und 50B vor dem Singulieren zum Trennen der integrierten Schaltungs-Dies 50A und 50B abgeschieden werden.
  • In 7 wird eine Verkapselung 130 auf und um die verschiedenen Komponenten herum ausgebildet. Nach dem Ausbilden kapselt die Verkapselung 130 die Durchkontaktierungen 116 und die integrierten Schaltungs-Dies 50 ein. Die 8A bis 8B zeigen Querschnittsansichten von Zwischenschritten während eines Prozesses zum Ausbilden der Verkapselung 130 gemäß einigen Ausführungsformen. Insbesondere ist ein Bereich 8 in 7 detaillierter gezeigt.
  • In 8A wird die Verkapselung 130 abgeschieden. Die Verkapselung 130 kann eine Formmasse, ein Epoxidharz oder dergleichen sein. Die Verkapselung 130 wird durch Formpressen, Spritzpressen oder dergleichen abgeschieden und über dem Trägersubstrat 102 derart ausgebildet, dass die Durchkontaktierungen 116 und/oder die integrierten Schaltungs-Dies 50 vergraben oder bedeckt sind. Die Verkapselung 130 wird ferner in Lückenbereichen zwischen den integrierten Schaltungs-Dies 50 ausgebildet, falls vorhanden. Die Verkapselung 130 kann in flüssiger oder halbflüssiger Form abgeschieden und anschließend gehärtet werden.
  • Die Verkapselung 130 weist Beschleuniger 132 und darin dispergierte Füllstoffe 134 auf. Die Beschleuniger 132 weisen einen Katalysator auf, um das Aushärten der Verkapselung 130 zu beschleunigen, beispielsweise Partikel eines Organophosphins. Andere Beschleuniger können ebenfalls verwendet werden, wie Partikel aus Imidazol, einem Amin, Harnstoffderivaten oder Lewis-Basen und ihren organischen Salzen. Die Füllstoffe 134 weisen ein Material auf, das für mechanische Festigkeit und thermische Dispersion der Verkapselung 130 sorgt, etwa Partikel aus Siliziumdioxid (SiO2). Die Füllstoffe 134 haben einen Durchmesser D1, der im Bereich von etwa 5 µm bis etwa 25 µm liegen kann. Die Füllstoffe 134 müssen nicht alle identische Durchmesser haben, können jedoch einen mittleren Durchmesser D1 aufweisen. Zum Beispiel kann der mittlere Durchmesser D1 etwa 8 µm sein. Ebenso haben die Beschleuniger 132 einen Durchmesser D2, der im Bereich von etwa 5 µm bis etwa 30 µm liegen kann. Die Beschleuniger 132 müssen nicht alle identische Durchmesser haben, können jedoch einen mittleren Durchmesser D2 aufweisen. Zum Beispiel kann der mittlere Durchmesser D2 etwa 10 µm sein. Der mittlere Durchmesser D2 der Beschleuniger 132 kann größer als der mittlere Durchmesser D1 der Füllstoffe 134 sein.
  • In 8B wird ein Planarisierungsprozess an der Verkapselung 130 durchgeführt, um die Durchkontaktierungen 116 und die Die-Verbinder 66 freizulegen. Der Planarisierungsprozess entfernt auch Material der Durchkontaktierungen 116, der dielektrischen Schicht 68 und/oder der Die-Verbinder 66, bis die Die-Verbinder 66 und die Durchkontaktierungen 116 freigelegt sind. Die obersten Flächen der Durchkontaktierungen 116, der Die-Verbinder 66, der dielektrischen Schicht 68 und der Verkapselung 130 sind nach dem Planarisierungsprozess koplanar. Der Planarisierungsprozess kann beispielsweise ein chemisch-mechanisches Polieren (CMP) sein.
  • Während des CMP werden die Die-Verbinder 66, die dielektrische Schicht 68, die Durchkontaktierungen 116, die Verkapselung 130, die Beschleuniger 132 und die Füllstoffe 134 durch ein Polierkissen 136, auf das eine Abwärtskraft ausgeübt wird, abgeschliffen. Da die Verkapselung 130 und die Durchkontaktierungen 116 aus unterschiedlichen Materialien ausgebildet sind, kann die Abwärtskraft des Polierkissens 136 über die geschliffenen Flächen ungleichmäßig verteilt sein. Beispielsweise kann Dishing (Muldenbildung) auftreten, so dass Oberflächen der Verkapselung 130 weiter als Oberflächen der Durchkontaktierungen 116 geschliffen werden. Aufgrund des Dishing können Abschnitte der Verkapselung 130 in der Nähe der Durchkontaktierungen 116 mit einer größeren Abwärtskraft als Abschnitte der Verkapselung 130 geschliffen werden, die von den Durchkontaktierungen 116 entfernt sind. Eine solche ungleichmäßige Kraftverteilung kann dazu führen, dass geschliffene Füllstoffe 134 in der Nähe der Durchkontaktierungen 116 aus der Verkapselung 130 ausgegraben werden. Zum Beispiel können geschliffene Füllstoffe 134 in einem Abstand von etwa 2 µm bis etwa 25 µm von den Durchkontaktierungen 116 ausgegraben werden, wenn das CMP mit einer ungleichmäßigen Kraftverteilung ausgeführt wird. Wenn die Füllstoffe 134 ausgegraben werden, bilden sich Hohlräume in der Verkapselung 130, wodurch die mechanische Stabilität der ersten Package-Komponente 100 verringert wird. Die konvexen obersten Flächen und sich verjüngenden Breiten der oberen Abschnitte 116u der Durchkontaktierungen 116 verringern die Menge an leitfähigem Material, das während des CMP geschliffen wird, was das Dishing verringert und dazu beiträgt, Kräfte umzuleiten, die während des CMP auf die geschliffene Fläche der Verkapselung 130 ausgeübt werden, wodurch bewirkt wird, dass die Abwärtskraft des Polierkissens 136 während des CMP über die geschliffenen Flächen gleichmäßiger verteilt wird. Als solches kann das Bilden von Hohlräumen in der Verkapselung 130 verringert oder vermieden werden. Während des CMP werden die oberen Abschnitte 116u der Durchkontaktierungen 116 derart geschliffen, dass sie auf eine Dicke T5 verkleinert werden. Die verbleibende Dicke T5 ist größer als 0 µm und ist kleiner als die ursprüngliche Dicke T4. Zum Beispiel kann die verbleibende Dicke T5 im Bereich von etwa 8 µm bis etwa 10 µm liegen. Insbesondere ist die verbleibende Dicke T5 größer als der mittlere Durchmesser D1 der Füllstoffe 134. Ein Großteil der Füllstoffe 134 kann somit während des CMP vergraben bleiben, wodurch die freiliegende Oberfläche der Füllstoffe 134 verringert wird, was dazu beitragen kann, die durch das CMP ausgegrabene Menge an Füllstoffen 134 zu verringern. Die unteren Abschnitte 116L der Durchkontaktierungen 116 werden während des CMP nicht geschliffen. Zum Beispiel kann die Schleiftiefe des CMP auf Grundlage der Plattierungsprozessparameter für die Durchkontaktierungen 116 ausgewählt werden, so dass ein Überschleifen vermieden wird.
  • Wenn die Durchkontaktierungen 116 durch das Polierkissen 136 geschliffen werden, bildet sich leitfähiges Restmaterial 138. Da die geschliffenen Füllstoffe 134 in der Nähe der Durchkontaktierungen 116 verbleiben und nicht ausgegraben werden, kann das leitfähige Restmaterial 138 durch das Polierkissen entfernt werden, anstatt sich in Hohlräumen zu sammeln. Wie weiter unten beschrieben, kann somit ein Kurzschließen der Durchkontaktierungen 116 vermieden werden.
  • In den 9 bis 12 wird eine Vorderseiten-Umverteilungsstruktur 140 (siehe 12) über der Verkapselung 130, den Durchkontaktierungen 116 und den integrierten Schaltungs-Dies 50 ausgebildet. Die Vorderseiten-Umverteilungsstruktur 140 weist dielektrische Schichten 142, 146, 150 und 154; und Metallisierungsstrukturen 144, 148 und 152 auf. Die Metallisierungsstrukturen können auch als Umverteilungsschichten oder Umverteilungsleitungen bezeichnet werden. Die Vorderseiten-Umverteilungsstruktur 140 ist beispielhaft mit drei Schichten von Metallisierungsstrukturen gezeigt. Es können mehr oder weniger dielektrische Schichten und Metallisierungsstrukturen in der Vorderseiten-Umverteilungsstruktur 140 ausgebildet werden. Wenn weniger dielektrische Schichten und Metallisierungsstrukturen ausgebildet werden sollen, können unten beschriebene Schritte und Prozesse weggelassen werden. Wenn mehr dielektrische Schichten und Metallisierungsstrukturen ausgebildet werden sollen, können unten beschriebene Schritte und Prozesse wiederholt werden.
  • In 9 wird die dielektrische Schicht 142 auf der Verkapselung 130, den Durchkontaktierungen 116 und den Die-Verbinder 66 abgeschieden. In einigen Ausführungsformen ist die dielektrische Schicht 142 aus einem lichtempfindlichen Material wie PBO, Polyimid, BCB oder dergleichen ausgebildet, das unter Verwendung einer Lithographiemaske strukturiert werden kann. Die dielektrische Schicht 142 kann durch Rotationsbeschichtung, Laminieren, CVD oder dergleichen oder eine Kombination davon ausgebildet werden. Die dielektrische Schicht 142 wird dann strukturiert. Das Strukturieren bildet Öffnungen aus, die Teile der Durchkontaktierungen 116 und der Die-Verbinder 66 freilegen. Das Strukturieren kann durch einen geeigneten Prozess erfolgen, beispielsweise durch Belichten der dielektrischen Schicht 142, wenn die dielektrische Schicht 142 ein lichtempfindliches Material ist, oder durch Ätzen unter Verwendung beispielsweise eines anisotropen Ätzens. Wenn die dielektrische Schicht 142 ein lichtempfindliches Material ist, kann die dielektrische Schicht 142 nach dem Belichten entwickelt werden.
  • Dann wird die Metallisierungsstruktur 144 ausgebildet. Die Metallisierungsstruktur 144 weist Leitungsabschnitte (auch als Leiterbahnen bezeichnet) auf der Hauptoberfläche der dielektrischen Schicht 142 auf und erstreckt sich entlang dieser. Die Metallisierungsstruktur 144 weist ferner Durchkontaktierungsabschnitte (auch als leitfähige Durchkontaktierungen bezeichnet) auf, die sich so durch die dielektrische Schicht 142 erstrecken, dass sie mit den Durchkontaktierungen 116 und den integrierten Schaltungs-Dies 50 räumlich und elektrisch verbunden sind. Als ein Beispiel zum Ausbilden der Metallisierungsstruktur 144 wird eine Keimschicht über der dielektrischen Schicht 142 und in den Öffnungen ausgebildet, die sich durch die dielektrische Schicht 142 erstrecken. In einigen Ausführungsformen ist die Keimschicht eine Metallschicht, die eine einzelne Schicht oder eine Verbundschicht sein kann, die eine Mehrzahl von Teilschichten aufweist, die aus verschiedenen Materialien ausgebildet sind. In einigen Ausführungsformen weist die Keimschicht eine Titanschicht und eine Kupferschicht über der Titanschicht auf. Die Keimschicht kann beispielsweise unter Verwendung von PVD oder dergleichen ausgebildet werden. Ein Photoresist wird dann auf der Keimschicht ausgebildet und strukturiert. Der Photoresist kann durch Rotationsbeschichtung oder dergleichen ausgebildet werden und zum Strukturieren Licht ausgesetzt werden. Die Struktur des Photoresists entspricht der Metallisierungsstruktur 144. Das Strukturieren bildet Öffnungen durch den Photoresist aus, die die Keimschicht freilegen. Ein leitfähiges Material wird dann in den Öffnungen des Photoresist und auf den freiliegenden Abschnitten der Keimschicht ausgebildet. Das leitfähige Material kann durch Plattieren ausgebildet werden, beispielsweise Elektroplattieren oder stromloses Plattieren oder dergleichen. Das leitfähige Material kann ein Metall wie Kupfer, Titan, Wolfram, Aluminium oder dergleichen aufweisen. Die Kombination des leitfähigen Materials und der darunter liegenden Abschnitte der Keimschicht bildet die Metallisierungsstruktur 144. Der Photoresist und die Abschnitte der Keimschicht, auf denen das leitfähige Material nicht ausgebildet ist, werden entfernt. Der Photoresist kann durch ein geeignetes Veraschungs- oder Abziehverfahren entfernt werden, beispielsweise unter Verwendung eines Sauerstoffplasmas oder dergleichen. Nachdem der Photoresist entfernt ist, werden freiliegende Abschnitte der Keimschicht entfernt, beispielsweise unter Verwendung eines geeigneten Ätzprozesses, beispielsweise durch Nass- oder Trockenätzen.
  • Wie oben erwähnt, kann sich das leitfähige Restmaterial 138 (siehe 8B) von den geschliffenen Durchkontaktierungen 116 in Hohlräumen ansammeln, die in der Verkapselung 130 während des Planarisierens ausgebildet werden. Das leitfähige Restmaterial 138 ist groß genug, die dielektrische Schicht 142 zu durchdringen, z. B. kann die Länge des leitfähigen Restmaterials 138 die Dicke der dielektrischen Schicht 142 überschreiten. Das leitfähige Restmaterial 138, das die dielektrische Schicht 142 durchdringt, kann die Durchkontaktierungen 116 mit unerwünschten Merkmalen der Metallisierungsstruktur 144 elektrisch überbrücken. Ein Vermeiden des Ausbildens von Hohlräumen in der Verkapselung 130 verringert die Menge an leitfähigem Restmaterial 138, das unter der dielektrischen Schicht 142 verbleibt, und kann somit die Wahrscheinlichkeit eines Kurzschließens der Durchkontaktierungen 116 verringern, wodurch der Herstellungsertrag für die erste Package-Komponente 100 verbessert wird.
  • In 10 wird die dielektrische Schicht 146 auf der Metallisierungsstruktur 144 und der dielektrischen Schicht 142 abgeschieden. Die dielektrische Schicht 146 kann auf ähnliche Weise wie die dielektrische Schicht 142 ausgebildet werden und kann aus einem ähnlichen Material wie die dielektrische Schicht 142 ausgebildet sein.
  • Dann wird die Metallisierungsstruktur 148 ausgebildet. Die Metallisierungsstruktur 148 weist Leitungsabschnitte auf und erstreckt sich entlang der Hauptoberfläche der dielektrischen Schicht 146. Die Metallisierungsstruktur 148 weist ferner Durchkontaktierungsabschnitte auf, die sich so durch die dielektrische Schicht 146 erstrecken, dass sie mit der Metallisierungsstruktur 144 räumlich und elektrisch verbunden sind. Die Metallisierungsstruktur 148 kann auf ähnliche Weise und aus einem ähnlichen Material wie die Metallisierungsstruktur 144 ausgebildet werden. In einigen Ausführungsformen hat die Metallisierungsstruktur 148 eine andere Größe als die Metallisierungsstruktur 144. Beispielsweise können die Leiterbahnen und/oder Durchkontaktierungen der Metallisierungsstruktur 148 breiter oder dicker als die Leiterbahnen und/oder Durchkontaktierungen der Metallisierungsstruktur 144 sein. Ferner kann die Metallisierungsstruktur 148 mit einem größeren Mittenabstand als die Metallisierungsstruktur 144 ausgebildet werden.
  • In 11 wird die dielektrische Schicht 150 auf der Metallisierungsstruktur 148 und der dielektrischen Schicht 146 abgeschieden. Die dielektrische Schicht 150 kann auf ähnliche Weise wie die dielektrische Schicht 142 ausgebildet werden und kann aus einem ähnlichen Material wie die dielektrische Schicht 142 ausgebildet sein.
  • Dann wird die Metallisierungsstruktur 152 ausgebildet. Die Metallisierungsstruktur 152 weist Leitungsabschnitte auf und erstreckt sich entlang der Hauptoberfläche der dielektrischen Schicht 150. Die Metallisierungsstruktur 152 weist ferner Durchkontaktierungsabschnitte auf, die sich so durch die dielektrische Schicht 150 erstrecken, dass sie mit der Metallisierungsstruktur 148 physisch und elektrisch verbunden sind. Die Metallisierungsstruktur 152 kann auf ähnliche Weise und aus einem ähnlichen Material wie die Metallisierungsstruktur 144 ausgebildet werden. Die Metallisierungsstruktur 152 ist die oberste Metallisierungsstruktur der Vorderseiten-Umverteilungsstruktur 140. Somit sind alle dazwischen liegenden Metallisierungsstrukturen der Vorderseiten-Umverteilungsstruktur 140 (z. B. die Metallisierungsstrukturen 144 und 148) zwischen der Metallisierungsstruktur 152 und den integrierten Schaltungs-Dies 50 angeordnet. In einigen Ausführungsformen hat die Metallisierungsstruktur 152 eine andere Größe als die Metallisierungsstrukturen 144 und 148. Beispielsweise können die Leiterbahnen und/oder Durchkontaktierungen der Metallisierungsstruktur 152 breiter oder dicker als die Leiterbahnen und/oder Durchkontaktierungen der Metallisierungsstrukturen 144 und 148 sein. Ferner kann die Metallisierungsstruktur 152 mit einem größeren Mittenabstand als die Metallisierungsstruktur 148 ausgebildet werden.
  • In 12 wird die dielektrische Schicht 154 auf der Metallisierungsstruktur 152 und der dielektrischen Schicht 150 abgeschieden. Die dielektrische Schicht 154 kann auf ähnliche Weise wie die dielektrische Schicht 142 ausgebildet werden und kann aus demselben Material wie die dielektrische Schicht 142 ausgebildet sein. Die dielektrische Schicht 154 ist die oberste dielektrische Schicht der Vorderseiten-Umverteilungsstruktur 140. Somit sind alle Metallisierungsstrukturen der Vorderseiten-Umverteilungsstruktur 140 (z. B. die Metallisierungsstrukturen 144, 148 und 152) zwischen der dielektrischen Schicht 154 und den integrierten Schaltungs-Dies 50 angeordnet. Ferner sind alle dazwischenliegenden dielektrischen Schichten der Vorderseiten-Umverteilungsstruktur 140 (z. B. die dielektrischen Schichten 142, 146, 150) zwischen der dielektrischen Schicht 154 und den integrierten Schaltungs-Dies 50 angeordnet.
  • In 13 werden Under-Bump-Metallurgien (UBMs) 156 zum externen Verbinden der Vorderseiten-Umverteilungsstruktur 140 ausgebildet. Die UBMs 156 weisen Höckerabschnitte auf der Hauptoberfläche der dielektrischen Schicht 154 auf, die sich entlang dieser erstrecken, und weisen Durchkontaktierungsabschnitte auf, die sich so durch die dielektrische Schicht 154 erstrecken, dass sie mit der Metallisierungsstruktur 152 räumlich und elektrisch verbunden sind. Infolgedessen sind die UBMs 156 elektrisch mit den Durchkontaktierungen 116 und den integrierten Schaltungs-Dies 50 verbunden. Die UBMs 156 können aus demselben Material wie die Metallisierungsstruktur 144 ausgebildet sein. In einigen Ausführungsformen haben die UBMs 156 eine andere Größe als die Metallisierungsstrukturen 144, 148 und 152.
  • In 14 werden leitfähige Verbinder 158 auf den UBMs 156 ausgebildet. Die leitfähigen Verbinder 158 können Ball-Grid-Array-Verbinder (BGA-Verbinder), Lötkugeln, Metallsäulen, Flip-Chip-Verbindungshöcker (C4-Höcker), Höcker die durch chemisches Nickel-chemisches Palladium-Immersions-Gold-Technik (ENEPIG-Technik) ausgebildet sind oder dergleichen sein. Die leitfähigen Verbinder 158 können ein leitfähiges Material wie Lot, Kupfer, Aluminium, Gold, Nickel, Silber, Palladium, Zinn, dergleichen oder eine Kombination davon aufweisen. In einigen Ausführungsformen werden die leitfähigen Verbinder 158 ausgebildet, indem anfänglich eine Lotschicht durch Gasphasenabscheidung, Elektroplattieren, Drucken, Lotübertragung, Kugelplatzierung oder dergleichen ausgebildet wird. Nachdem eine Schicht aus Lot auf der Struktur ausgebildet ist, kann ein Aufschmelzen durchgeführt werden, um das Material in die gewünschte Höckerform zu formen. In einer weiteren Ausführungsform weisen die leitfähigen Verbinder 158 Metallsäulen (etwa eine Kupfersäule) auf, die durch Sputtern, Drucken, Elektroplattieren, stromloses Plattieren, CVD oder dergleichen ausgebildet werden. Die Metallsäulen können lotfrei sein und im Wesentlichen vertikale Seitenwände aufweisen. In einigen Ausführungsformen wird eine Metallkappenschicht auf der Oberseite der Metallsäulen ausgebildet. Die Metallkappenschicht kann Nickel, Zinn, Zinn-Blei, Gold, Silber, Palladium, Indium, Nickel-Palladium-Gold, Nickel-Gold oder eine Kombination davon aufweisen und kann durch einen Plattierungsprozess ausgebildet werden.
  • In 15 wird ein Entbonden des Trägersubstrats durchgeführt, um das Trägersubstrat 102 von der Rückseiten-Umverteilungsstruktur 106, z. B. der dielektrischen Schicht 108, zu lösen (oder „entbonden“). Gemäß einigen Ausführungsformen umfasst das Entbonden ein Projizieren eines Lichts wie eines Laserlichts oder eines UV-Lichts auf die Trennschicht 104, so dass sich die Trennschicht 104 unter der Wärme des Lichts zersetzt und das Trägersubstrat 102 entfernt werden kann. Die Struktur wird dann umgedreht und auf ein Band platziert.
  • In 16 werden leitfähige Verbinder 160 ausgebildet, die sich so durch die dielektrische Schicht 108 erstrecken, dass sie die Metallisierungsstruktur 110 berühren. Öffnungen werden durch die dielektrische Schicht 108 so ausgebildet, dass Teile der Metallisierungsstruktur 110 freigelegt werden. Die Öffnungen können zum Beispiel unter Verwendung von Laserbohren, Ätzen oder dergleichen ausgebildet werden. Die leitfähigen Verbinder 160 werden in den Öffnungen ausgebildet. In einigen Ausführungsformen weisen die leitfähigen Verbinder 160 ein Flussmittel auf und werden in einem Flussmittel-Eintauchprozess ausgebildet. In einigen Ausführungsformen weisen die leitfähigen Verbinder 160 eine leitfähige Paste wie Lötpaste, Silberpaste oder dergleichen auf und werden in einem Druckprozess abgegeben. In einigen Ausführungsformen werden die leitfähigen Verbinder 160 auf ähnliche Weise wie die leitfähigen Verbinder 158 ausgebildet und können aus einem ähnlichen Material wie die leitfähigen Verbinder 158 ausgebildet sein.
  • Die 17 und 18 zeigen ein Ausbilden und Implementieren von Vorrichtungsstapeln gemäß einigen Ausführungsformen. Die Vorrichtungsstapel werden von den integrierten Schaltungs-Packages ausgebildet, die in der ersten Package-Komponente 100 ausgebildet sind. Die Vorrichtungsstapel können auch als Package-On-Package-Strukturen (PoP-Strukturen) bezeichnet werden.
  • In 17 werden zweite Package-Komponenten 200 mit der ersten Package-Komponente 100 verbunden. Eine der zweiten Package-Komponenten 200 ist in jedem der Package-Bereiche 100A und 100B verbunden, so dass in jedem Bereich der ersten Package-Komponente 100 ein Stapel integrierter Schaltungsvorrichtungen ausgebildet wird.
  • Die zweiten Package-Komponenten 200 weisen ein Substrat 202 und einen oder mehrere Dies auf, die mit dem Substrat 202 verbunden sind. In der gezeigten Ausführungsform weisen die Dies gestapelte Dies 204A und 204B auf. In einigen Ausführungsformen können die Dies (oder Die-Stapel) nebeneinander, mit einer gleichen Oberfläche des Substrats 202 verbunden angeordnet werden. Das Substrat 202 kann aus einem Halbleitermaterial wie Silizium, Germanium, Diamant oder dergleichen hergestellt sein. In einigen Ausführungsformen können auch Verbindungsmaterialien wie Siliziumgermanium, Siliziumkarbid, Galliumarsen, Indiumarsenid, Indiumphosphid, Siliziumgermaniumkarbid, Galliumarsenphosphid, Galliumindiumphosphid, Kombinationen davon und dergleichen verwendet werden. Zusätzlich kann das Substrat 202 ein Silizium-auf-Isolator-Substrat (SOI-Substrat) sein. Im Allgemeinen weist ein SOI-Substrat eine Schicht aus einem Halbleitermaterial wie epitaktischem Silizium, Germanium, Siliziumgermanium, SOI, Siliziumgermaniumauf-Isolator (SGOI) oder Kombinationen davon auf. Das Substrat 202 basiert in einer alternativen Ausführungsform auf einem isolierenden Kern, beispielsweise einem Kern aus glasfaserverstärktem Harz. Ein Beispiel für ein Kernmaterial ist ein Glasfaserharz wie FR4. Alternativen für das Kernmaterial umfassen Bismaleimid-Triazin-Harz (BT-Harz) oder alternativ andere Leiterplattenmaterialien (PCB-Materialien) oder -filme. Aufbaufolien wie Ajinomoto-Aufbaufolie (ABF) oder andere Laminate können für das Substrat 202 verwendet werden.
  • Das Substrat 202 kann aktive und passive Vorrichtungen (nicht gezeigt) aufweisen. Eine breite Vielfalt von Vorrichtungen wie Transistoren, Kondensatoren, Widerständen, Kombinationen davon und dergleichen können verwendet werden, um die strukturellen und funktionellen Anforderungen des Entwurfs der zweiten Package-Komponenten 200 bereitzustellen. Die Vorrichtungen können unter Verwendung beliebiger geeigneter Verfahren hergestellt werden.
  • Das Substrat 202 kann auch Metallisierungsschichten (nicht gezeigt) und leitfähige Durchkontaktierungen 206 aufweisen. Die Metallisierungsschichten können über den aktiven und passiven Vorrichtungen ausgebildet und so ausgelegt sein, dass sie die verschiedenen Vorrichtungen verbinden, um funktionale Schaltungen auszubilden. Die Metallisierungsschichten können aus abwechselnden Schichten aus einem Dielektrikum (z. B. einem Low-k-Dielektrikum) und leitfähigem Material (z. B. Kupfer) ausgebildet sein, wobei Durchkontaktierungen die Schichten aus leitfähigem Material miteinander verbinden, und können durch einen beliebigen geeigneten Prozess (z. B. Abscheidung, Damascene, Dual-Damascene oder ähnliches) ausgebildet werden. In einigen Ausführungsformen ist das Substrat 202 im Wesentlichen frei von aktiven und passiven Vorrichtungen.
  • Das Substrat 202 kann Bondpads 208 auf einer ersten Seite des Substrats 202 zum Verbinden mit den gestapelten Dies 204A und 204B und Bondpads 210 auf einer zweiten Seite des Substrats 202 zum Verbinden mit den leitfähigen Verbindern 160 aufweisen, wobei die zweite Seite der ersten Seite des Substrats 202 gegenüberliegt. In einigen Ausführungsformen werden die Bondpads 208 und 210 ausgebildet, indem Vertiefungen in dielektrischen Schichten auf der ersten und der zweiten Seite des Substrats 202 ausgebildet werden. Die Vertiefungen können ausgebildet werden, damit die Bondpads 208 und 210 in die dielektrischen Schichten eingebettet sein können. In weiteren Ausführungsformen werden die Vertiefungen weggelassen, da die Bondpads 208 und 210 auf der dielektrischen Schicht ausgebildet sein können. In einigen Ausführungsformen weisen die Bondpads 208 und 210 eine dünne Keimschicht aus Kupfer, Titan, Nickel, Gold, Palladium oder dergleichen oder eine Kombination davon auf. Das leitfähige Material der Bondpads 208 und 210 kann über der dünnen Keimschicht abgeschieden werden. Das leitfähige Material kann durch einen elektrochemischen Plattierungsprozess, einen stromlosen Plattierungsprozess, CVD, Atomlagenabscheidung (ALD), PVD, dergleichen oder eine Kombination davon ausgebildet werden. In einer Ausführungsform ist das leitfähige Material der Bondpads 208 und 210 Kupfer, Wolfram, Aluminium, Silber, Gold, dergleichen oder eine Kombination davon.
  • In einer Ausführungsform sind die Bondpads 208 und 210 UBMs, die drei Schichten aus leitfähigen Materialien aufweisen, beispielsweise eine Schicht aus Titan, eine Schicht aus Kupfer und eine Schicht aus Nickel. Andere Anordnungen von Materialien und Schichten, wie beispielsweise eine Anordnung von Chrom/Chrom-Kupfer-Legierung/Kupfer/Gold, eine Anordnung von Titan/Titan-Wolfram/Kupfer oder eine Anordnung von Kupfer/Nickel/Gold, können zum Ausbilden der Bondpads 208 und 210 verwendet werden. Beliebige geeignete Materialien oder Materialschichten, die für die Bondpads 208 und 210 verwendet werden können, sollen vollständig in den Schutzumfang der vorliegenden Anmeldung fallen. In einigen Ausführungsformen erstrecken sich die leitfähigen Durchkontaktierungen 206 durch das Substrat 202 und verbinden mindestens eines der Bondpads 208 mit mindestens einem der Bondpads 210.
  • In der gezeigten Ausführungsform sind die gestapelten Dies 204A und 204B durch Drahtbonds 212 mit dem Substrat 202 verbunden, obwohl andere Verbindungen verwendet werden können, wie beispielsweise leitfähige Höcker. In einer Ausführungsform sind die gestapelten Dies 204A und 204B gestapelte Speicher-Dies. Zum Beispiel können die gestapelten Dies 204A und 204B Speicher-Dies sein, beispielsweise sparsame Speichermodule mit doppelter Datenrate (LP-DDR-Speichermodule), etwa LPDDR1, LPDDR2, LPDDR3, LPDDR4 oder ähnliche Speichermodule.
  • Die gestapelten Dies 204A und 204B und die Drahtverbindungen 212 können von einem Formmaterial 214 verkapselt sein. Das Formmaterial 214 kann auf den gestapelten Dies 204A und 204B und den Drahtbonds 212 beispielsweise unter Verwendung von Formpressen geformt werden. In einigen Ausführungsformen ist das Formmaterial 214 eine Formmasse, ein Polymer, ein Epoxid, ein Siliziumoxid-Füllmaterial, dergleichen oder eine Kombination davon. Ein Härtungsprozess kann durchgeführt werden, um das Formmaterial 214 zu härten; das Härtungsverfahren kann ein thermisches Härten, ein UV-Härten oder eine Kombination davon sein.
  • In einigen Ausführungsformen sind die gestapelten Dies 204A und 204B und die Drahtbonds 212 in dem Formmaterial 214 vergraben, und nach dem Aushärten des Formmaterials 214 wird ein Planarisierungsschritt wie ein Schleifen durchgeführt, um überschüssige Anteile des Formmaterials 214 zu entfernen und eine im Wesentlichen planare Oberfläche für die zweiten Package-Komponenten 200 bereitzustellen.
  • Nachdem die zweiten Package-Komponenten 200 ausgebildet sind, sind die zweiten Package-Komponenten 200 über die leitfähigen Verbinder 160, die Bondpads 208 und 210 und eine Metallisierungsstruktur der Rückseiten-Umverteilungsstruktur 106 mechanisch und elektrisch mit der ersten Package-Komponente 100 verbunden. In einigen Ausführungsformen können die gestapelten Dies 204A und 204B über die Drahtbonds 212, die Bondpads 208 und 210, die leitfähigen Durchkontaktierungen 206, die leitfähigen Verbinder 160, die Rückseiten-Umverteilungsstruktur 106, die Durchkontaktierungen 116 und die Vorderseiten-Umverteilungsstruktur 140 mit den integrierten Schaltungs-Dies 50 verbunden sein.
  • In einigen Ausführungsformen ist ein Lötstopplack auf der Seite des Substrats 202 gegenüber den gestapelten Dies 204A und 204B ausgebildet. Die leitfähigen Verbinder 160 können in Öffnungen in dem Lötstopplack so angeordnet sein, dass sie elektrisch und mechanisch mit leitfähigen Merkmalen (z. B. den Bondpads 210) in dem Substrat 202 verbunden sind. Der Lötstopplack kann verwendet werden, um Bereiche des Substrats 202 vor äußerer Beschädigung zu schützen.
  • In einigen Ausführungsformen ist auf den leitfähigen Verbindern 160 ein Epoxidflussmittel ausgebildet, bevor sie aufgeschmolzen werden, wobei mindestens ein Teil des Epoxidanteils des Epoxidflussmittels verbleibt, nachdem die zweiten Package-Komponenten 200 an der ersten Package-Komponente 100 befestigt wurden.
  • In einigen Ausführungsformen ist eine Unterfüllung zwischen der ersten Package-Komponente 100 und den zweiten Package-Komponenten 200 ausgebildet, die die leitfähigen Verbinder 160 umgibt. Die Unterfüllung kann Spannungen verringern und die Verbindungen schützen, die von dem Aufschmelzen der leitfähigen Verbinder 160 stammen. Die Unterfüllung kann durch einen Kapillarflussprozess ausgebildet werden, nachdem die zweiten Package-Komponenten 200 angebracht wurden, oder kann durch ein geeignetes Abscheidungsverfahren ausgebildet werden, bevor die zweiten Package-Komponenten 200 angebracht werden. In Ausführungsformen, in denen das Epoxidflussmittel ausgebildet wird, kann es als die Unterfüllung dienen.
  • In 18 wird ein Vereinzelungsprozess durchgeführt, indem entlang Ritzlinienbereichen gesägt wird, z. B. zwischen dem ersten Package-Bereich 100A und dem zweiten Package-Bereich 100B. Das Sägen vereinzelt den ersten Package-Bereich 100A von dem zweiten Package-Bereich 100B. Der resultierende, vereinzelte Vorrichtungsstapel von dem ersten Package-Bereich 100A oder dem zweiten Package-Bereich 100B. In der gezeigten Ausführungsform wird der Vereinzelungsprozess durchgeführt, nachdem die zweiten Package-Komponenten 200 mit der ersten Package-Komponente 100 verbunden wurden. In weiteren Ausführungsformen wird der Vereinzelungsprozess durchgeführt, bevor die zweiten Package-Komponenten 200 mit der ersten Package-Komponente 100 verbunden werden, beispielsweise nachdem das Trägersubstrat 102 gelöst und die leitfähigen Verbinder 160 ausgebildet sind.
  • Jedes integrierte Schaltungs-Package, das von der ersten Package-Komponente 100 vereinzelt ist, wird dann unter Verwendung der leitfähigen Verbinder 158 auf einem Package-Substrat 300 montiert. Das Package-Substrat 300 weist einen Substratkern 302 und Bondpads 304 über dem Substratkern 302 auf. Der Substratkern 302 kann aus einem Halbleitermaterial wie Silizium, Germanium, Diamant oder dergleichen hergestellt sein. Alternativ können auch Verbindungsmaterialien wie Siliziumgermanium, Siliziumkarbid, Galliumarsen, Indiumarsenid, Indiumphosphid, Siliziumgermaniumkarbid, Galliumarsenphosphid, Galliumindiumphosphid, Kombinationen davon und dergleichen verwendet werden. Zusätzlich kann der Substratkern 302 ein SOI-Substrat sein. Im Allgemeinen weist ein SOI-Substrat eine Schicht aus einem Halbleitermaterial wie epitaktischem Silizium, Germanium, Siliziumgermanium, SOI, SGOI oder Kombinationen davon auf. Der Substratkern 302 basiert in einer alternativen Ausführungsform auf einem isolierenden Kern, etwa einem Kern aus glasfaserverstärktem Harz. Ein Beispiel für ein Kernmaterial ist ein Glasfaserharz wie FR4. Alternativen für das Kernmaterial umfassen Bismaleimid-Triazin-BT-Harz oder alternativ andere PCB-Materialien oder -Filme. Aufbaufolien wie ABF oder andere Laminate können für den Substratkern 302 verwendet werden.
  • Der Substratkern 302 kann aktive und passive Vorrichtungen (nicht gezeigt) aufweisen. Wie ein Fachmann erkennen wird, kann eine breite Vielfalt von Vorrichtungen wie Transistoren, Kondensatoren, Widerstände, Kombinationen davon und dergleichen verwendet werden, um die strukturellen und funktionellen Anforderungen des Entwurfs des Vorrichtungsstapels zu erfüllen. Die Vorrichtungen können unter Verwendung beliebiger geeigneter Verfahren hergestellt werden.
  • Der Substratkern 302 kann auch Metallisierungsschichten und Durchkontaktierungen (nicht gezeigt) aufweisen, wobei die Bondpads 304 räumlich und/oder elektrisch mit den Metallisierungsschichten und Durchkontaktierungen verbunden sind. Die Metallisierungsschichten können über den aktiven und passiven Vorrichtungen ausgebildet und so ausgelegt sein, dass sie die verschiedenen Vorrichtungen verbinden, um funktionale Schaltungen auszubilden. Die Metallisierungsschichten können aus abwechselnden Schichten aus einem Dielektrikum (z. B. einem Low-k-Dielektrikum) und leitfähigem Material (z. B. Kupfer) ausgebildet sein, wobei Durchkontaktierungen die Schichten aus leitfähigem Material miteinander verbinden, und können durch einen beliebigen geeigneten Prozess (z. B. Abscheidung, Damascene, Dual-Damascene oder ähnliches) ausgebildet werden. In einigen Ausführungsformen ist der Substratkern 302 im Wesentlichen frei von aktiven und passiven Vorrichtungen.
  • In einigen Ausführungsformen werden die leitfähigen Verbinder 158 aufgeschmolzen, um die erste Package-Komponente 100 an den Bondpads 304 zu befestigen. Die leitfähigen Verbinder 158 verbinden das Package-Substrat 300 einschließlich der Metallisierungsschichten im Substratkern 302 elektrisch und/oder räumlich mit der ersten Package-Komponente 100. In einigen Ausführungsformen ist ein Lötstopplack 306 auf dem Substratkern 302 ausgebildet. Die leitfähigen Verbinder 158 können so in Öffnungen in dem Lötstopplack 306 angeordnet sein, dass sie elektrisch und mechanisch mit den Bondpads 304 verbunden sind. Der Lötstopplack 306 kann verwendet werden, um Bereiche des Substrats 202 vor äußerer Beschädigung zu schützen.
  • Auf den leitfähigen Verbindern 158 kann ein Epoxidflussmittel ausgebildet sein, bevor sie aufgeschmolzen werden, wobei mindestens ein Teil des Epoxidanteils des Epoxidflussmittels verbleibt, nachdem die erste Package-Komponente 100 an dem Package-Substrat 300 befestigt wurde. Dieser verbleibende Epoxidanteil kann als Unterfüllung dienen, um Spannungen zu verringern und die Verbindungen zu schützen, die von dem Aufschmelzen der leitfähigen Verbinder 158 stammen. In einigen Ausführungsformen kann eine Unterfüllung 308 zwischen der ersten Package-Komponente 100 und dem Package-Substrat 300 ausgebildet werden und die leitfähigen Verbinder 158 umgeben. Die Unterfüllung 308 kann durch einen Kapillarflussprozess ausgebildet werden, nachdem die erste Package-Komponente 100 angebracht ist, oder kann durch ein geeignetes Abscheidungsverfahren ausgebildet werden, bevor die erste Package-Komponente 100 angebracht wird.
  • In einigen Ausführungsformen können auch passive Vorrichtungen (z. B. SMDs („Suface Mounted Devices“, oberflächenmontierte Vorrichtungen), nicht gezeigt) an der ersten Package-Komponente 100 (z. B. an den UBMs 156) oder an dem Package-Substrat 300 (z. B. an den Bondpads 304) angebracht werden. Beispielsweise können die passiven Vorrichtungen an dieselbe Oberfläche der ersten Package-Komponente 100 oder des Package-Substrats 300 wie die leitfähigen Verbinder 158 gebondet werden. Die passiven Vorrichtungen können an der ersten Package-Komponente 100 angebracht werden, bevor die erste Package-Komponente 100 auf dem Package-Substrat 300 montiert wird, oder können an der Package-Komponente 300 angebracht werden, bevor oder nachdem die erste Package-Komponente 100 auf dem Package-Substrat 300 montiert wird.
  • Es versteht sich, dass die erste Package-Komponente 100 in anderen Vorrichtungsstapeln implementiert sein kann. Als Beispiel ist eine PoP-Struktur gezeigt, aber die erste Package-Komponente 100 kann auch in einem FCBGA-Package („Flip Chip Ball Grid Array Package“) implementiert sein. In solchen Ausführungsformen ist die erste Package-Komponente 100 auf einem Substrat wie dem Package-Substrat 300 montiert, die zweite Package-Komponente 200 wird jedoch weggelassen. Stattdessen kann ein Deckel oder ein Wärmeverteiler an der ersten Package-Komponente 100 angebracht werden. Wenn die zweite Package-Komponente 200 weggelassen wird, können die Rückseiten-Umverteilungsstruktur 106 und die Durchkontaktierungen 116 auch weggelassen werden.
  • Andere Merkmale und Prozesse können ebenfalls vorgesehen sein. Zum Beispiel können Teststrukturen vorgesehen sein, um beim Verifizierungstesten des 3D-Packaging oder von 3DIC-Vorrichtungen zu helfen. Die Teststrukturen können zum Beispiel Test-Pads, die in einer Umverteilungsschicht oder auf einem Substrat ausgebildet sind, was das Testen des 3D-Packaging oder des 3DIC erlaubt, die Verwendung von Sonden und/oder Sondenplatten und dergleichen umfassen. Der Verifizierungstest kann sowohl an Zwischenstrukturen als auch an der endgültigen Struktur durchgeführt werden. Zusätzlich können die hierin offenbarten Strukturen und Verfahren in Verbindung mit Testmethoden verwendet werden, die eine Zwischenüberprüfung bekannt guter Dies beinhalten, um die Ausbeute zu erhöhen und die Kosten zu senken.
  • Ausführungsformen können Vorteile erreichen. Das Ausbilden der Durchkontaktierungen 116 mit drei Plattierungsprozessen 122, 124 und 126 mit aufeinanderfolgend höherer Plattierungsstromdichte ermöglicht es, dass die Plattierungsprozesse 122, 124 und 126 konform sind und die Breiten W1 und W2 (siehe die 5B bis 5E) der resultierenden Durchkontaktierungen 116 kontrolliert werden. Das Plattieren der anfänglichen Schichten der Durchkontaktierungen 116 (z. B. der ersten Schichten aus leitfähigem Material 116B, siehe 5B) mit einem konformen Plattierungsprozess hilft dabei, dass die ersten Schichten aus leitfähigem Material 116B richtig an der Keimschicht 116A haften, wodurch die Wahrscheinlichkeit eines Ablösens verringert wird. Das Plattieren der letzten Schichten der Durchkontaktierungen 116 (z. B. der dritten leitfähigen Materialschichten 116D, siehe 5D) mit einem nicht konformen Plattierungsprozess hilft dabei, dass die dritten leitfähigen Materialschichten 116D mit sich verjüngenden oberen Abschnitte 116u mit konvexen obersten Flächen und stetig und nicht-linear abnehmender Breite (siehe 5E) ausgebildet werden. Die sich verjüngenden oberen Abschnitte 116u der Durchkontaktierungen 116 helfen dabei, dass ein Ausbilden von Hohlräumen in der Verkapselung 130 während des einen oder der mehreren Planarisierungsprozesse für die Verkapselung 130 verringert oder vermieden wird (siehe 8B). Die mechanische Stabilität der ersten Package-Komponente 100 kann somit erhöht werden. Ferner kann die Wahrscheinlichkeit eines Kurzschließens der Durchkontaktierungen 116 verringert werden, wodurch der Herstellungsertrag für die erste Package-Komponente 100 verbessert wird.
  • In einer Ausführungsform weist eine Vorrichtung auf: einen integrierten Schaltungs-Die; eine Verkapselung, die den integrierten Schaltungs-Die zumindest teilweise umgibt, wobei die Verkapselung Füllstoffe mit einem mittleren Durchmesser aufweist; eine Durchkontaktierung, die sich durch die Verkapselung erstreckt, wobei die Durchkontaktierung einen unteren Abschnitt einer konstanten Breite und einen oberen Abschnitt einer stetig abnehmenden Breite aufweist, wobei eine Dicke des oberen Abschnitts größer als der mittlere Durchmesser der Füllstoffe ist; und eine Umverteilungsstruktur mit: einer dielektrischen Schicht auf der Durchkontaktierung, der Verkapselung und dem integrierten Schaltungs-Die; und einer Metallisierungsstruktur mit einem Durchkontaktierungsabschnitt, der sich durch die dielektrische Schicht erstreckt, und einem Leitungsabschnitt, der sich entlang der dielektrischen Schicht erstreckt, wobei die Metallisierungsstruktur elektrisch mit der Durchkontaktierung und dem integrierten Schaltungs-Die verbunden ist.
  • In einigen Ausführungsformen der Vorrichtung weist der obere Abschnitt der Durchkontaktierung eine nicht-lineare Verjüngung in einer Richtung auf, die sich von dem unteren Abschnitt der Durchkontaktierung zu dem oberen Abschnitt der Durchkontaktierung erstreckt. In einigen Ausführungsformen der Vorrichtung liegt die Dicke des oberen Abschnitts der Durchkontaktierung in einem Bereich von 8 µm bis 10 µm. In einigen Ausführungsformen der Vorrichtung weist der obere Abschnitt der Durchkontaktierung erste Eckbereiche mit einem ersten abgerundeten Profil und zweite Eckbereiche mit einem zweiten abgerundeten Profil auf, wobei sich das zweite abgerundete Profil von dem ersten abgerundeten Profil unterscheidet. In einigen Ausführungsformen der Vorrichtung ist ein Teil der Füllstoffe in einem ersten Abstand von der Durchkontaktierung angeordnet, wobei der erste Abstand in einem Bereich von 2 µm bis 25 µm liegt. In einigen Ausführungsformen der Vorrichtung weist die Verkapselung ferner Beschleuniger mit einem mittleren Durchmesser auf, wobei der mittlere Durchmesser der Beschleuniger kleiner als der mittlere Durchmesser der Füllstoffe ist. In einigen Ausführungsformen der Vorrichtung sind die Füllstoffe Siliziumdioxid und die Beschleuniger sind ein Organophosphin.
  • In einer Ausführungsform umfasst ein Verfahren: Ausbilden einer ersten Öffnung in einer ersten dielektrischen Schicht, wobei die erste Öffnung eine erste Metallisierungsstruktur freilegt; und Ausbilden einer Durchkontaktierung, umfassend: Abscheiden einer Keimschicht in der ersten Öffnung und auf Abschnitten der ersten Metallisierungsstruktur, die durch die erste Öffnung freigelegt sind; Plattieren einer ersten leitfähigen Materialschicht auf der Keimschicht mit einem ersten Plattierungsprozess, wobei der erste Plattierungsprozess mit einer ersten Plattierungsstromdichte ausgeführt wird; Plattieren einer zweiten leitfähigen Materialschicht auf der ersten leitfähigen Materialschicht mit einem zweiten Plattierungsprozess, wobei der zweite Plattierungsprozess mit einer zweiten Plattierungsstromdichte ausgeführt wird, wobei die zweite Plattierungsstromdichte größer als die erste Plattierungsstromdichte ist; und Plattieren einer dritten leitfähigen Materialschicht auf der zweiten leitfähigen Materialschicht mit einem dritten Plattierungsprozess, wobei der dritte Plattierungsprozess mit einer dritten Plattierungsstromdichte ausgeführt wird, wobei die dritte Plattierungsstromdichte größer als die zweite Plattierungsstromdichte ist.
  • In einigen Ausführungsformen umfasst das Verfahren ferner: Anordnen eines integrierten Schaltungs-Dies auf der ersten dielektrischen Schicht neben der Durchkontaktierung; Verkapseln des integrierten Schaltungs-Dies und der Durchkontaktierung mit einer Verkapselung; und Planarisieren der Verkapselung derart, dass die obersten Flächen der Verkapselung, des integrierten Schaltungs-Dies und der Durchkontaktierung plan sind. In einigen Ausführungsformen des Verfahrens weist die Verkapselung Füllstoffe mit einem mittleren Durchmesser auf, wobei die Durchkontaktierung einen unteren Abschnitt mit konstanter Breite und einen oberen Abschnitt mit stetig abnehmender Breite aufweist, und wobei eine Dicke des oberen Abschnitts nach dem Planarisieren der Durchkontaktierung größer als der mittlere Durchmesser der Füllstoffe ist. In einigen Ausführungsformen des Verfahrens liegt die Dicke des oberen Abschnitts der Durchkontaktierung in einem Bereich von 8 µm bis 10 µm. In einigen Ausführungsformen des Verfahrens weist die Verkapselung ferner Beschleuniger mit einem mittleren Durchmesser auf, wobei der mittlere Durchmesser der Beschleuniger kleiner als der mittlere Durchmesser der Füllstoffe ist. In einigen Ausführungsformen des Verfahrens sind die Füllstoffe Siliziumdioxid und die Beschleuniger sind ein Organophosphin. In einigen Ausführungsformen des Verfahrens liegt die erste Plattierungsstromdichte in einem Bereich von 5 A/dm2 bis 10 A/dm2, die zweite Plattierungsstromdichte liegt in einem Bereich von 15 A/dm2 bis 22 A/dm2 und die dritte Plattierungsstromdichte liegt in einem Bereich von 20 A/dm2 bis 30 A/dm2. In einigen Ausführungsformen des Verfahrens ist eine Dicke der zweiten Schicht aus leitfähigem Material größer als eine Dicke der ersten Schicht aus leitfähigem Material und ist eine Dicke der dritten Schicht aus leitfähigem Material kleiner als die Dicke der zweiten Schicht aus leitfähigem Material. In einigen Ausführungsformen des Verfahrens weist die Keimschicht eine Titanschicht auf, und wobei die erste leitfähige Materialschicht, die zweite leitfähige Materialschicht und die dritte leitfähige Materialschicht Kupferschichten aufweisen. In einigen Ausführungsformen des Verfahrens umfasst das Plattieren der dritten Schicht aus leitfähigem Material ein Plattieren von ersten Eckbereichen der dritten Schicht aus leitfähigem Material mit einer anderen Rate als von zweiten Eckbereichen der dritten Schicht aus leitfähigem Material.
  • In einer Ausführungsform umfasst ein Verfahren: Ausbilden einer Durchkontaktierung, die sich von einer dielektrischen Schicht erstreckt, wobei die Durchkontaktierung eine konvexe oberste Fläche aufweist, wobei die Durchkontaktierung mit einer Mehrzahl von Plattierungsprozessen ausgebildet wird, wobei jeder aufeinanderfolgende der Plattierungsprozesse bei einer höheren Plattierungsstromdichte als ein vorheriger Plattierungsprozess ausgeführt wird; Anordnen eines integrierten Schaltungs-Dies auf der dielektrischen Schicht neben der Durchkontaktierung; Verkapseln des integrierten Schaltungs-Dies und der Durchkontaktierung mit einer Verkapselung, wobei die Verkapselung Füllstoffe mit einem mittleren Durchmesser aufweist; Planarisieren der Verkapselung derart, dass die obersten Flächen der Verkapselung, des integrierten Schaltungs-Dies und der Durchkontaktierung plan sind, wobei nach dem Planarisieren verbleibende Abschnitte der konvexen obersten Fläche der Durchkontaktierung eine erste Dicke aufweisen, wobei die erste Dicke größer als der mittlere Durchmesser der Füllstoffe ist; und Ausbilden einer Umverteilungsstruktur auf der Durchkontaktierung, der Verkapselung und dem integrierten Schaltungs-Die, wobei die Umverteilungsstruktur die Durchkontaktierung und den integrierten Schaltungs-Die elektrisch verbindet.
  • In einigen Ausführungsformen des Verfahrens ist ein anfänglicher der Plattierungsprozesse ein konformer Plattierungsprozess und ein letzter der Plattierungsprozesse ist ein nicht-konformer Plattierungsprozess. In einigen Ausführungsformen des Verfahrens liegt die erste Dicke der verbleibenden Abschnitte der konvexen obersten Oberfläche in einem Bereich von 8 µm bis 10 µm.
  • Das Vorangehende beschreibt Merkmale von mehreren Ausführungsformen, so dass ein Fachmann die Aspekte der vorliegenden Offenbarung besser verstehen kann. Der Fachmann sollte anerkennen, dass er die vorliegende Offenbarung leicht als Basis verwenden kann, um weitere Prozesse und Strukturen zu entwerfen oder zu modifizieren, um die gleichen Ziele zu erreichen und/oder die gleichen Vorteile der hier eingeführten Ausführungsformen zu realisieren. Der Fachmann sollte auch erkennen, dass solche äquivalenten Konstruktionen nicht von dem Geist und Schutzumfang der vorliegenden Offenbarung abweichen und dass er verschiedene Änderungen, Ersetzungen und Modifikationen hier vornehmen kann, ohne von dem Geist und Schutzumfang der vorliegenden Offenbarung abzuweichen.

Claims (20)

  1. Vorrichtung, aufweisend: einen integrierten Schaltungs-Die; eine Verkapselung, die den integrierten Schaltungs-Die zumindest teilweise umgibt, wobei die Verkapselung Füllstoffe mit einem mittleren Durchmesser aufweist; eine Durchkontaktierung, die sich durch die Verkapselung erstreckt, wobei die Durchkontaktierung einen unteren Abschnitt einer konstanten Breite und einen oberen Abschnitt einer stetig abnehmenden Breite aufweist, wobei eine Dicke des oberen Abschnitts größer als der mittlere Durchmesser der Füllstoffe ist; und eine Umverteilungsstruktur mit: einer dielektrischen Schicht auf der Durchkontaktierung, der Verkapselung und dem integrierten Schaltungs-Die; und einer Metallisierungsstruktur mit einem Durchkontaktierungsabschnitt, der sich durch die dielektrische Schicht erstreckt, und einem Leitungsabschnitt, der sich entlang der dielektrischen Schicht erstreckt, wobei die Metallisierungsstruktur elektrisch mit der Durchkontaktierung und dem integrierte Schaltungs-Die verbunden ist.
  2. Vorrichtung nach Anspruch 1, wobei der obere Abschnitt der Durchkontaktierung eine nicht-lineare Verjüngung in einer Richtung aufweist, die sich von dem unteren Abschnitt der Durchkontaktierung zu dem oberen Abschnitt der Durchkontaktierung erstreckt.
  3. Vorrichtung nach Anspruch 1 oder 2, wobei die Dicke des oberen Abschnitts der Durchkontaktierung in einem Bereich von 8 µm bis 10 µm liegt.
  4. Vorrichtung nach einen der vorhergehenden Ansprüche, wobei der obere Abschnitt der Durchkontaktierung erste Eckbereiche mit einem ersten abgerundeten Profil und zweite Eckbereiche mit einem zweiten abgerundeten Profil aufweist, wobei sich das zweite abgerundete Profil von dem ersten abgerundeten Profil unterscheidet.
  5. Vorrichtung nach einen der vorhergehenden Ansprüche, wobei ein Teil der Füllstoffe in einem ersten Abstand von der Durchkontaktierung angeordnet ist, wobei der erste Abstand in einem Bereich von 2 µm bis 25 µm liegt.
  6. Vorrichtung nach einen der vorhergehenden Ansprüche, wobei die Verkapselung ferner Beschleuniger mit einem mittleren Durchmesser aufweist, wobei der mittlere Durchmesser der Beschleuniger kleiner als der mittlere Durchmesser der Füllstoffe ist.
  7. Vorrichtung nach Anspruch 6, wobei die Füllstoffe Siliziumdioxid sind und die Beschleuniger ein Organophosphin sind.
  8. Verfahren, umfassend: Ausbilden einer ersten Öffnung in einer ersten dielektrischen Schicht, wobei die erste Öffnung eine erste Metallisierungsstruktur freilegt; und Ausbilden einer Durchkontaktierung, umfassend: Abscheiden einer Keimschicht in der ersten Öffnung und auf Abschnitten der ersten Metallisierungsstruktur, die durch die erste Öffnung freigelegt sind; Plattieren einer ersten leitfähigen Materialschicht auf der Keimschicht mit einem ersten Plattierungsprozess, wobei der erste Plattierungsprozess mit einer ersten Plattierungsstromdichte ausgeführt wird; Plattieren einer zweiten leitfähigen Materialschicht auf der ersten leitfähigen Materialschicht mit einem zweiten Plattierungsprozess, wobei der zweite Plattierungsprozess mit einer zweiten Plattierungsstromdichte ausgeführt wird, wobei die zweite Plattierungsstromdichte größer als die erste Plattierungsstromdichte ist; und Plattieren einer dritten leitfähigen Materialschicht auf der zweiten leitfähigen Materialschicht mit einem dritten Plattierungsprozess, wobei der dritte Plattierungsprozess mit einer dritten Plattierungsstromdichte ausgeführt wird, wobei die dritte Plattierungsstromdichte größer als die zweite Plattierungsstromdichte ist.
  9. Verfahren nach Anspruch 8, ferner umfassend: Anordnen eines integrierten Schaltungs-Dies auf der ersten dielektrischen Schicht neben der Durchkontaktierung; Verkapseln des integrierten Schaltungs-Dies und der Durchkontaktierung mit einem Verkapselungsmaterial; und Planarisieren der Verkapselung derart, dass die obersten Flächen der Verkapselung, des integrierten Schaltungs-Dies und der Durchkontaktierung plan sind.
  10. Verfahren nach Anspruch 9, wobei das Verkapselungsmaterial Füllstoffe mit einem mittleren Durchmesser aufweist, wobei die Durchkontaktierung einen unteren Abschnitt mit konstanter Breite und einen oberen Abschnitt mit stetig abnehmender Breite aufweist, und wobei eine Dicke des oberen Abschnitts nach dem Planarisieren der Durchkontaktierung größer als der mittlere Durchmesser der Füllstoffe ist.
  11. Verfahren nach Anspruch 10, wobei die Dicke des oberen Abschnitts der Durchkontaktierung in einem Bereich von 8 µm bis 10 µm liegt.
  12. Verfahren nach Anspruch 10 oder 11, wobei das Verkapselungsmaterial ferner Beschleuniger mit einem mittleren Durchmesser aufweist, wobei der mittlere Durchmesser der Beschleuniger kleiner als der mittlere Durchmesser der Füllstoffe ist.
  13. Verfahren nach Anspruch 12, wobei die Füllstoffe Siliziumdioxid sind und die Beschleuniger ein Organophosphin sind.
  14. Verfahren nach einem der Ansprüche 8 bis 13, wobei die erste Plattierungsstromdichte in einem Bereich von 5 A/dm2 bis 10 A/dm2 liegt, die zweite Plattierungsstromdichte in einem Bereich von 15 A/dm2 bis 22 A/dm2 liegt, und die dritte Plattierungsstromdichte in einem Bereich von 20 A/dm2 bis 30 A/dm2 liegt.
  15. Verfahren nach einer der Ansprüche 8 bis 14, wobei eine Dicke der zweiten Schicht aus leitfähigem Material größer als eine Dicke der ersten Schicht aus leitfähigem Material ist, und wobei eine Dicke der dritten Schicht aus leitfähigem Material kleiner als die Dicke der zweiten Schicht aus leitfähigem Material ist.
  16. Verfahren nach einer der Ansprüche 8 bis 15, wobei die Keimschicht eine Titanschicht aufweist, und wobei die erste leitfähige Materialschicht, die zweite leitfähige Materialschicht und die dritte leitfähige Materialschicht Kupferschichten aufweisen.
  17. Verfahren nach einer der Ansprüche 8 bis 16, wobei das Plattieren der dritten Schicht aus leitfähigem Material ein Plattieren von ersten Eckbereichen der dritten Schicht aus leitfähigem Material mit einer anderen Geschwindigkeit als von zweiten Eckbereichen der dritten Schicht aus leitfähigem Material umfasst.
  18. Verfahren, umfassend: Ausbilden einer Durchkontaktierung, die sich von einer dielektrischen Schicht erstreckt, wobei die Durchkontaktierung eine konvexe oberste Fläche aufweist, wobei die Durchkontaktierung mit einer Mehrzahl von Plattierungsprozessen ausgebildet wird, wobei jeder nachfolgende der Plattierungsprozesse mit einer höheren Plattierungsstromdichte als ein vorheriger der Plattierungsprozesse ausgeführt wird; Anordnen eines integrierten Schaltungs-Dies auf der dielektrischen Schicht neben der Durchkontaktierung; Verkapseln des integrierten Schaltungs-Dies und der Durchkontaktierung mit einem Verkapselungsmaterial, wobei das Verkapselungsmaterial Füllstoffe mit einem mittleren Durchmesser aufweist; Planarisieren der Verkapselung derart, dass die obersten Flächen der Verkapselung, des integrierten Schaltungs-Dies und der Durchkontaktierung plan sind, wobei nach dem Planarisieren verbleibende Abschnitte der konvexen obersten Fläche der Durchkontaktierung eine erste Dicke aufweisen, wobei die erste Dicke größer als der mittlere Durchmesser der Füllstoffe ist; und Ausbilden einer Umverteilungsstruktur auf der Durchkontaktierung, der Verkapselung und dem integrierten Schaltungs-Die, wobei die Umverteilungsstruktur die Durchkontaktierung und den integrierten Schaltungs-Die elektrisch verbindet.
  19. Verfahren nach Anspruch 18, wobei ein anfänglicher der Plattierungsprozesse ein konformer Plattierungsprozess ist und ein letzter der Plattierungsprozesse ein nicht-konformer Plattierungsprozess ist.
  20. Verfahren nach Anspruch 18 oder 19, wobei die erste Dicke der verbleibenden Abschnitte der konvexen obersten Oberfläche in einem Bereich von 8 µm bis 10 µm liegt.
DE102019114984.3A 2019-05-31 2019-06-04 Package für integrierte schaltungen und verfahren Active DE102019114984B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/427,569 US10950519B2 (en) 2019-05-31 2019-05-31 Integrated circuit package and method
US16/427,569 2019-05-31

Publications (2)

Publication Number Publication Date
DE102019114984A1 true DE102019114984A1 (de) 2020-12-03
DE102019114984B4 DE102019114984B4 (de) 2023-07-20

Family

ID=73264789

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019114984.3A Active DE102019114984B4 (de) 2019-05-31 2019-06-04 Package für integrierte schaltungen und verfahren

Country Status (5)

Country Link
US (4) US10950519B2 (de)
KR (1) KR102308482B1 (de)
CN (2) CN115579341A (de)
DE (1) DE102019114984B4 (de)
TW (1) TWI727423B (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020142480A (ja) * 2019-03-08 2020-09-10 Tdk株式会社 積層体とセンサパッケージ及びそれらの製造方法
US11410902B2 (en) * 2019-09-16 2022-08-09 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
CN113078132B (zh) * 2021-06-03 2021-08-27 浙江集迈科微电子有限公司 用于传导高频信号的转接板及其制备方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060049056A1 (en) * 2002-04-12 2006-03-09 Acm Research, Inc. Electropolishing and electroplating methods
US20090179317A1 (en) * 2008-01-11 2009-07-16 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
US20120145552A1 (en) * 2010-12-08 2012-06-14 Mizuki Nagai Electroplating method
US20140070403A1 (en) * 2012-09-12 2014-03-13 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging Methods and Packaged Devices
US20150262909A1 (en) * 2014-03-12 2015-09-17 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with through-vias having tapered ends
US20160064298A1 (en) * 2014-08-28 2016-03-03 Infineon Technologies Ag Embedding additive particles in encapsulant of electronic device
US20170032977A1 (en) * 2015-07-31 2017-02-02 Taiwan Semiconductor Manufacturing Company, Ltd. Redistribution lines having stacking vias

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6784541B2 (en) * 2000-01-27 2004-08-31 Hitachi, Ltd. Semiconductor module and mounting method for same
US6297155B1 (en) * 1999-05-03 2001-10-02 Motorola Inc. Method for forming a copper layer over a semiconductor wafer
JP2001028379A (ja) 1999-07-15 2001-01-30 Asahi Chem Ind Co Ltd 半導体装置及びその製造方法
US6632704B2 (en) 2000-12-19 2003-10-14 Intel Corporation Molded flip chip package
US7534722B2 (en) * 2005-06-14 2009-05-19 John Trezza Back-to-front via process
JP4397399B2 (ja) * 2007-02-15 2010-01-13 富士通株式会社 半導体装置の製造方法
US8759964B2 (en) 2007-07-17 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level package structure and fabrication methods
JP5446126B2 (ja) * 2008-05-13 2014-03-19 富士通セミコンダクター株式会社 電解メッキ方法および半導体装置の製造方法
TWI546925B (zh) * 2010-02-09 2016-08-21 精材科技股份有限公司 晶片封裝體及其形成方法
US9754835B2 (en) * 2010-02-16 2017-09-05 Deca Technologies Inc. Semiconductor device and method comprising redistribution layers
CN102859691B (zh) 2010-04-07 2015-06-10 株式会社岛津制作所 放射线检测器及其制造方法
US9048233B2 (en) 2010-05-26 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package systems having interposers
US8361842B2 (en) 2010-07-30 2013-01-29 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded wafer-level bonding approaches
US8884431B2 (en) 2011-09-09 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures for semiconductor devices
US9064879B2 (en) 2010-10-14 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures using a die attach film
JP6231277B2 (ja) * 2011-01-28 2017-11-15 住友ベークライト株式会社 封止用エポキシ樹脂組成物及び電子部品装置
JP5659946B2 (ja) 2011-05-10 2015-01-28 日立化成株式会社 半導体封止用接着剤及びその製造方法、並びに半導体装置
US8829676B2 (en) 2011-06-28 2014-09-09 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure for wafer level package
US9000584B2 (en) 2011-12-28 2015-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor device with a molding compound and a method of forming the same
US8680647B2 (en) 2011-12-29 2014-03-25 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with passive devices and methods of forming the same
US8703542B2 (en) 2012-05-18 2014-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer-level packaging mechanisms
US9991190B2 (en) 2012-05-18 2018-06-05 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging with interposer frame
US8809996B2 (en) 2012-06-29 2014-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. Package with passive devices and method of forming the same
KR101971279B1 (ko) * 2012-08-30 2019-04-22 에스케이하이닉스 주식회사 범프 구조물 및 그 형성 방법
US8785299B2 (en) 2012-11-30 2014-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. Package with a fan-out structure and method of forming the same
US8803306B1 (en) 2013-01-18 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out package structure and methods for forming the same
US8778738B1 (en) 2013-02-19 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor devices and packaging devices and methods
US9263511B2 (en) 2013-02-11 2016-02-16 Taiwan Semiconductor Manufacturing Co., Ltd. Package with metal-insulator-metal capacitor and method of manufacturing the same
US9048222B2 (en) 2013-03-06 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating interconnect structure for package-on-package devices
US8877554B2 (en) 2013-03-15 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor devices, methods of packaging semiconductor devices, and PoP devices
US9368460B2 (en) 2013-03-15 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out interconnect structure and method for forming same
US9812337B2 (en) * 2014-12-03 2017-11-07 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package pad and methods of forming
US10115647B2 (en) * 2015-03-16 2018-10-30 Taiwan Semiconductor Manufacturing Company, Ltd. Non-vertical through-via in package
US10446522B2 (en) * 2015-04-16 2019-10-15 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming multiple conductive features in semiconductor devices in a same formation process
US10177090B2 (en) * 2015-07-28 2019-01-08 Bridge Semiconductor Corporation Package-on-package semiconductor assembly having bottom device confined by dielectric recess
JP6530298B2 (ja) * 2015-10-09 2019-06-12 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
KR101982040B1 (ko) * 2016-06-21 2019-05-24 삼성전기주식회사 팬-아웃 반도체 패키지
US9768133B1 (en) * 2016-09-22 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method of forming the same
US10037963B2 (en) * 2016-11-29 2018-07-31 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of forming the same
US10290584B2 (en) * 2017-05-31 2019-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. Conductive vias in semiconductor packages and methods of forming same
US10522526B2 (en) 2017-07-28 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. LTHC as charging barrier in InFO package formation
US10622326B2 (en) * 2017-08-18 2020-04-14 Industrial Technology Research Institute Chip package structure
US10269773B1 (en) * 2017-09-29 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages and methods of forming the same
US10784203B2 (en) * 2017-11-15 2020-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060049056A1 (en) * 2002-04-12 2006-03-09 Acm Research, Inc. Electropolishing and electroplating methods
US20090179317A1 (en) * 2008-01-11 2009-07-16 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
US20120145552A1 (en) * 2010-12-08 2012-06-14 Mizuki Nagai Electroplating method
US20140070403A1 (en) * 2012-09-12 2014-03-13 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging Methods and Packaged Devices
US20150262909A1 (en) * 2014-03-12 2015-09-17 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with through-vias having tapered ends
US20160064298A1 (en) * 2014-08-28 2016-03-03 Infineon Technologies Ag Embedding additive particles in encapsulant of electronic device
US20170032977A1 (en) * 2015-07-31 2017-02-02 Taiwan Semiconductor Manufacturing Company, Ltd. Redistribution lines having stacking vias

Also Published As

Publication number Publication date
US11626339B2 (en) 2023-04-11
CN112018061B (zh) 2022-10-18
US20230245939A1 (en) 2023-08-03
US20210225723A1 (en) 2021-07-22
TWI727423B (zh) 2021-05-11
US10950519B2 (en) 2021-03-16
US20200381325A1 (en) 2020-12-03
TW202046448A (zh) 2020-12-16
US11935804B2 (en) 2024-03-19
DE102019114984B4 (de) 2023-07-20
US20240178091A1 (en) 2024-05-30
KR102308482B1 (ko) 2021-10-07
CN115579341A (zh) 2023-01-06
CN112018061A (zh) 2020-12-01
KR20200138632A (ko) 2020-12-10

Similar Documents

Publication Publication Date Title
DE102021111153B4 (de) Gehäustes halbleiterbauelement und verfahren zum bilden dieses bauelements
DE102019117762B4 (de) Integriertes schaltungspackage und verfahren
DE102017117815B4 (de) Struktur eines Halbleitergehäuses und Herstellungsverfahren
DE102019130567B4 (de) Package mit brücken-die zum verbinden und verfahren zu dessen herstellung
DE102020104147B4 (de) Halbleiter-bauelemente und verfahren zu deren herstellung
DE102019103729B4 (de) Halbleiter-package und verfahren
DE102018130035B4 (de) Package und verfahren
DE102019109592B4 (de) Die-stapel und deren ausbildungsverfahren
DE102019109690A1 (de) Halbleiterstrukturen und Verfahren zu deren Herstellung
DE102019120381B4 (de) Integriertes schaltungs-package und verfahren
DE102015105855A1 (de) Halbleitergehäuse und Verfahren zu ihrer Ausbildung
DE102021102836A1 (de) Integriertes schaltungspackage und verfahren
DE102019114984B4 (de) Package für integrierte schaltungen und verfahren
DE102020130996A1 (de) Halbleiter-package und verfahren zu dessen herstellung
DE102018102086A1 (de) Halbleiter-packages und verfahren zu deren herstellung
DE102021112540B4 (de) Antennenvorrichtung und -verfahren
DE102019114074A1 (de) Integriertes-schaltkreis-package und verfahren
DE102021119243A1 (de) Geformte dies in halbleiterpackages und deren herstellungsverfahren
DE102020108481B4 (de) Halbleiter-Die-Package und Herstellungsverfahren
DE102021103541A1 (de) Ic-package und verfahren
DE102020131125A1 (de) Halbleiterpaket und Verfahren zum Herstellen desselben
DE102021102227A1 (de) Wärmeableitung bei Halbleiter-Packages und Verfahren zum Ausbilden derselben
DE102019129840B4 (de) Halbleiter-bauelement und verfahren zu dessen herstellung
DE102023100773A1 (de) Integriertes schaltungs-package und verfahren
DE102021114921A1 (de) Package und Verfahren zum Fertigen desselben

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final