DE102011002170B4 - Verfahren zur Herstellung eines Elektronikbauelement-Packages, Elektronikbauelement-Package und Verriegelungssystem - Google Patents

Verfahren zur Herstellung eines Elektronikbauelement-Packages, Elektronikbauelement-Package und Verriegelungssystem Download PDF

Info

Publication number
DE102011002170B4
DE102011002170B4 DE102011002170.1A DE102011002170A DE102011002170B4 DE 102011002170 B4 DE102011002170 B4 DE 102011002170B4 DE 102011002170 A DE102011002170 A DE 102011002170A DE 102011002170 B4 DE102011002170 B4 DE 102011002170B4
Authority
DE
Germany
Prior art keywords
pad
bump
pads
electronic component
encapsulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102011002170.1A
Other languages
English (en)
Other versions
DE102011002170A1 (de
Inventor
Soon Lock Goh
Swee Kah Lee
Chin Wei Ronnie Tan
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102011002170A1 publication Critical patent/DE102011002170A1/de
Application granted granted Critical
Publication of DE102011002170B4 publication Critical patent/DE102011002170B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85439—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/1576—Iron [Fe] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

Verfahren zum Herstellen eines Elektronikbauelement-Package, umfassend: Ausbilden eines ersten Pads und eines zweiten Pads direkt auf einem Träger; teilweises Entfernen des Trägers unter dem ersten und dem zweiten Pad, so dass unter dem ersten und dem zweiten Pad Unterätzöffnungen ausgebildet werden; Anordnen einer Kapselung um das erste und das zweite Pad und auf dem Träger, so dass die Kapselung auf dem Träger, auf dem ersten Pad, auf dem zweiten Pad und in den Unterätzöffnungen unter dem ersten und dem zweiten Pad angeordnet ist; Entfernen des Trägers von der Kapselung und dem ersten und zweiten Pad, wodurch das erste und das zweite Pad teilweise freigelegt werden; und Ausbilden eines ersten Höckers auf dem ersten freigelegten Pad und eines zweiten Höckers auf dem zweiten freigelegten Pad.

Description

  • Die Erfindung betrifft ein Elektronikbauelement mit verbindenden Elementen und ein Verfahren zu dessen Herstellung.
  • Die Oberflächenmontagetechnologie ist eine Technologie zum direkten Montieren von Elektronikbauelementen auf der Oberfläche einer gedruckten Leiterplatte (PCB – Printed Circuit Board). Die Oberflächenmontagetechnologie hat die Durchstecktechnologie (through-hole technology) des Einpassens von Elektronikbauelementen mit Drahtzuleitungen in Löcher in der gedruckten Leiterplatte (PCB) größtenteils ersetzt.
  • Ein oberflächenmontiertes Bauelement ist üblicherweise kleiner als sein Durchsteckgegenstück, weil es entweder kleinere Zuleitungen oder überhaupt keine Zuleitungen besitzt. Ein oberflächenmontiertes Bauelement kann kurze Pins oder Zuleitungen (leads) von unterschiedlichen Arten, flache Kontakte, eine Matrix aus Lotkugeln wie etwa ein Ball Grid Array (BGA) oder Anschlüsse an den Körper besitzen.
  • Eine Art eines oberflächenmontierten Bauelements umfasst ein Halbleiterbauelement, das auf einer metallischen Stütze (Träger) oder Systemträger (leadframe) montiert wird. Die Halbleiter-Bauelementkontakte werden unter Verwendung von Bonddrähten elektrisch mit dem Systemträger verbunden. Auch die Rückseite des Halbleiterbauelements kann mit dem Systemträger verbunden sein. Nach dem Verbinden des Halbleiterbauelements mit dem Systemträger wird das System mit einer Vergussmasse gekapselt. Einige oberflächenmontierte Bauelement-Packages wie etwa TSLP (Thin Small Leadless Package) besitzen metallische Stützen, die sich alle auf einer Seite des Package befinden. Andere oberflächenmontierte Bauelement-Packages wie etwa TSFP (Thin Small Flat Package) oder SOT (Small Outline Transistor) besitzen metallische Stützen, die von dem Package oder der Dichtmasse seitlich auf flache oder gebogene Weise vorstehen. Die metallischen Stützen werden über Löten thermisch und elektrisch mit den assoziierten leitenden Linien der Leiterplatte verbunden.
  • Die Druckschrift US 6 539 624 B1 offenbart eine Umverdrahtung auf einem Substrat sowie eine zum Teil durch eine Kapselung umgebene Lotkugel. Die Lotkugel kontaktiert eine leitende Schicht und weist eine taillierte Form auf.
  • Die Druckschrift US 7 579 676 B2 offenbart einen auf einem Träger angeordneten und von einer Vergussmasse umgebenen Halbleiterchip, welcher über Bonddrähte mit Kontaktpads verbunden ist. Auf der Unterseite der Kontaktpads sind Lotkugeln angeordnet.
  • In der Druckschrift US 6 861 295 B2 werden Pads und darüber angeordnete Schichten auf einem Träger ausgebildet. Nachdem ein Chip auf einem der Pads angebracht wurde, werden der Chip und die Pads durch einen Körper gekapselt. Anschließend wird der Träger entfernt und leitende Schichten auf der Unterseite des Pads aufgebracht.
  • Für ein umfassenderes Verständnis der vorliegenden Erfindung und ihrer Vorteile wird nun auf die folgenden Beschreibungen in Verbindung mit der beiliegenden Zeichnung Bezug genommen. Es zeigen:
  • 1 eine Querschnittsansicht eines herkömmlichen Systemträgers gemäß dem Stand der Technik;
  • 2 eine Querschnittsansicht eines Trägers mit Pads;
  • 3 eine Querschnittsansicht eines Trägers mit untergeätzten Pads;
  • 4 eine Querschnittsansicht eines an ein Pad drahtgebondeten Dies (Chipdie);
  • 5 eine Querschnittsansicht einer gekapselten Die-Anordnung über dem Träger;
  • 6 eine Querschnittsansicht der gekapselten Die-Anordnung mit einem entfernten Träger und
  • 7 eine Querschnittsansicht der gekapselten Die-Anordnung mit an den Pads angeordneten Lothöckern.
  • Die Herstellung und Verwendung der gegenwärtig bevorzugten Ausführungsformen werden unten ausführlicher erörtert. Es versteht sich jedoch, dass die vorliegende Erfindung viele anwendbare erfindungsgemäße Konzepte bereitstellt, die in einer großen Vielzahl spezifischer Kontexte verkörpert werden können. Die erörterten spezifischen Ausführungsformen sind lediglich veranschaulichend für spezifische Wege zum Herstellen und Verwenden der Erfindung und beschränken nicht den Schutzbereich der Erfindung.
  • Die vorliegende Erfindung wird bezüglich bevorzugter Ausführungsformen in einem spezifischen Kontext beschrieben, nämlich einem Elektronikbauelement-Package. Die Erfindung kann jedoch auch auf andere Kapselungstechnologien angewendet werden.
  • 1 zeigt einen herkömmlichen Träger 10 gemäß dem Stand der Technik, in der Regel einen Systemträger (leadframe) aus Kupfer (Cu), mit einem auf einem ersten Nickelhöcker (Ni) 25 angeordneten Draht-Bondpad 20 aus Silber (Ag) und einem auf dem zweiten Nickelhöcker (Ni) 35 angeordneten Die-Bondpad 30 aus Silber (Ag). Ein Die 60 ist in der Regel auf dem Die-Bondpad 30 angeordnet und über einen Bonddraht 65 elektrisch mit dem Draht-Bondpad 20 verbunden.
  • Die Nickelhöcker (Ni) 25, 35 werden in der Regel durch eine Plattierungstechnologie auf dem Träger 10 ausgebildet. Das Plattieren der Nickelhöcker (Ni) 25, 35 auf dem Träger 10 erfordert im Allgemeinen viele komplexe Bearbeitungsschritte, die die Zykluszeit und die Kosten verlängern beziehungsweise erhöhen. Mehrere Rohmaterialien und eine Vielzahl an Maschinen kann verwendet werden, was die Kosten weiter erhöht.
  • Bei einer Ausführungsform der vorliegenden Erfindung werden Lothöcker direkt auf Bondpads ohne die Ausbildung von Nickelhöckern (Ni) ausgebildet. Bei einer Ausführungsform der Erfindung werden Lothöcker direkt neben den Bondpads ausgebildet. Bei einer weiteren Ausführungsform werden Lothöcker an die Bondpads angrenzend ausgebildet.
  • Bei einer weiteren Ausführungsform werden die Lothöcker unter den Bondpads ausgebildet, wobei Verlängerungen der Kapselung eine mechanische Stütze für die Lothöcker liefern. Bei noch einer weiteren Ausführungsform verriegeln die Verlängerungen der Kapselung die Lothöcker an den Bondpads. Bei einer Ausführungsform umfassen die Lotkugeln eine Nut, eine Kerbe, eine Ausnehmung oder eine Einprägung. Alternativ umfassen die Lotkugeln einen Durchmesser in einem mittleren Gebiet, der kleiner ist als ein Durchmesser in einem oberen Gebiet und einem unteren Gebiet. Die Verlängerungen der Kapselung erstrecken sich in die Nut, Kerbe, Ausnehmung, Einprägung oder den kleineren Durchmesser des mittleren Gebiets. Bei noch einer weiteren Ausführungsform approximiert die Nut, die Kerbe, die Ausnehmung oder die Einprägung des Lothöckers einen Flaschenhals oder eine Ausnehmung einer Sanduhr.
  • Bei einer Ausführungsform werden Bondpads auf dem Träger oder Systemträger ausgebildet. Der Träger oder Systemträger umfasst ein anderes Material als das Bondpad. Das Bondpad kann ein dünnes Edelmetall wie etwa Silber (Ag) oder Gold (Au) umfassen. Bei einer Ausführungsform wird der Träger oder Systemträger teilweise weggeätzt, wobei etwa die Hälfte der Dicke des Trägermaterials entfernt wird, wodurch Spalten unter einem Abschnitt der Bondpads entstehen. An diesem Punkt werden die Bondpads mit dem Träger oder Systemträger durch einen erhöhten Träger oder Systemträger verbunden, der nicht weggeätzt worden ist.
  • Zum Kapseln der Bondpads kann eine Vergussmasse verwendet werden. Bei einer Ausführungsform fließt die Vergussmasse in Spalten unter den Bondpads, wodurch diese Spalten vollständig gefüllt werden und die Kapselung gebildet wird. Der Träger oder Systemträger wird abgeätzt, wodurch leere Spalten oder Öffnungen unter den Bondpads zurückgelassen werden und die Bondpads freigelegt werden. Die leeren Spalten oder Öffnungen können beim Lotdrucken mit einer Lotpaste gefüllt werden. Lothöcker können nach dem Aufschmelzen (reflow) ausgebildet werden, wodurch das Elektronikbauelement-Package fertiggestellt wird. Bei Montage auf der gedruckten Leiterplatte (PCB) bilden die Lothöcker eine mechanische und elektrische Brücke von dem Elektronikbauelement-Package zu der gedruckten Leiterplatte (PCB).
  • Ausführungsformen der vorliegenden Erfindung liefern viele Vorteile einschließlich eines integrierten Elektronikbauelement-Package mit einem festen Verriegelungssystem, das ein Abfallen von Pads verhindert. Zu anderen Vorteilen zählen ein leichterer und kosteneffizienterer Herstellungsprozess.
  • Die 2–7 zeigen eine Ausführungsform eines Prozessflusses, der ein Elektronikbauelement-Package ausbildet. Das Draht-Bondpad 120 und das Die-Bondpad 130 können direkt auf dem Träger 100 angeordnet sein, wie in 2 dargestellt. Das Die-Bondpad 120 und das Die-Bondpad 130 können durch Ausbilden einer Schicht aus Edelmetall auf dem Träger 100 ausgebildet werden. Die Bondpads 120, 130 können Silber (Ag) oder Gold (Au) umfassen, aber andere Materialien können Palladium (Pd), Kupfer (Cu) oder Aluminium (Al) sein. Das Draht-Bondpad 120 und das Die-Bondpad 130 können etwa 1–4 μm (Mikrometer) oder etwa 1,5–3 μm (Mikrometer) dick sein. Alternativ sind sie etwa 2 μm (Mikrometer) dick.
  • Eine zusätzliche Edelmetallschicht, die Kupfer(Cu)-, Palladium(Pd)- oder Gold(Au)-Flash umfasst, kann optional unter den Bondpads 120, 130 oder zwischen den Bondpads 120, 130 und dem Träger 100 platziert werden. Die zusätzliche Metallschicht kann die Haftung des Lots an den Bondpads 120, 130 vergrößern. Die Schichten aus edlen Materialien können durch stromloses Plattieren, elektrolytisches Plattieren oder Sputtern ausgebildet werden.
  • Ein Fotolack kann auf der Schicht aus Edelmetall (nicht gezeigt) abgeschieden werden. Es werden herkömmliche Lithografietechniken angewendet, um den Fotolack zu strukturieren. Der Fotolack wird dann von Bereichen außerhalb der Gebiete entfernt, wo die Bondpads 120, 130 durch Anwenden einer herkömmlichen Ätzchemie ausgebildet werden. Der Ätzprozess kann das Edelmetall von den Bereichen entfernen, wo die Pads 120, 130 nicht ausgebildet werden.
  • Nach dem Ausbilden der Pads 120, 130 kann der Träger 100 geätzt werden. Das Material des Trägers 100 kann Kupfer (Cu) oder Eisen (Fe) sein. Eine isotrope Nassätzung wird auf den Träger 100 angewendet, wodurch die obere Oberfläche des Trägers 100 entfernt wird. Die isotrope Nassätzung kann hinsichtlich der Bondpads 120, 130 selektiv sein, das heißt, die isotrope Nassätzung entfernt Material des Trägers 100, aber nicht das Material der Bondpads 120, 130. Bei einer Ausführungsform entfernt die isotrope Nassätzung vertikal etwa 15 μm (Mikrometer) bis 30 μm (Mikrometer) oder alternativ etwa die Hälfte der Materialdicke des Trägers 100. Bei einer Ausführungsform entfernt die isotrope Nassätzung vertikal etwa 20 μm (Mikrometer) bis etwa 25 μm (Mikrometer). Bei einer Ausführungsform entfernt die isotrope Nassätzung auch Material des Trägers unter den Pads 120, 130, wodurch Unterätzöffnungen 140 entstehen. Der isotrope Nassätzprozess entfernt horizontal etwa 5 μm (Mikrometer) bis etwa 15 μm (Mikrometer) oder alternativ etwa 10 μm (Mikrometer). Nachdem der Ätzprozess abgeschlossen ist, kann der Fotolack über den Bondpad-Gebieten 120, 130 entfernt werden. Dies ist in 3 gezeigt.
  • Bei einer Ausführungsform kann der Träger 100 durch einen nassen Säureätzprozess (wet acid etch) oder alternativ durch einen Trockenätzprozess wie etwa Plasmaätzen geätzt werden. Bei einer Ausführungsform kann eine Nassätzchemie für das Entfernen von Kupfer (Cu) Ammoniakchlorid sein und eine Nassätzchemie für das Entfernen von Eisen (Fe) kann ein Eisenchlorid zusammen mit einer Zitronensäure sein.
  • Bei einer Ausführungsform kann die verbleibende erhöhte Struktur 150 des Trägers 100 unter den Bondpads 120, 130, die nicht weggeätzt wurde, einen Zylinder mit einer kreisförmigen Basis bilden. Bei einer weiteren Ausführungsform kann die erhöhte Struktur 150 einen Zylinder mit einer ovalen Basis bilden. Bei noch einer weiteren Ausführungsform kann die erhöhte Struktur einen Zylinder mit einer Basis von einer beliebigen anderen runden Gestalt bilden. Bei einer Ausführungsform können die Seitenwände 155 der erhöhten Struktur 150 eine runde Gestalt oder alternativ eine gerade Gestalt aufweisen. Bei einer weiteren Ausführungsform können die Seitenwände 155 der erhöhten Struktur 150 eine konkave Gestalt aufweisen. Die Höhe der Seitenwände des Zylinders kann etwa 5 bis 10 μm (Mikrometer), etwa 7 bis 10 μm (Mikrometer), etwa 5 bis 8 μm (Mikrometer) oder alternativ etwa 6 μm (Mikrometer) betragen.
  • Wie in 4 dargestellt, wird bei einer Ausführungsform ein IC(Integrated Circuit)-Die 160 an dem Die-Bondpad 130 angebracht, indem eine Schicht aus Epoxidkleber auf die obere Oberfläche des Die-Bondpad 130 dispensiert und der IC-Die 160 an der Epoxidkleberschicht angebracht wird. Nach dem Anbringen des IC-Die 160 an der Epoxidkleberschicht kann der Epoxidkleber beispielsweise bei einer Temperatur von etwa 150°C für etwa 30 Minuten bis etwa 90 Minuten gehärtet werden. Bei einer weiteren Ausführungsform kann der IC-Die 160 an dem Diepad 130 durch eutektisches Bonden mit einem Temperaturbudget von bis zu etwa 320°C angebracht werden. Die Rückseite des IC-Die 160 wird geschmolzen und an dem Die-Bondpad 130 angebracht.
  • Bei einer Ausführungsform kann der IC-Die 160 eine integrierte Schaltung sein, die eine Verarbeitungseinheit oder eine Speichereinheit oder eine Kombination aus einer Verarbeitungseinheit und einer Speichereinheit umfasst. Bei einer weiteren Ausführungsform kann der IC-Die 160 eine diskrete Halbleiterkomponente wie etwa ein einzelner Transistor sein.
  • Der IC-Die 160 ist durch einen Draht 165 an das Draht-Bondpad 120 drahtgebondet. Bei einer Ausführungsform kann eine Kugel an dem Ende des Drahts 165 ausgebildet werden, und die Kugel kann unter Verwendung von Hitze, Druck und Ultraschallenergie an den IC-Die 160 angebracht werden. Bei einer Ausführungsform wird der Draht 165 ohne Ausbilden einer Kugel direkt an dem Draht-Bondpad 120 angebracht. Die Drahtverbindung zwischen dem Draht 165 und dem Draht-Bondpad 120 wird in der Regel als ein Wedge-Bond oder Tail-Bond bezeichnet.
  • 5 zeigt eine Kapselung oder einen Körper 170 der Bondpads 120, 130, des IC-Die 160 und der Drahtverbindung 165 unter Verwendung einer über dem Träger 100 angeordneten Vergussmasse. Die Vergussmasse kann geschmolzen werden und bei etwa 160°C bis etwa 185°C in ein Formgehäuse fließen und danach gehärtet werden. Die Kapselung oder der Körper 170 können durch einen Transfer-Molding-Prozess oder alternativ durch einen Spritzgießprozess ausgebildet werden.
  • Bei einer Ausführungsform kann die Kapselung oder der Körper 170 das Bondpad 120, 130 vollständig umgeben, und die Vergussmasse kann die Unterätzöffnungen 140 vollständig füllen. Die Vergussmasse kann Verlängerungen 175 unter den Bondpads 120, 130 mit abgerundeten Spitzen 177 bilden. Bei einer Ausführungsform können die Spitzen 177 der Verlängerungen 175 eine Ergänzung zu den Seitenwänden 155 der erhöhten Struktur 150 bilden. Die Spitzen 177 der Verlängerungen 175 können ein Eindruck der Seitenwände 155 der erhöhten Struktur 150 sein. Bei einer weiteren Ausführungsform können die Verlängerungen 175 konvexe Spitzen 177 umfassen.
  • Die Vergussmasse kann aus einem Material ausgewählt werden, das gute Strömungsfülleigenschaften aufweist und dennoch ausreichend Festigkeit besitzt, um in der Unterätzöffnung 140 ausreichend starke und zuverlässige Verlängerungen 175 auszubilden. Bei einer Ausführungsform umfasst die Vergussmasse einen wärmehärtenden (duroplastischen) Kunststoff und einen Silizium(di)oxid-Füllstoff. Bei einer anderen Ausführungsform umfasst die Vergussmasse ein epoxidbasiertes Harz wie etwa ein polyaromatisches oder multifunktionales Expoxidharz. Das epoxidbasierte Harz kann Epoxid-Cresol-Novolac oder Ortho-Cresol-Novolac sein.
  • Der Körper oder die Kapselung 170 kann ein elektrisch isolierendes oder nicht leitendes Material umfassen. Der Körper oder die Kapselung 170 kann ein dielektrisches Kapselungsmittel sein. Der Körper oder die Kapselung 170 kann etwa 0,05 mm bis etwa 0,30 mm dick sein. Der Körper oder die Kapselung 170 kann alternativ etwa 0,20 mm bis etwa 0,25 mm dick oder etwa 0,08 mm bis etwa 0,12 mm dick sein.
  • In 6 kann der Träger 100 durch einen Nassätzprozess von der Kapselung 170 entfernt werden, wodurch unter den Bondpads 120, 130 ein leerer Raum oder eine Öffnung 180 zurückbleibt. Die untere Oberfläche der Bondpads 120, 130 sind nun durch die Öffnung 180 freigelegt. Bei einer Ausführungsform kann die Öffnung 180 unter den Bondpads 120, 130 eine ähnliche Gestalt oder eine gleiche Gestalt wie die erhöhte Struktur 150 umfassen. Bei einer weiteren Ausführungsform kann die Öffnung 180 verschiedene Gestalten von der erhöhten Struktur 150 umfassen. Die Öffnung 180 kann Seitenwände 155 mit konkaven Abrundungen umfassen.
  • Bei einer Ausführungsform kann der Träger 100 durch einen nassen Säureätzprozess oder alternativ durch einen Trockenätzprozess wie etwa Plasmaätzen von der Kapselung 170 entfernt werden. Bei einer Ausführungsform kann eine typische Nassätzchemie für das Entfernen von Kupfer (Cu) Ammoniakchlorid und eine typische Nassätzchemie für das Entfernen von Eisen (Fe) Eisenchlorid zusammen mit einer Zitronensäure sein.
  • In einer Ausführungsform wird zum Ausbilden von leitenden Lothöckern 190 in den Öffnungen 180 unter den exponierten Bondpads 120, 130 eine Lotpaste verwendet. Die Lotpaste kann ein Material mit guter Viskosität und Ausbreitmaß umfassen. Die Lotpaste umfasst in der Regel eine Zinn- oder Bleikomponente wie etwa Sn-Pb. Alternativ können SAC-Legierungen (Sn/Ag/Cu) oder Sn-Antimon-Legierungen (Sn/Sb) verwendet werden.
  • Die Lothöcker 190 schützen und stabilisieren weiterhin die Bondpads 120, 130 und füllen die Unterätzöffnung 180. Die Lothöcker 190 können unter Verwendung eines Lotpastendruckprozesses und eines Aufschmelzprozesses ausgebildet werden. Die Lotpaste kann in die Kanten der Unterätzöffnung 180 gedrückt und gezwungen werden, wodurch ein durchgehender gleichförmiger und hohlraumfreier Lothöcker 190 entsteht. Nach dem Kühlen bilden die Lothöcker 190 eine mechanisch robuste und zuverlässige Verriegelung mit der die Bondpads 120, 130 bedeckenden und schützenden Kapselung 170. Die Lothöcker 190 können die Bondpads 120, 130 an die Kapselung 170 verriegeln und diese integrieren, so dass ein Abfallen der Bondpads verhindert werden kann.
  • Die Lothöcker 190 können ein oberes Gebiet, ein mittleres Gebiet und ein unteres Gebiet umfassen. Bei einer Ausführungsform umfasst der Lothöcker 190 eine dreidimensionale Form, wobei das mittlere Gebiet einen kleineren Durchmesser als ein Durchmesser des unteren Gebiets und ein Durchmesser des oberen Gebiets umfasst. Bei einer Ausführungsform kann der Lothöcker 190 ein erstes Gebiet und ein zweites Gebiet umfassen. Das erste Gebiet, das das an die Bondpads 120, 130 angrenzende Gebiet ist, kann eine Gestalt eines Zylinders mit einem konkaven Zylinderkörper umfassen, und das zweite Gebiet, das das Gebiet außerhalb der Kapselungsschicht ist, kann einen teilweise kugelförmigen Sektor umfassen, der größer ist als ein halbkugelförmiger Sektor. Bei noch einer weiteren Ausführungsform umfasst der Lothöcker eine Nut, eine Kerbe, eine Ausnehmung oder eine Einprägung.
  • Bei einer Ausführungsform liefert die konvexe Gestalt der Spitzen 177 der Verlängerungen 175 eine mechanische Stützstruktur für die Lothöcker 190, so dass die Lothöcker 190 in der Öffnung 180 verriegelt sind. Bei einer weiteren Ausführungsform kann sich die Spitze 177 der Verlängerungen 175 bei dem mittleren Gebiet des Lothöckers 190 mit dem kleineren Durchmesser erstrecken oder kann an den konkaven Zylinderkörper des ersten Gebiets der Lothöcker 190 angrenzen. Bei noch einer weiteren Ausführungsform kann sich die Spitze 177 der Verlängerungen 175 in die Nut, die Kerbe, die Ausnehmung oder die Einprägung des Lothöckers 190 erstrecken. Bei einer Ausführungsform können die Lothöcker 190 eine kugelförmige Gestalt außerhalb der Kapselung 170 umfassen.
  • Wenngleich die vorliegende Erfindung und ihre Vorteile ausführlich beschrieben worden sind, ist zu verstehen, dass hierin verschiedene Änderungen, Substitutionen und Abänderungen vorgenommen werden können, ohne von dem Gedanken und Schutzbereich der Erfindung, wie durch die beigefügten Ansprüche definiert, abzuweichen. Beispielsweise kann die Gestalt des Lothöckers eine beliebige dreidimensionale Form umfassen, solange sie eine Nut oder eine Kerbe umfasst, so dass der Lothöcker einen Verriegelungsmechanismus für die Bondpads bereitstellt. Die Gestalt des Lothöckers wird innerhalb des Gedankens und des Schutzbereichs der Erfindung liegen, solange die Bondpads 120, 130 durch die Lothöcker 190 mit einem größeren Durchmesser direkt unter den Bondpads 120, 130 als an der Öffnung der Kapselungsoberfläche unter den Bondpads 120, 130 ”verriegelt” werden können.

Claims (17)

  1. Verfahren zum Herstellen eines Elektronikbauelement-Package, umfassend: Ausbilden eines ersten Pads und eines zweiten Pads direkt auf einem Träger; teilweises Entfernen des Trägers unter dem ersten und dem zweiten Pad, so dass unter dem ersten und dem zweiten Pad Unterätzöffnungen ausgebildet werden; Anordnen einer Kapselung um das erste und das zweite Pad und auf dem Träger, so dass die Kapselung auf dem Träger, auf dem ersten Pad, auf dem zweiten Pad und in den Unterätzöffnungen unter dem ersten und dem zweiten Pad angeordnet ist; Entfernen des Trägers von der Kapselung und dem ersten und zweiten Pad, wodurch das erste und das zweite Pad teilweise freigelegt werden; und Ausbilden eines ersten Höckers auf dem ersten freigelegten Pad und eines zweiten Höckers auf dem zweiten freigelegten Pad.
  2. Verfahren nach Anspruch 1, ferner umfassend: nach dem teilweise Entfernen des Trägers, Platzieren eines Elektronikbauelements auf dem ersten Pad; und elektrisches Verbinden des Elektronikbauelements mit dem zweiten Pad.
  3. Verfahren nach Anspruch 1 oder 2, wobei das erste und zweite Pad ein Edelmetall umfassen.
  4. Verfahren nach einem der vorhergehenden Ansprüche, wobei das erste und zweite Pad Gold oder Silber umfassen.
  5. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Ausbilden des ersten und zweiten Höckers das mechanische Verriegeln des ersten und zweiten Höckers zwischen der Kapselung und dem ersten und zweiten Pad umfasst.
  6. Verfahren nach einem der vorhergehenden Ansprüche, wobei der erste und zweite Höcker eine Nut, eine Kerbe, eine Ausnehmung oder eine Einprägung umfassen und wobei sich die Kapselung in die Nut, die Kerbe, die Ausnehmung oder die Einprägung erstreckt, wodurch der erste Höcker mechanisch an dem ersten Pad und der zweite Höcker an dem zweiten Pad verriegelt wird.
  7. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Elektronikbauelement ein integriertes Schaltungsbauelement oder einen einzelnen Transistor umfasst.
  8. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Kapselung ein epoxidbasiertes Harz umfasst.
  9. Elektronikbauelement-Package, umfassend: ein erstes Pad und ein zweites Pad; eine das erste und das zweite Pad umgebende Kapselung, wobei die Kapselung eine erste Öffnung unter dem ersten Pad und eine zweite Öffnung unter dem zweiten Pad umfasst, wobei das erste Pad und das zweite Pad von der Kapselung freigelegt sind und wobei das Elektronikbauelement-Package ein von der Kapselung gekapseltes Elektronikbauelement umfasst; und einen in der ersten Öffnung angeordneten durchgehend gleichförmigen ersten Höcker und einen in der zweiten Öffnung angeordneten durchgehend gleichförmigen zweiten Höcker, wobei der erste Höcker und der zweite Höcker jeweils ein oberes Gebiet, ein mittleres Gebiet und ein unteres Gebiet umfassen, wobei das obere Gebiet an das jeweilige Pad angrenzt, wobei sich die Kapselung bis zu dem jeweiligen mittleren Gebiet erstreckt, wobei das untere Gebiet jeweils von der Kapselung freigelegt ist und wobei ein Durchmesser des mittleren Gebiets jeweils kleiner ist als ein Durchmesser des oberen Gebiets.
  10. Elektronikbauelement-Package nach Anspruch 9, wobei die Kapselung den ersten Höcker mechanisch an das erste Pad und den zweiten Höcker an das zweite Pad verriegelt.
  11. Elektronikbauelement-Package nach Anspruch 9 oder 10, wobei das erste und zweite Pad Gold oder Silber umfassen.
  12. Elektronikbauelement-Package nach einem der Ansprüche 9 bis 11, wobei der erste und der zweite Höcker eine Nut, eine Kerbe, eine Ausnehmung oder eine Einprägung umfassen.
  13. Elektronikbauelement-Package nach einem der Ansprüche 9 bis 12, wobei der erste und der zweite Höcker eine Teilkugel außerhalb der Kapselung bilden.
  14. ElektronikBauelement-Package nach einem der Ansprüche 9 bis 13, ferner umfassend: eine integrierte Schaltung oder einen einzelnen Transistor, auf dem ersten Pad angeordnet; und eine Drahtverbindung zwischen der integrierten Schaltung oder dem einzelnen Transistor und dem zweiten Pad.
  15. Ein Verriegelungssystem für ein Elektronikbauelement-Package, umfassend: ein Pad; eine das Pad umgebende Kapselung, wobei das Pad an einer Öffnung von der Kapselung freigelegt ist und wobei das Elektronikbauelement-Package ein von der Kapselung gekapseltes Elektronikbauelement umfasst; und einen in der Öffnung angeordneten durchgehend gleichförmigen Höcker, wobei der Höcker ein oberes Gebiet, ein mittleres Gebiet und ein unteres Gebiet umfasst, wobei das obere Gebiet des Höckers an das Pad angrenzt, wobei sich die Kapselung bis zu dem mittleren Gebiet des Höckers erstreckt, wobei das untere Gebiet von der Kapselung freigelegt ist und wobei ein Durchmesser des mittleren Gebiets kleiner ist als ein Durchmesser des oberen Gebiets.
  16. Verriegelungssystem nach Anspruch 15, wobei der Durchmesser des mittleren Gebiets kleiner ist als ein Durchmesser des unteren Gebiets.
  17. Verriegelungssystem nach Anspruch 15 oder 16, wobei der Höcker eine Nut, eine Kerbe, eine Ausnehmung oder eine Einprägung umfasst.
DE102011002170.1A 2010-06-22 2011-04-19 Verfahren zur Herstellung eines Elektronikbauelement-Packages, Elektronikbauelement-Package und Verriegelungssystem Active DE102011002170B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/820,821 2010-06-22
US12/820,821 US8304295B2 (en) 2010-06-22 2010-06-22 Method of manufacturing an electronic device with a package locking system

Publications (2)

Publication Number Publication Date
DE102011002170A1 DE102011002170A1 (de) 2011-12-22
DE102011002170B4 true DE102011002170B4 (de) 2014-01-02

Family

ID=45091349

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102011002170.1A Active DE102011002170B4 (de) 2010-06-22 2011-04-19 Verfahren zur Herstellung eines Elektronikbauelement-Packages, Elektronikbauelement-Package und Verriegelungssystem

Country Status (2)

Country Link
US (1) US8304295B2 (de)
DE (1) DE102011002170B4 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9013028B2 (en) * 2013-01-04 2015-04-21 Texas Instruments Incorporated Integrated circuit package and method of making
US11335570B2 (en) 2018-12-19 2022-05-17 Texas Instruments Incorporated Multirow gull-wing package for microelectronic devices
JP7424914B2 (ja) * 2020-05-29 2024-01-30 旭化成エレクトロニクス株式会社 半導体装置および半導体装置の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6539624B1 (en) * 1999-03-27 2003-04-01 Industrial Technology Research Institute Method for forming wafer level package
US6861295B2 (en) * 2000-01-28 2005-03-01 Advanced Semiconductor Engineering, Inc. Low-pin-count chip package and manufacturing method thereof
US7579676B2 (en) * 2006-03-24 2009-08-25 Chipmos Technologies (Bermuda) Ltd. Leadless leadframe implemented in a leadframe-based BGA package

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69119952T2 (de) * 1990-03-23 1997-01-02 Motorola Inc Oberflächenmontierbare Halbleitervorrichtung mit selbstbeladenen Lötverbindungen
US7838332B2 (en) * 2008-11-26 2010-11-23 Infineon Technologies Ag Method of manufacturing a semiconductor package with a bump using a carrier

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6539624B1 (en) * 1999-03-27 2003-04-01 Industrial Technology Research Institute Method for forming wafer level package
US6861295B2 (en) * 2000-01-28 2005-03-01 Advanced Semiconductor Engineering, Inc. Low-pin-count chip package and manufacturing method thereof
US7579676B2 (en) * 2006-03-24 2009-08-25 Chipmos Technologies (Bermuda) Ltd. Leadless leadframe implemented in a leadframe-based BGA package

Also Published As

Publication number Publication date
US8304295B2 (en) 2012-11-06
US20110309493A1 (en) 2011-12-22
DE102011002170A1 (de) 2011-12-22

Similar Documents

Publication Publication Date Title
DE102009044605B4 (de) Verfahren zum Herstellen eines Halbleiter-Package unter Verwendung eines Trägers mit einem Hügel
DE19743767B4 (de) Verfahren zum Herstellen eines Halbleiterchip-Gehäuses mit einem Halbleiterchip für Oberflächenmontage sowie ein daraus hergestelltes Halbleiterchip-Gehäuse mit Halbleiterchip
DE10295972B4 (de) Nicht in einer Form hergestellte Packung für eine Halbleiteranordnung und Verfahren zur Herstellung
DE69621863T2 (de) Halbleiteranordnung in der Grösse eines oder mehrerer Chips
DE102005028951B4 (de) Anordnung zur elektrischen Verbindung einer Halbleiter-Schaltungsanordnung mit einer äusseren Kontakteinrichtung
DE4421077B4 (de) Halbleitergehäuse und Verfahren zu dessen Herstellung
CN103403864B (zh) 具有凝聚端子的半导体封装体
DE102012107760B4 (de) Bauelement und Verfahren für Lötverbindungen
DE102016108060B4 (de) Packungen mit hohlraumbasiertem Merkmal auf Chip-Träger und Verfahren zu ihrer Herstellung
US20170200671A1 (en) Carrier-free semiconductor package and fabrication method
DE102009044561B4 (de) Verfahren zum Herstellen eines Halbleiter-Package unter Verwendung eines Trägers
DE102018207060B4 (de) Sehr dünnes System-in-Package (SIP) mit Substrat mit eingebetteten Leiterbahnen und Verfahren zum Herstellen
DE102013104455A1 (de) PoP-Gerät
DE102005041451A1 (de) Elektronische Steckeinheit
DE102018110872B3 (de) Integrierte Fan-Out-Package und deren Ausbildungsverfahren
DE102005020972A1 (de) Halbleiterpackung mit leitfähigen Bondhügeln und zugehöriges Herstellungsverfahren
US20170294372A1 (en) Fabrication method of semiconductor package
DE102020108851A1 (de) Die-zu-leiter-verbindung in der verkapselung eines gegossenen halbleitergehäuses
DE102013106936A1 (de) Chip-Baustein und Verfahren zu seiner Herstellung
DE112006001036T5 (de) Elektronisches Bauelement und elektronische Anordnung
DE102008010098A1 (de) Halbleiterpackage mit einer ein Die aufnehmenden durchgehenden Ausnehmung und einer Verbindungsbohrung und ein Verfahren zu deren Herstellung
DE112006003861B4 (de) Halbleiterbaugruppe und Verfahren zur Herstellung einer Halbleiterbaugruppe
DE102011082715A1 (de) Große Klebschichtdicke für Halbleitervorrichtungen
DE102020125813A1 (de) Verfahren zum herstellen eines chipgehäuses und chipgehäuse
DE102010000092A1 (de) Halbleiterpackage mit wedge-gebondetem Chip

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative
R020 Patent grant now final

Effective date: 20141003