DE112006003861B4 - Halbleiterbaugruppe und Verfahren zur Herstellung einer Halbleiterbaugruppe - Google Patents

Halbleiterbaugruppe und Verfahren zur Herstellung einer Halbleiterbaugruppe Download PDF

Info

Publication number
DE112006003861B4
DE112006003861B4 DE112006003861.3T DE112006003861T DE112006003861B4 DE 112006003861 B4 DE112006003861 B4 DE 112006003861B4 DE 112006003861 T DE112006003861 T DE 112006003861T DE 112006003861 B4 DE112006003861 B4 DE 112006003861B4
Authority
DE
Germany
Prior art keywords
chip
semiconductor
pads
producing
adhesion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE112006003861.3T
Other languages
English (en)
Other versions
DE112006003861T5 (de
Inventor
Edmund Riedl
Dr. Jordan Steffen
Dr. Schilz Christof Matthias
Fee Hoon Wong
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE112006003861T5 publication Critical patent/DE112006003861T5/de
Application granted granted Critical
Publication of DE112006003861B4 publication Critical patent/DE112006003861B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/56—Electroplating: Baths therefor from solutions of alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48655—Nickel (Ni) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85455—Nickel (Ni) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0104—Zirconium [Zr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Electrochemistry (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Eine Halbleiterbaugruppe (24; 26) weist ein Halbleitebauelement (1) mit einem Schaltungsträger (2; 27), einem Halbleiterchip (3) und einer Vielzahl von elektrischen Verbindungen (4) auf. Eine Haftkraftverstärkungsschicht (22) wird zumindest an Bereichen des Halbleiterbauelements (1) abgeschieden und Kunststoff-Vergussmaterial (25) verkapselt zumindest den Halbleiterchip (3), die Vielzahl der elektrischen Verbindungen (4) und die Vielzahl der inneren Kontaktpads (9). Oberflächenbereiche (17) des Halbleiterbauelements (1) werden selektiv aktiviert.

Description

  • Die Erfindung betrifft ein Verfahren zur Herstellung einer Halbleiterbaugruppe und, insbesondere, ein Verfahren zur Herstellung einer verkapselten Halbleiterbaugruppe.
  • Es ist bekannt, dass verkapselte Halbleiterbaugruppen, die ein Kunststoff-Vergussmaterial als das Baugruppengehäuse enthalten, anfällig für Rissbildung während eines Reflow-Lötens sind. Dieses Phänomen wird allgemein als der „Popkorn-Effekt” bezeichnet und führt oftmals zu einem Defekt der Baugruppe.
  • Diese Rissbildung ist das Ergebnis der Ansammlung von Feuchtigkeit innerhalb der Halbleiterbaugruppe, welche dann, wenn die Baugruppe auf eine höhere Temperatur während des Rückflusslötprozesses erwärmt wird, verdampft, wodurch der Aufbau eines Wasserdampfdrucks innerhalb der Baugruppe verursacht wird, der zu einer Rissbildung des Verkapselungsmaterials führt Die Ungleichheit in den thermischen Ausdehnungskoeffizienten zwischen verschiedenen Materialien der Baugruppe, zum Beispiel Leadframe aus Metall und Kunststoff-Vergussmaterial, kann auch zu einer Ausbildung von Rissen und sogar zu einer kompletten Ablösung an den Schnittstellen zwischen diesen Materialien führen. Feuchtigkeit kann sich in diesen Rissen ansammeln und den Popkorn-Effekt während eines Reflow-Lötens verschlimmern.
  • Das Problem der Rissbildung ist schwerwiegender für so genannte „grüne” bzw. umweltfreundliche Baugruppen, die unverbleites Lötmittel verwenden, das eine höhere Rückflusslöttemperatur von ungefähr 260°C benötigt, und für so genannte ”robuste” Baugruppen, die benötigt werden, um extremeren Betriebsbedingungen standzuhalten, wie beispielsweise Baugruppen für Automobilanwendungen.
  • Mit diesem Problem hat sich beispielsweise die WO 00/74131 A1 beschäftigt, wobei eine zusätzliche Haftkraftverstärkungsschicht auf den verkapselten Elementen der Halbleiterbaugruppe vorgesehen ist. Jedoch sind die Verbesserungen, die als ein Ergebnis der zusätzlichen Haftkraftverstärkungsschicht zu beobachten sind, begrenzt, und weitere Verbesserungen sind erwünscht.
  • Die US 4,517,734 beschreibt ein Verfahren zur Herstellung von Halbleiterbauteilen, bei dem Aluminiumleiterbahnen mit einem Korrosionsschutz versehen werden. Als Korrosionsschutz, der insbesondere gegen Korrosion durch direkten Kontakt zwischen den Aluminiumleiterbahnen und einer Kunststoffgehäusemasse wirken soll, wird eine Schicht aus Aluminiumoxid eingesetzt:
    Das Dokument US 3 986 897 beschreibt ein Verfahren zur Herstellung einer Halbleiterbaugruppe, wobei die Halbleiterbaugruppe Chipanschlusspads aus Aluminium aufweist, welche derart selektiv aktiviert werden, dass die freiliegenden Oberflächen der Chipanschlusspads hydroxil angereichertes Aluminiumoxid aufweisen. Dabei wird jedoch nicht auf das Verkapseln der Halbleiterbaugruppe eingegangen. Auch eine zusätzliche Haftverstärkungsschicht wird nicht abgeschieden.
  • Es ist eine Aufgabe der Erfindung, ein Verfahren zur Herstellung von Halbleiterbaugruppen anzugeben, bei dem das Haftvermögen zwischen den eingebetteten Komponenten und dem Kunststoffgehäusematerial verbessert ist und bei welchem die Rissbildung während eines Rückflusslötprozesses verringert ist. Es ist auch gewünscht, dass diese Verbesserungen für die Verwendung bei „grünen” Baugruppen und bei „robusten” Baugruppen geeignet sind.
  • Es ist eine weitere Aufgabe der Erfindung, Verfahren zur Herstellung der Baugruppen anzugeben, die einfach sind, und die leicht in den Fertigungsprozess integriert werden können.
  • Diese Aufgaben werden durch das Verfahren des Anspruchs 1 gelöst. Weitere vorteilhafte Verbesserungen sind Gegenstand der abhängigen Ansprüche.
  • Die Erfindung betrifft ein Verfahren zur Herstellung einer Halbleiterbaugruppe. Ein Verfahren zur Herstellung einer Halbleiterbaugruppe weist das Bereitstellen eines Halbleiterbauelements auf. Das Halbleiterbauelement weist einen Schaltungsträger, zumindest einen Halbleiterchip und eine Vielzahl von elektrischen Verbindungen auf. Der Schaltungsträger weist zumindest eine Bauteilposition auf. Jede Bauteilposition weist ein Die-Pad, eine Vielzahl von inneren Kontaktpads, eine Vielzahl von äußeren Kontaktbereichen und eine Umverdrahtungsstruktur auf, welche die Vielzahl der inneren Kontaktpads und die Vielzahl der äußeren Kontaktbereiche elektrisch verbindet. Der Halbleiterchip weist eine aktive Oberfläche mit integrierten Schaltungsbauteilen und eine Vielzahl von Chip-Anschlusspads und eine passive Fläche auf. Die passive Fläche des Halbleiterchips ist auf dem Die-Pad der zumindest einen Bauteilposition des Schaltungsträgers angeordnet. Die Vielzahl von elektrischen Verbindungen erstreckt sich zwischen der Vielzahl von Chip-Anschlusspads und verbindet die Vielzahl von Chip-Anschlusspads mit der Vielzahl von inneren Kontaktpads des Schaltunnngsträgers.
  • Freiliegenden Oberflächenbereiche der Chip-Anschlusspads des Halbleiterbauelements werden selektiv aktiviert und eine Haftkraftverstärkungsschicht wird zumindest auf Bereichen des Halbleiterbauelements abgeschieden. Zumindest die obere Oberfläche des Die-Pads, der Halbleiterchip, die Vielzahl von elektrischen Verbindungen und die Vielzahl der inneren Kontaktpads werden in Kunststoff-Vergussmaterial verkapselt.
  • Das Verfahren gemäß der Erfindung hat den Vorteil, dass diese Oberflächenbereiche des Halbleiterbauelements selektiv aktiviert werden, nachdem das Halbleiterbauelement hergestellt ist, und insbesondere nachdem die passive Fläche des Halbleiterchips auf dem Die-Pad des Schaltungsträgers montiert ist, und nachdem die elektrischen Verbindungen zwischen den Chip-Anschlusspads und den inneren Kontaktpads des Schaltungsträger ausgebildet sind. Deshalb werden die elektrisch leitenden Schnittstellen zwischen den Bereichen des Halbleiterbauelements, die später innerhalb Kunststoff-Vergussmaterials des Baugruppengehäuses verkapselt werden, vor der selektiven Aktivierung definierter Oberflächenbereiche ausgebildet. Deshalb werden der Kontaktwiderstand der elektrischen Verbindungen und die Funktionalität der Baugruppe durch die selektive Aktivierungsbehandlung nicht beeinflusst.
  • Wie vorstehend diskutiert, werden freiliegenden Oberflächenbereiche der Chip-Anschlusspads als definierte Bereiche des Halbleiterbauelements selektiv aktiviert, um aktivierte Oberflächenbereiche zu bilden. Andere Bereiche des Halbleiterbauelements bleiben unaktiviert und werden von der Aktivierungsbehandlung nicht beeinflusst Die Oberflächenbereiche, die zu aktivieren sind, können auf der Grundlage bestehenden Wissens ausgewählt werden, welches zum Beispiel zeigt, dass diese bestimmten Oberflächenbereiche schlecht oder unzureichend mit einer Haftkraftverstärkungsschicht bedeckt sind. Die selektiv aktivierten Oberflächenbereiche haben eine größere Affinität für die Haftkraftverstärkungsschicht als diese Oberflächenbereiche vor dem Aktivierungsprozess.
  • Eine selektive Aktivierung von definierten Bereichen des Halbleiterbauelements kann bei dem Verfahren gemäß der Erfindung ohne die Durchführung von Maskierungsschritten leicht erreicht werden. Dies vereinfacht den Herstellungsprozess außerordentlich und hat den zusätzlichen Vorteil, dass sehr kleine Bereiche selektiv aktiviert werden können, ohne fein strukturierte Masken zu benötigen. Zusätzliche Prozessschritte werden deshalb vermieden. Die selektive Aktivierung von definierten und gewünschten Bereichen findet automatisch bei geeigneter Auswahl der zur Aktivierung verwendete chemischen Mittel statt.
  • Gemäß der Erfindung werden Bereiche des Halbleiterbauelements dadurch selektiv aktiviert, dass sie Wasser im flüssigen Zustand ausgesetzt werden. Das Wasser wird bei einer Temperatur im Bereich von 60°C bis 100°C bereitgestellt und kann in geeigneter Weise durch kochendes Wasser oder Wasserdampf gebildet werden. Wasser hat den Vorteil, dass komplexe Bedingungen für die Handhabung nicht notwendig sind, und dass die Materialkosten sehr gering sind. Bei einer Ausführungsform wird das Halbleiterbauelement in kochendes Wasser eingetaucht, so dass all die Oberflächen des Halbleiterbauelements für bestimmte Zeit in Kontakt mit dem Wasser sind.
  • Bei der Erfindung werden die freiliegenden Oberflächen der Chip-Anschlusspads selektiv aktiviert. Freiliegende Oberflächen der Chip-Anschlusspads sind als jene äußeren Oberflächen definiert, die nicht mit einer elektrischen Verbindung versehen sind.
  • Bei der Erfindung weisen die Chip-Anschlusspads Aluminium auf, und der Aktivierungsprozess wird unter Bedingungen ausgeführt, bei denen die freiliegenden Oberflächen der Chip-Anschlusspads hydroxylangereichertes Aluminiumoxid aufweisen. Wie vorstehend diskutiert, beeinflusst die Zeit, welche die Chip-Anschlusspads Wasser ausgesetzt sind, das Ausmaß der Reaktion. Der Reaktionsablauf hängt auch von der Temperatur des Wassers ab. Deshalb werden die Bedingungen angepasst, bis die freiliegenden Oberflächen der Chipkontakte hydroxylangereichertes Aluminiumoxid aufweisen.
  • Bei einer weiteren Ausführungsform wird der Aktivierungsprozess unter Bedingungen ausgeführt, so dass die freiliegenden Oberflächen der Chip-Anschlusspads im Wesentlichen vollständig hydroxyliertes Aluminiumoxid aufweisen. Typischerweise werden die Chip-Anschlusspads für eine längere Zeit Wasser ausgesetzt, um eine vollständigere Umwandlung des Aluminiumoxids in vollständig hydroxyliertes Aluminiumoxid zu erreichen. Bei der weiteren Ausführungsform wird der Aktivierungsprozess unter Bedingungen ausgeführt, so dass die freiliegenden Oberflächen der Chip-Anschlusspads im Wesentlichen aus Böhmit oder Gibbsit bestehen. Bei dieser Ausführungsform der Erfindung weisen die Chip-Anschlusspads eine äußere Schicht aus Böhmit oder Gibbsit in den freiliegenden Bereichen auf. Der Bereich des Chip-Anschlusspads, der mit der elektrischen Verbindung versehen ist, enthält kein Böhmit oder Gibbsit.
  • Die Haftkraftverstärkungsschicht kann im Wesentlichen alle Oberflächen des Halbleiterbauelements bedecken, die durch das Kunststoff-Vergussmaterial zu verkapseln sind. Diese Oberflächen sind als der innere Bereich des Halbleiterbauelements definiert. Eine im Wesentlichen komplette Bedeckung der Oberflächen stellt das best mögliche Haftvermögen zwischen dem Kunststoff-Vergussmaterial und den eingebetteten Komponenten sicher.
  • Bei einer Ausführungsform der Erfindung wird die Haftkraftverstärkungsschicht durch eine elektrolytische Abscheidungstechnik abgeschieden. Diese Technik ist dadurch vorteilhaft, dass eine Beschichtung oder Schicht auf allen Oberflächen komplexer Form leicht abgeschieden wird. Da das Halbleiterbauelement ein dreidimensionales Objekt ist, ist elektrolytische Abscheidungs- und Galvanisierungstechnik besonders vorteilhaft.
  • Bei einer Ausführungsform der Erfindung weist die Haftkraftverstärkungsschicht Zirkonium und Chrom auf und kann auch Zirkoniumoxid und Chromoxide aufweisen. Die Haftkraftverstärkungsschicht kann durch einen als A2 Plating bekannten Prozess unter Verwendung eines kommerziell erhältlichen Plattierungsbades abgeschieden werden.
  • Die Haftkraftverstärkungsschicht kann unter Abscheidungsbedingungen abgeschieden werden, um eine Schicht mit einer dendritischen Struktur zu erzeugen. Die Struktur eines elektrolytischen Abscheidungsmaterials variiert in Abhängigkeit von den Abscheidungsbedingungen. Deshalb werden die Bedingungen so gewählt, um eine dendritische Struktur mit der gewünschten mittleren Dicke und Oberflächenrauhigkeit zu erzeugen.
  • Die Verkapselung zumindest der oberen Oberfläche des Die-Pads, des Halbleiterchips, der Vielzahl von elektrischen Verbindungen und der Vielzahl von inneren Kontaktpads kann durch einen Spritzgießprozess durchgeführt werden. Dieser Prozess wird im Allgemeinen bei der Herstellung von verkapselten Halbleiterbaugruppen verwendet und wird deshalb zuverlässig und kostengünstig in dem Herstellungsverfahren gemäß der Erfindung angewendet.
  • Bei einer Ausführungsform wird der Schaltungsträger in der Form eines Leadframe-Streifens bereitgestellt, wobei jede Bauteilposition des Leadframe-Streifens einen Leadframe für eine einzelne Halbleiterbaugruppe bereitstellt. Bei einer alternativen Ausführungsform wird der Schaltungsträger in der Form eines Umverdrahtungssubstrats bereitgestellt. Die Vielzahl von elektrischen Verbindungen kann durch Herstellen einer Vielzahl von Drahtverbindungen gebildet werden, wobei eine bekannte Draht-Bonding-Technik angewendet wird.
  • Bei den erfindungsgemäßen Verfahren ergibt sich eine Halbleiterbaugruppe die ein Halbleiterbauelement aufweist.
  • Das Halbleiterbauelement weist einen Schaltungsträger, einen Halbleiterchip und eine Vielzahl von elektrischen Verbindungen auf. Der Schaltungsträger weist ein Die-Pad, eine Vielzahl von inneren Kontaktpads, eine Vielzahl von äußeren Kontaktbereichen und eine Umverdrahtungsstruktur auf, welche die Vielzahl von inneren Kontaktpads und die Vielzahl von äußeren Kontaktbereichen elektrisch verbindet. Der Halbleiterchip weist eine aktive Oberfläche mit integrierten Schaltungsbauteilen und eine Vielzahl von Chip-Anschlusspads, die auf der aktiven Oberfläche angeordnet sind, und eine passive Fläche auf. Die passive Fläche des Halbleiterchips ist auf dem Die-Pad des Schaltungsträgers montiert. Die Vielzahl von elektrischen Verbindungen erstreckt sich zwischen der Vielzahl von Chip-Anschlusspads und verbindet elektrisch die Vielzahl von Chip-Anschlusspads mit der Vielzahl innerer Kontaktpads des Schaltungsträgers.
  • Die Halbleiterbaugruppe weist weiterhin eine Haftkraftverstärkungsschicht und ein Kunststoff-Vergussmaterial auf. Die Haftkraftverstärkungsschicht ist zumindest an Bereichen des Halbleiterbauelements angeordnet. Das Kunststoff-Vergussmaterial verkapselt zumindest die obere Oberfläche des Die-Pads, den Halbleiterchip, die Vielzahl von elektrischen Verbindungen und die Vielzahl von inneren Kontaktpads. Oberflächenbereiche des Halbleiterbauelements sind selektiv aktiviert.
  • Die Halbleiterbaugruppe weist ein Halbleiterbauelement mit Oberflächenbereichen auf, die selektiv aktiviert sind. Das Halbleiterbauelement weist auch Oberflächenbereiche auf, die nicht selektiv aktiviert sind. Die selektiv aktivierten Bereiche können von Bereichen umgeben sein, die nicht selektiv aktiviert sind. Die aktivierten Oberflächenbereiche weisen eine äußere Schicht auf, die eine andere chemische Zusammensetzung als das Basismaterial des Bereiches aufweist.
  • Definierte Bereiche, die aktiviert werden sollen, werden ausgewählt, und das Halbleiterbauelement wird einer geeigneten Behandlung unterzogen, durch die nur die Oberfläche der definierten Bereiche aktiviert wird. Andere Oberflächenbereiche des Halbleiterbauelements, die nicht definiert sind, werden nicht aktiviert. Die selektive Aktivierung von Oberflächenbereichen der Halbleiterbauelemente unterscheidet sich deshalb von einem Reinigungsprozess, da ein Reinigungsprozess alle freiliegenden Oberflächen betrifft.
  • Die Oberflächenbereiche werden selektiv aktiviert, nachdem die passive Fläche des Halbleiterchips auf das Die-Pad des Schaltungsträgers montiert worden ist, und nachdem die Vielzahl von elektrischen Verbindungen, welche die Chip-Anschlusspads mit den inneren Kontaktpads des Schaltungsträgers elektrisch verbindet, ausgebildet worden ist. Deshalb bleiben die Schnittstellen zwischen den elektrischen Verbindungen und den Chip-Anschlusspads und zwischen den elektrischen Verbindungen und inneren Kontaktpads frei von der Haftkraftverstärkungsschicht. Die Schnittstellen bilden keine freien Flächen des Halbleiterbauelements und werden deshalb nicht selektiv aktiviert.
  • Die Halbleiterbaugruppe bietet eine verbesserte Feuchtigkeitsresistenz und Beständigkeit gegen Löten aufgrund der Haftkraftverstärkungsschicht, die zumindest Bereiche der Oberflächen des Halbleiterbauelements bedeckt. Die Haftkraftverstärkungsschicht bietet eine verbesserte Haftung zwischen dem Kunststoff-Vergussmaterial, welches das Bauelementgehäuse bildet, und den Oberflächen des mit der Haftkraftverstärkungsschicht beschichteten Halbleiterbauelements. Dies unterdrückt die Bildung von Rissen aufgrund der Ungleichheit beim thermischen Ausdehnungskoeffizienten der Materialien des Halbleiterbauelements und des Kunststoff-Vergussmaterials. Folglich wird die Ansammlung von Feuchtigkeit in durch Risse gebildete Hohlräume verhindert, wodurch eines der Defekte ausgeschlossen wird, von dem angenommen wird, dass er zum Auftreten des Popkorn-Effekts während des Rückflusslötprozesses führt. Dies hat den Vorteil, dass die Baugruppe weniger wahrscheinlich ausfällt, wenn der Kunde einen Rückflusslötprozess durchführt, um die Baugruppe auf ein übergeordnetes Substrat wie etwa eine Leiterplatte zu montieren.
  • Die Oberflächenbereiche des Halbleiterbauelements, die selektiv aktiviert werden, bilden eine Oberfläche, auf der die Haftkraftverstärkungsschicht zuverlässiger abgeschieden werden kann, als wenn diese Bereiche unaktiviert bleiben. Falls das Helbleiterbauelement verschiedene Materialien aufweist, zum Beispiel verschiedene Metalle, die eine unterschiedliche Affinität für des Material der Haftkraftverstärkungsschicht aufweisen, zum Beispiel, verschiedene Benetzungseigenschaften, können deshalb die Bereiche, die Materialien mit einer schlechteren Affinität für die Haftkraftverstärkungsschicht aufweisen, selektiv aktiviert werden.
  • Die selektiv aktivierten Oberflächenbereiche haben eine verbesserte Affinität für das Material der Haftkraftverstärkungsschicht. Die selektiv aktivierten Oberflächenbereiche werden deshalb mit der Haftkraftverstärkungsschicht bedeckt und stehen direkt in Kontakt mit dieser. Die Haftkraftverstärkungsschicht kann dann zuverlässiger auf den selektiv aktivierten Bereichen abgeschieden werden, so dass die Gesamtbedeckung der Haftkraftverstärkungsschicht auf den Oberflächen des Halbleiterbauelements verbessert ist. Deshalb wird die Zuverlässigkeit der Halbleiterbaugruppe verbessert, da schlechte oder ungleichmäßige Bedeckung der Haftkraftverstärkungsschicht vermieden wird und deshalb eine vereinzelte Rissbildung in den unbedeckten Bereichen vermieden wird.
  • Die Oberflächen, die vorher als mit der Haftkraftverstärkungsschicht schlecht beschichtet erkannt wurden, können einer Aktivierungsbehandlung ausgesetzt werden, die nur diese Bereiche aktiviert, wobei andere Bereiche des Halbleiterbauelements, die vorher als durch die Haftkraftverstärkungsschicht zuverlässig beschichtet erkannt wurden, unbehandelt und unaktiviert bleiben.
  • Das Halbleiterbauelement weist innere Bereiche und äußere Bereiche auf. Die inneren Bereiche sind als jene Bereiche des Halbleiterbauelements definiert, die innerhalb eines Baugruppengehäuses positioniert und durch das Kunststoff-Vergussmaterial verkapselt und von der Haftkraftverstärkungsschicht bedeckt sind. Äußere Bereiche des Halbleiterbauelements sind als jene Bereiche des Halbleiterbauelements definiert, die außerhalb des Baugruppengehäuses positioniert und nicht durch das Kunststoff-Vergussmaterial verkapselt sind.
  • Gemäß der Erfindung, werden die freiliegenden Oberflächen der Chip-Anschlusspads selektiv aktiviert. In diesem Zusammenhang bezeichnen freiliegende Oberflächen jene Oberflächen der Chip-Anschlusspads, die nicht mit der elektrischen Verbindung versehen sind, die an dem Chip-Anschlusspad angeordnet ist. Freiliegend bedeutet nicht notwendigerweise, dass diese Oberflächen der Chip-Anschlusspads unbedeckt sind.
  • Die Oberfläche der Chip-Anschlusspads, die mit dem Anschlussdraht versehen sind, und die eine Schnittstelle mit der elektrischen Verbindung bildet, bleibt unaktiviert, wenn die Aktivierung der freiliegenden Oberflächen der Chip-Anschlusspads durchgeführt wird, nachdem die elektrischen Verbindungen zwischen den Chip-Anschlusspads und den inneren Kontaktbereichen des Schaltungsträgers hergestellt worden sind.
  • Man hat herausgefunden, dass die Chip-Anschlusspads schlechte oder keine Bedeckung mit der Haftkraftverstärkungsschicht aufweisen. Frühere Versuche, dieses Problem zu lösen, haben sich darauf konzentriert, die Chip-Anschlusspads während der Wafer-Herstellungsphase zu behandeln, was beim Stand der Technik im allgemeinen als Front End bezeichnet wird. Jedoch haben diese Verfahren den Nachteil, dass die Analyse in der Wafer-Phase schwierig ist und die Qualität der Pad-Aktivierung oder -Konditionierung nur in einer viel späteren Phase bei der Herstellung der Baugruppe sichtbar werden, nachdem der Chip mit der Haftkraftverstärkungsschicht beschichtet worden ist. Weiterhin hat man herausgefunden, dass einige Pad-Konditionierungsbehandlungen die Gate-Bereiche der integrierten Schaltungsbauteile verschmutzen, die in der aktiven Oberfläche des Halbleiterchips vorhanden sind, was eine unakzeptable Auswirkung auf die elektrische Robustheit der Bauteile hat.
  • Die Herstellung einer Halbleiterbaugruppe mit einem Halbleiterchip wird typischerweise in einer Fabrik durchgeführt, die sich von derjenigen unterscheidet, in welcher der Halbleiterchip hergestellt wird, was im Allgemeinen als Back End bezeichnet wird. Falls daher Anschlusspad-Konditionierung oder Aktivierung in der Wafer-Phase durchgeführt wird, müssen Ergebnisse von der Baugruppen-Herstellerfabrik an den Wafer-Hersteller weitergegeben werden. Folglich ist die Optimierung zeitaufwändig und Verbesserungen der Baugruppe können sich verzögern. Die Erfindung ermöglicht es, dass die Pad-Konditionierung oder -Aktivierung in der Baugruppen-Herstellerfabrik in einer Phase durchgeführt wird, kurz bevor die Haftkraftverstärkungsschicht aufgebracht wird. Dies ermöglicht eine schnellere Optimierung des Aktivierungsprozess, wenn die Ergebnisse der Haftkraftverstärkungsschicht sofort dazu verwendet werden können, die Aktivierungsbehandlung zu optimieren.
  • Die Nachteile des Wafer-phasen-Konditionierens werden durch Aktivierung nur der freiliegenden Oberflächen der Chip-Ansschlusspads während des Baugruppenherstellungsprozesses vermieden. Die einstehende Baugruppe und die Verfahren der Erfindung haben den weiteren Vorteil, dass die Oberflächen der Chip-Anschlusspads nur in jenen Bereichen aktiviert werden, in denen die Anschlusspad-Aktivierung tatsächlich notwendig ist, da der Bereich der Chip-Anschlusspads, der mit der elektrischen Verbindung versehen ist, mit der Haftkraftverstärkungsschicht nicht beschichtet ist. Eine größere Vielfalt von Aktivierungsprozessen ist deshalb im Prinzip möglich, einschließlich der Bereitstellung von elektrisch nichtleitenden oder elektrisch schwach leitenden aktivierten Oberflächenbereichen.
  • Die aktivierten Oberflächenbereiche besitzen eine Affinität für das Material der Haftkraftverstärkungsschicht, welches in der Baugruppe aufzunehmen ist, und sind für das Verfahren geeignet, durch welches die Haftkraftverstärkungsschicht abgeschieden wird. Falls zum Beispiel Galvanisation verwendet wird, um die Haftkraftverstärkungsschicht abzuscheiden, sollten die aktivierten Oberflächen elektrisch leitend sein.
  • Die Chip-Anschlusspads Aluminium weisen auf, und die freiliegenden Oberflächen der Chip-Anschlusspads weisen hydroxylangereichertes Aluminiumoxid auf. Hydroxylangereichertes Aluminiumoxid wird durch Behandeln des Halbleiterbauelements mit kochendem Wasser oder Wasserdampf erzeugt. Dieser Prozess wird typischerweise ungefähr bei Atmosphärendruck durchgeführt. Die Schicht aus Aluminiumoxid, die auf der Oberfläche der Chip-Anschlusspads vorhanden ist, reagiert mit dem heißen Wasser oder Wasserdampf und bildet ein hydroxylangereichertes Aluminiumoxid. Hydroxylangereichertes Aluminiumoxid hat den Vorteil, dass sich die chemischen Eigenschaften des Aluminiumoxids ändern und die Umformung des im Wesentlichen hydroxylfreien Aluminiumoxids in ein hydroxylangereichertes Aluminiumoxid führt dazu, dass die Oberfläche der Chip-Anschlusspads einen geringeren elektrischen Widerstand hat. Deshalb haben diese freiliegenden Bereiche der Chip-Anschlusspads, die eine Oberflächenschicht aus hydroxylangereichertem Aluminiumoxid aufweisen, einen geringeren elektrischen Widerstand, und falls die Haftkraftverstärkungsschicht durch einen elektrochemischen Plattierungsprozess abgeschieden wird, können diese Bereiche leichter elektroplattiert werden als unbehandelte Chip-Kontaktpads, die eine äußere Oberflächenschicht aus Aluminiumoxid aufweisen.
  • Gemäß der Erfindung, weisen die freiliegenden Oberflächen der Chip-Anschlusspads im Wesentlichen vollständig hydroxyliertes Aluminiumoxid auf. Der Grad der Oxidation kann dadurch gesteuert werden, indem die Zeit, welche die Chip-Anschlusspads Wasserdampf oder kochendem Wasser ausgesetzt sind, erhöht wird. Durch die Bildung von Aluminiumhydroxidbindungen verlieren die Aluminiumkationen teilweise ihren Lewis-Säure-Charakter. Die Aluminiumhydroxidbindungen erlauben Protonen- und Ladungsübertragung und vergrößern die elektrochemische Reaktivität. Die Haftkraftverstärkungsschicht kann deshalb zuverlässiger durch Elektroplattieren an den aktivierten freiliegenden Bereiche der Chip-Kontaktpads abgeschieden werden als es für nichtaktivierte freiliegende Kontaktpads zu beobachten ist, welche eine Oberflächenschicht aus nativem Aluminiumoxid enthalten.
  • Weiterhin weisen die freiliegenden Oberflächen der Chip-Anschlusspads im Wesentlichen Böhmit (AlOOH) oder Gibbsit (Al(OH)3) auf.
  • Gemäß der Erfindung bedeckt die Haftkraftverstärkungsschicht im Wesentlichen die gesamten Oberflächen des Halbleiterbauelements, die durch das Kunststoff-Vergussmaterial verkapselt sind. Die Haftkraftverstärkungsschicht bedeckt deshalb im Wesentlichen die gesamten Oberflächen des inneren Bereichs des Halbleiterbauelements. Die Haftkraftverstärkungsschicht bedeckt deshalb die aktivierten Oberflächen und unaktivierten Oberflächen des Halbleiterbauelements.
  • Gemäß der Erfindung weist die Haftkraftverstärkungsschicht Zirkon und Chrom auf und kann auch Zirkonoxid oder Chromoxide aufweisen. Die Haftkraftverstärkungsschicht kann eine dendritische Struktur aufweisen. Eine dendritische Struktur hat den Vorteil, dass der Oberflächenbereich der Haftkraftverstärkungsschicht vergrößert ist und eine mechanische Verankerung zwischen der Haftkraftverstärkungsschicht und dem Kunststoff-Vergussmaterial gebildet wird. Dies verbessert weiterhin das Haftvermögen zwischen den eingebetteten Halbleiterbauelementen und dem Kunststoff-Vergussmaterial.
  • Gemäß der Erfindung weist der Schaltungsträger einen Leadframe-Steifen auf. Bei dieser Ausführungsform bilden die Lead-Finger des Leadframe-Steifens die Umverdrahtungsstruktur des Schaltungsträgers. Der äußere Bereich jedes der Lead-Finger bildet den äußeren Kontaktbereich der Umverdrahtungsstruktur.
  • Weiterhin weist der Schaltungsträger ein Umverdrahtungssubstrat auf. Das Umverdrahtungssubstrat weist eine obere Oberfläche auf, auf der des Die-Pad und innere Kontaktbereiche angeordnet sind. Die untere Oberfläche des Umverdrahtungssubstrats weist äußere Kontaktbereiche, die durch Leiterzüge elektrisch verbunden sind, und Durchkontaktierungen zu den inneren Kontaktflächen auf. Die Leiterzüge und Durchkontaktierungen bilden bei dieser Ausführungsform die Umverdrahtungsstruktur des Schaltungsträgers.
  • Ausführungsformen der Erfindung werden nun unter Bezugnahme auf die Zeichnungen erläutert.
  • 1 stellt die selektive Aktivierung der Chip-Anschlusspads eines Halbleiterbauelements dar,
  • 2 stellt das Halbleiterbauelement nach der Abscheidung einer Haftkraftverstärkungsschicht dar,
  • 3 zeigt rasterelektronenmikroskopische Aufnahmen, welche die Haftkraftverstärkungsschichten vergleichen, die auf nichtaktivierten und aktivierten Oberflächenbereichen abgeschieden wurden,
  • 4 stellt die chemische Reaktion dar, durch welche die Chip-Anschlusspads der 1 aktiviert werden,
  • 5 stellt eine auf einem Halbleiter-Leadframe basierende verkapselte Baugruppe mit aktivierten Chip-Anschlusspads und einer Haftkraftverstärkungsschicht dar, und
  • 6 zeigt eine verkapselte Halbleiterbaugruppe mit einem Umverdrahtungssubstrat, aktivierten Chip-Anschlusspads und einer Haftkraftverstärkungsschicht.
  • 1 stellt ein Halbleiterbauelement 1 dar, welches einen Leadframe 2, einen Halbleiterchip 3 und eine Vielzahl von Anschlussdrähten 4 aufweist. 1 zeigt die Schnittansicht einer einzelnen Bauteilposition eines Leadframe-Streifens. Der Leadframe-Streifen weist eine Vielzahl von Bauteilpositionen auf, die in Reihen und Spalten angeordnet sind. Jede Bauteilposition stellt einen Leadframe 2 für eine einzelne Halbleiterbaugruppe bereit.
  • Der Leadframe 2 weist ein Die-Pad 5 und eine Vielzahl von Lead-Fingern 6 auf. Das Die-Pad 5 ist ungefähr im seitlichen Zentrum des Leadframes 2 angeordnet und ist seitlich von einer Vielzahl von Lead-Fingern 6 umgeben, die bei dieser Ausführungsform der Erfindung im Wesentlichen in der gleichen Ebene wie das Die-Pad 5 liegen. Jeder Lead-Finger 6 weist einen inneren Bereich 7, der durch das Kunststoff-Vergussmaterial der Baugruppe verkapselt wird, und einen äußeren Bereich 8 auf, der sich außerhalb des Kunststoff-Vergussmaterials erstreckt und die äußeren Kontaktbereiche der Baugruppe bildet. Der innere Bereich 7 und der äußere Bereich 8 der Lead-Finger 6 sind bezüglich des Kunststoff-Vergussmaterials in 5 dargestellt, welche die zusammengefügte Halbleiterbaugruppe zeigt.
  • Ein inneres Kontaktpad 9 ist auf der oberen Oberfläche jedes Lead-Fingers 6 in Richtung auf das innerste Ende des inneren Bereichs 7 angeordnet. Die Vielzahl von inneren Kontaktpads 9 weist ein Material auf, das für ein Draht-Bonding geeignet ist und bei dieser Ausführungsform der Erfindung Ni/NiP aufweist.
  • Der Leadframe 2 bildet den Schaltungsträger der Halbleiterbaugruppe. Die Lead-Finger 6 bilden die Umverdrahtungsstruktur zwischen den inneren Kontaktpads 9 und den äußeren Bereichen 8 der Vielzahl von Lead-Fingern 6, welche die äußeren Kontaktbereiche der Halbleiterbaugruppe bilden.
  • Der Halbleiterchip 2 hat eine aktive Oberfläche 10, die integrierte Schaltkreise aufweist (die nicht in den Figuren dargestellt sind), und eine Vielzahl von Chip-Kontaktpads 11. Die Chip-Kontaktpads 11 weisen Aluminium auf. Der Halbleiterchip 3 weist auch eine rückseitige passive Fläche 12 auf. Die passive Fläche 12 des Halbleiterchips 3 ist auf der oberen Oberfläche des Die-Pads 5 durch eine Schicht aus Klebemittel 13 montiert.
  • Eine Vielzahl von Anschlussdrähten 4 ist vorgesehen, die Gold aufweisen. Ein Anschlussdraht 4 erstreckt sich zwischen jedem Chip-Kontaktpad 11 und einem inneren Kontaktpad 9, der auf dem inneren Bereich 7 eines jeden Lead-Fingers 6 angeordnet ist. Typischerweise ist ein Chip-Anschlusspad 11 durch einen Anschlussdraht 4 mit einem Lead-Finger 6 elektrisch verbunden, der seitlich benachbart zu dem Chip-Anschlusspad 11 angeordnet ist Das Halbleiterbauelement 1 besteht aus einem Leadframe 2, einem Halbleiterchip 3 und der Vielzahl von Anschlussdrähten 4.
  • Jeder Chip-Anschlusspad 11 weist zwei Typen von Bereichen auf. Ein erster Bereich 14 ist mit der Schnittstelle versehen, die zwischen dem Ende 15 des Anschlussdrahts 4 und der oberen Oberfläche 16 jedes Kontaktpads 11 gebildet ist. Der erste Bereich 14 ist deshalb bedeckt und nicht freigelegt. Der zweite Bereich 17 eines jeden Chip-Anschlusspads 11 ist nicht mit dem Ende 15 des Anschlussdrahtes 4 versehen. Die obere Oberfläche 16 jedes Chip-Anschlusspads 11 ist deshalb im zweiten Bereich 17 freigelegt. Die Vielzahl von Chip-Anschlusspads 11 weist Aluminium auf, das eine native Aluminiumoxidschicht 18 an der oberen Oberfläche 16 in zumindest den freiliegenden Bereichen 17 aufweist.
  • Im nächsten Verfahrensschritt wird das Halbleiterbauelement 1 für eine bestimmte Zeit in kochendes Wasser gebracht. In diesem Schritt werden die freiliegenden Bereiche 17 der Chip-Anschlusspads 11 selektiv aktiviert. Dies ist in 1 durch die Pfeile 19 angegeben. Gemäß der Erfindung wird zumindest die obere Oberfläche 16 des zweiten freiliegenden Bereichs 17 jedes Anschlusspads 11 aktiviert, um ein verbessertes Haftvermögen zwischen der Vielzahl von Chip-Anschlusspads 11 und einer Haftkraftverstärkungsschicht anzugeben, die auf den freiliegenden Bereichen 17 der Vielzahl von Anschlusspads 11 abzuscheiden sind.
  • 2 stellt den nächsten Verfahrensschritt des Verfahrens zur Herstellung einer Halbleiterbaugruppe dar. Eine Haftkraftverstärkungsschicht 21 wird auf allen freien Flächen 22 des Halbleiterbauelements 1 abgeschieden, welche durch das Kunstsfoff-Vergussmaterial der Halbleiterbaugruppe verkapselt werden sollen. Die Haftkraftverstärkungsschicht 22 weist Zirkonium und Chrom auf und wird auf den freien Flächen 22 des Halbleiterbauelements durch Elektroplattierung abgeschieden. Dieser Prozess wird allgemein als ein A2 Plating-Prozess bezeichnet. A2 ist der kommerzielle Name des Elektroplattierungsbades. Die Haftkraftverstärkungsschicht 22 wird unter Elektroplattierungsbedingungen abgeschieden, so dass die Schicht 22 mit einer dendritischen Struktur 23 wächst. Die dendritische Struktur 23 bildet eine aufgeraute Oberfläche, welche den Oberflächenbereich der Schicht 22 vergrößert und einen zusätzlichen mechanischen Verankerungsmechanismus zwischen der Haftkraftverstärkungsschicht 22 und dem Kunststoff-Vergussmaterial der Baugruppe bildet.
  • Die Haftkraftverstärkungsschicht 22 wird auf dem Halbleiterbauelement 1 abgeschieden, nachdem der Halbleiterchip 3 auf dem Die-Pad 5 montiert ist und nachdem die Anschlussdrähte 4 zwischen den Chip-Kontaktpads 11 und den inneren Kontaktpads 9 des Leadframes 2 ausgebildet sind. Dies stellt sicher, dass all die Oberflächen 21, die innerhalb des Kunststoff-Vergussmaterial verkapselt werden sollen, mit der Haftkraftverstärkungsschicht beschichtet werden. Dies verbessert das Haftvermögen zwischen dem Kunststoff-Vergussmaterial und dem Halbleiterbauelement 1 und verbessert die Zuverlässigkeit der Baugruppe.
  • Die Haftkraftverstärkungsschicht 22 wird typischerweise auf einem Leadframe-Streifen abgeschieden, der eine Vielzahl von Bauteilpositionen aufweist, wobei jede Bauteilposition ein Halbleiterbauelement 1 umfasst.
  • Wie man anhand der 2 erkennt, wird die Haftkraftverstärkungsschicht 22 auf den inneren Bereichen 7 der Lead-Finger 6, dem Die-Pad 5, den Oberflächen des Halbleiterchips 3 und den Anschlussdrähten 4 abgeschieden. Die freiliegenden Bereiche 17 der Chip-Anschlusspads 11 werden auch mit der Haftkraftverstärkungsschicht 22 beschichtet. Dies steht im Gegensatz zu Halbleiterbauelementen, die nicht der Wasserbehandlung gemäß der Erfindung unterzogen worden sind. Die freiliegenden Bereiche 17 sind durch die Wasserbehandlung aktiviert worden und zumindest die Oberflächen der freiliegenden Bereiche 17 haben eine verbesserte Affinität für die Haftkraftverstärkungsschicht 22.
  • Die Verbesserung der Abscheidung der Haftkraftverstärkungsschicht 22 auf den aktivierten Oberflächen 20 in den freiliegenden Bereichen 17 der Aluminium-Chip-Anschlusspads 11 ist durch die in 3 gezeigten Vergleichsbeispiele dargestellt.
  • 3 zeigt eine rasterelektronenmikroskopische (SEM) Aufnahme der Haftkraftverstärkungsschichten 22, die Zirkonium und Chrom aufweisen, welche unter Verwendung eines A2 Plattierungsbades auf den Aluminium-Anschlusspads von Leistungs-MOSFET Bauteilen abgeschieden werden.
  • 3a zeigt eine rasterelektronenmikroskopische (SEM) Aufnahme für eine Haftkraftverstärkungsschicht 22, die auf einem Aluminium-Anschlusspad 11 eines nicht-robusten Leistungs-MOSFET Bauteils abgeschieden ist. Die freiliegenden Bereiche des Aluminium-Anschlusspads 11 wurden unter Anwendung einer wasserbasierten Aktivierungsbehandlung gemäß der Erfindung aktiviert. Der Chip-Anschlusspad 11 wurde keiner anderen Pad-Aktivierungsbehandlung unterzogen. Wie man anhand der 3a erkennen kann, wurde die Haftkraftverstärkungsschicht 22 erfolgreich auf dem wasseraktivierten Chip-Anschlusspad 11 abgeschieden.
  • 3b zeigt eine rasterelektronenmikroskopische (SEM) Aufnahme für ein robustes MOSFET-Leistungsglied, bei welchem die Aluminium-Chip-Anschlusspads 11 vorher einer ungenügenden herkömmlichen Pad-Aktivierungsbehandlung unterzogen wurden. 3b zeigt, dass eine Haftkraftverstärkungsschicht 22 auf dem Chip-Anschlusspad 11 nicht abgeschieden wurde und stellt das Problem der schlechten Abscheidung der Haftkraftverstärkungsschicht auf herkömmlichen Chip-Anschlusspads dar.
  • 3c zeigt eine rasterelektronenmikroskopische (SEM) Aufnahme für ein robustes MOSFET-Leistungsglied, bei welchem die Aluminium-Chip-Anschlusspads 11 vorher einer ungenügenden herkömmlichen Pad-Aktivierungsbehandlung wie bei dem Leistungsglied der 3b unterzogen wurden. Die Chip-Anschlusspads 11 des Leistungsglieds der 3c wurden dann einer wasserbasierten Aktivierungsbehandlung gemäß der Erfindung unterzogen. Wie man anhand der 3c erkennen kann, wurde die Haftkraftverstärkungsschicht 22 erfolgreich auf dem aktivierten Chip-Anschlusspad abgeschieden, im Gegensatz zu dem nicht-aktivierten, in 3b gezeigten Chip-Kontaktpad.
  • Die freiliegenden Bereiche 17 der Chip-Anschlusspads 11 werden gemäß einer Ausführungsform der Erfindung dadurch selektiv aktiviert, dass alle der freien Flächen des Halbleiterbauelements 1 für eine vorgegeben Zeit kochendem Wasser ausgesetzt werden. Man nimmt an, dass die Aluminiumoxidschicht 18, die auf der Oberfläche 16 der freiliegenden Bereiche 17 des Aluminium-Chip-Anschlusspads 11 angeordnet ist, mit dem heißen Wasser reagiert, wodurch sich hydroxylangereichertes Aluminiumoxid an der äußersten Oberfläche 16 bildet. Die anderen freien Flächen des Halbleiterbauelements 1, die auch mit dem heißen Wasser in Kontakt sind, bleiben unbeeinflusst, da keine chemische Reaktion stattfindet. Die Reaktion zwischen dem heißen Wasser und der Aluminiumoxidschicht 18 in den freiliegenden Bereichen 17 der Chip-Anschlusspads 11 ist in der 1 durch die Pfeile 19 dargestellt.
  • Die chemische Reaktion, von der man annimmt, dass sie stattfindet, ist in 4 dargestellt. Das Halbleiterbauelement 1 wird in Kontakt mit dem heißen Wasser gehalten bis die Aluminiumoxidschicht 18 durch chemische Reaktion in ein vollständig hydroxyliertes Aluminiumoxid mit einer Gibbsit-Struktur umgewandet worden ist.
  • Die Anwendung des wasserbasierten Verfahrens gemäß der Erfindung verändert die chemischen Eigenschaften der Aluminiumoxidschicht 18, die an der oberen Oberfläche 16 der Chip-Anschlusspads 11 vorhanden ist. Die vorgefertigten Aluminium-Chip-Anschlusspads 11 bestehen im Wesentlichen aus hydroxylfreiem Aluminiumoxid, das dann, wenn es kochendem Wasser ausgesetzt wird, in ein hydroxylangereichertes Aluminiumoxid AlOOH (Böhmit) and Al(OH)3 (Gibbsit) umgewandelt wird, welches einen geringeren elektrischen Widerstand als Aluminiumoxid aufweist. Deshalb können die aktivierten Oberflächenbereiche 20 leichter durch die Haftkraftverstärkungsschicht plattiert werden. Die freiliegenden Bereiche 17, die das hydroxylierte Aluminiumoxid aufweisen, sind deshalb aktiviert.
  • 4 zeigt schematisch die zunehmende Hydroxylierung der Aluminiumoxidschicht 18. Die Aluminiumoxidbindungen sind gebrochen, das Aluminium-Kation verliert teilweise seine Lewis-Säure-Eigenschaften und Al-OH-Bindungen werden geschaffen. Dies erlaubt Protonen- und deshalb Ladungsübertragung über die Aluminium-Oxo-Hydroxid-Schicht. Folglich nimmt die elektochemische Reaktivität der oberen Oberfläche 16 der Anschlusspads 11 in den freiliegenden Bereichen 17 zu und eine aktivierte obere Oberfläche 20 wird in den freiliegenden Bereichen 17 der Chip-Anschlusspads 11 ausgebildet Die freiliegenden Bereiche 17 der Chip-Anschlusspads 11 weisen eine äußere Schicht aus hydroxylangereichertes Aluminiumoxid auf, die auf dem massiven Aluminum abgeschieden ist; aus dem der Chip-Anschlusspad 11 gebildet ist.
  • 5 stellt das Halbleiterbauelement 1 dar, das die aktivierten Chip-Anschlusspads 20 und die Haftkraftverstärkungsschicht 22 aufweist, wie sie in 3 nach einem Spritzgießprozess zu Herstellung der Halbleiterbaugruppe 24 gezeigt ist Die Oberflächen 21 des Halbleiterbauelements 1, die innerhalb der Halbleiterbaugruppe 24 angeordnet ist, werden mit der Haftkraftverstärkungsschicht 22 mit einer dendritischen Struktur 23 beschichtet. Die aktivierten Oberflächenbereiche 20 der Chip-Anschlusspads 11 werden mit der Haftkraftverstärkungsschicht 22 beschichtet. Das Kunststoff-Vergussmaterial 25, das die Halbleiterbaugruppe 24 bildet, ist deshalb in Kontakt mit der Haftkraftverstärkungsschicht 22.
  • Die Haftkraftverstärkungsschicht 22 verbessert zusammen mit ihrer dendritischen Struktur 23 das Haftvermögen zwischen den Oberflächen 21 oder dem Halbleiterbauelement 1, das innerhalb der Baugruppe 24 angeordnet ist, und dem Kunststoff-Vergussmaterial 25. Dieses verbesserte Haftvermögen unterdrückt die Rissbildung zwischen dem Halbleiterbauelement 1 und dem Kunststoff-Vergussmaterial 25 und verhindert folglich die Ansammlung von Feuchtigkeit an den Schnittstellen, die während eines späteren Rückflusslötprozesses verdampft, wodurch Risse in der Baugruppe 24 und das als Popkorn-Effekt bekannte Phänomen entstehen.
  • 6 stellt eine erfindungsgemäß hergestellte verkapselte Halbleiterbaugruppe 26 dar. Die Halbleiterbaugruppe 26 weist einen Schaltungsträger, einen Halbleiterchip und eine Vielzahl von Anschlussdrähten 4 auf.
  • Schaltungsträger weist ein Umverdrahtungssubstrat 27 auf. Das Umverdrahtungssubstrat 27 hat eine obere Oberfläche 28, die ein Die-Pad 5 aufweist, das ungefähr in der seitlichen Mitte angeordnet ist, die von einer Vielzahl von inneren Kontaktpads 9 umgeben ist. Die untere Oberfläche des Umverdrahtungssubstrats 27 weist eine Vielzahl von äußeren Kontaktbereichen 28 auf, die mit den inneren Kontaktbereichen 9, die auf der oberen Oberfläche 28 des Umverdrahtungssubstrats 27 angeordnet sind, durch Leiterzüge 29 und Durchkontaktierungen 30 elektrischen verbunden sind.
  • Die Halbleiterbaugruppe 26 wurde durch Bereitstellen des Umverdrahtungssubstrats und Montieren der passiven Fläche 12 des Halbleiterchips 3 an das Die-Pad 5 hergestellt. Eine Vielzahl von Anschlussdrähten 14 wurden dann hergestellt, wobei sich jeder zwischen einem Chip-Kontakt oder -Anschlusspad 11 und einem inneren Kontaktpad 9 erstreckt, um ein Halbleiterbauelement 1 zu bilden. Die Chip-Anschlusspads 11 weisen Aluminium auf.
  • Das Halbleiterbauelement 1 wurde dann kochendem Wasser ausgesetzt, was eine selektive Aktivierung der freiliegenden Bereiche 17 der Chip-Kontaktpads 11 ergab, wie im Zusammenhang mit den 1 bis 5 beschrieben ist. Deshalb weist die Halbleiterbaugruppe 26 auch Chip-Kontaktpads 11 auf, in denen die freiliegenden Bereiche 17 der Chip-Kontaktpads 11, die nicht mit mit den Enden 15 der Anschlussdrähte 4 versehen sind, zumindest teilweise hydroxyliertes Aluminiumoxid aufweisen. Die freiliegenden Bereiche 17 weisen eine äußere Schicht 20 auf, die auf Aluminium abgeschieden ist, das den Chip-Anschlusspad 11 aufweist und das als Ergebnis einer vorstehend beschriebenen wasserbasierten Aktivierungsbehandlung ausgebildet wurde. Die aktivierte Schicht 20, die in den freiliegenden Bereichen 17 der Chip-Anschlusspads 11 vorhanden ist, weist hydroxylangereichertes Aluminiumoxid auf.
  • Die obere Oberfläche des Umverdrahtungssubstrats 27, der Halbleiterchip 3, die Anschlussdrähte 4 und die freiliegenden Bereiche 17 der Chip-Kontaktpads 11 werden dann durch ein A2-Elektroplating mit der Haftkraftverstärkungsschicht 22 beschichtet. Ein Spritzgießprozess wurde dann ausgeführt, um die mit der Haftkraftverstärkungsschicht 22 beschichteten Oberflächen in Epoxydharz 25 einzubetten, um die Halbleiterbaugruppe 26 zu bilden.
  • Bezugszeichenliste
    • 1
    Halbleiterbauelement
    2
    Leadframe
    3
    Halbleiterchip
    4
    Anschlussdraht
    5
    Die-Pad
    6
    Lead-Finger
    7
    innerer Bereich
    8
    äußerer Bereich
    9
    inneres Kontaktpad
    10
    aktive Oberfläche
    11
    Chip-Kontaktpad
    12
    passive Fläche
    13
    Klebemittel
    14
    unbelichteter Bereich
    15
    Ende des Anschlussdrahtes
    16
    obere Oberfläche der Chip-Anschlusspads
    17
    freiliegende Bereiche der Chip-Anschlusspads
    18
    Aluminiumoxidschicht
    19
    Aktivierung
    20
    aktivierte Oberfläche
    21
    freie Fläche
    22
    Haftkraftverstärkungsschicht
    23
    dendritische Struktur
    24
    Halbleiterbaugruppe
    25
    Kunststoff-Vergussmaterial
    26
    zweite Halbleiterbaugruppe
    27
    Umverdrahtungssubstrat
    28
    obere Oberfläche des Umverdrahtungssubstrats
    29
    äußerer Kontaktbereich
    30
    Leiterzug
    31
    Durchkontaktierung

Claims (12)

  1. Verfahren zur Herstellung einer Halbleiterbaugruppe (24; 26), aufweisend: (1) Bereitstellen eines Halbleiterbauelements (1) aufweisend: (a) einen Schaltungsträger (2; 27), wobei der Schaltungsträger (2; 27) zumindest eine Bauteilposition aufweist, wobei jede Bauteilposition ein Die-Pad (5), eine Vielzahl von inneren Kontaktpads (9), eine Vielzahl von äußeren Kontaktbereichen (8, 29) und eine Umverdrahtungsstruktur, welche die Vielzahl der inneren Kontaktpads (9) und die Vielzahl der äußeren Kontaktbereiche (8; 29) elektrisch verbindet, aufweist; (b) zumindest einen Halbleiterchip (3), der eine aktive Oberfläche (10) mit integrierten Schaltungsbauteilen und eine Vielzahl von Chip-Anschlusspads (11) und eine passive Fläche (12) aufweist, wobei die passive Fläche (12) des Halbleiterchips (3) auf dem Die-Pad (5) der zumindest einen Bauteilposition des Schaltungsträgers (2; 27) montiert ist; und (c) eine Vielzahl von elektrischen Verbindungen (4), wobei die Vielzahl der elektrischen Verbindungen (4) sich zwischen der Vielzahl der Chip Anschlusspads (11) und der Vielzahl der inneren Kontaktpads (9) erstreckt und die Vielzahl von Chip-Anschlusspads (11) mit der Vielzahl der inneren Kontaktpads (9) des Schaltungsträgers (2; 27) elektrisch verbindet; wobei die Chip-Anschlusspads (11) jeweils eine freiliegende Oberfläche (17), die nicht durch ein Ende (15) einer der elektrischen Verbindungen (4) bedeckt ist, aufweisen; (2) selektives Aktivieren ausschließlich der freiliegenden Oberflächen (17) der Chip-Anschlusspads (11) des Halbleiterbauelements (1) durch eine Reaktion zwischen heißem Wasser mit einer Temperatur im Bereich von 60°C bis 100°C und einer nativen Aluminiumoxidschicht auf den freiliegenden Oberflächen (17) der Chip-Anschlusspads (11); (3) Abscheiden einer Haftkraftverstärkungsschicht (22) zumindest an Bereichen des Halbleiterbauelements (1); und (4) Verkapseln zumindest der oberen Oberfläche des Die-Pads (5), des Halbleiterchips (3), der Vielzahl der elektrischen Verbindungen (4) und der Vielzahl der inneren Kontaktpads (9) in Kunststoff-Vergussmaterial (25).
  2. Verfahren zur Herstellung einer Halbleiterbaugruppe (24; 26) nach Anspruch dadurch gekennzeichnet, dass die Chip-Anschlusspads (11) Aluminium enthalten und der Aktivierungsprozess derart ausgeführt wird, dass die freiliegenden Oberflächen (17) der Chip-Anschlusspads (11) hydroxylangereichertes Aluminiumoxid aufweisen.
  3. Verfahren zur Herstellung einer Halbleiterbaugruppe (24; 26) nach Anspruch 2, dadurch gekennzeichnet, dass der Aktivierungsprozess derart ausgeführt wird, dass die freiliegende Oberflächen (17) der Chip-Anschlusspads (11) vollständig hydroxyliertes Aluminiumoxid aufweist.
  4. Verfahren zur Herstellung einer Halbleiterbaugruppe (24; 26) nach einem der vorhergehenden Ansprüche dadurch gekennzeichnet, dass der Aktivierungsprozess derart ausgeführt wird, dass die freiliegenden Oberflächen (17) der Chip-Anschlusspads (11) aus Böhmit oder Gibbsit bestehen.
  5. Verfahren zur Herstellung einer Halbleiterbaugruppe (24; 26) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Haftkraftverstärkungsschicht (22) die gesamten Oberflächen (21) des Halbleiterbauelements (1) bedeckt, die durch das Kunststoff-Vergussmaterial verkapselt werden sollen.
  6. Verfahren zur Herstellung einer Halbleiterbaugruppe (24; 26) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Haftkraftverstärkungsschicht (22) durch ein elektrolytisches Abscheidungsverfahren abgeschieden wird.
  7. Verfahren zur Herstellung einer Halbleiterbaugruppe (24; 26) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Haftkraftverstärkungsschicht (22) Zr und Cr aufweist.
  8. Verfahren zur Herstellung einer Halbleiterbaugruppe (24; 26) nach einem der vorhergehenden Ansprüche dadurch gekennzeichnet, dass die Haftkraftverstärkungsschicht (22) unter Abscheidungsbedingungen abgeschieden wird, wodurch eine dendritische Struktur (23) hergestellt wird.
  9. Verfahren zur Herstellung einer Halbleiterbaugruppe (24; 26) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Verkapselung zumindest der oberen Oberfläche des Die-Pads (5), des Halbleiterchips (3), der Vielzahl der elektrischen Verbindungen (4) und der Vielzahl der inneren Kontaktpads (9) durch eine Spritzgießverfahren durchgeführt wird.
  10. Verfahren zur Herstellung einer Halbleiterbaugruppe (24; 26) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Schaltungsträger (2) in der Form eines Leadframe-Streifens bereitgestellt wird.
  11. Verfahren zur Herstellung einer Halbleiterbaugruppe (24; 26) nach einem der Ansprüche 1 bis 15, dadurch gekennzeichnet, dass der Schaltungsträger (27) in der Form eines Umverdrahtungssubstrats bereitgestellt wird.
  12. Verfahren zur Herstellung einer Halbleiterbaugruppe (24; 26) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die elektrische Verbindungen (4) durch eine Vielzahl von Drahtverbindungen gebildet werden.
DE112006003861.3T 2006-05-10 2006-05-10 Halbleiterbaugruppe und Verfahren zur Herstellung einer Halbleiterbaugruppe Expired - Fee Related DE112006003861B4 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/IB2006/001218 WO2007129132A1 (en) 2006-05-10 2006-05-10 Semiconductor package and method of assembling a semiconductor package

Publications (2)

Publication Number Publication Date
DE112006003861T5 DE112006003861T5 (de) 2009-04-02
DE112006003861B4 true DE112006003861B4 (de) 2015-09-17

Family

ID=37607126

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112006003861.3T Expired - Fee Related DE112006003861B4 (de) 2006-05-10 2006-05-10 Halbleiterbaugruppe und Verfahren zur Herstellung einer Halbleiterbaugruppe

Country Status (3)

Country Link
US (1) US8410586B2 (de)
DE (1) DE112006003861B4 (de)
WO (1) WO2007129132A1 (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010251483A (ja) * 2009-04-14 2010-11-04 Renesas Electronics Corp 半導体装置およびその製造方法
US9201123B2 (en) 2011-11-04 2015-12-01 Infineon Technologies Ag Magnetic sensor device and a method for fabricating the same
US9121880B2 (en) * 2011-11-04 2015-09-01 Infineon Technologies Ag Magnetic sensor device
US10727085B2 (en) * 2015-12-30 2020-07-28 Texas Instruments Incorporated Printed adhesion deposition to mitigate integrated circuit package delamination
DE102016103585B4 (de) * 2016-02-29 2022-01-13 Infineon Technologies Ag Verfahren zum Herstellen eines Package mit lötbarem elektrischen Kontakt
DE102016106137B4 (de) * 2016-04-04 2023-12-28 Infineon Technologies Ag Elektronikvorrichtungsgehäuse umfassend eine dielektrische Schicht und ein Kapselungsmaterial
DE102018118544B4 (de) * 2018-07-31 2024-01-18 Infineon Technologies Ag Haftungsverbessernde Strukturen für ein Package
DE102019117534B4 (de) * 2019-06-28 2022-03-03 Infineon Technologies Ag Anorganisches Verkapselungsmittel für eine elektronische Komponente mit Haftvermittler
DE102020114527B4 (de) 2020-05-29 2023-11-30 Infineon Technologies Ag Chipgehäuse und verfahren zum bilden eines chipgehäuses

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3986897A (en) * 1974-09-30 1976-10-19 Motorola, Inc. Aluminum treatment to prevent hillocking
US4517734A (en) * 1982-05-12 1985-05-21 Eastman Kodak Company Method of passivating aluminum interconnects of non-hermetically sealed integrated circuit semiconductor devices
WO2000074131A1 (en) * 1999-05-31 2000-12-07 Infineon Technologies A.G. A method of assembling a semiconductor device package
DE10148120A1 (de) * 2001-09-28 2003-04-17 Infineon Technologies Ag Elektronische Bauteile mit Halbleiterchips und ein Systemträger mit Bauteilpositionen sowie Verfahren zur Herstellung derselben

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5250363A (en) * 1989-10-13 1993-10-05 Olin Corporation Chromium-zinc anti-tarnish coating for copper foil having a dark color
US5343073A (en) * 1992-01-17 1994-08-30 Olin Corporation Lead frames having a chromium and zinc alloy coating
US5543586A (en) * 1994-03-11 1996-08-06 The Panda Project Apparatus having inner layers supporting surface-mount components
JPH09286971A (ja) * 1996-04-19 1997-11-04 Toray Dow Corning Silicone Co Ltd シリコーン系ダイボンディング剤、半導体装置の製造方法および半導体装置
US6046507A (en) * 1997-12-08 2000-04-04 Advanced Micro Devices Electrophoretic coating methodology to improve internal package delamination and wire bond reliability
US6368899B1 (en) * 2000-03-08 2002-04-09 Maxwell Electronic Components Group, Inc. Electronic device packaging
JP2002299538A (ja) * 2001-03-30 2002-10-11 Dainippon Printing Co Ltd リードフレーム及びそれを用いた半導体パッケージ
DE10124047B4 (de) * 2001-05-16 2006-12-14 Infineon Technologies Ag Verfahren zur Herstellung elektronischer Bauteile mit Halbleiterchips und Systemträger
US6777788B1 (en) * 2002-09-10 2004-08-17 National Semiconductor Corporation Method and structure for applying thick solder layer onto die attach pad
JP3841768B2 (ja) * 2003-05-22 2006-11-01 新光電気工業株式会社 パッケージ部品及び半導体パッケージ
DE10330192B4 (de) * 2003-07-03 2008-11-13 Infineon Technologies Ag Verfahren zum Abscheiden einer porösen Haftvermittlungsschicht auf einer Oberfläche eines elektrisch leitenden Körpers sowie Verwendung des Verfahrens
US7049683B1 (en) * 2003-07-19 2006-05-23 Ns Electronics Bangkok (1993) Ltd. Semiconductor package including organo-metallic coating formed on surface of leadframe roughened using chemical etchant to prevent separation between leadframe and molding compound
DE102004047510A1 (de) * 2004-09-28 2006-04-13 Infineon Technologies Ag Halbleiterbauteil mit in Kunststoffgehäusemasse eingebetteten Halbleiterbauteilkomponenten

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3986897A (en) * 1974-09-30 1976-10-19 Motorola, Inc. Aluminum treatment to prevent hillocking
US4517734A (en) * 1982-05-12 1985-05-21 Eastman Kodak Company Method of passivating aluminum interconnects of non-hermetically sealed integrated circuit semiconductor devices
WO2000074131A1 (en) * 1999-05-31 2000-12-07 Infineon Technologies A.G. A method of assembling a semiconductor device package
DE10148120A1 (de) * 2001-09-28 2003-04-17 Infineon Technologies Ag Elektronische Bauteile mit Halbleiterchips und ein Systemträger mit Bauteilpositionen sowie Verfahren zur Herstellung derselben

Also Published As

Publication number Publication date
US8410586B2 (en) 2013-04-02
US20090065912A1 (en) 2009-03-12
WO2007129132A1 (en) 2007-11-15
DE112006003861T5 (de) 2009-04-02

Similar Documents

Publication Publication Date Title
DE112006003861B4 (de) Halbleiterbaugruppe und Verfahren zur Herstellung einer Halbleiterbaugruppe
DE102005028951B4 (de) Anordnung zur elektrischen Verbindung einer Halbleiter-Schaltungsanordnung mit einer äusseren Kontakteinrichtung
DE102005047856B4 (de) Halbleiterbauteil mit in Kunststoffgehäusemasse eingebetteten Halbleiterbauteilkomponenten, Systemträger zur Aufnahme der Halbleiterbauteilkomponenten und Verfahren zur Herstellung des Systemträgers und von Halbleiterbauteilen
DE19743767B4 (de) Verfahren zum Herstellen eines Halbleiterchip-Gehäuses mit einem Halbleiterchip für Oberflächenmontage sowie ein daraus hergestelltes Halbleiterchip-Gehäuse mit Halbleiterchip
DE102008045338B4 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE10333841B4 (de) Verfahren zur Herstellung eines Nutzens mit in Zeilen und Spalten angeordneten Halbleiterbauteilpositionen und Verfahren zur Herstellung eines Halbleiterbauteils
DE102006022254B4 (de) Halbleiterbauteil mit in Kunststoffgehäusemasse eingebetteten Halbleiterbauteilkomponenten, Anordnung für eine Mehrzahl von Halbleiterbauteilen und Verfahren zur Herstellung von Halbleiterbauteilen
DE10045043B4 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
DE102005028704B4 (de) Verfahren zur Herstellung eines Halbleiterbauteils mit in Kunststoffgehäusemasse eingebetteten Halbleiterbauteilkomponenten
DE102020108851B4 (de) Die-zu-leiter-verbindung in der verkapselung eines gegossenen halbleitergehäuses und verfahren zu dessen herstellung
EP1324389B1 (de) Halbleiterbauelement im Chip-Format und Verfahren zu seiner Herstellung
DE19640256A1 (de) Anschlußrahmen, Verfahren zur teilweisen Edelplattierung des Anschlußrahmens und Halbleitereinrichtung mit Anschlußrahmen
DE112015006047B4 (de) Herstellungsverfahren für eine räumliche leiterplatte, räumliche leiterplatte und substrat für eine räumliche leiterplatte
DE102011053149C5 (de) Die-Anordnung und Verfahren zum Prozessieren eines Dies
DE10110453A1 (de) Verfahren zum Montieren eines Halbleiterchips auf einem Substrat und auf einem Substrat montierbarer Halbleiterbaustein
WO2017016953A1 (de) Verfahren zur herstellung eines bauelements und ein bauelement
DE102020125813A1 (de) Verfahren zum herstellen eines chipgehäuses und chipgehäuse
DE102016103585B4 (de) Verfahren zum Herstellen eines Package mit lötbarem elektrischen Kontakt
DE102006017115B4 (de) Halbleiterbauteil mit einem Kunststoffgehäuse und Verfahren zu seiner Herstellung
WO2024110246A1 (de) Verfahren zum herstellen eines elektronischen bauelements
DE102012113012A1 (de) Elektronische Vorrichtung und Verfahren zum Herstellen einer elektronischen Vorrichtung
DE102007057370A1 (de) Elektronisches Bauelement
WO2014079657A1 (de) Verfahren zur herstellung eines anschlussbereichs eines optoelektronischen halbleiterchips
DE102011002170B4 (de) Verfahren zur Herstellung eines Elektronikbauelement-Packages, Elektronikbauelement-Package und Verriegelungssystem
DE102021112577B4 (de) Verfahren zur Herstellung eines Gehäuses für ein elektrisches Bauelement mit plattierbaren Einkapselungsschichten und derartige Verpackung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8181 Inventor (new situation)

Inventor name: WONG, FEE HOON, MELAKA, MY

Inventor name: SCHILZ, CHRISTOF MATTHIAS, DR., BATANG TIGA, T, MY

Inventor name: JORDAN, STEFFEN, DR., 93161 SINZING, DE

Inventor name: RIEDL, EDMUND, 93083 OBERTRAUBLING, DE

R016 Response to examination communication
R016 Response to examination communication
R002 Refusal decision in examination/registration proceedings
R006 Appeal filed
R008 Case pending at federal patent court
R019 Grant decision by federal patent court
R082 Change of representative

Representative=s name: WESTPHAL, MUSSGNUG & PARTNER PATENTANWAELTE MI, DE

R020 Patent grant now final
R082 Change of representative
R082 Change of representative
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee