DE102010000092A1 - Halbleiterpackage mit wedge-gebondetem Chip - Google Patents

Halbleiterpackage mit wedge-gebondetem Chip Download PDF

Info

Publication number
DE102010000092A1
DE102010000092A1 DE102010000092A DE102010000092A DE102010000092A1 DE 102010000092 A1 DE102010000092 A1 DE 102010000092A1 DE 102010000092 A DE102010000092 A DE 102010000092A DE 102010000092 A DE102010000092 A DE 102010000092A DE 102010000092 A1 DE102010000092 A1 DE 102010000092A1
Authority
DE
Germany
Prior art keywords
bond
layer
bonding
chip
wedge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102010000092A
Other languages
English (en)
Inventor
Dexter Reynoso
Erwin Orejola
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102010000092A1 publication Critical patent/DE102010000092A1/de
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05664—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4807—Shape of bonding interfaces, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48455—Details of wedge bonds
    • H01L2224/48456—Shape
    • H01L2224/48458—Shape of the interface with the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48639—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48644—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48663—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/48664—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48838—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48839—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48838—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48844—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48863—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/48864—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85203—Thermocompression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8536—Bonding interfaces of the semiconductor or solid state body
    • H01L2224/85375—Bonding interfaces of the semiconductor or solid state body having an external coating, e.g. protective bond-through coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

Ein Halbleiterpackage mit wedge-gebondetem Chip. Eine Ausführungsform liefert einen Halbleiterchip, eine Drahtverbindung und ein Metallelement. Der Chip enthält ein Bondpad mit einer Kupferschicht. Die Drahtverbindung wird an das Bondpad wedge-gebondet und an das Metallelement ball-gebondet.

Description

  • Allgemeiner Stand der Technik
  • Die vorliegende Erfindung betrifft allgemein ein Halbleiter-Package und bei einer Ausführungsform ein Halbleiter-Package, das einen Chip und eine Drahtverbindung enthält, die an den Chip wedge-gebondet ist.
  • Halbleiterchips enthalten Bondpads, die elektrisch mit einer externen Schaltungsanordnung verbunden sind, um als Teil eines Elektroniksystems zu fungieren. Die externe Schaltungsanordnung ist in der Regel ein Anschlussarray wie etwa ein Systemträger oder ein Stützsubstrat wie etwa eine gedruckte Leiterplatte. Eine elektrische Verbindung zwischen dem Chip und der externen Schaltungsanordnung wird häufig durch Draht-Bonden, Tape-Automated-Bonden (TAB) oder Flip-Chip-Bonden erreicht. Beispielsweise enthalten bei dem Flip-Chip-Bonden Ball-Grid-Array-Packages (BGA) ein Array von Lötkugeln zum Montieren an entsprechenden Anschlüssen auf einer gedruckten Leiterplatte und Land-Grid-Array-Packages (LGA) enthalten ein Array von Metallpads, die entsprechende, auf entsprechenden Anschlüssen einer gedruckten Leiterplatte montierte Lötbahnen aufnehmen.
  • Das Draht-Bonden ist die häufigste und wirtschaftlichste Verbindungstechnik. Die Drähte werden jeweils einzeln durch Thermokompression, Thermosonic- oder Ultraschallprozesse von dem Chip mit einer externen Schaltungsanordnung verbunden. Beispielsweise wird ein Draht von einer Spule durch eine Klemme und eine Kapillare vorgeschoben, eine Wärmequelle bildet eine Drahtkugel an dem Draht, die Kapillare wird über ein Aluminium-Bondpad heruntergebracht und übt Druck auf die Drahtkugel aus, und die Drahtkugel bildet unter Verwendung der Thermokompression einen Ballbond. Die Kapillare wird dann angehoben und zu einer Zuleitung bewegt und wieder heruntergebracht, und die Kraft und die Hitze bilden unter Verwendung von Ultraschallschwingungen einen Wedgebond an der Zuleitung. Nach dem erneuten Anheben der Kapillare wird der Draht von dem Wedgebond abgerissen, und der Prozess wird für andere Bondpads und Zuleitungen wiederholt. Für diese Grundverfahren gibt es viele Variationen.
  • Es sind Drahtverbindungen erdacht worden, die einen Wedgebond auf einem Ballbond auf dem Bondpad und einen Ballbond auf der Zuleitung beinhalten. Der Ballbond auf dem Bondpad verhindert, dass der Wedgebond Risse durch das Bondpad in eine darunter liegende Aluminiumschicht des Chips ausbreitet. Der Ballbond auf dem Bondpad erfordert jedoch zusätzlichen Draht und bringt einen zusätzlichen Prozessschritt mit sich, wodurch Größe, Kosten und Herstellungszeit zunehmen.
  • Deshalb besteht ein Bedarf an einem Draht-Bonden-Prozess, der auf zuverlässige, effiziente und kosteneffektive Weise einen Wedgebond auf einem Chip liefert.
  • Kurze Darstellung der Erfindung
  • Die vorliegende Erfindung liefert ein Halbleiter-Package, das einen Halbleiterchip, eine Drahtverbindung und ein Metallelement enthält. Der Chip enthält ein Bondpad mit einer Kupferschicht. Die Drahtverbindung ist an das Bondpad wedge-gebondet und an das Metallelement ball-gebondet.
  • Die vorliegende Erfindung liefert auch ein Verfahren zum Herstellen eines Halbleiter-Package, das Folgendes beinhaltet: Bereitstellen eines Halbleiterchips, der ein Bondpad mit einer Kupferschicht enthält, Bereitstellen eines Metallelements, das von dem Chip beabstandet ist, und dann Wedge-Bonden einer Drahtverbindung an das Bondpad und Ball-Bonden der Drahtverbindung an das Metallelement.
  • Diese und weitere Merkmale und Vorteile der vorliegenden Erfindung werden deutlicher aus der ausführlichen Beschreibung, die folgt.
  • Kurze Beschreibung der Zeichnungen
  • Die beiliegenden Zeichnungen sind aufgenommen, um ein eingehenderes Verständnis von Ausführungsformen zu vermitteln, und sind in diese Spezifikation aufgenommen und stellen einen Teil dieser dar. Die Zeichnungen veranschaulichen Ausführungsformen und dienen zusammen mit der Beschreibung der Erläuterung von Prinzipien von Ausführungsformen. Andere Ausführungsformen und viele der beabsichtigten Vorteile von Ausführungsformen lassen sich ohne Weiteres verstehen, wenn sie durch Bezugnahme auf die folgende ausführliche Beschreibung besser verstanden werden. Die Elemente der Zeichnungen sind relativ zueinander nicht notwendigerweise maßstabsgetreu. Gleiche Bezugszahlen bezeichnen entsprechende ähnliche Teile.
  • 1 zeigt eine Querschnittsansicht eines Halbleiter-Package gemäß einer Ausführungsform.
  • 2A–2C zeigen Querschnittsansichten eines Verfahrens zum Herstellen des Halbleiter-Package von 1.
  • 3 zeigt eine Querschnittsansicht eines Halbleiter-Package gemäß einer Ausführungsform.
  • 3A zeigt eine vergrößerte Querschnittsansicht des Bondpads und Wedgebond in 3.
  • 4A–4D zeigen Querschnittsansichten eines Verfahrens zum Herstellen des Halbleiter-Package von 3.
  • 5 zeigt eine Querschnittsansicht eines Halbleiter-Package gemäß einer Ausführungsform.
  • 5A zeigt eine vergrößerte Querschnittsansicht des Bondpad und Wedgebond in 5.
  • 6A–6D zeigen Querschnittsansichten eines Verfahrens zum Herstellen des Halbleiter-Package von 5.
  • 7 zeigt eine Querschnittsansicht eines Halbleiter-Package gemäß einer Ausführungsform.
  • 7A zeigt eine vergrößerte Querschnittsansicht des Bondpad und Wedgebond in 7.
  • 8A–8D zeigen Querschnittsansichten eines Verfahrens zum Herstellen des Halbleiter-Package von 7.
  • 9 zeigt eine Querschnittsansicht eines Halbleiter-Package gemäß einer Ausführungsform.
  • 10A–10D zeigen Querschnittsansichten eines Verfahrens zum Herstellen des Halbleiter-Package von 9.
  • Ausführliche Beschreibung
  • In der folgenden ausführlichen Beschreibung wird auf die beiliegenden Zeichnungen Bezug genommen, die einen Teil hiervon bilden und in denen als Veranschaulichung spezifische Ausführungsformen gezeigt sind, in denen die Erfindung praktiziert werden kann. In dieser Hinsicht wird Richtungsterminologie wie etwa „Oberseite”, „Unterseite”, „Vorderseite”, „Rückseite”, „vorderer”, „hinterer” usw. unter Bezugnahme auf die Orientierung der beschriebenen Figur(en) verwendet. Weil Komponenten von Ausführungsformen in einer Reihe verschiedener Orientierungen positioniert sein können, wird die Richtungsterminologie zu Zwecken der Darstellung verwendet und ist in keinerlei Weise beschränkend. Es versteht sich, dass andere Ausführungsformen genutzt und strukturelle oder logische Änderungen vorgenommen werden können, ohne von dem Schutzbereich der vorliegenden Erfindung abzuweichen. Die folgende ausführliche Beschreibung ist deshalb nicht in einem beschränkenden Sinne zu verstehen, und der Schutzbereich der vorliegenden Erfindung wird durch die beigefügten Ansprüche definiert.
  • Es versteht sich, dass die Merkmale der verschiedenen hierin beschriebenen Ausführungsbeispiele miteinander kombiniert werden können, sofern nicht spezifisch etwas anderes angegeben ist.
  • 1 zeigt eine Querschnittsansicht des Halbleiter-Package 100 gemäß einer Ausführungsform. Das Halbleiter-Package 100 enthält den Halbleiterchip 102, das Metallelement 104 und die Drahtverbindung 106. Der Chip 102 enthält das Bondpad 108, das eine nichtgezeigte Kupferschicht enthält. Die Drahtverbindung 106 ist an dem Wedgebond 110 an das Bondpad 108 wedge-gebondet und an dem Ballbond 112 an das Metallelement 104 ball-gebondet.
  • Die 2A–2C zeigen Querschnittansichten eines Verfahrens zum Herstellen des Halbleiter-Package 100. In 2A werden der Chip 102 und das Metallelement 104 bereitgestellt. In 2B wird die Drahtverbindung 106 an dem Wedgebond 110 an das Bondpad 108 wedge-gebondet. In 2C wird die Drahtverbindung 106 an dem Ballbond 112 an das Metallelement 104 ball-gebondet.
  • 3 zeigt eine Querschnittsansicht des Halbleiter-Package 200 gemäß einer Ausführungsform. Das Halbleiter-Package 200 enthält den Halbleiterchip 202, das Metallelement 204, die Drahtverbindung 206 und das Kapselungsmittel 214, und der Chip 202 enthält das Bondpad 208. Die Drahtverbindung 206 wird an dem Wedgebond 210 an das Bondpad 208 wedge-gebondet und an dem Ballbond 212 an das Metallelement 204 ball-gebondet.
  • Der Chip 202 enthält gegenüberliegende Hauptoberflächen 216 und 218. Der Chip 202 enthält auch das Bondpad 208 und die Passivierungsschicht 220 an der Oberfläche 216. Das Bondpad 208 steht an der Oberfläche 216 von der Passivierungsschicht 220 vor.
  • Das Metallelement 204 ist eine Zuleitung, die von dem Chip 202 beabstandet ist und durch die Drahtverbindung 206 elektrisch mit dem Bondpad 208 verbunden ist, steht von dem Kapselungsmittel 214 vor und liefert eine elektrische Leitung von Strom zwischen dem Bondpad 208 und einer externen Schaltungsanordnung während des Betriebs des Chips 202.
  • Das Kapselungsmittel 214 kontaktiert und schützt den Chip 202 und die Drahtverbindung 206.
  • 3A zeigt eine vergrößerte Querschnittsansicht des Bondpads 208 und des Wedgebond 210.
  • Der Chip 202 enthält die aktive Metallschicht 222 unter der Oberfläche 216. Die aktive Metallschicht 222 ist eine Zwischenverbindungsleitung, die das Bondpad 208 elektrisch mit verschiedenen, nicht gezeigten Transistoren innerhalb des Chips 202 verbindet.
  • Das Bondpad 208 enthält die Edelmetallschicht 224, die Haftschicht 226 und die Kupferschicht 228. Die Edelmetallschicht 224 ist eine Oberflächenschicht, die Haftmetallschicht 226 ist unter der Edelmetallschicht 224 vergraben, und die Kupferschicht 228 ist unter der Edelmetallschicht 224 und der Haftmetallschicht 226 vergraben. Somit kontaktiert die Haftmetallschicht 226 die Edelmetallschicht 224 und die Kupferschicht 228 und ist dazwischen geschichtet, die Kupferschicht 228 kontaktiert die Haftmetallschicht 226 und die aktive Metallschicht 222 und ist dazwischen geschichtet, und die aktive Metallschicht 222 kontaktiert die Kupferschicht 228 und erstreckt sich darunter. Somit schließt das Bondpad 208 einen Ballbond aus. Außerdem verhindert die Edelmetallschicht 224, dass die Kupferschicht 228 oxidiert.
  • Bei der Drahtverbindung 206 kann es sich um unterschiedliche Metalle wie etwa Gold, Silber, Kupfer, Gold-Silber und Kupfer-Palladium handeln, bei der aktiven Metallschicht 222 kann es sich um verschiedene Metalle wie etwa Aluminium und Kupfer handeln, bei der Edelmetallschicht 224 kann es sich um verschiedene Edelmetalle wie etwa Palladium, Gold und Silber handeln, und bei der Metallhaftschicht 226 kann es sich um verschiedene Metalle wie etwa Nickel, Nickel-Phosphor und Nickel-Molybdän handeln. Bei einer Ausführungsform ist die Drahtverbindung 206 Gold, die aktive Metallschicht 222 Aluminium, die Edelmetallschicht 224 Palladium und die Metallhaftschicht 226 Nickel. Bei einer Ausführungsform weist die aktive Metallschicht 222 eine Dicke von 2 Mikrometern auf, die Edelmetallschicht 224 weist eine Dicke von 6 Mikrometern auf, die Haftmetallschicht 226 weist eine Dicke von 1,2 Mikrometern auf und die Kupferschicht 228 weist eine Dicke von 6 Mikrometern auf.
  • Das Bondpad 208 wird durch eine stromlose Plattierungsoperation ausgebildet. Zuerst wird eine Öffnung in der Passivierungsschicht 220 ausgebildet, die die Aluminiumschicht (aktive Metallschicht 222) freilegt, wobei eine Fotoresistschicht als eine Ätzmaske verwendet wird. Danach wird die Struktur in eine Lösung zur stromlosen Kupferplattierung eingetaucht, wobei die Fotoresistschicht als eine Plattierungsmaske verwendet wird. Folglich plattiert die Kupferschicht (Kupferschicht 228) stromlos auf der Aluminiumschicht. Die Operation des stromlosen Kupferplattierens geht weiter, bis die Kupferschicht die gewünschte Dicke aufweist. Danach wird die Struktur aus der Lösung für die stromlose Kupferplattierung entfernt und in eine Lösung für stromlose Nickelplattierung eingetaucht, wobei die Fotoresistschicht als eine Plattierungsmaske verwendet wird. Folglich wird die Nickelschicht (Metallhaftschicht 226) stromlos auf der Kupferschicht plattiert. Die Operation der stromlosen Nickelplattierung geht weiter, bis die Nickelschicht die gewünschte Dicke aufweist. Danach wird die Struktur aus der Lösung für die stromlose Nickelplattierung entfernt und in eine Lösung für stromlose Palladiumplattierung eingetaucht, wobei die Fotoresistschicht als eine Plattierungsmaske verwendet wird. Folglich wird die Palladiumschicht (Edelmetallschicht 224) stromlos auf der Nickelschicht plattiert. Die Operation der stromlosen Palladiumplattierung geht weiter, bis die Palladiumschicht die gewünschte Dicke aufweist. Danach wird die Struktur aus der Lösung für die stromlose Palladiumplattierung entfernt und in destilliertem Wasser gespült.
  • Der Wedgebond 210 erstreckt sich in die Edelmetallschicht 224, aber nicht durch sie hindurch, und ist von der aktiven Metallschicht 222, der Haftmetallschicht 226 und der Kupferschicht 228 beabstandet.
  • Der Wedgebond 210 wird unter wesentlicher Druckkraft und unter wesentlichen Schwingungen ausgebildet, wobei Ultraschall-Bonden verwendet wird. Folglich erzeugt der Wedgebond 210 Risse in der Edelmetallschicht 224, die sich durch die Haftmetallschicht 226 zur Kupferschicht 228 ausbreiten. Weiterhin würden sich diese Risse zur aktiven Metallschicht 222 ausbreiten und somit bei Fehlen der Kupferschicht 228 den Chip 202 beschädigen. Die Kupferschicht 228 absorbiert während des Wedgebondens erzeugte mechanische Spannungen und reißt aufgrund ihrer robusten metallurgischen Eigenschaften nicht, wodurch die aktive Metallschicht 222 vor durch den Wedgebond 210 verursachten Rissen geschützt wird.
  • Die 4A–4D zeigen Querschnittsansichten eines Verfahrens zum Herstellen des Halbleiter-Package 200. In 4A werden der Chip 202 und das Metallelement 204 bereitgestellt. In 4B wird die Drahtverbindung 206 unter Verwendung von Ultraschall-Bonden an dem Wedgebond 210 an das Bondpad 208 wedge-gebondet. Die Drahtverbindung 206 wird an die Edelmetallschicht 224 wedgegebondet, ohne an die Kupferschicht 228 wedge-gebondet zu werden. In 4C wird die Drahtverbindung 206 an dem Ballbond 212 unter Verwendung von Thermosonic-Bonden an das Metallelement 204 ball-gebondet. In 4D wird das Kapselungsmittel 214 auf dem Chip 202, dem Metallelement 204 und der Drahtverbindung 206 ausgebildet, bei einer Ausführungsform durch Spritzpressen.
  • 5 zeigt eine Querschnittsansicht des Halbleiter-Package 300 gemäß einer Ausführungsform. Das Halbleiter-Package 300 enthält den Halbleiterchip 302, das Metallelement 304, die Drahtverbindung 306 und das Kapselungsmittel 314, und der Chip 302 enthält das Bondpad 308. Die Drahtverbindung 306 wird an den Wedgebond 310 an das Bondpad 308 wedge-gebondet und am Ballbond 312 an das Metallelement 304 ball-gebondet.
  • Das Halbleiter-Package 300 ist dem Halbleiter-Package 200 allgemein ähnlich, außer dass die Edelmetallschicht 324 und die Haftmetallschicht 326 dünner sind als die Edelmetallschicht 224 und die Haftmetallschicht 226 und sich der Wedgebond 310 durch die Edelmetallschicht 324 und die Haftmetallschicht 326 in die Kupferschicht 328 erstreckt.
  • 5A zeigt eine vergrößerte Querschnittsansicht des Bondpads 308 und des Wedgebond 310.
  • Der Chip 302 enthält die aktive Metallschicht 322. Das Bondpad 308 enthält die Edelmetallschicht 324, die Haftschicht 326 und die Kupferschicht 328.
  • Bei der Drahtverbindung 306 kann es sich um verschiedene Metalle wie etwa Kupfer und Kupfer-Palladium handeln, bei der aktiven Metallschicht 322 kann es sich um verschiedene Metalle wie etwa Aluminium und Kupfer handeln, bei der Edelmetallschicht 324 kann es sich um verschiedene Edelmetalle wie etwa Palladium, Gold und Silber handeln, und bei der Metallhaftschicht 326 kann es sich um verschiedene Metalle wie etwa Nickel, Nickel-Phosphor und Nickel-Molybdän handeln. Bei einer Ausführungsform besteht die Drahtverbindung 306 aus Kupfer, die aktive Metallschicht 322 aus Aluminium, die Edelmetallschicht 324 aus Palladium und die Metallhaftschicht 326 aus Nickel. Bei einer Ausführungsform weist die aktive Metallschicht 322 eine Dicke von 2 Mikrometern auf, die Edelmetallschicht 324 eine Dicke von 1 Mikrometer, die Haftmetallschicht 326 eine Dicke von 0,5 Mikrometern und die Kupferschicht 328 eine Dicke von 6 Mikrometern auf.
  • Das Bondpad 308 wird auf eine Weise ähnlich dem Bondpad 208 durch eine stromlose Plattierungsoperation ausgebildet.
  • Der Wedgebond 310 erstreckt sich durch die Edelmetallschicht 324 und die Haftmetallschicht 326 in die Kupferschicht 328, aber nicht durch diese hindurch, und ist von der aktiven Metallschicht 322 beabstandet.
  • Der Wedgebond 310 erzeugt Risse in der Edelmetallschicht 324 und der Haftmetallschicht 326. Weiterhin würden sich diese Risse zur aktiven Metallschicht 322 ausbreiten und so bei Fehlen der Kupferschicht 328 den Chip 302 beschädigen. Vorteilhafterweise absorbiert die Kupferschicht 328 während des Wedge-Bondens verursachte mechanische Spannungen und reißt aufgrund ihrer robusten metallurgischen Eigenschaften nicht, wodurch die aktive Metallschicht 322 vor von dem Wedgebond 310 verursachten Rissen geschützt wird.
  • Die 6A–6D zeigen Querschnittsansichten eines Verfahrens zum Herstellen des Halbleiter-Package 300. In 6A werden der Chip 302 und das Metallelement 304 bereitgestellt. In 6B wird die Drahtverbindung 306 an dem Wedgebond 310 an das Bondpad 308 wedge-gebondet, wobei Ultraschall-Bonden verwendet wird. Die Drahtverbindung 306 wird an die Edelmetallschicht 324, die aktive Metallschicht 326 und die Kupferschicht 328 wedge-gebondet. In 6C wird die Drahtverbindung 306 an dem Ballbond 312 an das Metallelement 304 ball-gebondet, wobei Thermosonic-Bonden verwendet wird. In 6D wird das Kapselungsmittel 314 auf dem Chip 302, dem Metallelement 304 und der Drahtverbindung 306 durch Spritzpressen ausgebildet.
  • 7 zeigt eine Querschnittsansicht des Halbleiter-Package 400 gemäß einer Ausführungsform. Das Halbleiter-Package 400 enthält den Halbleiterchip 402, das Metallelement 404, die Drahtverbindung 406 und das Kapselungsmittel 414, und der Chip 402 enthält das Bondpad 408. Die Drahtverbindung 406 wird an dem Wedgebond 410 an das Bondpad 408 wedge-gebondet und an dem Ballbond 412 an das Metallelement 404 ball-gebondet.
  • Das Halbleiter-Package 400 ist dem Halbleiter-Package 200 allgemein ähnlich, außer dass das Bondpad 408 die Kupferschicht 428 ist und sich der Wedgebond 410 in die Kupferschicht 428 erstreckt.
  • 7A zeigt eine vergrößerte Querschnittsansicht des Bondpad 408 und des Wedgebond 410.
  • Der Chip 402 enthält die aktive Metallschicht 422. Das Bondpad 408 enthält die Kupferschicht 428, die eine Oberflächenschicht ist (statt einer vergrabenen Schicht).
  • Bei der Drahtverbindung 406 kann es sich um verschiedene Metalle wie etwa Kupfer und Kupfer-Palladium handeln, und bei der aktiven Metallschicht 422 kann es sich um verschiedene Metalle wie etwa Aluminium und Kupfer handeln. Bei einer Ausführungsform ist die Drahtverbindung 406 aus Kupfer und die aktive Metallschicht 422 aus Aluminium. Bei einer Ausführungsform weist die aktive Metallschicht 422 eine Dicke von 2 Mikrometern und die Kupferschicht 428 eine Dicke von 6 Mikrometern auf.
  • Das Bondpad 408 wird auf eine Weise ähnlich dem Bondpad 208 durch eine stromlose Plattierungsoperation ausgebildet, außer dass die Kupferschicht stromlos auf die Aluminiumschicht plattiert wird und die Operationen des stromlosen Nickel- und Palladiumplattierens entfallen.
  • Der Wedgebond 410 erstreckt sich in die Kupferschicht 428, aber nicht durch diese hindurch, und ist von der aktiven Metallschicht 422 beabstandet.
  • Der Wedgebond 410 könnte Risse erzeugen, die sich zur aktiven Metallschicht 422 ausbreiten und somit bei fehlender Kupferschicht 428 den Chip 402 beschädigen würden. Vorteilhafterweise absorbiert die Kupferschicht 428 während des Wedge-Bondens erzeugte mechanische Spannungen und reißt wegen ihrer robusten metallurgischen Eigenschaften nicht, wodurch die aktive Metallschicht 422 vor durch den Wedgebond 410 verursachten Rissen geschützt wird.
  • Die 8A–8D zeigen Querschnittsansichten eines Verfahrens zum Herstellen des Halbleiter-Package 400. In 8A werden der Chip 402 und das Metallelement 404 bereitgestellt. In 8B wird die Drahtverbindung 406 an dem Wedgebond 410 an das Bondpad 408 wedge-gebondet, wobei Ultraschall-Bonden verwendet wird. Die Drahtverbindung 406 wird an die Kupferschicht 428 wedge-gebondet. In 8C wird die Drahtverbindung 406 an dem Ballbond 412 an das Metallelement 404 ball-gebondet, wobei Thermosonic-Bonden verwendet wird. In 8D wird das Kapselungsmittel 414 auf dem Chip 402, dem Metallelement 404 und der Drahtverbindung 406 durch Spritzpressen ausgebildet.
  • 9 zeigt eine Querschnittsansicht des Halbleiter-Package 500 gemäß einer Ausführungsform. Das Halbleiter-Package 500 enthält den Halbleiterchip 502, das Metallelement 504, die Drahtverbindung 506 und das Kapselungsmittel 514, und der Chip 502 enthält das Bondpad 508. Die Drahtverbindung 506 wird an dem Wedgebond 510 an das Bondpad 508 wedge-gebondet und an dem Ballbond 512 an das Metallelement 504 ball-gebondet.
  • Das Halbleiter-Package 500 ist allgemein ähnlich dem Halbleiter-Package 200, außer dass das Halbleiter-Package 500 den Halbleiterchip 530 mit dem Bondpad 532 enthält und das Metallelement 504 das Bondpad 532 ist. Die Drahtverbindung 506 liefert eine elektrische Leitung von Strom zwischen den Chips 502 und 530 während des Betriebs der Chips 502 und 530. Das Kapselungsmittel 514 kontaktiert und schützt die Chips 502 und 530 und die Drahtverbindung 506.
  • Die 10A–10D zeigen Querschnittsansichten eines Verfahrens zum Herstellen des Halbleiter-Package 500. In 10A werden die Chips 502 und 530 bereitgestellt. In 10B wird die Drahtverbindung 506 an dem Wedgebond 510 an das Bondpad 508 wedge-gebondet, wobei Ultraschall-Bonden verwendet wird. In 10C wird die Drahtverbindung 506 an dem Ballbond 512 an das Bondpad 532 ball-gebondet, wobei Thermosonic-Bonden verwendet wird. In 10D wird das Kapselungsmittel 514 auf den Chips 502 und 530 und der Drahtverbindung 506 durch Spritzpressen ausgebildet.
  • Die obige Beschreibung und die obigen Beispiele zeigen Ausführungsformen der vorliegenden Erfindung, und es versteht sich, dass verschiedene Modifikationen und Verbesserungen vorgenommen werden können, ohne von dem Schutzbereich der vorliegenden Erfindung abzuweichen.
  • Wenngleich hierin spezifische Ausführungsformen dargestellt und beschrieben worden sind, versteht der Durchschnittsfachmann, dass eine Vielzahl alternativer und/oder äquivalenter Implementierungen für die gezeigten und beschriebenen spezifischen Ausführungsformen substituiert werden können, ohne von dem Schutzbereich der vorliegenden Erfindung abzuweichen. Die vorliegende Anmeldung soll alle Adaptationen oder Variationen der hierin erörterten spezifischen Ausführungsformen abdecken. Deshalb soll die vorliegende Erfindung nur durch die Ansprüche und die Äquivalente davon beschränkt werden.

Claims (25)

  1. Halbleiter-Package, umfassend: einen Halbleiterchip, der ein Bondpad mit einer Kupferschicht enthält; ein von dem Chip beabstandetes Metallelement und eine an das Bondpad wedge-gebondete und an das Metallelement ball-gebondete Drahtverbindung.
  2. Halbleiter-Package nach Anspruch 1, wobei das Bondpad eine Edelmetallschicht enthält, wobei die Kupferschicht unter der Edelmetallschicht vergraben ist, und sich der Wedgebond in die Edelmetallschicht, aber nicht durch diese hindurch, erstreckt und von der Kupferschicht beabstandet ist.
  3. Halbleiter-Package nach Anspruch 1, wobei das Bondpad eine Edelmetallschicht enthält, wobei die Kupferschicht unter der Edelmetallschicht vergraben ist, und sich der Wedgebond durch die Edelmetallschicht in die Kupferschicht aber nicht durch diese hindurch, erstreckt.
  4. Halbleiter-Package nach Anspruch 1, wobei die Kupferschicht eine Oberflächenschicht ist und sich der Wedgebond in die Kupferschicht, aber nicht durch diese hindurch, erstreckt.
  5. Halbleiter-Package nach Anspruch 1, wobei das Bondpad einen Ballbond ausschließt.
  6. Halbleiter-Package, umfassend: einen Halbleiterchip, der ein Bondpad mit einer Kupferschicht und ohne einen Ballbond enthält; ein Metallelement, das von dem Chip beabstandet ist; und eine Drahtverbindung, die einen Wedgebond und einen Ballbond enthält, wobei die Drahtverbindung an dem Wedgebond an das Bondpad geschweißt ist und an dem Ballbond an das Metallelement geschweißt ist, wodurch das Bondpad und das Metallelement elektrisch verbunden werden.
  7. Halbleiter-Package nach Anspruch 6, wobei der Chip eine aktive Metallschicht enthält, die die Kupferschicht kontaktiert und sich darunter erstreckt, das Bondpad eine Edelmetallschicht enthält, die eine Oberflächenschicht ist, die Kupferschicht unter der Edelmetallschicht vergraben ist und zwischen der Edelmetallschicht und der aktiven Metallschicht geschichtet ist und sich das Wedgebond in die Edelmetallschicht, aber nicht durch diese hindurch, erstreckt und von der Kupferschicht und der aktiven Metallschicht beabstandet ist.
  8. Halbleiter-Package nach Anspruch 6, wobei der Chip eine aktive Metallschicht enthält, die die Kupferschicht kontaktiert und sich darunter erstreckt, die Kupferschicht eine Oberflächenschicht ist und sich der Wedgebond in die Kupferschicht, aber nicht durch diese hindurch, erstreckt und von der aktiven Metallschicht beabstandet ist.
  9. Halbleiter-Package nach Anspruch 6, wobei das Metallelement eine Zuleitung ist, die elektrisch durch die Drahtverbindung mit dem Bondpad verbunden ist und eine elektrische Leitung von Strom zwischen dem Bondpad und der externen Schaltungsanordnung während des Betriebs des Chips liefert.
  10. Halbleiter-Package nach Anspruch 6, wobei das Metallelement ein Bondpad eines anderen Chips ist und die Drahtverbindung eine elektrische Leitung von Strom zwischen den Chips während des Betriebs der Chips liefert.
  11. Halbleiter-Package, umfassend: einen Halbleiterchip, der ein Bondpad enthält, das eine Kupferschicht enthält; ein Metallelement, das von dem Chip beabstandet ist; und ein Drahtverbindungsmittel, das an einem Wedgebond an das Bondpad geschweißt ist und an einem Ballbond an das Metallelement geschweißt ist, wodurch das Bondpad und das Metallelement elektrisch verbunden werden.
  12. Halbleiter-Package nach Anspruch 11, wobei der Chip eine aktive Metallschicht enthält, die die Kupferschicht kontaktiert und sich darunter erstreckt, das Bondpad eine Edelmetallschicht enthält, die eine Oberflächenschicht ist, die Kupferschicht unter der Edelmetallschicht vergraben ist und zwischen der Edelmetallschicht und der aktiven Metallschicht geschichtet ist und sich das Wedgebond in die Edelmetallschicht, aber nicht durch diese hindurch, erstreckt und von der Kupferschicht und der aktiven Metallschicht beabstandet ist.
  13. Halbleiter-Package nach Anspruch 11, wobei der Chip eine aktive Metallschicht enthält, die die Kupferschicht kontaktiert und sich darunter erstreckt, die Kupferschicht eine Oberflächenschicht ist und sich der Wedgebond in die Kupferschicht, aber nicht durch diese hindurch, erstreckt und von der aktiven Metallschicht beabstandet ist.
  14. Halbleiter-Package nach Anspruch 11, wobei das Metallelement eine Zuleitung ist, die elektrisch durch die Drahtverbindung mit dem Bondpad verbunden ist und eine elektrische Leitung von Strom zwischen dem Bondpad und der externen Schaltungsanordnung während des Betriebs des Chips liefert.
  15. Halbleiter-Package nach Anspruch 11, wobei das Metallelement ein Bondpad eines anderen Chips ist und die Drahtverbindung eine elektrische Leitung von Strom zwischen den Chips während des Betriebs der Chips liefert.
  16. Verfahren zum Herstellen eines Halbleiter-Package, umfassend: Bereitstellen eines Halbleiterchips, wobei der Chip ein Bondpad enthält, das eine Kupferschicht enthält; Bereitstellen eines Metallelements, das von dem Chip beabstandet ist; Wedge-Bonden einer Drahtverbindung an das Bondpad und Ball-Bonden der Drahtverbindung an das Metallelement.
  17. Verfahren nach Anspruch 16, umfassend das Wedge-Bonden der Drahtverbindung an eine Edelmetallschicht des Bondpad ohne Wedge-Bonden des Wedgebond an die Kupferschicht.
  18. Verfahren nach Anspruch 16, umfassend das Wedge-Bonden der Drahtverbindung an die Kupferschicht.
  19. Verfahren nach Anspruch 16, wobei das Metallelement eine Zuleitung ist, die elektrisch durch die Drahtverbindung mit dem Bondpad verbunden ist und eine elektrische Leitung von Strom zwischen dem Bondpad und der externen Schaltungsanordnung während des Betriebs des Chips liefert.
  20. Verfahren nach Anspruch 16, wobei das Metallelement ein Bondpad eines anderen Chips ist und die Drahtverbindung eine elektrische Leitung von Strom zwischen den Chips während des Betriebs der Chips liefert.
  21. Verfahren zum Herstellen eines Halbleiter-Package, umfassend: Bereitstellen eines Halbleiterchips, wobei der Chip ein Bondpad enthält und das Bondpad eine Kupferschicht enthält und einen Ballbond ausschließt; Bereitstellen eines Metallelements, das von dem Chip beabstandet ist; Wedge-Bonden einer Drahtverbindung an das Bondpad unter Verwendung von Ultraschall-Bonden; Ball-Bonden der Drahtverbindung an das Metallelement unter Verwendung von Thermosonic-Bonden und Bereitstellen eines Kapselungsmittels, das den Chip und die Drahtverbindung kontaktiert und schützt.
  22. Verfahren nach Anspruch 21, umfassend das Wedge-Bonden der Drahtverbindung an eine Edelmetallschicht des Bondpad ohne Wedge-Bonden der Drahtverbindung an die Kupferschicht.
  23. Verfahren nach Anspruch 21, umfassend das Wedge-Bonden der Drahtverbindung an die Kupferschicht.
  24. Verfahren nach Anspruch 21, wobei das Metallelement eine Zuleitung ist, die elektrisch durch die Drahtverbindung mit dem Bondpad verbunden ist und von dem Kapselungsmittel vorsteht und eine elektrische Leitung von Strom zwischen dem Bondpad und einer externen Schaltungsanordnung während des Betriebs des Chips liefert.
  25. Verfahren nach Anspruch 21, wobei das Metallelement ein zweites Bondpad eines zweiten Chips ist, das zweite Bondpad einen Wedgebond ausschließt, das Kapselungsmittel den zweiten Chip kontaktiert und schützt und die Drahtverbindung eine elektrische Leitung von Strom zwischen den Chips während des Betriebs der Chips liefert.
DE102010000092A 2009-01-16 2010-01-15 Halbleiterpackage mit wedge-gebondetem Chip Ceased DE102010000092A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/355,438 US20100181675A1 (en) 2009-01-16 2009-01-16 Semiconductor package with wedge bonded chip
US12/355,438 2009-01-16

Publications (1)

Publication Number Publication Date
DE102010000092A1 true DE102010000092A1 (de) 2011-06-30

Family

ID=42336271

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102010000092A Ceased DE102010000092A1 (de) 2009-01-16 2010-01-15 Halbleiterpackage mit wedge-gebondetem Chip

Country Status (2)

Country Link
US (1) US20100181675A1 (de)
DE (1) DE102010000092A1 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2469992B1 (de) 2010-12-23 2015-02-11 Atotech Deutschland GmbH Verfahren zum Erhalten eines Palladiumflächenabschluss für die Kupferverdrahtung auf Druckleiterplatten und IC-Substraten
KR101998340B1 (ko) 2012-07-18 2019-07-09 삼성전자주식회사 전력 소자 모듈 및 그 제조 방법
US20140110838A1 (en) * 2012-10-22 2014-04-24 Infineon Technologies Ag Semiconductor devices and processing methods
US9087833B2 (en) 2012-11-30 2015-07-21 Samsung Electronics Co., Ltd. Power semiconductor devices
DE102016117389B4 (de) * 2015-11-20 2020-05-28 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleiterchip und Verfahren zur Herstellung eines Leistungshalbleiterchips und Leistungshalbleitereinrichtung
US20200273716A1 (en) * 2017-07-07 2020-08-27 Mitsubishi Electric Corporation Semiconductor device and method for manufacturing semiconductor device
US20230275050A1 (en) * 2022-02-28 2023-08-31 Texas Instruments Incorporated Silver- and gold-plated conductive members

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2563652B2 (ja) * 1990-07-17 1996-12-11 株式会社東芝 半導体装置及びその製造方法
US5567981A (en) * 1993-03-31 1996-10-22 Intel Corporation Bonding pad structure having an interposed rigid layer
US6020640A (en) * 1996-12-19 2000-02-01 Texas Instruments Incorporated Thick plated interconnect and associated auxillary interconnect
US6790757B1 (en) * 1999-12-20 2004-09-14 Agere Systems Inc. Wire bonding method for copper interconnects in semiconductor devices
US6548881B1 (en) * 2000-07-25 2003-04-15 Advanced Micro Devices, Inc. Method and apparatus to achieve bond pad crater sensing and stepping identification in integrated circuit products
US6515373B2 (en) * 2000-12-28 2003-02-04 Infineon Technologies Ag Cu-pad/bonded/Cu-wire with self-passivating Cu-alloys
SG117395A1 (en) * 2001-08-29 2005-12-29 Micron Technology Inc Wire bonded microelectronic device assemblies and methods of manufacturing same
US6982493B2 (en) * 2003-04-03 2006-01-03 International Business Machines Corporation Wedgebond pads having a nonplanar surface structure
US7470997B2 (en) * 2003-07-23 2008-12-30 Megica Corporation Wirebond pad for semiconductor chip or wafer
TWI242866B (en) * 2003-08-21 2005-11-01 Siliconware Precision Industries Co Ltd Process of forming lead-free bumps on electronic component
US8105932B2 (en) * 2004-08-19 2012-01-31 Infineon Technologies Ag Mixed wire semiconductor lead frame package
WO2006079865A1 (en) * 2005-01-27 2006-08-03 Infineon Technologies Ag Semiconductor package and method of assembling the same
JP4558539B2 (ja) * 2005-03-09 2010-10-06 日立協和エンジニアリング株式会社 電子回路用基板、電子回路、電子回路用基板の製造方法および電子回路の製造方法
JP4666592B2 (ja) * 2005-03-18 2011-04-06 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
DE102006033222B4 (de) * 2006-07-18 2014-04-30 Epcos Ag Modul mit flachem Aufbau und Verfahren zur Bestückung
EP2133915A1 (de) * 2008-06-09 2009-12-16 Micronas GmbH Halbleiteranordnung mit besonders gestalteten Bondleitungen und Verfahren zum Herstellen einer solchen Anordnung
US8241953B2 (en) * 2008-06-30 2012-08-14 Sandisk Technologies Inc. Method of fabricating stacked wire bonded semiconductor package with low profile bond line

Also Published As

Publication number Publication date
US20100181675A1 (en) 2010-07-22

Similar Documents

Publication Publication Date Title
DE19743767B4 (de) Verfahren zum Herstellen eines Halbleiterchip-Gehäuses mit einem Halbleiterchip für Oberflächenmontage sowie ein daraus hergestelltes Halbleiterchip-Gehäuse mit Halbleiterchip
DE102005028951B4 (de) Anordnung zur elektrischen Verbindung einer Halbleiter-Schaltungsanordnung mit einer äusseren Kontakteinrichtung
DE112004000360T5 (de) Zweimetallisches Stud-Bumping für Flipchip-Anwendungen
DE102010000092A1 (de) Halbleiterpackage mit wedge-gebondetem Chip
JP2540652B2 (ja) 半導体装置
US6731003B2 (en) Wafer-level coated copper stud bumps
DE102012107760B4 (de) Bauelement und Verfahren für Lötverbindungen
DE10295972B4 (de) Nicht in einer Form hergestellte Packung für eine Halbleiteranordnung und Verfahren zur Herstellung
DE102007046021B4 (de) Halbleiteranordnung, Halbleitermodul und Verfahren zum Verbinden eines Halbleiterchips mit einem Keramiksubstrat
US6787926B2 (en) Wire stitch bond on an integrated circuit bond pad and method of making the same
DE102006023879B4 (de) Verfahren zum Häusen eines Bildsensors und ein gehäuster Bildsensor
DE102007062787A1 (de) Kupferdrahtbonden auf organischen Lötschutzmaterialien
DE102015100011A1 (de) Chipeinbettungsgehäuse mit rückseitiger Chipverbindung
DE112007000781T5 (de) Halbleitervorrichtung mit lötbaren Schleifenkontakten
DE102005020972A1 (de) Halbleiterpackung mit leitfähigen Bondhügeln und zugehöriges Herstellungsverfahren
DE112006001036T5 (de) Elektronisches Bauelement und elektronische Anordnung
DE102013106936A1 (de) Chip-Baustein und Verfahren zu seiner Herstellung
DE102010000407A1 (de) Halbleiter-Package mit einem aus Metallschichten bestehenden Band
DE102011053149A1 (de) Die-Struktur, Die-Anordnung und Verfahren zum Prozessieren eines Dies
DE102011082715A1 (de) Große Klebschichtdicke für Halbleitervorrichtungen
US20040072396A1 (en) Semiconductor electronic device and method of manufacturing thereof
DE10148463A1 (de) Verfahren und Vorrichtung zur Herstellung eines metallischen Bondhügels mit vergrößerter Höhe
DE102008028942A1 (de) Halbleiterbauelement
DE19715926B4 (de) Herstellungsverfahren für einen externen Anschluß für ein Kugelgitterarray-(BGA)Halbleiterbauteil
DE102011002170B4 (de) Verfahren zur Herstellung eines Elektronikbauelement-Packages, Elektronikbauelement-Package und Verriegelungssystem

Legal Events

Date Code Title Description
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final