JPH034545A - 電子装置 - Google Patents
電子装置Info
- Publication number
- JPH034545A JPH034545A JP1139459A JP13945989A JPH034545A JP H034545 A JPH034545 A JP H034545A JP 1139459 A JP1139459 A JP 1139459A JP 13945989 A JP13945989 A JP 13945989A JP H034545 A JPH034545 A JP H034545A
- Authority
- JP
- Japan
- Prior art keywords
- base metal
- electrode base
- metal film
- electronic device
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010953 base metal Substances 0.000 claims abstract description 64
- 239000004065 semiconductor Substances 0.000 claims abstract description 31
- 238000000034 method Methods 0.000 claims abstract description 28
- 239000008188 pellet Substances 0.000 claims abstract description 28
- 230000001154 acute effect Effects 0.000 claims description 6
- 239000000758 substrate Substances 0.000 abstract description 15
- 238000002161 passivation Methods 0.000 description 5
- 229910000679 solder Inorganic materials 0.000 description 5
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 3
- 239000002131 composite material Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 2
- KZHJGOXRZJKJNY-UHFFFAOYSA-N dioxosilane;oxo(oxoalumanyloxy)alumane Chemical compound O=[Si]=O.O=[Si]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O KZHJGOXRZJKJNY-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052863 mullite Inorganic materials 0.000 description 2
- 101150097504 LHX1 gene Proteins 0.000 description 1
- 101100082623 Rattus norvegicus Pdlim7 gene Proteins 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、電子装置に関し、特に、実装基板の実装面に
半導体ペレットを実装する電子装置に適用して有効な技
術に関するものである。
半導体ペレットを実装する電子装置に適用して有効な技
術に関するものである。
実装基板の実装面上に半導体ペレットを実装する電子装
置においてはＣＣＢ （Ｃｏｎｔｒｏｌｌｅｄ Ｃｏ１
１ａｐｓｅ Ｂ ｏｎｄｉｎｇ）方式が採用されている
。このＣＣＢ方式は、ワイヤボンディング方式に比べて
ボンディング面積を縮小することができるので、実装密
度を高めることができる。
置においてはＣＣＢ （Ｃｏｎｔｒｏｌｌｅｄ Ｃｏ１
１ａｐｓｅ Ｂ ｏｎｄｉｎｇ）方式が採用されている
。このＣＣＢ方式は、ワイヤボンディング方式に比べて
ボンディング面積を縮小することができるので、実装密
度を高めることができる。
前記ＣＣＢ方式は、第７図（概略要部断面図）に示すよ
うに、実装基板１にバンプ電極３を介在させて半導体ペ
レット２を実装する方式である。バンプ電極３は、一般
的に半田で形成され、実装基板１、半導体ペレット２の
夫々に接合する際にはりフローが施される。バンプ電極
３の一端側は。
うに、実装基板１にバンプ電極３を介在させて半導体ペ
レット２を実装する方式である。バンプ電極３は、一般
的に半田で形成され、実装基板１、半導体ペレット２の
夫々に接合する際にはりフローが施される。バンプ電極
３の一端側は。
実装基板１に形成された電極下地金属膜（ＢＬＭ：Ｂａ
１ｌ Ｌｉｍ１’ｔｔｉｎｇ Ｍｅｔａｌ）４Ａに接合
される。この電極下地金属膜４Ａはバンプ電極３との濡
れ性が良好な材料で形成される。同様に、バンプ電極３
の他端側は半導体ペレット２に形成された電極下地金属
膜４Ｂに接合される。実装基板１側の電極下地金属膜４
Ａ、半導体ペレット２側の電極下地金属膜４Ｂの夫々は
バンプ電極３との接合面の形状が円形状で構成される。
１ｌ Ｌｉｍ１’ｔｔｉｎｇ Ｍｅｔａｌ）４Ａに接合
される。この電極下地金属膜４Ａはバンプ電極３との濡
れ性が良好な材料で形成される。同様に、バンプ電極３
の他端側は半導体ペレット２に形成された電極下地金属
膜４Ｂに接合される。実装基板１側の電極下地金属膜４
Ａ、半導体ペレット２側の電極下地金属膜４Ｂの夫々は
バンプ電極３との接合面の形状が円形状で構成される。
この電極下地金属膜４Ａ、４Ｂの夫々の接合面の形状、
接合部の濡れ性及びバンプ電極３のリフロー時の表面張
力に基づき、同第７図に示すように、バンプ電極３はタ
イコ型（球型）に構成される。つまり、バンプ電極３は
電極下地金属膜４Ａ、４Ｂの夫々との接合部に比べて中
央部分のサイズが大きく構成される。
接合部の濡れ性及びバンプ電極３のリフロー時の表面張
力に基づき、同第７図に示すように、バンプ電極３はタ
イコ型（球型）に構成される。つまり、バンプ電極３は
電極下地金属膜４Ａ、４Ｂの夫々との接合部に比べて中
央部分のサイズが大きく構成される。
しかしながら、前述の電子装置はその動作により実装基
板１、半導体ペレット２の夫々の熱膨張係数差に基づく
応力が発生し、この応力がバンプ電極３と電極下地金属
膜４Ａ、４Ｂの夫々との接合部分に集中する。このため
、バンプ電極３の接合部又はその近傍にクラックや剥が
れが生じ、電子装置の電気的信頼性が低下する。
板１、半導体ペレット２の夫々の熱膨張係数差に基づく
応力が発生し、この応力がバンプ電極３と電極下地金属
膜４Ａ、４Ｂの夫々との接合部分に集中する。このため
、バンプ電極３の接合部又はその近傍にクラックや剥が
れが生じ、電子装置の電気的信頼性が低下する。
このような課題を解決する技術として、第８図（概略要
部断面図）に示すように、バンプ電極３をッツミ型（紋
型）で形成する技術が報告されている。
部断面図）に示すように、バンプ電極３をッツミ型（紋
型）で形成する技術が報告されている。
この技術は例えば日本金属学会会報、第２３巻、第１２
号（１９８４年）、第１００４頁〜第１０１３頁に報告
されている。この技術に報告されるバンプ電極３は、電
極下地金属膜４Ａ、４Ｂの夫々との接合部に比べて中央
部分のサイズが小さく構成され、前記接合部分の応力集
中を緩和することができる。したがって、バンプ電極３
の接続寿命を長くすることができるので、電子装置の電
気的信頼性を向上することができる。
号（１９８４年）、第１００４頁〜第１０１３頁に報告
されている。この技術に報告されるバンプ電極３は、電
極下地金属膜４Ａ、４Ｂの夫々との接合部に比べて中央
部分のサイズが小さく構成され、前記接合部分の応力集
中を緩和することができる。したがって、バンプ電極３
の接続寿命を長くすることができるので、電子装置の電
気的信頼性を向上することができる。
本発明者は、前述のＣＣＢ方式について検討した結果、
次の問題点を見出した。
次の問題点を見出した。
前記ツツミ型のバンプ電極３はリフロー工程中に実装基
板１、半導体ペレット２の夫々を引っ張ることにより形
成される。このため、電子装置の組立工程数が増加し、
或は組立工程が複雑になるので、生産性が低下するとい
う問題があった。
板１、半導体ペレット２の夫々を引っ張ることにより形
成される。このため、電子装置の組立工程数が増加し、
或は組立工程が複雑になるので、生産性が低下するとい
う問題があった。
本発明の目的は、ＣＣＢ方式を採用する電子装置におい
て、バンプ電極の接続寿命を長くして電気的信頼性を向
上すると共に、バンプ電極の組立工程数を低減し又簡単
化して生産性を向上することが可能な技術を提供するこ
とにある。
て、バンプ電極の接続寿命を長くして電気的信頼性を向
上すると共に、バンプ電極の組立工程数を低減し又簡単
化して生産性を向上することが可能な技術を提供するこ
とにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述及び添付図面によって明らかになるであろ
う。
明細書の記述及び添付図面によって明らかになるであろ
う。
本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、下記のとおりである。
要を簡単に説明すれば、下記のとおりである。
ＣＣＢ方式を採用する電子装置において、実装基板又は
半導体ペレットの電極下地金属膜（ＢＬＭ）のバンプ電
極との接合面を多角形に構成する。
半導体ペレットの電極下地金属膜（ＢＬＭ）のバンプ電
極との接合面を多角形に構成する。
この電極下地金属膜の接合面の多角形は９０度以下の鋭
角を有する。また、前記電極下地金属膜の接合面の多角
形は少なくとも一部に円弧形状を有する。
角を有する。また、前記電極下地金属膜の接合面の多角
形は少なくとも一部に円弧形状を有する。
上述した手段によれば、前記電極下地金属膜の接合面の
多角形の角部分において、接合部の濡れ性及びバンプ電
極のりフロー時の表面張力に基づき、バンプ電極の少な
くとも接合部分をツツミ型（紋型）に形成し、前記接合
部分の熱サイクルに基づく応力を緩和することができる
ので、バンプ電極の接続寿命を高め、電子装置の電気的
信・頼性を向上することができると共に、電極下地金属
膜の形状を多角形に変えるだけで、組立工程を増加した
り或は組立工程を複雑にすることがなくなるので、電子
装置の生産性を向上することができる。
多角形の角部分において、接合部の濡れ性及びバンプ電
極のりフロー時の表面張力に基づき、バンプ電極の少な
くとも接合部分をツツミ型（紋型）に形成し、前記接合
部分の熱サイクルに基づく応力を緩和することができる
ので、バンプ電極の接続寿命を高め、電子装置の電気的
信・頼性を向上することができると共に、電極下地金属
膜の形状を多角形に変えるだけで、組立工程を増加した
り或は組立工程を複雑にすることがなくなるので、電子
装置の生産性を向上することができる。
以下、本発明の構成について、一実施例とともに説明す
る。
る。
なお、実施例を説明するための全図において、同一機能
を有するものは同一符号を付け、その繰り返しの説明は
省略する。
を有するものは同一符号を付け、その繰り返しの説明は
省略する。
本発明の一実施例である電子装置の概略構成を第１図（
要部断面図）で示す。
要部断面図）で示す。
第１図に示すように、電子装置は実装基板１０の実装面
に半導体ペレット２０を実装することにより構成される
。この実装基板１０と半導体ペレット２０との接続はＣ
ＣＢ （又はフリップチップボンディング）方式で行わ
れる。
に半導体ペレット２０を実装することにより構成される
。この実装基板１０と半導体ペレット２０との接続はＣ
ＣＢ （又はフリップチップボンディング）方式で行わ
れる。
前記半導体ペレット２０はＧ ａ Ａ ｓ基板の表面に
ＭＥＳＦＥＴ等の半導体素子が搭載された所謂Ｇａ Ａ
ｓ Ｉ Ｃである。半導体ペレット２０の半導体素子
形成面にはパッシベーション膜２２が設けられる。
ＭＥＳＦＥＴ等の半導体素子が搭載された所謂Ｇａ Ａ
ｓ Ｉ Ｃである。半導体ペレット２０の半導体素子
形成面にはパッシベーション膜２２が設けられる。
このパッシベーション膜２２には開口２３が設けられ、
この間口２３内には外部端子（ポンディングパッド）２
１の表面が露出される。外部端子２１は、例えばＡＵ膜
で形成され、半導体素子間を接続する配線と同一導電層
で形成される。
この間口２３内には外部端子（ポンディングパッド）２
１の表面が露出される。外部端子２１は、例えばＡＵ膜
で形成され、半導体素子間を接続する配線と同一導電層
で形成される。
前記パッシベーション膜２２上には電極下地金属膜（Ｂ
ＬＭ）２４が設けられる。この電極下地金属膜２４は前
記開口２３を通して外部端子２１に接続される（電気的
に接続される）。電極下地金属膜２４は外部端子２１側
から例えばＴｉ膜、Ｎｉ膜、Ａｕ膜の夫々を順次積層し
た複合膜で構成される。この電極下地金属膜２４の下層
のＴｉ膜は主に外部端子２１とのボンダビリティを高め
ることを目的とする。上層のＡｕ膜は主に後述するバン
プ電極（３０）とのボンダビリティつまり濡れ性を高め
ることを目的とする。中間層のＮｉ膜は主に下層のＴｉ
膜と上層のＡｕ膜との接着性を高めることを目的とする
。
ＬＭ）２４が設けられる。この電極下地金属膜２４は前
記開口２３を通して外部端子２１に接続される（電気的
に接続される）。電極下地金属膜２４は外部端子２１側
から例えばＴｉ膜、Ｎｉ膜、Ａｕ膜の夫々を順次積層し
た複合膜で構成される。この電極下地金属膜２４の下層
のＴｉ膜は主に外部端子２１とのボンダビリティを高め
ることを目的とする。上層のＡｕ膜は主に後述するバン
プ電極（３０）とのボンダビリティつまり濡れ性を高め
ることを目的とする。中間層のＮｉ膜は主に下層のＴｉ
膜と上層のＡｕ膜との接着性を高めることを目的とする
。
前記電極下地金属膜２４は、第２図（Ａ）の平面図に示
すように、バンプ電極（３０）との接合面を方形状（本
実施例では正方形であるが長方形でもよい）で構成する
。つまり、電極下地金属膜２４の接合面は９０度以下（
９０度を含む）の鋭角を有する多角形状で構成される。
すように、バンプ電極（３０）との接合面を方形状（本
実施例では正方形であるが長方形でもよい）で構成する
。つまり、電極下地金属膜２４の接合面は９０度以下（
９０度を含む）の鋭角を有する多角形状で構成される。
この電極下地金属膜２４の接合面の多角形状は電極下地
金属膜２４の下層のＴｉ膜のパターンニング形状（エツ
チングマスクの形状）を円形状から多角形状に変えるだ
けで簡単に形成することができる。電極下地金属膜２４
の中間層のＮｉ膜、上層のＡｕ膜の夫々は例えば前記下
層のＮｉ膜上に蒸着法により堆積される。
金属膜２４の下層のＴｉ膜のパターンニング形状（エツ
チングマスクの形状）を円形状から多角形状に変えるだ
けで簡単に形成することができる。電極下地金属膜２４
の中間層のＮｉ膜、上層のＡｕ膜の夫々は例えば前記下
層のＮｉ膜上に蒸着法により堆積される。
一方、前記実装基板１０は例えばムライト基板の表面（
実装面）上に配線（図示しない）及び端子１１を設けて
構成される。実装基板１０の実装面上には前記配線や端
子１１を覆うパッシベーション膜１２が設けられる。こ
のパッシベーション膜１２には開口１３が設けられ、こ
の間口１３内には前記端子１１の表面が露出する。前記
パッシベーション膜１２上には前記半導体ペレット２０
と同様に電極下地金属膜１４が設けられる。電極下地金
属膜１４は開口１３を通して端子１１に接続される。こ
の電極下地金属膜１４は、前記電極下地金属膜２４と同
様に、端子１１側からＴｉ膜、Ｎｉ膜、Ａｕ膜の夫々を
順次積層した複合膜で構成され、接合面が多角形状で構
成される。
実装面）上に配線（図示しない）及び端子１１を設けて
構成される。実装基板１０の実装面上には前記配線や端
子１１を覆うパッシベーション膜１２が設けられる。こ
のパッシベーション膜１２には開口１３が設けられ、こ
の間口１３内には前記端子１１の表面が露出する。前記
パッシベーション膜１２上には前記半導体ペレット２０
と同様に電極下地金属膜１４が設けられる。電極下地金
属膜１４は開口１３を通して端子１１に接続される。こ
の電極下地金属膜１４は、前記電極下地金属膜２４と同
様に、端子１１側からＴｉ膜、Ｎｉ膜、Ａｕ膜の夫々を
順次積層した複合膜で構成され、接合面が多角形状で構
成される。
前記半導体ペレット２０はバンプ電極３０を介在させて
実装基板１０に実装される。バンプ電極３０は、実装基
板１０の電極下地金属膜１４、半導体ペレット２０の電
極下地金属膜２４の夫々の間に設けられ、この電極下地
金属膜１４．２４の夫々の接合面に接合される。バンプ
電極３０は、例えばＰｂ（９７〜９８［％］）と５ｎ（
２〜３［％］）との合金である半田で形成される。この
組成比で形成されるバンプ電極３０はリフロー温度を約
３４０〜３５０ ［℃］で行っている。
実装基板１０に実装される。バンプ電極３０は、実装基
板１０の電極下地金属膜１４、半導体ペレット２０の電
極下地金属膜２４の夫々の間に設けられ、この電極下地
金属膜１４．２４の夫々の接合面に接合される。バンプ
電極３０は、例えばＰｂ（９７〜９８［％］）と５ｎ（
２〜３［％］）との合金である半田で形成される。この
組成比で形成されるバンプ電極３０はリフロー温度を約
３４０〜３５０ ［℃］で行っている。
前記バンプ電極３０の中央部分は、第１図及び第２図（
Ｂ）の斜視図に示すように、リフローを施すと、溶融さ
れた半田の表面張力でタイコ型（球型）に形成される。
Ｂ）の斜視図に示すように、リフローを施すと、溶融さ
れた半田の表面張力でタイコ型（球型）に形成される。
そして、バンプ電極３０の接合部の両端部分は、電極下
地金属膜１４．２４の夫々の接合面及びその接合面の多
角形状の角部との濡れ性及びリフロー時の表面張力に基
づき、ツツミ型（紋型）に形成される。つまり、バンプ
電極３０は、溶融された半田の表面張力に抗して、接合
部の両端部分において電極下地金属膜１４．２４の夫々
の角部に引っばられ、結果的に接合部分の一部にツツミ
型が形成される。
地金属膜１４．２４の夫々の接合面及びその接合面の多
角形状の角部との濡れ性及びリフロー時の表面張力に基
づき、ツツミ型（紋型）に形成される。つまり、バンプ
電極３０は、溶融された半田の表面張力に抗して、接合
部の両端部分において電極下地金属膜１４．２４の夫々
の角部に引っばられ、結果的に接合部分の一部にツツミ
型が形成される。
このように、ＣＣＢ方式を採用する電子装置において、
実装基板１０の電極下地金属膜１４、半導体ペレット２
０の電極下地金属膜２４の夫々のバンプ電極３０との接
合面を多角形状に構成する。この構成により、前記電極
下地金属膜１４．２４の夫々の接合面の多角形状の角部
分において、接合部の濡れ性及びバンプ電極３０のリフ
ロー時の表面張力に基づき、バンプ電極３０の少なくと
も接合部分をツツミ型に形成し、前記接合部分の熱サイ
クルに基づく応力を緩和することができるので、バンブ
電極３０の接続寿命を高め、電子装置の電気的信頼性を
向上することができると共に、電極下地金属膜１４．２
４の夫々の形状を多角形に変えるだけで、組立工程を増
加したり或は組立工程を複雑にすることがなくなるので
、電子装置の生産性を向上することができる。
実装基板１０の電極下地金属膜１４、半導体ペレット２
０の電極下地金属膜２４の夫々のバンプ電極３０との接
合面を多角形状に構成する。この構成により、前記電極
下地金属膜１４．２４の夫々の接合面の多角形状の角部
分において、接合部の濡れ性及びバンプ電極３０のリフ
ロー時の表面張力に基づき、バンプ電極３０の少なくと
も接合部分をツツミ型に形成し、前記接合部分の熱サイ
クルに基づく応力を緩和することができるので、バンブ
電極３０の接続寿命を高め、電子装置の電気的信頼性を
向上することができると共に、電極下地金属膜１４．２
４の夫々の形状を多角形に変えるだけで、組立工程を増
加したり或は組立工程を複雑にすることがなくなるので
、電子装置の生産性を向上することができる。
前記多角形状化は、基本的には実装基板１０の電極下地
金属膜１４．半導体ペレット２０の電極下地金属膜２４
のいずれかに適用すればよいが１本実施例はバンブ電極
３０の接続寿命が長くなるのでいずれにも適用する。
金属膜１４．半導体ペレット２０の電極下地金属膜２４
のいずれかに適用すればよいが１本実施例はバンブ電極
３０の接続寿命が長くなるのでいずれにも適用する。
一部 また、前記電極下地金属膜１４．２４の夫々は、
第３図乃至第６図の夫々に示す形状で構成することがで
きる。
第３図乃至第６図の夫々に示す形状で構成することがで
きる。
第３図（Ａ）の平面図、第３図（Ｂ）の斜視図の夫々に
示す電極下地金属膜１４．２４の夫々は正方形状の各角
部を円形状で切り落した多角形状で接合面が構成される
。この電極下地金属膜１４．２４の夫々の角部は前述と
同様に鋭角で構成される。
示す電極下地金属膜１４．２４の夫々は正方形状の各角
部を円形状で切り落した多角形状で接合面が構成される
。この電極下地金属膜１４．２４の夫々の角部は前述と
同様に鋭角で構成される。
第４図（Ａ）の平面図、第４図（Ｂ）の斜視図の夫々に
示す電極下地金属膜１４．２４の夫々は正方形状の各角
部及び各辺を円形状で切り落した多角形状で接合面が構
成される。この電極下地金属膜１４．２４の夫々の角部
は同様に鋭角で構成される。
示す電極下地金属膜１４．２４の夫々は正方形状の各角
部及び各辺を円形状で切り落した多角形状で接合面が構
成される。この電極下地金属膜１４．２４の夫々の角部
は同様に鋭角で構成される。
前記第３図、第４図の夫々に示す電極下地金属＠１４．
２４の夫々の接合面の鋭角部分は、バンブ電極３０のリ
フロー時の表面張力に抗する力が鈍角に比べて大きく、
バンブ電極３０の接合部分をツツミ型に形成し易い。
２４の夫々の接合面の鋭角部分は、バンブ電極３０のリ
フロー時の表面張力に抗する力が鈍角に比べて大きく、
バンブ電極３０の接合部分をツツミ型に形成し易い。
第５図の平面図に示す電極下地金属膜１４．２４の夫々
は六角形状で接合面が構成される。
は六角形状で接合面が構成される。
第６図の平面図に示す電極下地金属膜１４．２４の夫々
は互いに９０度回転させた２個の楕円形状を重ねた形状
で接合面が構成される。
は互いに９０度回転させた２個の楕円形状を重ねた形状
で接合面が構成される。
前記第５図、第６図の夫々に示す電極下地金属膜１４．
２４の夫々の接合面は鋭角な角部は持たないが、バンブ
電極３０の接合部分をツツミ型に形成するには有利であ
る。
２４の夫々の接合面は鋭角な角部は持たないが、バンブ
電極３０の接合部分をツツミ型に形成するには有利であ
る。
また、前記実施例は、ムライト基板で形成される実装基
板１０にＧ ａ Ａ ｓ基板で形成された半導体ペレッ
ト２０を実装した場合について説明したが。
板１０にＧ ａ Ａ ｓ基板で形成された半導体ペレッ
ト２０を実装した場合について説明したが。
セラミック基板で形成された実装基板１０にＳｉ基板で
形成された半導体ペレット２０を実装してもよい。いず
れの場合においても、実装基板１０、半導体ペレット２
０の夫々の間に熱膨張係数差に基づく応力が発生するが
、前述のように、本発明は、バンブ電極３０の一部をツ
ッミ型に形成したので、バンブ電極３０の接続寿命を高
めることができる。前記セラミック基板（１０）及びＳ
ｉ基板（２０）で構成される電子装置は、外部端子２１
がアルミニウムで形成され、電極下地金属膜１４．２４
の夫々が下層側からＣｒ膜、Ｃｕ膜、Ａｕ膜の夫々を順
次積層した複合膜で形成される。
形成された半導体ペレット２０を実装してもよい。いず
れの場合においても、実装基板１０、半導体ペレット２
０の夫々の間に熱膨張係数差に基づく応力が発生するが
、前述のように、本発明は、バンブ電極３０の一部をツ
ッミ型に形成したので、バンブ電極３０の接続寿命を高
めることができる。前記セラミック基板（１０）及びＳ
ｉ基板（２０）で構成される電子装置は、外部端子２１
がアルミニウムで形成され、電極下地金属膜１４．２４
の夫々が下層側からＣｒ膜、Ｃｕ膜、Ａｕ膜の夫々を順
次積層した複合膜で形成される。
また、本発明は、Ｓｉ基板で形成された実装基板１０に
Ｓｉ基板で形成された半導体ペレット２０を実装しても
よい。この場合、実装基板１０、半導体ペレット２０の
夫々の間に発生する応力が実質的にないので、よりバン
ブ電極３０の接続寿命を高めることができる。
Ｓｉ基板で形成された半導体ペレット２０を実装しても
よい。この場合、実装基板１０、半導体ペレット２０の
夫々の間に発生する応力が実質的にないので、よりバン
ブ電極３０の接続寿命を高めることができる。
以上、本発明者によってなされた発明を、前記実施例に
基づき具体的に説明したが、本発明は、前記実施例に限
定されるものではなく、その要旨を逸脱しない範囲にお
いて種々変更可能であることは勿論である。
基づき具体的に説明したが、本発明は、前記実施例に限
定されるものではなく、その要旨を逸脱しない範囲にお
いて種々変更可能であることは勿論である。
例えば、本発明は、マザーチップをＣＣＢ方式で実装基
板に実装する電子装置に適用することができる。前記マ
ザーチップ上にはＣＣＢ方式、ワイヤボンディング方式
のいずれかの方式を採用して半導体ペレットを搭載する
。
板に実装する電子装置に適用することができる。前記マ
ザーチップ上にはＣＣＢ方式、ワイヤボンディング方式
のいずれかの方式を採用して半導体ペレットを搭載する
。
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。
て得られる効果を簡単に説明すれば、下記のとおりであ
る。
ＣＣＢ方式を採用する電子装置において、電気的信頼性
を向上すると共に、生産性を向上することができる。
を向上すると共に、生産性を向上することができる。
第１図は、本発明の一実施例である電子装置の概略構成
を示す要部断面図、 第２図（Ａ）は、前記電子装置で使用される電極下地金
属膜の平面図、 第２図（Ｂ）は、前記電極下地金属膜及びそれに接合さ
れたバンプ電極の斜視図、 第３図（Ａ）は、前記電極下地金属膜の他の実施例の平
面図、 第３図（Ｂ）は、前記電極下地金属膜及びそれに接合さ
れたバンプ電極の他の実施例の斜視図、第４図（Ａ）は
、前記電極下地金属膜の他の実施例の平面図、 第４図（Ｂ）は、前記電極下地金属膜及びそれに接合さ
れたバンプ電極の他の実施例の斜視図、第５図及び第６
図は、前記電極下地金属膜の他の実施例の平面図、 第７図及び第８図は、従来の電子装置の概略要部断面図
である。 図中、１０・・・実装基板、１１・・・端子、１４．２
４・・・電極下地金属膜、２０・・・半導体ペレット、
２１・・・外部端子、３０・・・バンプ電極である。 第５図 第７図゛ 第８図 第４図（Ａ） 第４図ＣＢ） １４．２４ 手続補正書
を示す要部断面図、 第２図（Ａ）は、前記電子装置で使用される電極下地金
属膜の平面図、 第２図（Ｂ）は、前記電極下地金属膜及びそれに接合さ
れたバンプ電極の斜視図、 第３図（Ａ）は、前記電極下地金属膜の他の実施例の平
面図、 第３図（Ｂ）は、前記電極下地金属膜及びそれに接合さ
れたバンプ電極の他の実施例の斜視図、第４図（Ａ）は
、前記電極下地金属膜の他の実施例の平面図、 第４図（Ｂ）は、前記電極下地金属膜及びそれに接合さ
れたバンプ電極の他の実施例の斜視図、第５図及び第６
図は、前記電極下地金属膜の他の実施例の平面図、 第７図及び第８図は、従来の電子装置の概略要部断面図
である。 図中、１０・・・実装基板、１１・・・端子、１４．２
４・・・電極下地金属膜、２０・・・半導体ペレット、
２１・・・外部端子、３０・・・バンプ電極である。 第５図 第７図゛ 第８図 第４図（Ａ） 第４図ＣＢ） １４．２４ 手続補正書
Claims (1)
- 【特許請求の範囲】 １、実装基板の端子上の第１電極下地金属膜と半導体ペ
レットの外部端子上の第２電極下地金属膜との間にバン
プ電極を介在し、前記実装基板に半導体ペレットを実装
する、ＣＣＢ方式を採用する電子装置において、前記第
１電極下地金属膜又は第２電極下地金属膜の前記バンプ
電極との接合面を多角形状に構成したことを特徴とする
電子装置。 ２、前記第１電極下地金属膜又は第２電極下地金属膜は
９０度以下の鋭角を有する多角形状で構成されることを
特徴とする請求項１に記載の電子装置。 ３、前記第１電極下地金属膜又は第２電極下地金属膜は
、少なくとも一部に円弧形状を有する多角形状で構成さ
れることを特徴とする請求項１又は請求項２に記載の電
子装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1139459A JPH034545A (ja) | 1989-05-31 | 1989-05-31 | 電子装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1139459A JPH034545A (ja) | 1989-05-31 | 1989-05-31 | 電子装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH034545A true JPH034545A (ja) | 1991-01-10 |
Family
ID=15245714
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1139459A Pending JPH034545A (ja) | 1989-05-31 | 1989-05-31 | 電子装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH034545A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5381307A (en) * | 1992-06-19 | 1995-01-10 | Motorola, Inc. | Self-aligning electrical contact array |
| US6115262A (en) * | 1998-06-08 | 2000-09-05 | Ford Motor Company | Enhanced mounting pads for printed circuit boards |
| US6404064B1 (en) * | 2000-07-17 | 2002-06-11 | Siliconware Precision Industries Co., Ltd. | Flip-chip bonding structure on substrate for flip-chip package application |
| US6774474B1 (en) * | 1999-11-10 | 2004-08-10 | International Business Machines Corporation | Partially captured oriented interconnections for BGA packages and a method of forming the interconnections |
| JP2008546022A (ja) * | 2005-06-03 | 2008-12-18 | イー・アイ・デュポン・ドウ・ヌムール・アンド・カンパニー | ワークピースおよびその間に導電性部材を含む電子素子 |
| US9038825B2 (en) | 2010-09-16 | 2015-05-26 | Philip Morris Products S.A. | Container having transparent optical element |
-
1989
- 1989-05-31 JP JP1139459A patent/JPH034545A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5381307A (en) * | 1992-06-19 | 1995-01-10 | Motorola, Inc. | Self-aligning electrical contact array |
| US6115262A (en) * | 1998-06-08 | 2000-09-05 | Ford Motor Company | Enhanced mounting pads for printed circuit boards |
| US6405920B1 (en) | 1998-06-08 | 2002-06-18 | Visteon Global Technologies, Inc. | Enhanced mounting pads for printed circuit boards |
| US6774474B1 (en) * | 1999-11-10 | 2004-08-10 | International Business Machines Corporation | Partially captured oriented interconnections for BGA packages and a method of forming the interconnections |
| US6404064B1 (en) * | 2000-07-17 | 2002-06-11 | Siliconware Precision Industries Co., Ltd. | Flip-chip bonding structure on substrate for flip-chip package application |
| JP2008546022A (ja) * | 2005-06-03 | 2008-12-18 | イー・アイ・デュポン・ドウ・ヌムール・アンド・カンパニー | ワークピースおよびその間に導電性部材を含む電子素子 |
| US9038825B2 (en) | 2010-09-16 | 2015-05-26 | Philip Morris Products S.A. | Container having transparent optical element |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6677674B2 (en) | Semiconductor package having two chips internally connected together with bump electrodes and both chips externally connected to a lead frame with bond wires | |
| JP2772739B2 (ja) | リードレスパッケージの外部電極構造及びその製造方法 | |
| KR0161365B1 (ko) | 전자 부품 및 전자 부품 접속 구조체 | |
| US6437439B1 (en) | Electronic component | |
| JP2002124533A (ja) | 電極材料、半導体装置及び実装装置 | |
| JP2001085470A (ja) | 半導体装置及びその製造方法 | |
| JP2000100869A (ja) | 半導体装置およびその製造方法 | |
| JP2003017531A (ja) | 半導体装置 | |
| JPH034545A (ja) | 電子装置 | |
| JPH11168116A (ja) | 半導体チップ用電極バンプ | |
| JPH0817870A (ja) | 半導体装置 | |
| JPH0888297A (ja) | 電子部品および電子部品接続構造体 | |
| JP3690147B2 (ja) | 半導体発光素子の実装方法 | |
| JPH02168640A (ja) | 異なる基板間の接続構造 | |
| JPS6143461A (ja) | 薄膜多層配線基板 | |
| JPH0684916A (ja) | 多層バンプ | |
| JP2633745B2 (ja) | 半導体装置の実装体 | |
| JP3006957B2 (ja) | 半導体装置の実装体 | |
| JPH06151437A (ja) | 半導体装置の電極構造とその形成方法ならびに実装体 | |
| KR100477477B1 (ko) | 솔더범프 볼이 형성된 기판을 이용한 표면탄성파 필터 패키지 및 그 제조방법 | |
| JPH11195681A (ja) | 半導体装置およびその製造方法 | |
| JPH11204565A (ja) | 半導体装置 | |
| JP2741611B2 (ja) | フリップチップボンディング用基板 | |
| JPH0513506A (ja) | 半導体集積回路装置 | |
| JPH0815153B2 (ja) | 半導体素子の突起電極形成方法 |