JPH0684916A - 多層バンプ - Google Patents
多層バンプInfo
- Publication number
- JPH0684916A JPH0684916A JP25568892A JP25568892A JPH0684916A JP H0684916 A JPH0684916 A JP H0684916A JP 25568892 A JP25568892 A JP 25568892A JP 25568892 A JP25568892 A JP 25568892A JP H0684916 A JPH0684916 A JP H0684916A
- Authority
- JP
- Japan
- Prior art keywords
- bump
- connection
- terminal
- multilayer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/1147—Manufacturing methods using a lift-off mask
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 相手側端子部となじみが良く、接続時の濡れ
性が良くて、ボンディング条件（温度、圧力、雰囲気）
を適正にして、容易に安定して接続でき且つその接続を
強固にできる多層バンプを提供する。 【構成】 半導体素子とＴＡＢ用テープ又はプリント基
板との接続に用いられるバンプに於いて、該バンプを２
層以上の多層にし、最上層を相手側端子部と略同等の成
分組成にしたことを特徴とする多層バンプ。
性が良くて、ボンディング条件（温度、圧力、雰囲気）
を適正にして、容易に安定して接続でき且つその接続を
強固にできる多層バンプを提供する。 【構成】 半導体素子とＴＡＢ用テープ又はプリント基
板との接続に用いられるバンプに於いて、該バンプを２
層以上の多層にし、最上層を相手側端子部と略同等の成
分組成にしたことを特徴とする多層バンプ。
Description
【０００１】
【産業上の利用分野】本発明は、半導体素子とＴＡＢ用
テープ又はプリント基板との接続に用いるバンプの改良
に関する。
テープ又はプリント基板との接続に用いるバンプの改良
に関する。
【０００２】
【従来の技術】従来、図３に示すようにウェハー１上に
多数形成された半導体素子２は、ダイシングライン３で
区画され、ダイシングライン３に沿って図４に示すよう
に接続端子部（電極パッド部）４が多数配設されてい
る。この接続端子部４に、図５に示すようにバリアーメ
タル層５として、Ｔｉ／ＰｄやＣｒ／Ｃｕを用い、その
上に図６に示すようにメッキ用レジストパターン６を形
成し、図７に示すように電解メッキによりバンプ７を形
成し、メッキ用レジストパターン６を剥離した。こうし
て接続端子部４上にバリアーメタル層５を介在して形成
したバンプ７は、ＴＡＢ用テープの端子部との接続がＡ
ｕバンプであり、プリント基板の端子部との接続がＰｂ
−Ｓｎバンプであるが、これらのバンプはいずれも濡れ
性が悪く、ボンディング条件（温度、圧力、雰囲気）が
狭くなったり、接続が困難だったり、弱くなったりし
た。
多数形成された半導体素子２は、ダイシングライン３で
区画され、ダイシングライン３に沿って図４に示すよう
に接続端子部（電極パッド部）４が多数配設されてい
る。この接続端子部４に、図５に示すようにバリアーメ
タル層５として、Ｔｉ／ＰｄやＣｒ／Ｃｕを用い、その
上に図６に示すようにメッキ用レジストパターン６を形
成し、図７に示すように電解メッキによりバンプ７を形
成し、メッキ用レジストパターン６を剥離した。こうし
て接続端子部４上にバリアーメタル層５を介在して形成
したバンプ７は、ＴＡＢ用テープの端子部との接続がＡ
ｕバンプであり、プリント基板の端子部との接続がＰｂ
−Ｓｎバンプであるが、これらのバンプはいずれも濡れ
性が悪く、ボンディング条件（温度、圧力、雰囲気）が
狭くなったり、接続が困難だったり、弱くなったりし
た。
【０００３】
【発明が解決しようとする課題】そこで本発明は、相手
側端子部との接続が容易且つ強固にできる多層バンプを
提供しようとするものである。
側端子部との接続が容易且つ強固にできる多層バンプを
提供しようとするものである。
【０００４】
【課題を解決するための手段】上記課題を解決するため
の本発明の多層バンプは、半導体素子とＴＡＢ用テープ
又はプリント基板との接続に用いられるバンプに於い
て、該バンプを２層以上の多層にし、最上層を相手側端
子部と略同等の成分組成にしたことを特徴とするもので
ある。
の本発明の多層バンプは、半導体素子とＴＡＢ用テープ
又はプリント基板との接続に用いられるバンプに於い
て、該バンプを２層以上の多層にし、最上層を相手側端
子部と略同等の成分組成にしたことを特徴とするもので
ある。
【０００５】
【作用】上記のように本発明の多層バンプは、最上層
を、接続するＴＡＢ用テープ又はプリント基板の端子部
と略同等の成分組成にしているので、相手側端子部とな
じみが良く、接続時の濡れ性が良くて、ボンディング条
件（温度、圧力、雰囲気）を適正にして、容易に安定し
て接続でき且つその接続を強固にできる。
を、接続するＴＡＢ用テープ又はプリント基板の端子部
と略同等の成分組成にしているので、相手側端子部とな
じみが良く、接続時の濡れ性が良くて、ボンディング条
件（温度、圧力、雰囲気）を適正にして、容易に安定し
て接続でき且つその接続を強固にできる。
【０００６】また本発明の多層バンプは、バンプ本体の
機械的強度を受け持つ部分と相手側端子部と接続する部
分を別々に材料選択しているので、バンプ形状を変える
ことなく、つまり、バンプ全体を溶かして変形させるこ
となく、ボンディングに寄与する最上層のみ溶かして接
続することができる。
機械的強度を受け持つ部分と相手側端子部と接続する部
分を別々に材料選択しているので、バンプ形状を変える
ことなく、つまり、バンプ全体を溶かして変形させるこ
となく、ボンディングに寄与する最上層のみ溶かして接
続することができる。
【０００７】
【実施例】本発明の多層バンプの一実施例を図１によっ
て説明すると、Ｓｉウェハー１上の半導体素子２のＡｌ
−Ｓｉ１wt％よりなる接続端子部（電極パッド部）４
に、バリアーメタル層５としてＣｒ1000Å、Ｃｕ3000Å
が設けられ、その上にＳｎよりなる厚さ25μｍのバンプ
本体７ａ、Ｐｂ−Ｓｎ60wt％よりなる厚さ５μｍのバン
プ表層７ｂよりなる多層バンプ７′が形成されている。
て説明すると、Ｓｉウェハー１上の半導体素子２のＡｌ
−Ｓｉ１wt％よりなる接続端子部（電極パッド部）４
に、バリアーメタル層５としてＣｒ1000Å、Ｃｕ3000Å
が設けられ、その上にＳｎよりなる厚さ25μｍのバンプ
本体７ａ、Ｐｂ−Ｓｎ60wt％よりなる厚さ５μｍのバン
プ表層７ｂよりなる多層バンプ７′が形成されている。
【０００８】第１従来例のバンプを図７によって説明す
ると、Ｓｉウェハー１上の半導体素子２のＡｌ−Ｓｉ１
wt％よりなる接続端子部（電極パッド部）４に、バリア
ーメタル層５としてＣｒ1000Å、Ｃｕ3000Åが設けら
れ、その上にＳｎよりなる厚さ30μｍのバンプ７が形成
されている。第２従来例のバンプは、図７のバンプ７が
Ｐｂ−Ｓｎ60wt％よりなるものである。
ると、Ｓｉウェハー１上の半導体素子２のＡｌ−Ｓｉ１
wt％よりなる接続端子部（電極パッド部）４に、バリア
ーメタル層５としてＣｒ1000Å、Ｃｕ3000Åが設けら
れ、その上にＳｎよりなる厚さ30μｍのバンプ７が形成
されている。第２従来例のバンプは、図７のバンプ７が
Ｐｂ−Ｓｎ60wt％よりなるものである。
【０００９】然してこれら実施例の多層バンプ７′及び
第１、第２従来例のバンプ７に図２及び図８に示すよう
にプリント基板10の回路11のＰｂ−Ｓｎ60wt％よりなる
接続端子部12をフリップチップ法により接続を行った
処、実施例の多層バンプ７′では、接続端子部12との接
続が容易に行われ、且つ接続強度が高かったが、第１従
来例のバンプ７では、接続端子部12との接続の条件設定
が難しく、接続が厄介で且つ接続強度が低く、ばらつき
が多かった。また第２従来例のバンプ７では、バンプ７
と接続端子部12の両方が溶けてしまい、制御が難しく、
隣りの接続端子部12との短絡が発生した。
第１、第２従来例のバンプ７に図２及び図８に示すよう
にプリント基板10の回路11のＰｂ−Ｓｎ60wt％よりなる
接続端子部12をフリップチップ法により接続を行った
処、実施例の多層バンプ７′では、接続端子部12との接
続が容易に行われ、且つ接続強度が高かったが、第１従
来例のバンプ７では、接続端子部12との接続の条件設定
が難しく、接続が厄介で且つ接続強度が低く、ばらつき
が多かった。また第２従来例のバンプ７では、バンプ７
と接続端子部12の両方が溶けてしまい、制御が難しく、
隣りの接続端子部12との短絡が発生した。
【００１０】尚、本発明の多層バンプは、転写用バンプ
とすることができる。即ち、中間層をバンプ本体の機械
的強度を受け持つ部分とし、最上層を第１回目の接続用
に相手側端子部となじみの良い材料からなる部分とし、
最下層を第２回目の接続用に相手側端子部となじみの良
い材料からなる部分とし且つその溶融温度が第１回目の
接続に悪影響を及ぼさないよう選択すると、最適な転写
用バンプをとすることができる。
とすることができる。即ち、中間層をバンプ本体の機械
的強度を受け持つ部分とし、最上層を第１回目の接続用
に相手側端子部となじみの良い材料からなる部分とし、
最下層を第２回目の接続用に相手側端子部となじみの良
い材料からなる部分とし且つその溶融温度が第１回目の
接続に悪影響を及ぼさないよう選択すると、最適な転写
用バンプをとすることができる。
【００１１】
【発明の効果】以上の通り本発明の多層バンプは、最上
層を接続する相手側端子部と略同等の成分組成にしてい
るので、相手側端子部となじみが良く、接続時の濡れ性
が良くて、ボンディング条件（温度、圧力、雰囲気）を
適正にして、容易に安定して接続でき且つその接続強度
を高いものにできる。また本発明の多層バンプは、バン
プ本体の機械的強度を受け持つ部分と相手側端子部と接
続する部分を別々に材料選択しているので、バンプ形状
を変えることなく、ボンディングに寄与する最上層のみ
溶かして接続することができる。さらに前記のように相
手側端子部との接続を安定化し且つ強固にできるので、
接続数が増加し、微細化しても全体の信頼性の要求には
充分対応できる。
層を接続する相手側端子部と略同等の成分組成にしてい
るので、相手側端子部となじみが良く、接続時の濡れ性
が良くて、ボンディング条件（温度、圧力、雰囲気）を
適正にして、容易に安定して接続でき且つその接続強度
を高いものにできる。また本発明の多層バンプは、バン
プ本体の機械的強度を受け持つ部分と相手側端子部と接
続する部分を別々に材料選択しているので、バンプ形状
を変えることなく、ボンディングに寄与する最上層のみ
溶かして接続することができる。さらに前記のように相
手側端子部との接続を安定化し且つ強固にできるので、
接続数が増加し、微細化しても全体の信頼性の要求には
充分対応できる。
【図面の簡単な説明】
【図１】本発明の多層バンプの一例を示す要部縦断面図
である。
である。
【図２】図１の多層バンプとプリント基板の回路の接続
端子部とを接続した状態を示す図である。
端子部とを接続した状態を示す図である。
【図３】半導体素子が多数形成されたウェハーを示す概
略斜視図である。
略斜視図である。
【図４】図３のウェハーの上面における半導体素子の接
続端子部（電極パッド部）の配列を示す拡大斜視図であ
る。
続端子部（電極パッド部）の配列を示す拡大斜視図であ
る。
【図５】半導体素子の接続端子部（電極パッド部）にバ
ンプを形成する従来の方法の工程を示す図である。
ンプを形成する従来の方法の工程を示す図である。
【図６】半導体素子の接続端子部（電極パッド部）にバ
ンプを形成する従来の方法の工程を示す図である。
ンプを形成する従来の方法の工程を示す図である。
【図７】半導体素子の接続端子部（電極パッド部）にバ
ンプを形成する従来の方法の工程を示す図である。
ンプを形成する従来の方法の工程を示す図である。
【図８】図７のバンプとプリント基板の回路の接続端子
部とを接続した状態を示す図である。
部とを接続した状態を示す図である。
１ ウェハー ２ 半導体素子 ４ 接続端子部（電極パッド部） ５ バリアーメタル層 ７′ 多層バンプ ７ａ バンプ本体 ７ｂ バンプ表層 １０ プリント基板 １１ 回路 １２ 回路の接続端子部
Claims (1)
- 【請求項１】 半導体素子とＴＡＢ用テープ又はプリン
ト基板との接続に用いられるバンプに於いて、該バンプ
を２層以上の多層にし、最上層を相手側端子部と略同等
の成分組成にしたことを特徴とする多層バンプ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25568892A JPH0684916A (ja) | 1992-08-31 | 1992-08-31 | 多層バンプ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25568892A JPH0684916A (ja) | 1992-08-31 | 1992-08-31 | 多層バンプ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0684916A true JPH0684916A (ja) | 1994-03-25 |
Family
ID=17282249
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25568892A Pending JPH0684916A (ja) | 1992-08-31 | 1992-08-31 | 多層バンプ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0684916A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997041594A1 (en) * | 1996-04-29 | 1997-11-06 | Carl Shine | Multilayer solder/barrier attach for semiconductor chip |
| US6153940A (en) * | 1994-11-17 | 2000-11-28 | Fraunhofer Gesellschaft Zur Foerderung Der Angewandten Forschung E.V. | Core metal soldering knob flip-chip technology |
| KR20010062889A (ko) * | 1999-12-21 | 2001-07-09 | 박종섭 | 테이프 캐리어 패키지 및 그 제조방법 |
| JP2001196409A (ja) * | 2000-01-03 | 2001-07-19 | Motorola Inc | 半導体デバイス |
| KR100443736B1 (ko) * | 2002-04-22 | 2004-08-09 | 주식회사 코스모텍 | 범프를 이용한 고집적 인쇄회로기판의 제조 방법 |
-
1992
- 1992-08-31 JP JP25568892A patent/JPH0684916A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6153940A (en) * | 1994-11-17 | 2000-11-28 | Fraunhofer Gesellschaft Zur Foerderung Der Angewandten Forschung E.V. | Core metal soldering knob flip-chip technology |
| WO1997041594A1 (en) * | 1996-04-29 | 1997-11-06 | Carl Shine | Multilayer solder/barrier attach for semiconductor chip |
| KR20010062889A (ko) * | 1999-12-21 | 2001-07-09 | 박종섭 | 테이프 캐리어 패키지 및 그 제조방법 |
| JP2001196409A (ja) * | 2000-01-03 | 2001-07-19 | Motorola Inc | 半導体デバイス |
| KR100443736B1 (ko) * | 2002-04-22 | 2004-08-09 | 주식회사 코스모텍 | 범프를 이용한 고집적 인쇄회로기판의 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101874296B (zh) | 利用成对凸柱进行倒装芯片互连 | |
| CN100386875C (zh) | 半导体器件 | |
| US6784087B2 (en) | Method of fabricating cylindrical bonding structure | |
| US6250541B1 (en) | Method of forming interconnections on electronic modules | |
| US20040245630A1 (en) | [chip structure] | |
| KR20020035774A (ko) | 전자 부품, 반도체 장치의 실장 방법 및 반도체 장치의실장 구조 | |
| JPH10256429A (ja) | 半導体パッケージ | |
| US7057294B2 (en) | Semiconductor device | |
| JP2000100869A (ja) | 半導体装置およびその製造方法 | |
| JPH0684916A (ja) | 多層バンプ | |
| JP3243684B2 (ja) | デバイスの実装構造 | |
| US6285083B1 (en) | Semiconductor device and mounting structure of a semiconductor device | |
| JPS59188147A (ja) | 半導体装置およびその製造方法 | |
| US20210166997A1 (en) | Semiconductor package using conductive metal structure | |
| JP2893634B2 (ja) | 電子部品の接続構造 | |
| JP3024097B2 (ja) | ソルダ・ボールによりデバイス・キャリアに直接接続される多層絶縁コンデンサおよびその多層絶縁コンデンサを含む回路カード・アセンブリ | |
| JP2767978B2 (ja) | はんだパッドの製造方法とはんだパッド | |
| JP7382167B2 (ja) | 電子装置、および電子装置の製造方法 | |
| JP3024506B2 (ja) | Ｓｉチップとパッケージの接続方法 | |
| JP2008071792A (ja) | 半導体装置の製造方法 | |
| JP2741611B2 (ja) | フリップチップボンディング用基板 | |
| JPH05335747A (ja) | セラミック多層基板 | |
| JPH11307688A (ja) | 配線基板及びその製造方法 | |
| JP2002368038A (ja) | フリップチップ実装方法 | |
| JPH10261737A (ja) | 配線基板 |