JPH01266752A - 半導体装置の実装方法 - Google Patents
半導体装置の実装方法Info
- Publication number
- JPH01266752A JPH01266752A JP9481388A JP9481388A JPH01266752A JP H01266752 A JPH01266752 A JP H01266752A JP 9481388 A JP9481388 A JP 9481388A JP 9481388 A JP9481388 A JP 9481388A JP H01266752 A JPH01266752 A JP H01266752A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- chip
- polyurethane resin
- coated
- coating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 12
- 238000004806 packaging method and process Methods 0.000 title abstract 4
- 229920005749 polyurethane resin Polymers 0.000 claims abstract description 14
- 239000011248 coating agent Substances 0.000 claims abstract description 8
- 238000005476 soldering Methods 0.000 claims abstract description 7
- 238000000576 coating method Methods 0.000 claims abstract description 5
- 238000000034 method Methods 0.000 claims description 21
- 229910000679 solder Inorganic materials 0.000 claims description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 abstract description 8
- 239000011889 copper foil Substances 0.000 abstract description 6
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 abstract description 4
- 239000003822 epoxy resin Substances 0.000 abstract description 4
- 229920000647 polyepoxide Polymers 0.000 abstract description 4
- 229910045601 alloy Inorganic materials 0.000 abstract description 3
- 239000000956 alloy Substances 0.000 abstract description 3
- 238000013007 heat curing Methods 0.000 abstract description 3
- 238000010438 heat treatment Methods 0.000 abstract description 3
- 239000002184 metal Substances 0.000 abstract description 3
- 229910052751 metal Inorganic materials 0.000 abstract description 3
- 239000003795 chemical substances by application Substances 0.000 abstract description 2
- 238000009792 diffusion process Methods 0.000 abstract description 2
- 229910052742 iron Inorganic materials 0.000 abstract description 2
- 239000000758 substrate Substances 0.000 abstract description 2
- 238000003825 pressing Methods 0.000 abstract 1
- 230000005012 migration Effects 0.000 description 3
- 238000013508 migration Methods 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000004907 flux Effects 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000001723 curing Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、コンピュータ等に用いられる半導体装置の実
装方法に関するものである。
装方法に関するものである。
従来の技術
近年、電気製品の軽薄短小化に伴ない、ICの実装もD
IPタイプからフラットパッケージタイプになっている
。特に最近ではパッケージのない裸のICチップも使わ
れており、ワイヤーボンディング方式からフィルムキャ
リア方式が使われ、一部にはフリップチップ方式も使わ
れている。
IPタイプからフラットパッケージタイプになっている
。特に最近ではパッケージのない裸のICチップも使わ
れており、ワイヤーボンディング方式からフィルムキャ
リア方式が使われ、一部にはフリップチップ方式も使わ
れている。
発明が解決しようとする課題
しかしながら、ワイヤーボンディング方式ではワイヤー
をボンディングするキャピラリーの大きさのため狭いピ
ッチでボンディングができない。
をボンディングするキャピラリーの大きさのため狭いピ
ッチでボンディングができない。
またフィルムキャリア方式では、フィルムを使っている
ため、高密度になると、銅箔のエツチング残渣による、
マイグレーションで、パターンがショートすることがあ
る。さらに他の基板に実装する場合、現在の方法では半
田付けの点から実装面積の小型化は困難である。またフ
リップチップ方式は高密度のため作業性が悪いものであ
った。以上のように、従来の実装方式にはそれぞれ問題
点を有していた。
ため、高密度になると、銅箔のエツチング残渣による、
マイグレーションで、パターンがショートすることがあ
る。さらに他の基板に実装する場合、現在の方法では半
田付けの点から実装面積の小型化は困難である。またフ
リップチップ方式は高密度のため作業性が悪いものであ
った。以上のように、従来の実装方式にはそれぞれ問題
点を有していた。
これらの問題を解決するため本発明は高密度で、高信頼
性でかつ、作業性の良い、半導体装置の実装方法を提供
するものである。
性でかつ、作業性の良い、半導体装置の実装方法を提供
するものである。
課題を解決するだめの手段
上記目的を達成するため本発明はフィルムキャリアと同
様に半導体素子にリードを接合し、次にこのリード全表
面にポリウレタン樹脂を塗布し、加熱硬化後、リードを
切断する。
様に半導体素子にリードを接合し、次にこのリード全表
面にポリウレタン樹脂を塗布し、加熱硬化後、リードを
切断する。
これを実装基板の所定の位置に載せ、上方より治具を用
い加熱、加圧し、実装基板上の半田コートを融かし、半
田付けをして実装をするようにしたものである。
い加熱、加圧し、実装基板上の半田コートを融かし、半
田付けをして実装をするようにしたものである。
作 用
本発明によれば、リードにポリウレタン樹脂を塗布し、
リードを切断し、これを加熱、加圧して接合するため、
高密度実装が容易になる。
リードを切断し、これを加熱、加圧して接合するため、
高密度実装が容易になる。
実施例
以下図面を用いて本発明の実施例につき説明をする。
第1図は本発明を用いて製造した半導体装置の断面図で
ある。半導体装置を構成する集積回路ICのチップ1の
表面には外部との接続のための電tbとしてA2パッド
2がある。このMバッド2と銅箔からなるリード4とを
接続するための金属の粒であるAuバンプ3を設ける。
ある。半導体装置を構成する集積回路ICのチップ1の
表面には外部との接続のための電tbとしてA2パッド
2がある。このMバッド2と銅箔からなるリード4とを
接続するための金属の粒であるAuバンプ3を設ける。
この形成方法としては、例えばAuバンプ3をAjパッ
ド2上に、メツキで付ける方法とポリイミドやガラスエ
ポキシ樹脂のフィルム10のリード4に同じくメツキで
付ける方法と、別の基板にAuバンプをメツキで付け、
これを転写する方法とがある。
ド2上に、メツキで付ける方法とポリイミドやガラスエ
ポキシ樹脂のフィルム10のリード4に同じくメツキで
付ける方法と、別の基板にAuバンプをメツキで付け、
これを転写する方法とがある。
次にこのようにしてA、4パツド2とAuバンプ3とリ
ード4を接合させるため、その上方よシ硬い′金属又は
ダイヤモンドをコートしたツール11で加熱、加圧し、
それらの熱拡散による合金層を形成する。
ード4を接合させるため、その上方よシ硬い′金属又は
ダイヤモンドをコートしたツール11で加熱、加圧し、
それらの熱拡散による合金層を形成する。
なおリード30表面には合金層を形成しやすくするため
Snをメツキで1μ以下に付けている。この様子を第2
図に示す。
Snをメツキで1μ以下に付けている。この様子を第2
図に示す。
このように通常のフィルムキャリアと同じ方法でチップ
1とフィルム1oのリード4は、位置合わせ後、加熱加
圧され、接合される。
1とフィルム1oのリード4は、位置合わせ後、加熱加
圧され、接合される。
次にチップ1の表面に外部からの環境による汚染を防止
するためエポキシ樹脂等のチップコート剤8をコートす
る。その後、約150°C1時間の熱硬化をする。次に
リード4の全周囲にポリウレタン樹脂6を、デイスペン
サー等を使って100μ以下と薄く、均一にコートする
。この後約240°C以下で熱硬化させる。熱硬化して
形成したものを第3図に示し、さらにそのリード4を所
定の寸法に切ったものを第4図に示し、同じく第6図に
斜視図を示す。
するためエポキシ樹脂等のチップコート剤8をコートす
る。その後、約150°C1時間の熱硬化をする。次に
リード4の全周囲にポリウレタン樹脂6を、デイスペン
サー等を使って100μ以下と薄く、均一にコートする
。この後約240°C以下で熱硬化させる。熱硬化して
形成したものを第3図に示し、さらにそのリード4を所
定の寸法に切ったものを第4図に示し、同じく第6図に
斜視図を示す。
次にこれを、実装しようとする実装基板7の所定の位置
にある表面に約10μの半田コートをした半田コート銅
箔6上に合わし、上よシ半田ゴテツール12で約380
″C前後に加熱、加圧する。
にある表面に約10μの半田コートをした半田コート銅
箔6上に合わし、上よシ半田ゴテツール12で約380
″C前後に加熱、加圧する。
これによシ半田コート銅箔6の半田が融はリード4のポ
リウレタン樹脂6も融は半田付けされる。
リウレタン樹脂6も融は半田付けされる。
半田付けしだものを第6図に示す。この後、チップ1お
よびリード4の機械的保護等のため全体にエポキシ樹脂
で2次コート9をし、熱硬化させる。
よびリード4の機械的保護等のため全体にエポキシ樹脂
で2次コート9をし、熱硬化させる。
以上のように本実施例による半導体装置は通常のフィル
ムキャリアと同じようにして作るため、リ−1−’4の
ピッチを200μ以下でも容易にリード4をチップ1と
接合できる。
ムキャリアと同じようにして作るため、リ−1−’4の
ピッチを200μ以下でも容易にリード4をチップ1と
接合できる。
一方実装基板7へも、リード4をポリウレタン樹脂6で
埋めるようにコートしているため位置がズレずに精度良
く実装できる。この時リード4はフィルム10と分離し
ているので高密度ピッチの高湿度の電場における銅のマ
イグレーションによるリード4間のショートはない。こ
のマイグレーションは銅リード4エツチングの残りが大
きく起因しているためである。
埋めるようにコートしているため位置がズレずに精度良
く実装できる。この時リード4はフィルム10と分離し
ているので高密度ピッチの高湿度の電場における銅のマ
イグレーションによるリード4間のショートはない。こ
のマイグレーションは銅リード4エツチングの残りが大
きく起因しているためである。
′なおポリウレタン樹脂6は低吸湿、高耐熱等の特長が
あシ高信頼性である。
あシ高信頼性である。
さらに実装基板7と実装する場合、ポリウレタン樹脂6
はフラックス性があるため、フラックス塗布が不用であ
ゆ、また後の洗浄も不用であシ、7ラツクス残渣による
リード4の腐食の問題もない。
はフラックス性があるため、フラックス塗布が不用であ
ゆ、また後の洗浄も不用であシ、7ラツクス残渣による
リード4の腐食の問題もない。
なおここでは説明上ポリウレタン樹脂をリードの表面だ
けについて述べたがチップ1の表面を含め全体にコート
しても同じ効果が得られることは当然である。
けについて述べたがチップ1の表面を含め全体にコート
しても同じ効果が得られることは当然である。
発明の効果
上記実施例より明らかなように本発明によれば高密度実
装を小型、薄型、低コストに容易に行え、かつ高信頼度
であり、価値の高い実装方法を提供するものである。
装を小型、薄型、低コストに容易に行え、かつ高信頼度
であり、価値の高い実装方法を提供するものである。
第1図は本発明の半導体装置の実装方法を用いた半導体
装置の断面図、第2図〜第4図はその各工程の要部断面
図、第6図はその一工程における同斜視図、第6図は実
装基板7に実装している状態を示す半導体装置の断面図
である。 1・・・・・・チップ、2・・・・・・Mパッド、3・
・・・・・バンプ、4・・・・・・リード、5・・・・
・・ポリウレタン樹脂、6・・・・・・半田コート銅箔
、7・・・・・・実装基板、8・・・・・・チップコー
ト剤、9・・・・・・2次コート剤、1o・・・・・・
フィルム。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第3
図 / 第4図 /Z
装置の断面図、第2図〜第4図はその各工程の要部断面
図、第6図はその一工程における同斜視図、第6図は実
装基板7に実装している状態を示す半導体装置の断面図
である。 1・・・・・・チップ、2・・・・・・Mパッド、3・
・・・・・バンプ、4・・・・・・リード、5・・・・
・・ポリウレタン樹脂、6・・・・・・半田コート銅箔
、7・・・・・・実装基板、8・・・・・・チップコー
ト剤、9・・・・・・2次コート剤、1o・・・・・・
フィルム。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第3
図 / 第4図 /Z
Claims (1)
- 半導体装置に接合したリードの表面にポリウレタン樹
脂をコーティングし、硬化後、半田コートした実装基板
に半田付けすることを特徴とする半導体装置の実装方法
。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9481388A JPH01266752A (ja) | 1988-04-18 | 1988-04-18 | 半導体装置の実装方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9481388A JPH01266752A (ja) | 1988-04-18 | 1988-04-18 | 半導体装置の実装方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01266752A true JPH01266752A (ja) | 1989-10-24 |
Family
ID=14120497
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9481388A Pending JPH01266752A (ja) | 1988-04-18 | 1988-04-18 | 半導体装置の実装方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01266752A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6774466B1 (en) * | 1999-01-28 | 2004-08-10 | Renesas Technology Corp. | Semiconductor device |
-
1988
- 1988-04-18 JP JP9481388A patent/JPH01266752A/ja active Pending
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6774466B1 (en) * | 1999-01-28 | 2004-08-10 | Renesas Technology Corp. | Semiconductor device |
US7332757B2 (en) | 1999-01-28 | 2008-02-19 | Renesas Technology Corp. | MOSFET package |
US7342267B2 (en) | 1999-01-28 | 2008-03-11 | Renesas Technology Corp. | MOSFET package |
US7394146B2 (en) | 1999-01-28 | 2008-07-01 | Renesas Tehcnology Corp. | MOSFET package |
US7400002B2 (en) | 1999-01-28 | 2008-07-15 | Renesas Technology Corp. | MOSFET package |
US7985991B2 (en) | 1999-01-28 | 2011-07-26 | Renesas Electronics Corporation | MOSFET package |
US8183607B2 (en) | 1999-01-28 | 2012-05-22 | Renesas Electronics Corporation | Semiconductor device |
US8455986B2 (en) | 1999-01-28 | 2013-06-04 | Renesas Electronics Corporation | Mosfet package |
US8816411B2 (en) | 1999-01-28 | 2014-08-26 | Renesas Electronics Corporation | Mosfet package |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR950012658B1 (ko) | 반도체 칩 실장방법 및 기판 구조체 | |
JP2825083B2 (ja) | 半導体素子の実装構造 | |
TW501208B (en) | Semiconductor device and manufacturing method of the same | |
US7420814B2 (en) | Package stack and manufacturing method thereof | |
JPH0855938A (ja) | 半導体装置及びその製造方法 | |
JP3450236B2 (ja) | 半導体装置及びその製造方法 | |
JP2005064362A (ja) | 電子装置の製造方法及びその電子装置並びに半導体装置の製造方法 | |
US20090206480A1 (en) | Fabricating low cost solder bumps on integrated circuit wafers | |
JP3501360B2 (ja) | ポリマ補強カラム・グリッド・アレイ | |
JP2701589B2 (ja) | 半導体装置及びその製造方法 | |
JP2003007902A (ja) | 電子部品の実装基板及び実装構造 | |
JP2008535221A (ja) | フリップ取り付けされアンダーフィルが行われる半導体デバイス及び方法 | |
JP2002313985A (ja) | チップサイズパッケージの製造方法 | |
JPH07106334A (ja) | 光学半導体装置を光学基板に付着する方法 | |
JPS5821350A (ja) | 半導体集積回路の実装構造 | |
JP2002026071A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JPH01266752A (ja) | 半導体装置の実装方法 | |
JP3508478B2 (ja) | 半導体装置の製造方法 | |
JPH0831871A (ja) | 電子部品を表面実装する際に使用する界面封止用フィルム、及び電子部品の表面実装構造 | |
JP3006957B2 (ja) | 半導体装置の実装体 | |
JPH0888248A (ja) | フェイスダウンボンディング方法及びそれに用いる接続材料 | |
US20070045843A1 (en) | Substrate for a ball grid array and a method for fabricating the same | |
JPH05136201A (ja) | 半導体装置用電極と実装体 | |
JP2004071906A (ja) | 半導体装置 | |
JP3454223B2 (ja) | 半導体装置の製造方法 |