DE10113497A1 - Herstellungsverfahren für eine integrierte Schaltung - Google Patents

Herstellungsverfahren für eine integrierte Schaltung

Info

Publication number
DE10113497A1
DE10113497A1 DE10113497A DE10113497A DE10113497A1 DE 10113497 A1 DE10113497 A1 DE 10113497A1 DE 10113497 A DE10113497 A DE 10113497A DE 10113497 A DE10113497 A DE 10113497A DE 10113497 A1 DE10113497 A1 DE 10113497A1
Authority
DE
Germany
Prior art keywords
particle beam
metal particle
bumps
substrate
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE10113497A
Other languages
English (en)
Inventor
Manfred Schneegans
David Wallis
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10113497A priority Critical patent/DE10113497A1/de
Publication of DE10113497A1 publication Critical patent/DE10113497A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02311—Additive methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13008—Bump connector integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/1319—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1356—Disposition
    • H01L2224/13563—Only on parts of the surface of the core, i.e. partial coating
    • H01L2224/13566—Both on and outside the bonding interface of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Die vorliegende Erfindung schafft ein Herstellungsverfahren für eine integrierte Schaltung mit den Schritten: Bereitstellen eines Schaltungssubstrats (1, 5, 8); Vorsehen von Bumps (10) auf dem Schaltungssubstrat (1, 5, 8); und Vorsehen von Metallisierungsbahnen (20) auf der resultierenden Struktur (1, 5, 8, 10) zum Schaffen elektrischer Verbindungen zwischen dem Schaltungssubstrat (1, 5, 8) und der Oberseite der Bumps (10). Die Metallisierungsbahnen (10) werden mittels einer Metallpratikelstrahl-Abscheidung vorgesehen.

Description

Die vorliegende Erfindung betrifft ein Herstellungsverfahren für eine integrierte Schaltung.
Obwohl prinzipiell auf beliebige integrierte Schaltungen an­ wendbar, werden die vorliegende Erfindung sowie die ihr zugrundeliegende Problematik in bezug auf integrierte Schal­ tungen mit Bumps zur Montage in Silizium-Technologie erläu­ tert.
Neuartige Bump-Montageverfahren benötigen zur Umverdrahtung von den Metallkontaktfenstern der integrierten Halbleiter­ schaltung zu den Montageanschlußfenstern auf dem Chip eine eigene Metallisierungsebene. Die Metallisierungsbahnen werden bisher durch eigene ganzflächige Abscheidungsprozesse, Litho­ graphie- und Ätzverfahren hergestellt. Dabei führen die Me­ tallisierungsbahnen üblicherweise von den elektrischen Me­ tallkontaktfenstern der Halbleiterschaltung auf die Spitze von nichtleitenden Polymer-Bumps auf der Chip-Oberseite. Zur Kontaktierung dieser Chips mit den Boards bzw. Platinen wer­ den die auf den Bumps befindlichen Metallisierungsbahnen mit den passenden Gegenflächen auf den Boards bzw. Platinen ver­ lötet. Die Bumps sind zweckmäßigerweise elastisch, um thermo­ elastische Verspannungen zwischen dem Chip und dem Board bzw. der Platine auszugleichen.
Typische Prozeßschritte zum Erstellen dieser Metallisierungs­ bahnen der Umverdrahtung sind: Metallabscheidung, Belacken, Belichten, Lack-Entwickeln, Lack-Härten, Ätzen, Lack- Entfernen und Metalltempern.
Das der vorliegenden Erfindung zugrundeliegende technische Problem beim Stand der Technik ist die Fokussierung beim Be­ lichtungsprozeß. Ausgehend von hohen numerischen Aperturen der Lithographie-Linsensysteme beträgt die Fokussierungs­ schärfe bzw. Tiefenschärfe nur 5 bis 10 µm. Da die Bumps üb­ licherweise bis zu 200 µm hoch sind, können die Metallisie­ rungsbahnen nicht gleichzeitig auf der Chipoberfläche und den Oberseiten der Bumps scharf abgebildet werden. Undefinierte Linienbreiten und undefinierte Ätzprozesse zur Strukturierung der Metallisierungsbahnen sind die unerwünschte Folge.
Bisher wurde diesem Problem dadurch entgegengewirkt, daß die Scharfstellung der Belichtungsgeräte auf etwa 100 µm Höhe oberhalb der Wafer-Oberfläche eingestellt wurde. Somit sind alle Metall-Bahnen, und zwar sowohl in der Ebene der Wafer- Oberfläche als auch auf der Oberseite der Bumps, unscharf be­ lichtet. Diese Vorgehensweise liefert jedoch auch keine opti­ malen Ergebnisse, sondern lediglich einen gewissen Kompromiß.
Daher ist es Aufgabe der vorliegenden Erfindung, ein Herstel­ lungsverfahren für eine integrierte Schaltung zu schaffen, bei dem die beim Stand der Technik auftretenden Fokussie­ rungsprobleme beim Maskenbelichtungsprozeß vermieden werden können.
Erfindungsgemäß wird diese Aufgabe durch das in Anspruch 1 angegebene Herstellungsverfahren gelöst.
Die der vorliegenden Erfindung zugrundeliegende Idee besteht darin, daß die Metallisierungsbahnen mittels einer maskenlo­ sen Metallpartikelstrahl-Abscheidung vorgesehen werden. Das Aufbringen der Metallisierungsbahnen erfolgt in einem vor­ zugsweise parallelen Partikelstrahl, so daß Höhenunterschiede zwischen der Chip-Oberfläche und der Oberseite der Bumps nicht zu unscharfen Bahnen führen.
Das erfindungsgemäße Herstellungsverfahren weist gegenüber dem bekannten Lösungsansatz u. a. den Vorteile auf, daß nur ein einziger Prozeßschritt zur Herstellung der Metallisie­ rungsbahnen notwendig ist und somit sechs Prozeßschritte nach dem Stand der Technik wegfallen. Im Vergleich zum Stand der Technik entfallen beim erfindungsgemäßen Herstellungsverfah­ ren also die Prozeßschritte Metallabscheidung, Belacken, Be­ lichten, Lack-Entwickeln, Lack-Härten, Ätzen und Lack- Entfernen. Die Fokussierungsprobleme entfallen also vollstän­ dig, da keine Maske mehr verwendet wird.
In den Unteransprüchen finden sich vorteilhafte Weiterbildun­ gen und Verbesserungen des in Anspruch 1 angegebenen Herstel­ lungsverfahrens.
Gemäß einer bevorzugten Weiterbildung weist das Schaltungs­ substrat eine Schaltungsebene und eine darüber liegenden Kon­ taktebene auf, wobei die Kontaktebene in eine Isolations­ schicht eingebrachte Kontakte zum Verbinden der Schaltungs­ ebene mit der Oberseite der Kontaktebene aufweist.
Gemäß einer weiteren bevorzugten Weiterbildung weist das Schaltungssubstrat eine Schaltungsebene und eine darüber lie­ genden Leiterbahn auf, welche durch eine oder mehrere Isola­ tionsschichten isoliert ist, die ein Kontaktloch oberhalb der Leiterbahn aufweisen, und eine der Metallisierungsbahnen ei­ nen durch das Kontaktloch verlaufenden Anschluß für die Lei­ terbahn bildet.
Gemäß einer weiteren bevorzugten Weiterbildung sind die Bumps auf der Oberseite der Kontaktebene außerhalb der Kontakte vorgesehene Erhebungen aus einem nicht-leitenden Polymer.
Gemäß einer weiteren bevorzugten Weiterbildung weisen die Er­ hebungen eine Höhe von 100 bis 300 µm bezogen auf die Ober­ seite der Kontaktebene auf.
Gemäß einer weiteren bevorzugten Weiterbildung umfaßt die Me­ tallpartikelstrahl-Abscheidung das Bilden eines Metallparti­ kelstrahls durch Evaporation oder Sputtern.
Gemäß einer weiteren bevorzugten Weiterbildung wird ein pa­ ralleler Metallpartikelstrahl verwendet und ein Kollimieren durch eine mechanische und/oder elektrostatische und/oder magnetostatische Linseneinrichtung vorgenommen.
Gemäß einer weiteren bevorzugten Weiterbildung wird eine Fo­ kussierung des Metallpartikelstrahls durchgeführt, wobei der Fokus Höhenunterschieden zwischen der Oberseite der Kontakt­ ebene und der Oberseite der Bumps folgt.
Gemäß einer weiteren bevorzugten Weiterbildung geschieht das Steuern dadurch, daß die Höhenunterschiede durch eine opti­ sche Vorabtastung der Oberfläche erfaßt werden und in Steuer­ signale für die Fokussierung umgewandelt werden.
Gemäß einer weiteren bevorzugten Weiterbildung wird die Struktur bei der Metallpartikelstrahl-Abscheidung zur Ausbil­ dung der Metallisierungsbahnen relativ zum Metallpartikel­ strahl bewegt.
Gemäß einer weiteren bevorzugten Weiterbildung wird der Me­ tallpartikelstrahl relativ zur Struktur zur Ausbildung der Metallisierungsbahnen abgelenkt.
Gemäß einer weiteren bevorzugten Weiterbildung werden die Me­ tallisierungsbahnen in einem Temperschritt nach der Abschei­ dung getempert.
Ein Ausführungsbeispiel der Erfindung ist in den Zeichnungen dargestellt und in der nachfolgenden Beschreibung näher er­ läutert.
Es zeigen:
Fig. 1 eine schematische Darstellung einer integrierten Schaltung in Silizium-Technologie als Ausführungsform der vorliegenden Erfindung;
Fig. 2 eine schematische Darstellung einer Metallpartikel­ strahl-Abscheidung zur Erläuterung einer Ausführungs­ form des erfindungsgemäßen Verfahrens; und
Fig. 3 eine schematische Darstellung einer Metallpartikel­ strahl-Abscheidung zur Erläuterung einer weiteren Aus­ führungsform des erfindungsgemäßen Verfahrens.
In den Figuren bezeichnen gleiche Bezugszeichen gleiche oder funktionsgleiche Bestandteile.
Fig. 1 zeigt eine schematische Darstellungen einer integrier­ ten Schaltung in Silizium-Technologie als Ausführungsform der vorliegenden Erfindung.
In Fig. 1 bezeichnet Bezugszeichen 1 eine in einem Silizium­ substrat integrierte Schaltung, deren Einzeleinheiten aus Gründen der Übersichtlichkeit nicht näher erläutert sind. Im folgenden wird 1 kurz als Schaltungsebene bezeichnet.
Oberhalb der Schaltungsebene 1 befindet sich eine Kontaktebe­ ne bestehend aus einer Isolationsschicht 5, zum Beispiel aus Siliziumdioxid oder Polyimid oder anderem dielektrischen Ma­ terial, und Kontaktlöchern 6, welche mit Kontakten 8 aus Me­ tall aufgefüllt sind. Die Kontakte 8 kontaktieren Anschlüsse der integrierten Schaltung in der Schaltungsebene 1, welche nicht explizit dargestellt sind.
Des weiteren befinden sich auf der Oberfläche der Kontaktebe­ ne Bumps 10, welche aus einem nichtleitenden Polymer durch an sich bekannte Prozeßschritte aufgebracht sind. Ihre Höhe d beträgt typischerweise 100 bis 300 µm bezogen auf die Ober­ seite der Kontaktebene.
Weiterhin dargestellt in Fig. 1 sind Metallisierungsbahnen 20, welche die Oberseite der Kontakte 8 mit der Oberseite der Bumps 10 verbinden, wo sie zur Kontaktierung der Platine die­ nen.
Fig. 2 zeigt eine schematische Darstellung einer Metallparti­ kelstrahl-Abscheidung zur Erläuterung einer Ausführungsform des erfindungsgemäßen Verfahrens.
Gemäß der in Fig. 2 dargestellten Ausführungsform der Erfin­ dung ist eine Metallpartikelstrahl-Erzeugungseinrichtung 100 in Form einer Sputtereinrichtung vorgesehen, welche einen Me­ tallpartikelstrahl S erzeugt. Dieser Metallpartikelstrahl S wird durch eine elektrostatische Linse 150 geleitet, welche den parallelen Metallpartikelstrahl S auf die Breite der Me­ tallsierungsbahn 20 kollimiert. Durch Verfahren des Wafers mit der im Zusammenhang mit Fig. 1 beschriebenen Struktur in Richtung B kann die besagte Leiterbahnstruktur der Metalli­ sierungsbahnen 20 auf der Kontaktebene und den Bumps 10 ohne Maskierung erzeugt werden. Ein derartiges Direktschreiben von Metallbahnen ohne Maskenstrukturierung ist bisher in der Halbleitertechnologie nicht bekannt. Das Problem der Litho­ graphie beim Stand der Technik, daß die großen Höhenunter­ schiede nicht fokal belichtet werden können, entfällt.
Fig. 3 zeigt eine schematische Darstellung einer Metallparti­ kelstrahl-Abscheidung zur Erläuterung einer weiteren Ausfüh­ rungsform des erfindungsgemäßen Verfahrens.
Bei der weiteren Ausführungsform ist einerseits der Substrat­ aufbau geändert und andererseits wird eine elektrostatische Linseneinrichtung 150' verwendet, welche direkt an der Aus­ trittsöffnung der Metallpartikelstrahl-Erzeugungseinrichtung angebracht ist.
Der Substrataufbau sieht hier eine Leiterbahn 8' aus AlCu oder Cu vor, die durch Isolationsschichten aus Si-Oxid/Nitrid 5a und Imid 5b verkapselt ist. Die Funktion des Kontaktes übernimmt hier die Metallisierungsbahn 20 selbst.
Das Schaltungssubstrat 1, 5a, 5b, 8' weist also eine Schal­ tungsebene 1 und eine darüberliegenden Leiterbahn 8' auf, welche durch eine oder mehrere Isolationsschichten 5a, 5b isoliert ist, die ein Kontaktloch 6 oberhalb der Leiterbahn 8' aufweisen, wobei die Metallisierungsbahn 20 einen durch das Kontaktloch 6 verlaufenden Anschluß for die Leiterbahn 8' bildet.
Obwohl die vorliegende Erfindung vorstehend anhand eines be­ vorzugten Ausführungsbeispiels beschrieben wurde, ist sie darauf nicht beschränkt, sondern auf vielfältige Art und Wei­ se modifizierbar.
Insbesondere ist die Auswahl der Schichtmaterialien nur bei­ spielhaft und kann in vielerlei Art variiert werden.
Auch kann anstelle eines kollimierten parallelen Metallparti­ kelstrahls ein fokussierter Metallpartikelstrahl verwendet werden, was allerdings aufwendiger ist.
Bezugszeichenliste
1
Schaltungsebene
5
Isolationsschicht
6
Kontaktloch
8
Kontakt
10
Bump
20
Metallisierungsbahn
d Höhe
100
Metallpartikelstrahl- Erzeugungseinrichtung
S Metallpartikelstrahl
150
,
150
' Linseneinrichtung
B Bewegungsrichtung
8
' Leiterbahn aus AlCu oder Cu
5
a Si-Oxid/Nitrid
5
b Imid

Claims (12)

1. Herstellungsverfahren für eine integrierte Schaltung mit den Schritten:
Bereitstellen eines Schaltungsubstrats (1, 5, 8; 1, 5a, 5b, 8');
Vorsehen von Bumps (10) auf dem Schaltungssubstrat (1, 5, 8; 1, 5a, 5b, 8'); und
Vorsehen von Metallisierungsbahnen (20) auf der resultierenden Struktur (1, 5, 8, 10; 1, 5a, 5b, 8', 10) zum Schaffen elekt­ rischer Verbindungen zwischen dem Schaltungssubstrat (1, 5, 8; 1, 5a, 5b, 8') und der Oberseite der Bumps (10); dadurch gekennzeichnet,
daß die Metallisierungsbahnen (20) mittels einer Metallparti­ kelstrahl-Abscheidung vorgesehen werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Schaltungssubstrat (1, 5, 8) eine Schaltungsebene (1) und eine darüberliegenden Kontaktebene (5, 8) aufweist, wobei die Kontaktebene in eine Isolationsschicht (5) eingebrachte Kontakte (8) zum Verbinden der Schaltungsebene (1) mit der Oberseite der Kontaktebene (5, 8) aufweist.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Schaltungssubstrat (1, 5a, 5b, 8') eine Schaltungs­ ebene (1) und eine darüberliegenden Leiterbahn (8') aufweist, welche durch eine oder mehrere Isolationsschichten (5a, 5b) isoliert ist, die ein Kontaktloch (6) oberhalb der Leiterbahn (8') aufweisen, und eine der Metallisierungsbahnen (20) einen durch das Kontaktloch (6) verlaufenden Anschluß for die Lei­ terbahn (8') bildet.
4. Verfahren nach Anspruch 1, 2 oder 3, dadurch gekennzeichnet, daß die Bumps (10) auf der Oberseite der Kontaktebene (5, 8) außerhalb der Kontakte (8) vorgesehene Erhebungen aus einem nicht-leitenden Polymer sind.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß die Erhebungen eine Höhe von 100 bis 300 µm bezogen auf die Oberseite der Kontaktebene (5, 8) aufweisen.
6. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Metallpartikelstrahl-Abscheidung das Bilden eines Me­ tallpartikelstrahls (5) durch Evaporation oder Sputtern um­ faßt.
7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß ein paralleler Metallpartikelstrahl verwendet wird und ein Kollimieren durch eine mechanische und/oder elektrostati­ sche und/oder magnetostatische Linseneinrichtung (150) durch­ geführt wird.
8. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß eine Fokussierung durchgeführt wird, wobei der Fokus des Metallpartikelstrahls (S) Höhenunterschieden zwischen der Oberseite der Kontaktebene (5, 8) und der Oberseite der Bumps (10) folgt.
9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß die Höhenunterschiede durch eine optische Vorabtastung der Oberfläche erfaßt werden und in Steuersignale für die Fo­ kussierung umgewandelt werden.
10. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Struktur (1, 5, 8, 10) bei der Metallpartikelstrahl- Abscheidung zur Ausbildung der Metallisierungsbahnen (20) re­ lativ zum Metallpartikelstrahl (5) bewegt wird.
11. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Metallpartikelstrahl (5) relativ zur Struktur (1, 5, 8, 10) zur Ausbildung der Metallisierungsbahnen (20) abge­ lenkt wird.
12. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Metallisierungsbahnen in einem Temperschritt nach der Abscheidung getempert werden.
DE10113497A 2001-03-20 2001-03-20 Herstellungsverfahren für eine integrierte Schaltung Withdrawn DE10113497A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE10113497A DE10113497A1 (de) 2001-03-20 2001-03-20 Herstellungsverfahren für eine integrierte Schaltung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10113497A DE10113497A1 (de) 2001-03-20 2001-03-20 Herstellungsverfahren für eine integrierte Schaltung

Publications (1)

Publication Number Publication Date
DE10113497A1 true DE10113497A1 (de) 2002-06-06

Family

ID=7678219

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10113497A Withdrawn DE10113497A1 (de) 2001-03-20 2001-03-20 Herstellungsverfahren für eine integrierte Schaltung

Country Status (1)

Country Link
DE (1) DE10113497A1 (de)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6484738A (en) * 1987-09-28 1989-03-30 Matsushita Electric Ind Co Ltd Bump formation
US5132248A (en) * 1988-05-31 1992-07-21 The United States Of America As Represented By The United States Department Of Energy Direct write with microelectronic circuit fabrication
DE69131068T2 (de) * 1991-01-09 1999-08-19 Toshiba Kk Verbindungsverfahren und Anordnung zur elektrischen Verbindung kleiner Teile
WO2000077854A1 (fr) * 1999-06-15 2000-12-21 Gemplus Procede de fabrication de tout ou partie d'un dispositif electronique par jet de matiere

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6484738A (en) * 1987-09-28 1989-03-30 Matsushita Electric Ind Co Ltd Bump formation
US5132248A (en) * 1988-05-31 1992-07-21 The United States Of America As Represented By The United States Department Of Energy Direct write with microelectronic circuit fabrication
DE69131068T2 (de) * 1991-01-09 1999-08-19 Toshiba Kk Verbindungsverfahren und Anordnung zur elektrischen Verbindung kleiner Teile
WO2000077854A1 (fr) * 1999-06-15 2000-12-21 Gemplus Procede de fabrication de tout ou partie d'un dispositif electronique par jet de matiere

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
IBM Techn. Discl. Bull., Vol.37,Nr.10,1994,S.61 *

Similar Documents

Publication Publication Date Title
DE69918631T2 (de) Flipchip-Metallisierung für eine elektronische Baugruppe
DE10250636B4 (de) Verfahren zum Herstellen einer Halbleiterstuktur und Halbleiterstruktur
EP1716595B1 (de) Halbleiterbauteil mit einem stapel aus halbleiterchips und verfahren zur herstellung desselben
DE10148042B4 (de) Elektronisches Bauteil mit einem Kunststoffgehäuse und Komponenten eines höhenstrukturierten metallischen Systemträgers und Verfahren zu deren Herstellung
DE102005025465B4 (de) Halbleiterbauteil mit Korrosionsschutzschicht und Verfahren zur Herstellung desselben
DE102006058010A1 (de) Halbleiterbauelement mit Hohlraumstruktur und Herstellungsverfahren
DE2326314A1 (de) Verfahren zur herstellung einer passivierenden schicht mit wenigstens einer kontaktoeffnung
WO2000013129A2 (de) Verfahren zur herstellung metallischer feinstrukturen und anwendung des verfahrens bei der herstellung von sensoranordnungen zur erfassung von fingerabdrücken
WO2004077548A2 (de) Verbindungstechnik für leistungshalbleiter
WO2004100261A2 (de) Halbleiterwafer, nutzen und elektronisches bauteil mit gestapelten halbleiterchips, sowie verfahren zur herstellung derselben
EP0592938B1 (de) Verfahren zur Montage und Kontaktierung von elektronischen Bauelementen auf einem isolierenden Träger
DE10227342A1 (de) Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung
DE10059178C2 (de) Verfahren zur Herstellung von Halbleitermodulen sowie nach dem Verfahren hergestelltes Modul
EP0167732B1 (de) Verfahren zur Herstellung eines Basismaterials für eine Hybridschaltung
DE10113497A1 (de) Herstellungsverfahren für eine integrierte Schaltung
DE102007035902A1 (de) Verfahren zum Herstellen eines elektronischen Bausteins und elektronischer Baustein
DE10302022A1 (de) Verkleinertes Chippaket und Verfahren zu seiner Herstellung
DE10246101A1 (de) Verfahren zum Herstellen eines Gehäuses für einen Chip mit einer mikromechanischen Struktur
DE10241589A1 (de) Verfahren zur Lötstopp-Strukturierung von Erhebungen auf Wafern
EP1597756A2 (de) Verbindungstechnik für leistungshalbleiter mit grossflächigen anschlüssen
DE10138042A1 (de) Elektronisches Bauteil und Verfahren zu seiner Herstellung
DE10261410A1 (de) Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung
EP0968523B1 (de) Verfahren zum bilden einer strukturierten metallisierung auf einem halbleiterwafer
DE19743289A1 (de) Mehrebenen-Zwischenträgersubstrat mit hoher Verdrahtungsdichte, insbesondere für Multichipmodule, und Verfahren zu seiner Herstellung
DE10219353B4 (de) Halbleiterbauelement mit zwei Halbleiterchips

Legal Events

Date Code Title Description
OAV Applicant agreed to the publication of the unexamined application as to paragraph 31 lit. 2 z1
OP8 Request for examination as to paragraph 44 patent law
8130 Withdrawal