DE19743289A1 - Mehrebenen-Zwischenträgersubstrat mit hoher Verdrahtungsdichte, insbesondere für Multichipmodule, und Verfahren zu seiner Herstellung - Google Patents

Mehrebenen-Zwischenträgersubstrat mit hoher Verdrahtungsdichte, insbesondere für Multichipmodule, und Verfahren zu seiner Herstellung

Info

Publication number
DE19743289A1
DE19743289A1 DE1997143289 DE19743289A DE19743289A1 DE 19743289 A1 DE19743289 A1 DE 19743289A1 DE 1997143289 DE1997143289 DE 1997143289 DE 19743289 A DE19743289 A DE 19743289A DE 19743289 A1 DE19743289 A1 DE 19743289A1
Authority
DE
Germany
Prior art keywords
level
substrate
levels
insulation
functional
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE1997143289
Other languages
English (en)
Other versions
DE19743289C2 (de
Inventor
Harry Hedler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TE Connectivity Solutions GmbH
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE1997143289 priority Critical patent/DE19743289C2/de
Publication of DE19743289A1 publication Critical patent/DE19743289A1/de
Application granted granted Critical
Publication of DE19743289C2 publication Critical patent/DE19743289C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/002—Etching of the substrate by chemical or physical means by liquid chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/053—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an inorganic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0166—Polymeric layer used for special processing, e.g. resist for etching insulating material or photoresist used as a mask during plasma etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H05K2201/09518—Deep blind vias, i.e. blind vias connecting the surface circuit to circuit layers deeper than the first buried circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09554—Via connected to metal substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/44—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

Die Erfindung betrifft ein Mehrebenen-Zwischenträgersubstrat mit hoher Verdrahtungsdichte, insbesondere für Multichipmodu­ le, mit mindestens zwei Isolationsebenen im Aufbau des Lei­ terbahnsystems.
Die Erfindung betrifft außerdem ein Verfahren zur Herstellung eines Mehrebenen-Zwischenträgersubstrats mit hoher Verdrah­ tungsdichte für elektronische Bauelemente, bei dem Metalli­ sierungs- und Isolationsebenen als Funktionsebenen auf einer Seite des Substrats abgeschieden und strukturiert werden.
Mit den zunehmend kleiner und schneller werdenden integrier­ ten Schaltungen wächst die Herausforderung an ihre Aufbau- und Verbindungstechnik. Bisher werden noch vielfach einzelne Chips in einzelne Gehäuse gepackt und weiterverarbeitet. Zahlreiche technische Gründe lassen jedoch eine Weiterent­ wicklung dieser Häusungsverfahren wünschenswert erscheinen. So müssen derzeit die Verbindungen der verschiedenen Chip- Bausteine eines Systems (Prozessoren, Speicher, . . .) über Pin/Pin-Verdrahtungen außerhalb der einzelnen Singlechip- Gehäuse in einer höheren Architekturebene des Systemaufbaus realisiert werden. Dies bedarf häufig einer sehr hohen Anzahl von Pins pro Chip (bis einige Hundert), was einer weiteren In­ tegration im Wege steht. Auch zwingen die Senkung des Ener­ gieverbrauchs und die Erhöhung der Taktrate (Signallaufzei­ ten) zu kürzeren Leitungswegen und damit zur dichteren Pla­ zierung der unterschiedlichen Chips. Als Konsequenz aus die­ sen Forderungen sind seit einiger Zeit Multichip-Module be­ kannt. Durch diese Module wird ein Zwischenträgersubstrat mit hoher Verdrahtungsdichte als zusätzliche Ebene in die Hierar­ chie des Systemaufbaus eingeführt. Typisch dabei sind die Verwendung mehrerer ungehäuster Chips und eine hohe Flächen­ belegung des Multichip-Substrats. Eine ähnliche bekannte Neu­ entwicklung betrifft das Chip-Size-Package (CSP), bei dem ein einzelner ungehäuster Chip auf ein Zwischenträgersubstrat aufgebracht wird, das kaum größer als die Chipfläche ist, und bei dem dann die platzsparende Kontaktierung zur nächsten Ar­ chitekturebene direkt unter der Chipfläche genutzt wird.
Bisherige Anwendungen für Multichip-Module mit hoher Verdrah­ tungsdichte (High Density) in Standardgehäusen nutzen deshalb vorwiegend Substrate aus Keramik, gehäust in Quad Flat Pack (QFP)-Packages. Dabei kommen die Vorteile der Dünnfilmtechnik auf Keramikträgern, wie Temperaturbeständigkeit bis über 350°C, hohe Bondqualität, gute Verarbeitbarkeit im Moldprozeß hohe Ausbeute und vor allem typische Leiterbahnbreiten von nur 5-50 µm, voll zum Tragen. Die weit verbreiteten QFP-Packages bekommen jedoch zunehmend Konkurrenz durch einen anderen Gehäusetyp, die Ball-Grid-Arrays (BGA). Dabei bilden kleine Lotkugeln, die flächig in einem relativ groben Raster (pitch: ca. 1-1,5 mm) auf der Unterseite des Moduls aufge­ bracht sind, die Anschlüsse. Dabei können einerseits wegen des relativ groben Rasters die fine pitch Probleme, die beim QFP-Package (pitch: 0,5 mm) beispielsweise beim Löten auf­ treten, vermieden werden, andererseits ermöglicht die flä­ chige Anordnung der Kontakte trotz gröberen Rasters noch ein mehrfaches der Anschlußzahlen, die bei den üblichen, linear nebeneinander um den Außenrand des Moduls herum angeordneten Anschlüssen erreicht werden. Die heute erhältlichen BGA-Packages verwenden als Trägersubstrat fast ausschließlich ei­ ne Leiterplatte, was seinen Grund darin hat, daß die erfor­ derlichen Durchkontaktierungen vom Mehrebenen- Leiterbahnsy­ stem auf der Oberseite des Substrats zu den auf der Untersei­ te des Substrats befindlichen Lötanschlüssen (Lotkugeln) nur bei Leiterplatten technologisch und wirtschaftlich gut be­ herrschbar sind. Leiterplatten weisen jedoch die zuvor er­ wähnten Nachteile hinsichtlich Temperaturstabilität und Ver­ drahtungsdichte auf. Bei Keramiksubstraten andererseits ist das Herstellen der Durchkontaktierungen (Bohren der Löcher mit Laser, anschließend Galvanisieren der Löcher) aufwendig.
In der am gleichen Tag eingereichten deutschen Patentanmel­ dung Nr. . . ., die hiermit in die Offenbarung einbezogen wird, ist ein Zwischenträgersubstrat beschrieben, das durch ein dünnes elektrisch leitfähiges Substrat, insbesondere aus Metall, gebildet ist, dessen Oberseite mit einer ersten Iso­ lationsschicht abgedeckt ist, durch die hindurch das hoch­ dichte Leiterbahnsystem stellenweise an das leitfähige Substrat ankontaktiert ist. Entscheidend für die Durchkontak­ tierung des Metallsubstrats von der Ober- zu seiner Untersei­ te ist, daß das Substrat von seiner Unterseite her durch Mi­ krostrukturtechnik so strukturiert ist, daß lateral elek­ trisch gegeneinander isolierte Substratinseln gebildet sind.
Der klassische Aufbau eines Mehrebenen-Leiterbahnsystems (Interconnects) auf eines der bisher üblichen, nicht leiten­ den Zwischenträgersubstrate erfolgt nach dem Prinzip:
  • - Abscheiden und Strukturieren einer Metallebene (Prozeß A)
  • - Abscheiden und Strukturieren einer Isolationsebene (Prozeß B).
Diese Prozeßfolge A/B (Metallebene/Isolationsebene) wird je nach Komplexität des notwendigen Interconnect wiederholt. Aufgrund der in Dünnfilmtechnik erreichbaren hohen Verdrah­ tungsdichte sind normalerweise zwei bis vier Metallisie­ rungsebenen ausreichend. Jede dieser Funktionsebenen benötigt bisher eine separate Photolithographie (Resistschicht auf­ bringen und bereichsweise belichten, Entwickeln des Resist und Ätzen der Metallschicht, schließlich Entfernen des Re­ sists bzw. der Isolationsschicht). Problematisch daran ist vor allem, daß die photolithographischen Schritte nur im Rah­ men eines Einzel-Substrat-Prozesses durchführbar sind. Derar­ tige Single-Panel-Prozesse bilden das Nadelöhr in der Her­ stellungskette von strukturierten Halbleiter- oder Kera­ miksubstraten, da sie aufgrund des geringen Durchsatzes im Vergleich zu Vielscheiben(Batch)-prozessen zu erheblich höhe­ ren Herstellungskosten führen.
Der vorliegenden Erfindung liegt die Aufgabe zugrunde, ein verbessertes, insbesondere rationeller herstellbares Zwi­ schenträgersubstrat und ein Verfahren zu seiner Herstellung anzugeben.
Diese Aufgabe wird bei einem Zwischenträgersubstrat der ein­ gangs genannten Art dadurch gelöst, daß die beiden Isolation­ sebenen aus unterschiedlichen Materialien bestehen. Dies er­ fordert zwar dann unterschiedliche Prozeßabläufe (vgl. un­ ten) ist aber dennoch vorteilhaft hinsichtlich der Herstel­ lungskosten, da sich, insbesondere, aber nicht nur, für me­ tallische Substrate Möglichkeiten des selektiven Ätzens, also von wenig aufwendig im Batch durchgeführten Prozessen, erge­ ben.
Die Aufgabe wird bei einem Verfahren der eingangs genannten Art dadurch gelöst, daß nacheinander eine erste Funktions­ ebene und mindestens eine weitere Funktionsebene abgeschieden werden, daß die Funktionsebenen oberhalb der Isolationsebene anschließend nacheinander photolithographisch strukturiert werden, und daß die Struktur der in diesem Stadium des Her­ stellungsprozesses obersten Funktionsebene danach zur Struk­ turierung der ersten Funktionsebene durch selektives Ätzen dient.
Weiterbildungen der Erfindung sind Gegenstand von Unteran­ sprüchen.
Die Erfindung wird nachfolgend anhand von zwei Ausführungs­ beispielen im Zusammenhang mit Figuren näher erläutert. Es zeigen:
Fig. 1A bis 1F und Fig. 2A bis 2E jeweils in geschnittener Seitenansicht aufeinanderfolgende Stadien zweier Vari­ anten des erfindungsgemäßen Herstel­ lungsprozesses.
In Fig. 1A ist das Ergebnis der Abscheidung einer ersten, untersten und, in diesem Beispiel, unstrukturierten Metalli­ sierungsebene 3 (Groundplane) auf dem Substrat 2 dargestellt. Anschließend, vgl. Fig. 1B, erfolgt die ganzflächige Ab­ scheidung einer ersten, untersten Isolationsschicht 1. Diese müßte bei den bisher üblichen Verfahrensabläufen unmittelbar anschließend durch Phototechnik strukturiert werden. In Fig. 1C ist eine auf die weiterhin unstrukturierte erste Isolati­ onsebene 1 abgeschiedene und selbst bereits durch Phototech­ nik strukturierte zweite Metallisierungsebene 4 dargestellt. In Fig. 1D ist eine phototechnisch bereits strukturierte zweite Isolationsschicht 5 erkennbar. Im nächsten Verfahrens­ schritt, vgl. Fig. 1E, erfolgt das selektive, durch die Struktur der oberen, zweiten Isolationsschicht 5 vorgegebene Ätzen durch die untere, erste Isolationsschicht 1 hindurch bis zur ganzflächigen ersten Metallisierungsebene 3. Es können handelsübliche Naßätzmittel verwendet werden. Vorausgesetzt ist, daß sich die Materialien der beiden Isolationsschichten 1, 5 unterscheiden.
Fig. 1F schließlich zeigt das Ergebnis, nachdem eine weite­ re, dritte Metallisierungsebene 6 abgeschieden und phototech­ nisch strukturiert wurde. Erkennbar ist, daß die Ankopplung der Metallisierungsebenen 3, 4 und 6 untereinander vom bisher üblichen Schema abweicht. Insbesondere sind die erste und zweite Metallisierungsebene 3 und 4 nicht mehr unmittelbar miteinander verbunden, sondern der entstandene Interconnect erfolgt von der dritten, obersten Metallisierungsebene 6 (die mit der mittleren Metallisierungsebene 4 verbunden ist) zur ersten, untersten Metallisierungsebene 3, also von oben aus gesehen unmittelbar zur übernächsten Metallisierungsebene.
Während bei konventioneller Prozeßführung zur Herstellung des in Fig. 1 dargestellten Drei-Ebenen-Interconnect vier Single-Substrate-Prozesse der Photolithographie erforder­ lich sind, sind diese hier auf drei reduziert.
Das erfindungsgemäße Verfahren läßt sich mit noch größerem Effekt ausnutzen, wenn als Zwischensubstratträger ein Metall verwendet wird. In diesem Fall können sowohl Prozeßschritte eingespart werden, als auch Single-Substrat-Prozesse in Batch-Prozesse übergeführt werden. Dazu wird der Zwischen­ substratträger selbst als Groundplane genutzt, wodurch ein Prozeßschritt, die Abscheidung der ersten, untersten ganzflä­ chigen Metallisierungsebene entfällt. Die erste unterste Iso­ lationsschicht kann dann vorteilhaft dadurch hergestellt wer­ den, daß sie durch chemische Umwandlung, beispielsweise Oxi­ dierung der Oberfläche des Substratmetalls in ausreichend nichtleitende Verbindungen erzeugt wird. Im einzelnen ist folgender Prozeßablauf möglich:
Fig. 2A zeigt ein bereits mit Passivierung 1 versehenes Me­ tallsubstrat 2. Fig. 2B zeigt eine zweite Metallisierungs­ ebene 4, die auf der noch unstrukturierten Isolationsebene 1 abgeschieden und phototechnisch strukturiert wurde. Fig. 2C zeigt wiederum eine abgeschiedene und phototechnisch struktu­ rierte zweite Isolationsebene 5, während in Fig. 2D das Freilegen der durch das Metallsubstrat 2 gebildeten Ground­ plane 3 als Resultat selektiven Ätzens dargestellt ist. Als letzter Schritt ist in Fig. 2E eine dritte, obere Metalli­ sierungsebene 6 dargestellt, die den Interconnect zur Ground­ plane 3 herstellt.
Die folgende Übersicht illustriert die Vorteile des erfin­ dungsgemäßen Verfahrens hinsichtlich der bekannten Verfah­ rensführung:
Der entscheidende Vorteil des Verfahrensaspektes der vorlie­ genden Erfindung, das Wegfallen der Phototechnik bezüglich einer kompletten Funktionsebene, in den Ausführungsbeispielen die der untersten Isolationsebene, kann auch erreicht werden, wenn die darüberliegende, als Ätzmaske dienende Ebene nicht eine weitere Isolationsebene, sondern beispielsweise die in Fig. 2 dargestellte zweite oder dritte Metallisierungsebene ist. Ebensowenig ist zwingend, daß die erfindungsgemäß zu strukturierende Funktionsebene tatsächlich die unterste ist, sie muß nur unterhalb der zur Strukturierung verwendeten Funktionsebene liegen. Selektives Ätzen setzt nur unter­ schiedliche Materialien voraus, also insbesondere Iso1/Iso2 oder Metall/Iso.

Claims (7)

1. Mehrebenen- Zwischenträgersubstrat mit hoher Verdrahtungs­ dichte, insbesondere für Multichipmodule, mit mindestens zwei Isolationsebenen (1, 5) im Aufbau des Leiterbahnsystems, dadurch gekennzeichnet, daß die beiden Isolationsebenen (1, 5) aus unterschiedlichen Materialien bestehen.
2. Mehrebenen-Zwischenträgersubstrat nach Anspruch 1, dadurch gekennzeichnet, daß das Zwischenträgersubstrat (2) aus Metall besteht und das die erste, unterste Isolationsebene (1) aus nichtleitenden Verbindungen besteht, die durch chemische Umwandlung einer Oberflächenschicht des Zwischenträgersubstrats (2) entstanden sind.
3. Verfahren zur Herstellung eines Mehrebenen-Zwischenträger­ substrats mit hoher Verdrahtungsdichte für elektronische Bau­ elemente insbesondere nach Anspruch 1, dadurch gekennzeichnet, daß die Metallisierungs- (3, 4, 6) und Isolationsebenen (1, 5) als Funktionsebenen auf einer Seite des Substrats (2) abge­ schieden und strukturiert werden, daß nacheinander eine erste Funktionsebene und mindestens eine weitere Funktionsebene ab­ geschieden werden, daß die Funktionsebenen oberhalb der er­ sten Funktionsebene anschließend nacheinander photolithogra­ phisch strukturiert werden, und daß die Struktur der in die­ sem Stadium des Herstellungsprozesses obersten Funktionsebene danach zur Strukturierung der ersten Funktionsebene durch se­ lektives Ätzen dient.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß auf der unteren Isolationsebene (1) eine Metallisie­ rungsebene (4) abgeschieden und strukturiert wird, und daß eine anschließend abgeschiedene und strukturierte obere Iso­ lationsebene (5) zur Strukturierung der unteren Isolation­ sebene (1) dient.
5. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß eine Metallisierungsebene (4) zur Strukturierung der dar­ unter liegenden Isolationsebene (1) dient.
6. Verfahren nach einem der Ansprüche 3 bis 5, dadurch gekennzeichnet, daß ein metallisches Zwischenträgersubstrat (2) verwendet wird, und daß die durch selektives Ätzen zu strukturierende untere, unmittelbar an das Substrat (2) angrenzende Isolati­ onsebene (1) durch chemische Umwandlung der Oberfläche des Substratmetalls in nichtleitende Verbindungen hergestellt wird.
7. Verfahren nach einem der Ansprüche 3 bis 6, dadurch gekennzeichnet, daß zur Herstellung der photolithographisch strukturierten Isolationsebenen (1, 5) eine Verbindung aus der Gruppe Poly­ imid, BCB (Benzocyclobuten), PBO (Polybenzoxazol) oder Ormocer (Organisch modifizierte Keramik) verwendet wird.
DE1997143289 1997-09-30 1997-09-30 Mehrebenen-Zwischenträgersubstrat mit hoher Verdrahtungsdichte, insbesondere für Multichipmodule, und Verfahren zu seiner Herstellung Expired - Fee Related DE19743289C2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE1997143289 DE19743289C2 (de) 1997-09-30 1997-09-30 Mehrebenen-Zwischenträgersubstrat mit hoher Verdrahtungsdichte, insbesondere für Multichipmodule, und Verfahren zu seiner Herstellung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE1997143289 DE19743289C2 (de) 1997-09-30 1997-09-30 Mehrebenen-Zwischenträgersubstrat mit hoher Verdrahtungsdichte, insbesondere für Multichipmodule, und Verfahren zu seiner Herstellung

Publications (2)

Publication Number Publication Date
DE19743289A1 true DE19743289A1 (de) 1999-04-22
DE19743289C2 DE19743289C2 (de) 2000-02-17

Family

ID=7844216

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1997143289 Expired - Fee Related DE19743289C2 (de) 1997-09-30 1997-09-30 Mehrebenen-Zwischenträgersubstrat mit hoher Verdrahtungsdichte, insbesondere für Multichipmodule, und Verfahren zu seiner Herstellung

Country Status (1)

Country Link
DE (1) DE19743289C2 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19830158C2 (de) * 1997-09-30 2001-05-10 Tyco Electronics Logistics Ag Zwischenträgersubstrat mit hoher Verdrahtungsdichte für elektronische Bauelemente
EP1443809A2 (de) * 2003-02-03 2004-08-04 Alps Electric Co., Ltd. Elektronische Schaltungseinheit und Verfahren zu deren Herstellung
CN103327736A (zh) * 2013-06-04 2013-09-25 苏州晶品光电科技有限公司 高导热绝缘金属基印刷电路板
CN103327735A (zh) * 2013-06-04 2013-09-25 苏州晶品光电科技有限公司 高导热绝缘金属基印刷电路板

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103354222B (zh) * 2013-06-17 2016-01-13 苏州晶品光电科技有限公司 用于光学和电子器件的多层复合陶瓷层图案化结构基板
CN103354220B (zh) * 2013-06-17 2016-04-20 苏州晶品光电科技有限公司 用于光学和电子器件的图案化结构基板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03126246A (ja) * 1989-10-12 1991-05-29 Seiko Epson Corp 半導体装置
EP0732739A1 (de) * 1995-03-11 1996-09-18 Nortel Networks Corporation Verbesserungen bei der Herstellung von Kristallsubstraten

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03126246A (ja) * 1989-10-12 1991-05-29 Seiko Epson Corp 半導体装置
EP0732739A1 (de) * 1995-03-11 1996-09-18 Nortel Networks Corporation Verbesserungen bei der Herstellung von Kristallsubstraten

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
Economical High-Density Multilayer Interconnect System Developed for Multichip Modules, Large Motherboards. In: Electronic Design, 12.6.1995, pp. 42, 46 *
PRASAD, K. et.al.: Multilevel Thin Film Packaging:Applications and Processes for High Performance Systems. In: IEEE Transactions on Components, Packaging, and Manufacturing Technology - Part B: Advanced Packaging, Vol. 17, No. 1, Feb. 1994, pp. 38-49 *
The use of multi-chip modules in safety critical systems. In: Electronic Engineering, May 1994, pp. 35, 36, 38, 39 *

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19830158C2 (de) * 1997-09-30 2001-05-10 Tyco Electronics Logistics Ag Zwischenträgersubstrat mit hoher Verdrahtungsdichte für elektronische Bauelemente
EP1443809A2 (de) * 2003-02-03 2004-08-04 Alps Electric Co., Ltd. Elektronische Schaltungseinheit und Verfahren zu deren Herstellung
EP1443809A3 (de) * 2003-02-03 2005-11-23 Alps Electric Co., Ltd. Elektronische Schaltungseinheit und Verfahren zu deren Herstellung
CN103327736A (zh) * 2013-06-04 2013-09-25 苏州晶品光电科技有限公司 高导热绝缘金属基印刷电路板
CN103327735A (zh) * 2013-06-04 2013-09-25 苏州晶品光电科技有限公司 高导热绝缘金属基印刷电路板
CN103327735B (zh) * 2013-06-04 2015-12-23 苏州晶品光电科技有限公司 高导热绝缘金属基印刷电路板
CN103327736B (zh) * 2013-06-04 2015-12-23 苏州晶品光电科技有限公司 高导热绝缘金属基印刷电路板

Also Published As

Publication number Publication date
DE19743289C2 (de) 2000-02-17

Similar Documents

Publication Publication Date Title
DE102010038264B4 (de) Induktoren und Verfahren für integrierte Schaltungen
DE69915299T2 (de) Methode um lötzinn auf eine anordnung zu übertragen und/oder die anordnung zu testen
DE10148042B4 (de) Elektronisches Bauteil mit einem Kunststoffgehäuse und Komponenten eines höhenstrukturierten metallischen Systemträgers und Verfahren zu deren Herstellung
DE69918631T2 (de) Flipchip-Metallisierung für eine elektronische Baugruppe
DE10295940T5 (de) Plattenförmiger Schaltungsblock und Verfahren zu dessen Herstellung
DE10250636A1 (de) Übertragungsverkapselung auf Waferebene
DE102008019336A1 (de) Halbleiterbausteinpackung zur Verbesserung der Funktion von Wärmeableitung und Erdungsabschirmung
DE69209970T2 (de) Höckerelektrodenstruktur und Halbleiterchip mit dieser Struktur
DE69836944T2 (de) Verbesserte luftisolierte Kreuzungsstruktur
DE102004039906A1 (de) Verfahren zur Herstellung eines elektronischen Bauelements sowie ein elektronisches Bauelement mit mindestens zwei integrierten Bausteinen
DE102008064373B4 (de) Halbleiteranordnung und Verfahren zur Herstellung einer Halbleiteranordnung
DE102005004360A1 (de) Effizientes Verfahren zum Herstellen und Zusammenfügen eines mikroelektronischen Chips mit Lothöckern
EP1620893B1 (de) Verfahren zur herstellung eines nutzens und verfahren zur herstellung elektronischer bauteile mit gestapelten halbleiterchips aus dem nutzen
DE69630169T2 (de) Herstellungsverfahren eines Verdrahtungssubstrates zur Verbindung eines Chips zu einem Träger
DE112020004228T5 (de) Bilden einer bump-struktur
DE1589695A1 (de) Verfahren zum Herstellen von Halbleiterbauelementen aus einer Halbleiterplatte
DE10146353B4 (de) Verfahren zur Herstellung einer Lötperle und Lötperlenstruktur
DE102019124237A1 (de) Heterogene antenne im fan-out-package
DE19743289C2 (de) Mehrebenen-Zwischenträgersubstrat mit hoher Verdrahtungsdichte, insbesondere für Multichipmodule, und Verfahren zu seiner Herstellung
DE10301510A1 (de) Verkleinertes Chippaket und Verfahren zu seiner Herstellung
DE19830158C2 (de) Zwischenträgersubstrat mit hoher Verdrahtungsdichte für elektronische Bauelemente
DE10302022A1 (de) Verkleinertes Chippaket und Verfahren zu seiner Herstellung
DE19846662A1 (de) Elektronisches Modul, insbesondere Multichipmodul mit einer Mehrlagenverdrahtung und Verfahren zu seiner Herstellung
DE102010000448B4 (de) Halbleiteranordnung mit einem leitfähigen Element
DE102004044179B4 (de) Verfahren zur Montage von Halbleiterchips

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: TYCO ELECTRONICS LOGISTICS AG, STEINACH, CH

8328 Change in the person/name/address of the agent

Free format text: KLUNKER, SCHMITT-NILSON, HIRSCH, 80797 MUENCHEN

8339 Ceased/non-payment of the annual fee