JPH09312295A - バンプ形成体及びバンプの形成方法 - Google Patents

バンプ形成体及びバンプの形成方法

Info

Publication number
JPH09312295A
JPH09312295A JP9060987A JP6098797A JPH09312295A JP H09312295 A JPH09312295 A JP H09312295A JP 9060987 A JP9060987 A JP 9060987A JP 6098797 A JP6098797 A JP 6098797A JP H09312295 A JPH09312295 A JP H09312295A
Authority
JP
Japan
Prior art keywords
bump
layer
film
electrode
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9060987A
Other languages
English (en)
Inventor
Tsutomu Mitani
力 三谷
Kazufumi Yamaguchi
和文 山口
Mitsuo Asabe
光男 浅辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP9060987A priority Critical patent/JPH09312295A/ja
Publication of JPH09312295A publication Critical patent/JPH09312295A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Measuring Leads Or Probes (AREA)

Abstract

(57)【要約】 【課題】 電気的特性、接続信頼性に優れ、かつパッド
電極の下にも層間絶縁層、アクティブ層、多層配線など
を配置することが可能なバンプ形成体及びその形成方法
を提供する。 【解決手段】 各パッド電極２の上に、パッシベーショ
ン膜３の周縁部をも覆った状態で膜厚約２０μｍのアル
ミニウム溶射厚膜からなる下地層５ａを形成する。下地
層５ａの上に、膜厚約３０μｍの銅溶射厚膜からなる表
面層５ｂを形成する。これにより、２層構造のバンプ６
を構成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体チップや半
導体ウエハ上の電極、回路基板上の電極、各種電子部品
の電極の上にバンプが形成されたバンプ形成体及びバン
プの形成方法に関する。
【０００２】
【従来の技術】電子機器、システムの小型・軽量化、高
性能化を実現するには、半導体集積回路の高密度実装が
不可欠となっている。各種の高密度実装技術の中で、裸
の半導体チップ（ベアチップ）をキャリア基板や回路基
板上に実装するチップサイズパッケージ（ＣＳＰ）及び
マルチチップモジュール（ＭＣＭ）が開発され、実用に
供されている。これらベアチップ実装技術においては、
ベアチップをバンプを介して基板電極上に接続する『フ
リップチップ接続技術』のさらなるレベルアップと低コ
スト化が重要な課題となっている。
【０００３】フリップチップ接続技術とは、ベアチップ
を裏向けにし、バンプを介して回路基板上に実装する技
術であり、接続領域がチップ領域内に収まるため、高密
度実装に適した優れた方法である。フリップチップ接続
技術において重要な役割を果たすバンプについては、各
種の材料、構造、形成方法などが検討され、一部が実用
化されつつある。バンプの形成方法には、大きく分けて
２つの方法がある。以下、これらの方法について説明す
る。
【０００４】第１の方法は、半導体ウエハ上に形成され
た各チップのパッド電極上にバリアメタル層を堆積した
後、さらに厚み１０〜５０μｍのハンダ層を形成するよ
うにした『ハンダバンプ法』である。この場合、ハンダ
層は、真空蒸着法（例えば、特公昭６３−４９３９号公
報参照）、電解メッキ法（例えば、特開昭６３−６８６
０号公報参照）、又はハンダボール法（例えば、特開昭
６４−２２０４９号公報参照）等によって形成される。
【０００５】第２の方法は、パッド電極に例えばワイヤ
ボンディング装置と金線とを用いてボールボンディング
を行い、パッド電極上に高さ約５０μｍの金ボールを形
成するようにした『ボールボンディング法』である。こ
の方法は、上記第１の方法（ハンダバンプ法）における
バリアメタル層が不要となるため、通常の半導体チップ
にもバンプを形成することができるという特徴を有して
いる。
【０００６】
【発明が解決しようとする課題】しかし、ハンダバンプ
法を用いてバンプを形成する場合には、バリアメタル層
を形成する必要があり、このバリアメタル層は、真空蒸
着法又はスパッタ法によってチタン、ニッケル、クロム
等の薄膜を積層して形成するものであるため、コストア
ップ、形成の長時間化の一因となっていた。また、バン
プとしてのハンダ層は数１０μｍ以上の膜厚を必要とす
るが、これを真空蒸着法によって形成する場合には、そ
の堆積に長時間かかり、工程コストの面で問題があっ
た。また、電解メッキ法によってハンダ層を形成する場
合には、電界分布に応じてメッキ膜の厚みが変動するこ
と、メッキに長時間を要すること、予め全パッド電極を
電気的に接続しておくための共通電極が必要であること
等の問題があった。また、ハンダボール法によってハン
ダ層を形成する場合には、粒径の揃ったハンダボールが
必要であること、ハンダボールを全パッド電極上に漏れ
なく配置する必要があること等の問題があった。
【０００７】一方、ボールボンディング法は、パッド電
極ごとにボンディングするものであるため、形成速度は
高速ボンダの場合でも毎秒６〜８パッド程度である。こ
のため、パッド電極の数を多くすると、それだけバンプ
形成に長時間かかり、工程コストが膨大となる。従っ
て、ボールボンディング法は、大量生産には適していな
い。また、ボールボンディング法を用いてバンプを形成
する場合には、ボンディング時の衝撃によって層間絶縁
層、アクティブ層、多層配線などが破壊される可能性が
高い。このため、パッド電極の下に前記各層を配置する
ことはできず、チップの高集積化を図ることは困難であ
る。
【０００８】本発明は、従来技術における前記課題を解
決するためになされたものであり、電気的特性、接続信
頼性に優れ、かつパッド電極の下にも層間絶縁層、アク
ティブ層、多層配線などを配置することが可能なバンプ
形成体及びバンプの形成方法を提供することを目的とす
る。
【０００９】
【課題を解決するための手段】前記目的を達成するた
め、本発明に係るバンプ形成体の構成は、基板に設けら
れた電極の上に導電性材料からなるバンプが形成された
バンプ形成体であって、バンプが少なくとも一層の金属
溶射厚膜からなることを特徴とする。このバンプ形成体
の構成によれば、次のような作用効果を奏することがで
きる。すなわち、金属溶射厚膜からなるバンプは、印刷
法によって形成されるバンプのように有機バインダ成分
を含まず、高純度であるため、バンプ自体の電気抵抗も
小さく、また、実装後にバンプからガスが発生すること
も殆どなく、信頼性の高いものとなる。また、金属溶射
厚膜には気孔又は間隙が内在するため、バルクに比べて
応力を吸収し易い。従って、例えば、バンプが形成され
た半導体チップと回路基板との熱膨張の差に起因してバ
ンプに作用する応力を低減することができ、接続の信頼
性を向上させることができる。また、このように金属溶
射厚膜には気孔又は間隙が内在するため、例えばハン
ダ、導電性ペーストなどの接続材料が気孔又は間隙を通
ってバンプの内部にしみ込み易くなる。その結果、バン
プと接続材料との接触面積が増加するので、接触抵抗を
小さくすることができる。また、金属溶射厚膜からなる
バンプは、ボールボンディング法によって形成されるバ
ンプと違って層間絶縁層、アクティブ層、多層配線など
を破壊する虞れはないので、電極の下に前記各層を配置
することが可能となる。その結果、高集積化が図ること
ができる。
【００１０】また、前記本発明のバンプ形成体の構成に
おいては、バンプが、電極の上に形成された下地層と、
前記下地層の上に形成された表面層とからなり、前記下
地層の材料がアルミニウム、アルミニウムを含有する金
属、亜鉛及び亜鉛を含有する金属からなる群から選ばれ
る１つであるのが好ましい。また、この場合には、表面
層の材料が銅又は銅を含有する金属であるのが好まし
い。
【００１１】また、前記本発明のバンプ形成体の構成に
おいては、バンプが、電極の上に形成された下地層と、
前記下地層の上に形成された中間層と、前記中間層の上
に形成された表面層とからなり、前記下地層の材料がア
ルミニウム、アルミニウムを含有する金属、亜鉛及び亜
鉛を含有する金属からなる群から選ばれる１つであるの
が好ましい。また、この場合には、中間層の材料が銅又
は銅を含有する金属であるのが好ましい。また、この場
合には、表面層の材料がハンダであるのが好ましい。
【００１２】また、前記本発明のバンプ形成体の構成に
おいては、電極の上に形成され、かつ開口部を有するレ
ジスト膜がさらに備わり、前記開口部内に、前記レジス
ト膜の上面から突出した状態で金属溶射厚膜からなるバ
ンプが形成されているのが好ましい。この好ましい例に
よれば、例えば、バンプが形成された半導体チップと回
路基板との接続工程におけるダメージを防止することが
できる。また、この場合には、レジスト膜の材料が耐熱
性樹脂及び難燃性樹脂からなる群から選ばれる１つであ
るのが好ましい。
【００１３】また、前記本発明のバンプ形成体の構成に
おいては、バンプが、液状物質を吸収可能な空隙を含む
導電性材料からなり、少なくとも前記空隙に防湿性物質
が充填されているのが好ましい。この好ましい例によれ
ば、バンプの内部における酸化を抑えて、電気抵抗の増
加を防止することができる。また、この場合には、防湿
性物質がエポキシ系樹脂、シリカ系樹脂、アクリル系樹
脂及びフッ素系樹脂からなる群から選ばれる１つである
のが好ましい。また、この場合には、バンプの側面が防
湿性物質で被覆されているのが好ましい。この好ましい
例によれば、バンプの酸化をさらに抑えて、電気抵抗の
増加をさらに防止することができる。従って、高温、高
湿環境下で長時間にわたって使用しても、バンプの電気
抵抗が増加することはないので、電気的特性の安定した
信頼性の高いバンプを実現することができる。この場合
にはさらに、防湿性物質がエポキシ系樹脂、シリカ系樹
脂、アクリル系樹脂及びフッ素系樹脂からなる群から選
ばれる１つであるのが好ましい。
【００１４】また、前記本発明のバンプ形成体の構成に
おいては、バンプが２段突起状に成形されているのが好
ましい。この好ましい例によれば、例えば、バンプが形
成された半導体チップと回路基板とを導電性樹脂やハン
ダによって接続する場合に、１段目の突起上に導電性樹
脂やハンダを溜めておくことができる。その結果、導電
性樹脂やハンダが余分に広がることはないので、高精度
な実装を行うことが可能となる。
【００１５】また、本発明に係るバンプの形成方法は、
基板に設けられた電極の上に導電性材料の粒子を堆積さ
せてバンプを形成するバンプの形成方法であって、前記
導電性材料の粒子を前記電極の上に堆積させる際に、前
記導電性材料の粒子が前記電極の表面酸化層の少なくと
も一部を除去するか、又は前記導電性材料の粒子が前記
電極の表面酸化層を貫通するようにしたことを特徴とす
る。このバンプの形成方法によれば、基板に設けられた
電極とバンプとの接触抵抗を実用上十分小さくすること
ができる。
【００１６】また、前記本発明のバンプの形成方法にお
いては、導電性材料の粒子を溶射法によって電極の上に
堆積させるのが好ましい。また、この場合には、溶射法
がプラズマ溶射法であるのが好ましい。この場合にはさ
らに、少なくとも導電性材料の粒子が衝突する領域が不
活性雰囲気又は還元性雰囲気であるのが好ましい。この
好ましい例によれば、形成されるバンプが酸化されるの
を抑えることができるので、電気抵抗の小さい良質のバ
ンプを得ることができる。
【００１７】また、前記本発明のバンプの形成方法にお
いては、バンプの少なくとも上層の導電性材料として超
塑性金属材料を用い、前記超塑性金属材料を堆積した
後、基板を前記超塑性金属材料の超塑性温度以上に加熱
し、所望の形状を有する凹版型を前記バンプの上から押
圧することにより、前記バンプを所望の形状に成形する
のが好ましい。この好ましい例によれば、例えば２段突
起状のバンプを容易に得ることができる。また、この場
合には、超塑性金属材料が亜鉛−アルミニウム共析合
金、ビスマス−錫共析合金、マグネシウム−アルミニウ
ム共析合金及び鉛−錫共析合金からなる群から選ばれる
１つであるのが好ましい。
【００１８】
【発明の実施の形態】以下、実施の形態を用いて本発明
をさらに具体的に説明する。 〈第１の実施の形態〉図１は本発明の第１の実施の形態
におけるバンプ形成体の３つの例を示す断面図である。
図１（ａ）はバンプが単層構造の場合、図１（ｂ）はバ
ンプが２層構造の場合、図１（ｃ）はバンプが３層構造
の場合をそれぞれ示している。以下、それぞれの場合に
ついて説明する。
【００１９】図１（ａ）に示すように、半導体チップ１
の表面には、その周縁部に電源、グランド、信号の入出
力端子等として用いられるパッド電極２が形成されてい
る。尚、最近では、半導体チップの入出力端子の増加に
伴い、パッド電極の密度を増大させるために、チップ表
面に２次元アレイ状にパッド電極を配置したＬＳＩも開
発されている。一般に、パッド電極２としては、電子ビ
ーム蒸着法やスパッタ法によって形成されたアルミニウ
ム薄膜が用いられる。半導体チップ１の表面には、パッ
ド電極２の周縁部を被覆した状態でパッシベーション膜
３が形成されている。各パッド電極２の上には、パッシ
ベーション膜３の周縁部をも覆った状態で突起状の接続
電極であるバンプ４が形成されている。ここで、バンプ
４は、膜厚約５０μｍの単層の銅溶射厚膜からなってい
る。
【００２０】図１（ｂ）に示すように、各パッド電極２
の上には、パッシベーション膜３の周縁部をも覆った状
態で膜厚約２０μｍのアルミニウム溶射厚膜からなる下
地層５ａが形成されている。この場合、下地層５ａの材
料はアルミニウムに限定されるものではなく、この他
に、例えば、アルミニウムを６０重量％以上含有する金
属、亜鉛、亜鉛を６０重量％以上含有する金属を用いる
こともできる。これらの金属は電気抵抗が小さく、ま
た、下地層５ａの材料としてこれらの金属を用いれば、
下地層５ａをパッド電極（アルミニウム薄膜）２に強固
に付着させることができる。また、これらの金属は、金
属材料の中でも低融点であるため、溶射時において半導
体チップ１のダメージを極力低減することができ、バン
プを形成する上で好適な材料である。下地層５ａの上に
は、膜厚約３０μｍの銅溶射厚膜からなる表面層５ｂが
形成されている。これにより、２層構造のバンプ６が構
成されている。他の構成は図１（ａ）の場合と同様であ
るため、他の構成についての説明は省略する。
【００２１】図１（ｃ）に示すように、各パッド電極２
の上には、パッシベーション膜３の周縁部をも覆った状
態で膜厚約２０μｍのアルミニウム溶射厚膜からなる下
地層７ａが形成されている。また、下地層７ａの上に
は、膜厚約３０μｍの銅溶射厚膜からなる中間層７ｂが
形成されている。この場合、中間層７ｂの材料は銅に限
定されるものではなく、この他に、例えば、銅を６０重
量％以上含有する金属、亜鉛、亜鉛を６０重量％以上含
有する金属を用いることもできる。これらの金属は、電
気抵抗が小さく、かつハンダの濡れ性も良好である。ま
た、下地層７ａの材料はアルミニウムに限定されるもの
ではなく、この他に、例えば、アルミニウムを６０重量
％以上含有する金属、亜鉛、亜鉛を６０重量％以上含有
する金属を用いることもできる。これらの金属は、延性
が大きいため、この上に中間層７ｂを形成する際のクッ
ション材としても効果を発揮する。中間層７ｂの上に
は、厚さ約６０μｍのハンダからなる表面層７ｃが形成
されている。これにより、３層構造のバンプ８が構成さ
れている。下地層７ａと中間層７ｂとハンダ表面層７ｃ
の３層構造のバンプ８は、上記２層構造のバンプ（図１
（ｂ））を形成した後に、半導体チップ１をハンダリフ
ロー炉に通すことにより、表面にハンダを形成して作製
することができる。また、ハンダ表面層７ｃは、ハンダ
ペーストを印刷することによって形成することもでき
る。他の構成は図１（ａ）の場合と同様であるため、他
の構成についての説明は省略する。
【００２２】次に、図１（ｂ）に示す２層構造のバンプ
を形成する方法について、図２を参照しながら説明す
る。まず、図２（ａ）に示すように、半導体チップ１の
表面の周縁部に、電子ビーム蒸着法又はスパッタリング
法によって膜厚約１μｍのアルミニウム薄膜を形成し
て、パッド電極２を作製した。次いで、半導体チップ１
の表面に、パッド電極２の周縁部を被覆するようにスパ
ッタリング法によって窒化シリコンを堆積させて、膜厚
約１μｍのパッシベーション膜３を形成した。次いで、
以上のようにしてウエハプロセスが終了した後の半導体
チップ１の全表面に、感光性レジスト材料のドライフィ
ルムを貼り付けて、膜厚約５０μｍの感光性レジスト膜
１０を形成した。
【００２３】次に、図２（ｂ）に示すように、パッドパ
ターン部が露出するように、感光性レジスト膜１０に対
し露光、現像を行うことにより、パッド電極２の上に、
パッドサイズ（パッシベーション膜３によって被覆され
ていないパッド電極２のサイズ：径＝約１００μｍ）よ
りも若干大きめの口径を有する開口部１１を形成した。
【００２４】次に、図２（ｃ）に示すように、半導体チ
ップ１の全表面に、プラズマ溶射装置を用いてアルミニ
ウムを溶射することにより、開口部１１内のパッド電極
２の上に膜厚約２０μｍのアルミニウム溶射厚膜からな
る下地層５ａを形成した。一般的に、溶射法を用いれ
ば、比較的純度の高い厚膜を高速で大面積に形成するこ
とができる。このため、数１０μｍ以上の高さを必要と
するバンプを形成する上で、溶射法は生産性の面から優
れた方法である。また、溶射法によって膜を形成する場
合、感光性レジスト膜１０のような弾性を有するプラス
チック系材料の表面には膜が形成されにくいため、主と
して開口部１１のパッド電極２の上に選択的にアルミニ
ウムを堆積させることができる。
【００２５】次に、図２（ｄ）に示すように、半導体チ
ップ１上の感光性レジスト膜１０をそのままにした状態
で、半導体チップ１の全表面に、プラズマ溶射装置を用
いて銅を溶射することにより、開口部１１内の下地層５
ａの上に膜厚約５０μｍの銅溶射厚膜１２を形成した。
【００２６】次に、図２（ｅ）に示すように、平板（図
示せず）を半導体チップ１の上方から押し当てて加圧す
ることにより、銅溶射厚膜１２（図２（ｄ））の上端を
平坦にして、表面層５ｂを形成した。これにより、下地
層５ａと表面層５ｂとの２層構造からなるバンプ６が得
られた。尚、銅溶射厚膜１２の上端を平坦にする方法と
しては、加圧以外に、例えば、研削、研磨などがある。
【００２７】最後に、図２（ｆ）に示すように、剥離液
などを用いて感光性レジスト膜１０を除去した。以上の
工程により、図１（ｂ）に示す２層構造のバンプを有す
るバンプ形成体が得られた。
【００２８】尚、本実施の形態においては、ウエハプロ
セスが終了した後の半導体チップ１の全表面に、感光性
レジスト材料のドライフィルムを貼り付けることによっ
て感光性レジスト膜１０を形成するようにしているが、
必ずしもこの方法に限定されるものではない。例えば、
予め感光性レジスト材料を半導体チップ１の全表面に塗
布するようにしてもよい。
【００２９】〈第２の実施の形態〉図３は本発明の第２
の実施の形態におけるバンプ形成体を示す断面図であ
る。図３に示すように、半導体チップ１３の表面には、
その周縁部に電源、グランド、信号の入出力端子として
用いられるアルミニウム薄膜からなるパッド電極１４が
形成されている。また、半導体チップ１３の表面には、
パッド電極１４の周縁部を被覆した状態でパッシベーシ
ョン膜１５が形成されている。パッシベーション膜１５
の上には、その周縁部を除いた部分にレジスト膜１６が
形成されている。この場合、レジスト膜１６としては感
光性ポリイミド膜が用いられ、このレジスト膜１６は剥
離、除去されることなく半永久的に使用される。レジス
ト膜１６は、以降の工程である半導体チップ１３と基板
との接続工程におけるダメージを防止するための保護膜
として用いられる。従って、耐湿性、耐熱性を有する樹
脂系材料であれば、ポリイミド以外に、例えば、ＰＴＦ
Ｅ、ＰＥ又はポリピロメリットイミドなどを使用するこ
ともできる。パッド電極１４の上には、パッシベーショ
ン膜１５の周縁部をも覆った状態で膜厚約２０μｍのア
ルミニウム溶射厚膜からなる下地層１７が形成されてお
り、下地層１７の上には膜厚約３０μｍの銅溶射厚膜か
らなるバンプ１８が形成されている。この場合、バンプ
１８をレジスト膜１６の表面から突出させる必要があ
る。溶射法によって膜を形成する場合、レジスト膜１６
のような弾性を有するプラスチック系材料の表面には膜
が形成されにくいため、主として下地層１７の上に選択
的に銅溶射厚膜を堆積させることができる。従って、溶
射法を用いれば、レジスト膜１６の表面から突出した状
態のバンプ１８を形成することができる。
【００３０】以下に、本発明のバンプの形成方法につい
て、図３を適宜参照しながら説明する。本発明のバンプ
の形成方法は、バンプと基板の電極との接合部分におい
て、バンプの形成と同時に電極表面の酸化層の少なくと
も一部を除去するか、又はバンプを電極表面の酸化層の
一部を貫通させることを特徴としている。具体的には、
本発明は、バンプを構成する金属厚膜とパッド電極との
接合層を溶射法によって形成することを特徴としてい
る。この場合、特にプラズマ溶射法を用いるのが好まし
い。さらには、少なくとも溶射粒子を堆積させる領域が
不活性雰囲気又は還元性雰囲気にあるのが好ましい。
【００３１】図４は本発明のバンプの形成方法に用いら
れるプラズマ溶射装置を示す概略構成図である。図４お
いて、１９はプラズマ溶射トーチである。トーチ１９の
先端部分には円筒状のシールドノズル２０が設けられて
いる。これにより、半導体チップ１３上の溶射粒子２２
を衝突させるべき領域２３が酸化雰囲気となることを抑
制することができる。このため、形成されるバンプはほ
とんど酸化されることがないので、電気抵抗の小さい良
質のバンプを得ることができる。シールドノズル２０の
上部側壁にはガスポート２１が設けられている。これに
より、溶射時に、アルゴンなどの不活性ガスや水素など
の還元性ガスをシールドノズル２０の内部に供給して、
溶射粒子２２を衝突させるべき領域２３を不活性雰囲気
又は還元性雰囲気に維持することもできる。このため、
電気抵抗のさらに小さい良質のバンプを得ることができ
る。尚、半導体チップ１３の全面にわたって溶射厚膜を
形成するためには、トーチ１９又は半導体チップ１３の
いずれか一方を溶射と同時に水平方向に移動させればよ
い。
【００３２】また、溶射法によって図３に示すバンプ１
８を形成すれば、図４に示す溶射粒子２２が半導体チッ
プ１３のパッド電極（アルミニウム薄膜）１４上の下地
層（アルミニウム溶射厚膜）１７の表面酸化層を突き破
って堆積するため、パッド電極１４とバンプ１８との接
触抵抗をパッド当たり数ｍΩとすることができる。その
結果、バンプ１８の抵抗を、実用化に十分なほど小さく
することができる。これは、不活性雰囲気又は還元性雰
囲気で、粒径数μｍから数１０μｍの溶射粒子２２が粒
子材料の融点近傍、すなわち数１００℃の温度で、かつ
数１０ｍ／ｓｅｃないし数１００ｍ／ｓｅｃの速度でパ
ッド電極１４に衝突するため、下地層１７の表面酸化層
の一部が除去されるか、又は溶射粒子２２が下地層１７
を貫通してパッド電極１４上に堆積されることに起因す
ると考えられる。
【００３３】また、溶射法によって形成されるバンプ
は、印刷法によって形成されるバンプのように有機バイ
ンダ成分を含まず、高純度であるため、バンプ自体の電
気抵抗も小さく、また、実装後にバンプからガスが発生
することも殆どなく、信頼性の高いものである。
【００３４】さらに、本発明は、溶射膜の構造及び形状
の特徴にも着眼してなされている。膜の材料や形成条件
などにもよるが、溶射厚膜には、一般に、気孔又は間隙
が内在する。このような膜はバルクに比べて応力を吸収
し易いため、回路基板と溶射厚膜からなるバンプを形成
した半導体チップとの熱膨張の差に起因してバンプに作
用する応力を低減することができる。その結果、半導体
チップと回路基板との接続の信頼性を向上させることが
できる。
【００３５】このように溶射厚膜には気孔又は間隙が内
在するので、溶射厚膜によってバンプを形成した場合に
は、例えばハンダ、導電性ペーストなどの接続材料が気
孔又は間隙を通ってバンプの内部にしみ込み易くなる。
その結果、バンプと接続材料との接触面積が増加するの
で、接続抵抗を小さくすることができる。
【００３６】〈第３の実施の形態〉図５は本発明の第３
の実施の形態におけるバンプ形成体を示す断面図であ
る。図５に示すように、半導体チップ２４の表面には、
その周縁部に電源、グランド、信号の入出力端子等とし
て用いられるパッド電極２５が形成されている。また、
半導体チップ２４の表面には、パッド電極２５の周縁部
を被覆した状態でパッシベーション膜２６が形成されて
いる。各パッド電極２５の上には、パッシベーション膜
２６の周縁部をも覆った状態で膜厚約２０μｍのアルミ
ニウムのプラズマ溶射膜からなる下地層２７ａが形成さ
れており、下地層２７ａの上には膜厚約３０μｍの銅の
プラズマ溶射膜からなる表面層２７ｂが形成されてい
る。これにより、２層構造のバンプ２８が構成されてい
る。上記第２の実施の形態においても述べたように、膜
の材料や形成条件などにもよるが、溶射膜には、他のプ
ロセスによって形成された膜に比べて気孔又は間隙が内
在する。本実施の形態のバンプ２８においては、アルミ
ニウムのプラズマ溶射膜（下地層２７ａ）及び銅のプラ
ズマ溶射膜（表面層２７ｂ）に内在する気孔又は間隙２
９にエポキシ系樹脂が含浸されている。また、バンプ２
８の側面には、エポキシ系樹脂からなるコーティング層
３０が形成されている。尚、アルミニウムのプラズマ溶
射膜からなる下地層２７ａ及び銅のプラズマ溶射膜から
なる表面層２７ｂは、上記第１の実施の形態に示す方法
（図２）によって形成される。
【００３７】エポキシ系樹脂は、図６（ａ）に示すよう
に、アルミニウムのプラズマ溶射膜からなる下地層２７
ａと銅のプラズマ溶射膜からなる表面層２７ｂを形成し
た後に、スプレーコーティングによって気孔又は間隙２
９に容易に含浸させることができる。すなわち、溶射バ
ンプが形成された半導体チップ２４の上に、粘度の比較
的低いエポキシ系樹脂３１がスプレーノズル３２から噴
射される。この場合、半導体チップ２４は水平面内で回
転されるか又は２次元的に移送され、エポキシ系樹脂３
１がバンプ２８を含む半導体チップ２４の上に均一にコ
ーティングされる（図６（ｂ））と共に、溶射バンプ２
８に内在する気孔又は間隙にエポキシ系樹脂３１が含浸
される。尚、エポキシ系樹脂３１を気孔又は間隙２９に
含浸させる方法として、スピンコーティング等を用いる
こともできる。
【００３８】次いで、半導体チップ２４を約１００℃に
加熱することにより、エポキシ系樹脂３１を乾燥させて
硬化させる。しかし、このままでは、バンプ２８の上面
にもエポキシ系樹脂３１がコーティングされた状態とな
る。この状態では、回路基板と半導体チップ２４との電
気的接続を得ることができないので、図６（ｃ）に示す
ように、例えば研磨等の手段によってバンプ２８の上面
を数μｍ程度除去し、バンプ２８の上面の金属面を露出
させる。尚、この研磨によって各バンプ２８の高さ精度
も確保される。
【００３９】金属は、特に高温、高湿環境下において酸
化され易いため、金属材料からなるバンプでは、長時間
にわたって使用した場合に、その電気抵抗が増加する可
能性がある。また、溶射膜には気孔又は間隙が内在する
ため、金属溶射厚膜からなるバンプでも、バンプの内部
で酸化が徐々に進行して、電気抵抗が増加することもあ
り得る。しかし、本実施の形態においては、パンプ２８
を構成するアルミニウムのプラズマ溶射膜（下地層２７
ａ）及び銅のプラズマ溶射膜（表面層２７ｂ）に内在す
る気孔又は間隙２９にエポキシ系樹脂が含浸されている
ので、パンプ２８の内部における酸化を抑えて、電気抵
抗の増加を防止することができる。また、バンプ２８の
側面にもエポキシ系樹脂からなるコーティング層３０が
形成されているので、パンプ２８の酸化をさらに抑え
て、電気抵抗の増加をさらに防止することができる。そ
の結果、高温、高湿環境下で長時間にわたって使用して
も、バンプ２８の電気抵抗が増加することはないので、
電気的特性の安定した信頼性の高いバンプ２８を実現す
ることができる。
【００４０】また、バンプ２８を含む半導体チップ２４
の上に樹脂をコーティングすることにより、樹脂がバン
プ２８とパッド電極２５との界面に到達するので、バン
プ２８とパッド電極２５との接着力が強化される。その
結果、バンプ２８を形成した後の操作性（ハンドリン
グ）の向上、及び基板に実装した後の実使用状態におけ
る信頼性の向上を図ることができる。尚、樹脂は弾性に
富むため、バンプ２８を含む半導体チップ２４の上に樹
脂をコーティングすることは、上記第２の実施の形態で
述べた『溶射厚膜の有する、バンプと回路基板との熱応
力を低減できる効果』を阻害するものではない。
【００４１】尚、本実施の形態においては、バンプ２８
を含む半導体チップ２４の上にコーティングする樹脂と
してエポキシ系樹脂を用いているが、必ずしもこれに限
定されるものではない。耐湿性、耐熱性の条件を満たせ
ば、例えば、シリカ系樹脂、アクリル系樹脂、フッ素系
樹脂を用いることもできる。
【００４２】〈第４の実施の形態〉図７は本発明の第４
の実施の形態におけるバンプ形成体を示す断面図であ
る。図７に示すように、半導体チップ３３の表面には、
その周縁部に電源、グランド、信号の入出力端子などと
して用いられるパッド電極３４が形成されている。ま
た、半導体チップ３３の表面には、パッド電極３４の周
縁部を被覆した状態でパッシベーション膜３５が形成さ
れている。各パッド電極３４の上には、パッシベーショ
ン膜３５の周縁部をも覆った状態で膜厚約２０μｍのア
ルミニウムのプラズマ溶射膜からなる下地層３６ａが形
成されており、下地層３６ａの上には膜厚約３０μｍの
超塑性金属材料のプラズマ溶射厚膜からなる表面層３６
ｂが形成されている。これにより、２層構造のパンプ３
７が構成されている。ここで、表面層３６ｂは２段突起
状に成形されている。このような２段突起状のバンプ３
７を用いれば、導電性樹脂やハンダによって半導体チッ
プ３３と回路基板とを接続する場合に、１段目の突起上
に導電性樹脂やハンダを溜めておくことができる。その
結果、導電性樹脂やハンダが余分に広がることはないの
で、高精度な実装を行うことが可能となる。超塑性金属
材料としては、超塑性の大きさ、及び超塑性温度を考慮
して、アルミニウムを２２重量％含有する亜鉛−アルミ
ニウム共析合金を用いた。この亜鉛−アルミニウム共析
合金の超塑性温度は約２５０℃であり、半導体チップ３
３上で表面層３６ｂの成形処理を行うためには好適であ
る。
【００４３】図８に、この場合のバンプの形成工程を示
す。まず、図８（ａ）に示すように、半導体チップ３３
の表面の周縁部に、電子ビーム蒸着法又はスパッタ法に
よって膜厚約１μｍのアルミニウム薄膜を形成して、パ
ッド電極３４を作製した。次いで、半導体チップ３３の
表面に、パッド電極３４の周縁部を被覆するようにスパ
ッタリング法によって窒化シリコンを堆積させて、膜厚
約１μｍのパッシベーション膜３を形成した。次いで、
以上のようにしてウエハプロセスが終了した後の半導体
チップ３３の全表面に、感光性レジスト材料のドライフ
ィルムを貼り付けることにより、膜厚約５０μｍの感光
性レジスト膜３８を形成した。
【００４４】次に、図８（ｂ）に示すように、パッドパ
ターン部が露出するように、感光性レジスト膜３８に対
し露光、現像を行うことにより、パッド電極３４の上
に、パッドサイズ（パッシベーション膜３５によって被
覆されていないパッド電極３４のサイズ：径＝約１００
μｍ）よりも若干大きめの口径を有する開口部３９を形
成した。
【００４５】次に、図８（ｃ）に示すように、半導体チ
ップ３３の全表面に、プラズマ溶射装置を用いてアルミ
ニウムを溶射することにより、開口部３９内のパッド電
極３４の上に膜厚約２０μｍのアルミニウム溶射厚膜か
らなる下地層３６ａを形成した。溶射法によって膜を形
成する場合、感光性レジスト膜３８のような弾性を有す
るプラスチック系材料の表面には膜が形成されにくいた
め、主として開口部３９内のパッド電極２上に選択的に
アルミニウムを堆積させることができる。
【００４６】次に、図８（ｄ）に示すように、半導体チ
ップ３３の全表面に、同じくプラズマ溶射装置を用いて
亜鉛−アルミニウム共析合金を溶射することにより、開
口部３９内の下地層３６ａの上に膜厚約５０μｍの亜鉛
−アルミニウム共析合金の溶射厚膜からなる表面層３６
ｂを形成した。この場合にも、図８（ｃ）の場合と同様
に、主として開口部３９内の下地層３６ａの上に選択的
に亜鉛−アルミニウム共析合金を堆積させることができ
る。以上の工程により、２層構造のバンプ３７が得られ
た。
【００４７】次に、図８（ｅ）に示すように、剥離液な
どを用いて感光性レジスト膜３８を除去した。次に、図
８（ｆ）に示すように、半導体チップ３３を亜鉛−アル
ミニウム共析合金の超塑性温度である２５０℃に保持し
た状態で、段差を持たせて彫り込まれた凹版型（図示せ
ず）をパッド位置に合わせて所定の圧力で表面層３６ｂ
の上面から押し当てる。超塑性材料の特徴より、超塑性
厚膜（表面層３６ｂ）が前記凹版型によって容易に塑性
変形するので、表面層３６ｂを容易に２段突起状に成形
することができる。以上の工程により、図７に示す２層
構造のパンプ３７を有するパンプ形成体が得られた。
【００４８】尚、本実施の形態においては、超塑性金属
材料として亜鉛−アルミニウム共析合金を用いている
が、必ずしもこれに限定されるものではなく、例えば、
ビスマス−錫共析合金、マグネシウム−アルミニウム共
析合金、鉛−錫共析合金などを用いることもできる。
【００４９】また、本実施の形態においては、超塑性金
属材料をプラズマ溶射法によって溶射することにより、
溶射厚膜からなる表面層３６ｂを形成しているが、表面
層３６ｂの形成方法としては必ずしもこの方法に限定さ
れるものではない。例えば、次のようにして表面層３６
ｂを形成することもできる。まず、超塑性金属材料の原
料粉末をバインダと共に混練して、ペースト状にする。
次いで、これを下地層３６ａの上に印刷した後、焼成す
る。
【００５０】また、上記第１〜第４の実施の形態におい
ては、バンプを半導体チップ上のパッド電極上に形成す
る場合を例に挙げて説明したが、必ずしもこの場合に限
定されるものではない。例えば、半導体ウエハ、回路基
板、チップサイズパッケージ（ＣＳＰ）用のキャリア基
板などの電極上にバンプを形成する場合にも、本発明を
適用することができる。また、センサ、抵抗、コンデン
サ、インダクタなどの各種電子部品の電極上にバンプを
形成する場合にも、本発明を適用することができる。
【００５１】
【発明の効果】以上説明したように、本発明のバンプ形
成体の構成によれば、次のような作用効果を奏すること
ができる。すなわち、金属溶射厚膜からなるバンプは、
印刷法によって形成されるバンプのように有機バインダ
成分を含まず、高純度であるため、バンプ自体の電気抵
抗も小さく、また、実装後にバンプからガスが発生する
ことも殆どなく、信頼性の高いものとなる。また、金属
溶射厚膜には気孔又は間隙が内在するため、バルクに比
べて応力を吸収し易い。従って、例えば、バンプが形成
された半導体チップと回路基板との熱膨張の差に起因し
てバンプに作用する応力を低減することができ、接続の
信頼性を向上させることができる。また、このように金
属溶射厚膜には気孔又は間隙が内在するため、例えばハ
ンダ、導電性ペーストなどの接続材料が気孔又は間隙を
通ってバンプの内部にしみ込み易くなる。その結果、バ
ンプと接続材料との接触面積が増加するので、接触抵抗
を小さくすることができる。また、金属溶射厚膜からな
るバンプは、ボールボンディング法によって形成される
バンプと違って層間絶縁層、アクティブ層、多層配線な
どを破壊する虞れはないので、電極の下に前記各層を配
置することが可能となる。その結果、高集積化が図るこ
とができる。
【００５２】また、本発明のバンプの形成方法によれ
ば、基板に設けられた電極の表面酸化層を溶射粒子のエ
ネルギーによって除去又は破壊することができるので、
電極とバンプとの接触抵抗を実用上十分小さくすること
ができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態におけるバンプ形成
体の３つの例を示す断面図である。
【図２】本発明の第１の実施の形態におけるバンプの形
成方法を示す工程断面図である。
【図３】本発明の第２の実施の形態におけるバンプ形成
体を示す断面図である。
【図４】本発明の第２の実施の形態におけるバンプの形
成方法に用いられるプラズマ溶射装置を示す概略構成図
である。
【図５】本発明の第３の実施の形態におけるバンプ形成
体を示す断面図である。
【図６】本発明の第３の実施の形態のバンプの形成方法
におけるスプレーコーティングの工程を示す断面図であ
る。
【図７】本発明の第４の実施の形態におけるバンプ形成
体を示す断面図である。
【図８】本発明の第４の実施の形態におけるバンプの形
成方法を示す工程断面図である。
【符号の説明】
１、１３、２４、３３ 半導体チップ ２、１４、２５、３４ パッド電極 ３、１５、２６、３５ パッシベーション膜 ４、６、８、１８、２８、３７ バンプ ５ａ、７ａ、１７、２７ａ、３６ａ 下地層 ５ｂ、２７ｂ、３６ｂ 表面層 ７ｂ 中間層 ７ｃ 表面層 １０、３８ 感光性レジスト膜 １１、３９ 開口部 １２ 銅溶射厚膜 １６ レジスト膜 １９ プラズマ溶射トーチ ２０ シールドノズル ２１ ガスポート ２２ 溶射粒子 ２３ 溶射粒子を衝突させるべき領域 ２９ 気孔又は間隙 ３０ コーティング層 ３１ エポキシ系樹脂 ３２ スプレーノズル

Claims (18)

    【特許請求の範囲】
  1. 【請求項１】 基板に設けられた電極の上に導電性材料
    からなるバンプが形成されたバンプ形成体であって、バ
    ンプが少なくとも一層の金属溶射厚膜からなることを特
    徴とするバンプ形成体。
  2. 【請求項２】 バンプが、電極の上に形成された下地層
    と、前記下地層の上に形成された表面層とからなり、前
    記下地層の材料がアルミニウム、アルミニウムを含有す
    る金属、亜鉛及び亜鉛を含有する金属からなる群から選
    ばれる１つである請求項１に記載のバンプ形成体。
  3. 【請求項３】 表面層の材料が銅又は銅を含有する金属
    である請求項２に記載のバンプ形成体。
  4. 【請求項４】 バンプが、電極の上に形成された下地層
    と、前記下地層の上に形成された中間層と、前記中間層
    の上に形成された表面層とからなり、前記下地層の材料
    がアルミニウム、アルミニウムを含有する金属、亜鉛及
    び亜鉛を含有する金属からなる群から選ばれる１つであ
    る請求項１に記載のバンプ形成体。
  5. 【請求項５】 中間層の材料が銅又は銅を含有する金属
    である請求項４に記載のバンプ形成体。
  6. 【請求項６】 表面層の材料がハンダである請求項４に
    記載のバンプ形成体。
  7. 【請求項７】 電極の上に形成され、かつ開口部を有す
    るレジスト膜がさらに備わり、前記開口部内に、前記レ
    ジスト膜の上面から突出した状態で金属溶射厚膜からな
    るバンプが形成された請求項１に記載のバンプ形成体。
  8. 【請求項８】 レジスト膜の材料が耐熱性樹脂及び難燃
    性樹脂からなる群から選ばれる１つである請求項７に記
    載のバンプ形成体。
  9. 【請求項９】 バンプが、液状物質を吸収可能な空隙を
    含む導電性材料からなり、少なくとも前記空隙に防湿性
    物質が充填されている請求項１に記載のバンプ形成体。
  10. 【請求項１０】 バンプの側面が防湿性物質で被覆され
    ている請求項９に記載のバンプ形成体。
  11. 【請求項１１】 防湿性物質がエポキシ系樹脂、シリカ
    系樹脂、アクリル系樹脂及びフッ素系樹脂からなる群か
    ら選ばれる１つである請求項９又は１０に記載のバンプ
    形成体。
  12. 【請求項１２】 バンプが２段突起状に成形されている
    請求項１に記載のバンプ形成体。
  13. 【請求項１３】 基板に設けられた電極の上に導電性材
    料の粒子を堆積させてバンプを形成するバンプの形成方
    法であって、前記導電性材料の粒子を前記電極の上に堆
    積させる際に、前記導電性材料の粒子が前記電極の表面
    酸化層の少なくとも一部を除去するか、又は前記導電性
    材料の粒子が前記電極の表面酸化層を貫通するようにし
    たことを特徴とするバンプの形成方法。
  14. 【請求項１４】 導電性材料の粒子を溶射法によって電
    極の上に堆積させる請求項１３に記載のバンプの形成方
    法。
  15. 【請求項１５】 溶射法がプラズマ溶射法である請求項
    １４に記載のバンプの形成方法。
  16. 【請求項１６】 少なくとも導電性材料の粒子が衝突す
    る領域が不活性雰囲気又は還元性雰囲気である請求項１
    ５に記載のバンプの形成方法。
  17. 【請求項１７】 バンプの少なくとも上層の導電性材料
    として超塑性金属材料を用い、前記超塑性金属材料を堆
    積した後、基板を前記超塑性金属材料の超塑性温度以上
    に加熱し、所望の形状を有する凹版型を前記バンプの上
    から押圧することにより、前記バンプを所望の形状に成
    形する請求項１３に記載のバンプの形成方法。
  18. 【請求項１８】 超塑性金属材料が亜鉛−アルミニウム
    共析合金、ビスマス−錫共析合金、マグネシウム−アル
    ミニウム共析合金及び鉛−錫共析合金からなる群から選
    ばれる１つである請求項１７に記載のバンプの形成方
    法。
JP9060987A 1996-03-21 1997-03-14 バンプ形成体及びバンプの形成方法 Pending JPH09312295A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9060987A JPH09312295A (ja) 1996-03-21 1997-03-14 バンプ形成体及びバンプの形成方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP6423796 1996-03-21
JP8-64237 1996-03-21
JP9060987A JPH09312295A (ja) 1996-03-21 1997-03-14 バンプ形成体及びバンプの形成方法

Publications (1)

Publication Number Publication Date
JPH09312295A true JPH09312295A (ja) 1997-12-02

Family

ID=26402038

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9060987A Pending JPH09312295A (ja) 1996-03-21 1997-03-14 バンプ形成体及びバンプの形成方法

Country Status (1)

Country Link
JP (1) JPH09312295A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11126793A (ja) * 1997-10-24 1999-05-11 Matsushita Electric Ind Co Ltd 実装体及びその製造方法
WO2000019517A1 (fr) * 1998-09-30 2000-04-06 Ibiden Co., Ltd. Microplaquette semi-conductrice et procede de fabrication
JP2005086127A (ja) * 2003-09-11 2005-03-31 Tanaka Kikinzoku Kogyo Kk 半導体素子又は配線基板へのバンプ形成方法
JP2005159051A (ja) * 2003-11-26 2005-06-16 Kyocera Corp 半導体素子の製造方法
US7358602B2 (en) 2003-01-15 2008-04-15 Seiko Epson Corporation Semiconductor chip, and semiconductor wafer including a variable thickness insulating layer
JP2009113050A (ja) * 2007-11-02 2009-05-28 Ibaraki Univ Ｚｎ−Ａｌ共析系合金接合材、Ｚｎ−Ａｌ共析系合金接合材の製造方法、Ｚｎ−Ａｌ共析系合金接合材を用いた接合方法及びＺｎ−Ａｌ共析系合金接合材を用いた半導体装置
US8742577B2 (en) 2011-10-10 2014-06-03 Samsung Electronics Co., Ltd. Semiconductor package having an anti-contact layer
JP2014527722A (ja) * 2011-08-19 2014-10-16 アイエムアイ ユーエスエー, インコーポレイテッドImi Usa, Inc. フリップ・チップ実装された撮像チップ
JP2016529693A (ja) * 2013-06-24 2016-09-23 コーニンクレッカ フィリップス エヌ ヴェＫｏｎｉｎｋｌｉｊｋｅ Ｐｈｉｌｉｐｓ Ｎ．Ｖ． 平坦化によってはんだパッド形態差を低減する方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11126793A (ja) * 1997-10-24 1999-05-11 Matsushita Electric Ind Co Ltd 実装体及びその製造方法
WO2000019517A1 (fr) * 1998-09-30 2000-04-06 Ibiden Co., Ltd. Microplaquette semi-conductrice et procede de fabrication
US6492255B2 (en) 1998-09-30 2002-12-10 Ibiden Co., Ltd Semiconductor chip and method manufacturing the same
US7358602B2 (en) 2003-01-15 2008-04-15 Seiko Epson Corporation Semiconductor chip, and semiconductor wafer including a variable thickness insulating layer
JP2005086127A (ja) * 2003-09-11 2005-03-31 Tanaka Kikinzoku Kogyo Kk 半導体素子又は配線基板へのバンプ形成方法
JP2005159051A (ja) * 2003-11-26 2005-06-16 Kyocera Corp 半導体素子の製造方法
JP2009113050A (ja) * 2007-11-02 2009-05-28 Ibaraki Univ Ｚｎ−Ａｌ共析系合金接合材、Ｚｎ−Ａｌ共析系合金接合材の製造方法、Ｚｎ−Ａｌ共析系合金接合材を用いた接合方法及びＺｎ−Ａｌ共析系合金接合材を用いた半導体装置
JP2014527722A (ja) * 2011-08-19 2014-10-16 アイエムアイ ユーエスエー, インコーポレイテッドImi Usa, Inc. フリップ・チップ実装された撮像チップ
US8742577B2 (en) 2011-10-10 2014-06-03 Samsung Electronics Co., Ltd. Semiconductor package having an anti-contact layer
JP2016529693A (ja) * 2013-06-24 2016-09-23 コーニンクレッカ フィリップス エヌ ヴェＫｏｎｉｎｋｌｉｊｋｅ Ｐｈｉｌｉｐｓ Ｎ．Ｖ． 平坦化によってはんだパッド形態差を低減する方法

Similar Documents

Publication Publication Date Title
KR100251677B1 (ko) 범프형성체 및 범프의 형성방법
US7749888B2 (en) Semiconductor element and a producing method for the same, and a semiconductor device and a producing method for the same
US6621172B2 (en) Semiconductor device and method of fabricating the same, circuit board, and electronic equipment
US6459150B1 (en) Electronic substrate having an aperture position through a substrate, conductive pads, and an insulating layer
US7964955B2 (en) Electronic device package and electronic equipment
US6118179A (en) Semiconductor component with external contact polymer support member and method of fabrication
US20060201997A1 (en) Fine pad pitch organic circuit board with plating solder and method for fabricating the same
US20100309641A1 (en) Interposer substrate, lsi chip and information terminal device using the interposer substrate, manufacturing method of interposer substrate, and manufacturing method of lsi chip
US5842626A (en) Method for coupling surface mounted capacitors to semiconductor packages
US20040007775A1 (en) Semiconductor package and fabrication method of the same
JP4330367B2 (ja) インターポーザー及びその製造方法ならびに電子装置
JP2000323516A (ja) 配線基板の製造方法及び配線基板及び半導体装置
US6936927B2 (en) Circuit device having a multi-layer conductive path
JP3475426B2 (ja) 半導体装置の製造方法
US6331681B1 (en) Electrical connection device for forming and semiconductor device having metal bump electrical connection
JPH09312295A (ja) バンプ形成体及びバンプの形成方法
JP2004186461A (ja) 回路装置の製造方法
US6883231B2 (en) Method for fabricating a circuit device
JPWO2003077307A1 (ja) 電子回路装置およびその製造方法
JP4440494B2 (ja) 半導体装置の製造方法
JPH09330932A (ja) バンプ形成体およびバンプ形成方法
JP3658156B2 (ja) 実装体及びその製造方法
US20240096838A1 (en) Component-embedded packaging structure
JP4371238B2 (ja) 半導体装置
JPH11111905A (ja) 電気的接続方法および突起電極形成体

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040507