JP2714335B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2714335B2 JP2714335B2 JP4336044A JP33604492A JP2714335B2 JP 2714335 B2 JP2714335 B2 JP 2714335B2 JP 4336044 A JP4336044 A JP 4336044A JP 33604492 A JP33604492 A JP 33604492A JP 2714335 B2 JP2714335 B2 JP 2714335B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- tab tape
- lead frame
- semiconductor device
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 39
- 239000011347 resin Substances 0.000 claims description 21
- 229920005989 resin Polymers 0.000 claims description 21
- 241000272168 Laridae Species 0.000 claims description 10
- 238000000465 moulding Methods 0.000 claims description 2
- 239000011295 pitch Substances 0.000 description 16
- 238000002161 passivation Methods 0.000 description 6
- 238000012546 transfer Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000011888 foil Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 229910017980 Ag—Sn Inorganic materials 0.000 description 1
- 229910001128 Sn alloy Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49517—Additional leads
- H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01065—Terbium [Tb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】この発明はＴＡＢ（Tape Automat
ed Bonding）方式の半導体装置に係り、特にそのリ−ド
とリ−ドフレ−ムとの接続部の改良に関する。
ed Bonding）方式の半導体装置に係り、特にそのリ−ド
とリ−ドフレ−ムとの接続部の改良に関する。
【０００２】
【従来の技術】一般にＴＡＢ方式の半導体装置は、その
名の通りテ−プ（フィルム）上に半導体素子が配置さ
れ、自動マシ−ンによるボンディングが可能である。
又、フレキシビリティがある等の理由から、今後、益々
使用が増えると推測される。
名の通りテ−プ（フィルム）上に半導体素子が配置さ
れ、自動マシ−ンによるボンディングが可能である。
又、フレキシビリティがある等の理由から、今後、益々
使用が増えると推測される。
【０００３】即ち、従来のＴＡＢ方式の半導体装置は、
図５〜図７に示すように構成され、図５は１／４を示す
平面図、図６は図５の全体を示す断面図、図７は図５の
要部を拡大して示す平面図である。図示のように、素子
用透孔１を有する絶縁体からなるＴＡＢテ−プ２と、こ
のＴＡＢテ−プ２上に一体に形成された金属箔からなる
複数のリ−ド３と、素子用透孔１に配設されバンプ（図
示せず）を介してリ−ド３の一端に接続された半導体素
子４と、リ−ド３の他端に接続された複数のリ−ドフレ
−ム５と、ＴＡＢテ−プ２，リ−ド３，半導体素子４お
よびリ−ドフレ−ム５の大部分を覆うように封止された
モ―ルド樹脂６とから構成されている。このような半導
体装置を製造するに当たっては、先ず半導体素子４にＴ
ＡＢテ−プ２のリ−ド３の一端を接続する。半導体素子
４には通常Ａｕバンプが設けられており、リ−ド３には
Ｓｕメッキが施されている。そして、ボンディング治具
により加熱され、Ａｕ−Ｓｕ合金が出来て接合される。
このＴＡＢテ−プ２のリ−ド３は図示のようにガルウイ
ング形状に成形された後、所望の長さに切断される。こ
のリ−ド３をリ−ドフレ−ム５上に重ね、両者が重なる
ように位置合わせをする。リ−ドフレ−ム５には通常Ａ
ｇメッキが施され、リ−ド３には既述のようにＳｕメッ
キが施されており、約５５０℃×１″ボンディング治具
を押し当てることにより、Ａｇ−Ｓｕの拡散が進行して
接合される。この状態のものをトランスファモ−ルドの
金型内にセットし、トランスファモ−ルド成形すると、
完成する。
図５〜図７に示すように構成され、図５は１／４を示す
平面図、図６は図５の全体を示す断面図、図７は図５の
要部を拡大して示す平面図である。図示のように、素子
用透孔１を有する絶縁体からなるＴＡＢテ−プ２と、こ
のＴＡＢテ−プ２上に一体に形成された金属箔からなる
複数のリ−ド３と、素子用透孔１に配設されバンプ（図
示せず）を介してリ−ド３の一端に接続された半導体素
子４と、リ−ド３の他端に接続された複数のリ−ドフレ
−ム５と、ＴＡＢテ−プ２，リ−ド３，半導体素子４お
よびリ−ドフレ−ム５の大部分を覆うように封止された
モ―ルド樹脂６とから構成されている。このような半導
体装置を製造するに当たっては、先ず半導体素子４にＴ
ＡＢテ−プ２のリ−ド３の一端を接続する。半導体素子
４には通常Ａｕバンプが設けられており、リ−ド３には
Ｓｕメッキが施されている。そして、ボンディング治具
により加熱され、Ａｕ−Ｓｕ合金が出来て接合される。
このＴＡＢテ−プ２のリ−ド３は図示のようにガルウイ
ング形状に成形された後、所望の長さに切断される。こ
のリ−ド３をリ−ドフレ−ム５上に重ね、両者が重なる
ように位置合わせをする。リ−ドフレ−ム５には通常Ａ
ｇメッキが施され、リ−ド３には既述のようにＳｕメッ
キが施されており、約５５０℃×１″ボンディング治具
を押し当てることにより、Ａｇ−Ｓｕの拡散が進行して
接合される。この状態のものをトランスファモ−ルドの
金型内にセットし、トランスファモ−ルド成形すると、
完成する。
【０００４】ところで、リ−ドフレ−ム５は先端部まで
略放射状になっており、接続部７においてはＴＡＢテ−
プ２のリ−ド３が重なり接合される。この場合、図７に
示すように、各リ−ドフレ−ム５のピッチはリ−ドフレ
−ム５のリ−ド幅ｈとリ−ドフレ−ム５のリ−ド間隙
ｈ′がエッチング又はプレス加工出来る最小幅（０．２
２又は０．２７）が確保出来るように作図して順次ａ，
ｂ，ｃ，ｄ……点を決め、リ−ド形状寸法を設定する。
従って、リ−ド間ピッチはＰ1 ′＞Ｐ2 ′＞……Ｐn ′
の関係となる。これに合わせ込むように、ＴＡＢテ−プ
２のリ−ド３寸法も決めている。
略放射状になっており、接続部７においてはＴＡＢテ−
プ２のリ−ド３が重なり接合される。この場合、図７に
示すように、各リ−ドフレ−ム５のピッチはリ−ドフレ
−ム５のリ−ド幅ｈとリ−ドフレ−ム５のリ−ド間隙
ｈ′がエッチング又はプレス加工出来る最小幅（０．２
２又は０．２７）が確保出来るように作図して順次ａ，
ｂ，ｃ，ｄ……点を決め、リ−ド形状寸法を設定する。
従って、リ−ド間ピッチはＰ1 ′＞Ｐ2 ′＞……Ｐn ′
の関係となる。これに合わせ込むように、ＴＡＢテ−プ
２のリ−ド３寸法も決めている。
【０００５】
【発明が解決しようとする課題】ところが、上記従来の
半導体装置では、次のような問題点がある。
半導体装置では、次のような問題点がある。
【０００６】(1) ＴＡＢテ−プ２のリ−ド３をガルウイ
ング形状に成形すると、リ−ド３のピッチが半導体素子
４の４隅に近くなるにつれて拡がり捩じれが生じ、リ−
ドフレ−ム５に合わせ難い。 (2) 等ピッチでないため、リ−ドフレ−ム５のピッチ、
ＴＡＢテ−プ２のリ−ド３のピッチの寸法測定がし難い
と共に、管理し難い。 (3) ＴＡＢテ−プ２のリ−ド３の長さが、(1) と同様に
半導体素子４の４隅に近くなるにつれて長くなる傾向が
ある。
ング形状に成形すると、リ−ド３のピッチが半導体素子
４の４隅に近くなるにつれて拡がり捩じれが生じ、リ−
ドフレ−ム５に合わせ難い。 (2) 等ピッチでないため、リ−ドフレ−ム５のピッチ、
ＴＡＢテ−プ２のリ−ド３のピッチの寸法測定がし難い
と共に、管理し難い。 (3) ＴＡＢテ−プ２のリ−ド３の長さが、(1) と同様に
半導体素子４の４隅に近くなるにつれて長くなる傾向が
ある。
【０００７】(4) ＴＡＢテ−プ２のリ−ド３がガルウイ
ング形状に安定して形成出来ないので、ガルウイングを
しないリ−ド３にしていたため、半導体素子４上部のモ
―ルド樹脂６厚が厚くなり、パシベ−ション・クラック
が発生する問題がある。
ング形状に安定して形成出来ないので、ガルウイングを
しないリ−ド３にしていたため、半導体素子４上部のモ
―ルド樹脂６厚が厚くなり、パシベ−ション・クラック
が発生する問題がある。
【０００８】この発明は、上記事情に鑑みなされたもの
で、ＴＡＢテ−プのリ−ドのピッチの不揃い発生を防止
し、ＴＡＢテ−プの寸法管理が容易にして、モ―ルド樹
脂のパシベ−ション・クラック発生を防止した半導体装
置を提供することを目的とする。
で、ＴＡＢテ−プのリ−ドのピッチの不揃い発生を防止
し、ＴＡＢテ−プの寸法管理が容易にして、モ―ルド樹
脂のパシベ−ション・クラック発生を防止した半導体装
置を提供することを目的とする。
【０００９】
【課題を解決するための手段】この発明は、素子用透孔
を有するＴＡＢテ−プと、このＴＡＢテ−プ上に一体に
形成された複数のリ−ドと、素子用透孔に配設されバン
プを介してリ−ドの一端に接続された半導体素子と、リ
−ドの他端に接続された複数のリ−ドフレ−ムと、ＴＡ
Ｂテ−プ，リ−ド，半導体素子およびリ−ドフレ−ムの
大部分を覆うように封止されたモ―ルド樹脂とを具備
し、更に、リ−ドとリ−ドフレ−ムとの接続部は、等ピ
ッチの直線状にして半導体素子の外周に平行又は直角に
配置されてなる半導体装置である。
を有するＴＡＢテ−プと、このＴＡＢテ−プ上に一体に
形成された複数のリ−ドと、素子用透孔に配設されバン
プを介してリ−ドの一端に接続された半導体素子と、リ
−ドの他端に接続された複数のリ−ドフレ−ムと、ＴＡ
Ｂテ−プ，リ−ド，半導体素子およびリ−ドフレ−ムの
大部分を覆うように封止されたモ―ルド樹脂とを具備
し、更に、リ−ドとリ−ドフレ−ムとの接続部は、等ピ
ッチの直線状にして半導体素子の外周に平行又は直角に
配置されてなる半導体装置である。
【００１０】そして、リ−ドがリ−ドフレ−ムに接続さ
れる付近はガルウイング状に形成され、リ−ドフレ−ム
がリ−ドに接続される先端直線部の長さは少なくとも
０．３ｍｍ以上に設定され、モ―ルド樹脂は半導体素子
の上部に位置する樹脂の厚さが下部に位置する樹脂の厚
さより薄く設定されている。
れる付近はガルウイング状に形成され、リ−ドフレ−ム
がリ−ドに接続される先端直線部の長さは少なくとも
０．３ｍｍ以上に設定され、モ―ルド樹脂は半導体素子
の上部に位置する樹脂の厚さが下部に位置する樹脂の厚
さより薄く設定されている。
【００１１】
【作用】この発明によれば、ＴＡＢテ−プのリ−ドフレ
−ム側リ−ドのピッチの不揃い発生が防止され、ＴＡＢ
テ−プの寸法管理が容易にして、モ―ルド樹脂のパシベ
−ション・クラックの発生を防止することが出来る。
−ム側リ−ドのピッチの不揃い発生が防止され、ＴＡＢ
テ−プの寸法管理が容易にして、モ―ルド樹脂のパシベ
−ション・クラックの発生を防止することが出来る。
【００１２】
【実施例】以下、図面を参照して、この発明の一実施例
について詳細に説明する。
について詳細に説明する。
【００１３】この発明による半導体装置は図１〜図４に
示すように構成され、図１は１／４を示す平面図、図２
は図１の全体を示す断面図、図３は図１の要部を拡大し
て示す平面図、図４は図３の断面図である。図示のよう
に、素子用透孔１１を有する絶縁体からなるＴＡＢテ−
プ１２と、このＴＡＢテ−プ１２上に一体に形成された
金属箔からなる複数のリ−ド１３と、素子用透孔１１に
配設されバンプ（図示せず）を介してリ−ド１３の一端
に接続された半導体素子１４と、リ−ド１３の他端に接
続された複数のリ−ドフレ−ム１５と、ＴＡＢテ−プ１
２，リ−ド１３，半導体素子１４およびリ−ドフレ−ム
１５の大部分を覆うように封止されたモ―ルド樹脂１６
とから構成されている。
示すように構成され、図１は１／４を示す平面図、図２
は図１の全体を示す断面図、図３は図１の要部を拡大し
て示す平面図、図４は図３の断面図である。図示のよう
に、素子用透孔１１を有する絶縁体からなるＴＡＢテ−
プ１２と、このＴＡＢテ−プ１２上に一体に形成された
金属箔からなる複数のリ−ド１３と、素子用透孔１１に
配設されバンプ（図示せず）を介してリ−ド１３の一端
に接続された半導体素子１４と、リ−ド１３の他端に接
続された複数のリ−ドフレ−ム１５と、ＴＡＢテ−プ１
２，リ−ド１３，半導体素子１４およびリ−ドフレ−ム
１５の大部分を覆うように封止されたモ―ルド樹脂１６
とから構成されている。
【００１４】この場合、リ−ド１３とリ−ドフレ−ム１
５との接続部１７は、等ピッチの直線状にして半導体素
子１４の外周に平行又は直角に配置されており、この発
明の特徴となっている。そして、リ−ド１３がリ−ドフ
レ−ム１５に接続される付近１３ａは、図２および図４
から明らかなように、ガルウイング状に形成されてい
る。又、図３に示すように、リ−ドフレ−ム１５がリ−
ド１３に接続される先端直線部１５ａの長さは、少なく
とも０．３ｍｍ以上に設定されている。更に、図２から
明らかなように、モ―ルド樹脂１６は半導体素子１４の
上部に位置する樹脂１６ａの厚さＬ1 が下部に位置する
樹脂１６ｂの厚さＬ2 より薄く設定されている。即ち、
Ｌ1 ＜Ｌ2 を満足するように、モ―ルド樹脂１６が封止
されている。
５との接続部１７は、等ピッチの直線状にして半導体素
子１４の外周に平行又は直角に配置されており、この発
明の特徴となっている。そして、リ−ド１３がリ−ドフ
レ−ム１５に接続される付近１３ａは、図２および図４
から明らかなように、ガルウイング状に形成されてい
る。又、図３に示すように、リ−ドフレ−ム１５がリ−
ド１３に接続される先端直線部１５ａの長さは、少なく
とも０．３ｍｍ以上に設定されている。更に、図２から
明らかなように、モ―ルド樹脂１６は半導体素子１４の
上部に位置する樹脂１６ａの厚さＬ1 が下部に位置する
樹脂１６ｂの厚さＬ2 より薄く設定されている。即ち、
Ｌ1 ＜Ｌ2 を満足するように、モ―ルド樹脂１６が封止
されている。
【００１５】上記について詳しく説明すると、リ−ドフ
レ−ム１５のピッチ，リ−ド１３のピッチを共に等ピッ
チＰにして、図３中の４隅のリ−ド幅ｈおよびリ−ド間
隙を加工法により選ぶ。即ち、エッチング加工の時はＰ
＝０．３２、プレス加工の時はＰ＝０．３８とすれば、
半導体装置の中心部近くの接続部１７のリ−ド幅，間隙
の和（中心部におけるｈ＋ｈ′）は、それぞれ０．２２
７，０．２７を確保出来る。尚、θ＜４５°である。上
記Ｐの値はθがほぼ４５°の場合であり、θが小さいと
きは更に小さく出来る。又、リ−ドフレ−ム１５の屈曲
点Ｑを半導体装置の中心に近づくにつれ外側に設け、先
端直線部１５ａを長くすることによっても、多少Ｐは小
さく出来る。先端直線部１５ａの長さは、少なくとも
０．３〜０．５程度は接続部１７のために必要である。
レ−ム１５のピッチ，リ−ド１３のピッチを共に等ピッ
チＰにして、図３中の４隅のリ−ド幅ｈおよびリ−ド間
隙を加工法により選ぶ。即ち、エッチング加工の時はＰ
＝０．３２、プレス加工の時はＰ＝０．３８とすれば、
半導体装置の中心部近くの接続部１７のリ−ド幅，間隙
の和（中心部におけるｈ＋ｈ′）は、それぞれ０．２２
７，０．２７を確保出来る。尚、θ＜４５°である。上
記Ｐの値はθがほぼ４５°の場合であり、θが小さいと
きは更に小さく出来る。又、リ−ドフレ−ム１５の屈曲
点Ｑを半導体装置の中心に近づくにつれ外側に設け、先
端直線部１５ａを長くすることによっても、多少Ｐは小
さく出来る。先端直線部１５ａの長さは、少なくとも
０．３〜０．５程度は接続部１７のために必要である。
【００１６】又、接続部１７は、ガルウイング状に形成
したリ−ド１３の平坦部をリ−ドフレ−ム１５の先端直
線部１５ａに重ね合せ、一括エッチング又はシングルポ
イント・ボンディングを施す。
したリ−ド１３の平坦部をリ−ドフレ−ム１５の先端直
線部１５ａに重ね合せ、一括エッチング又はシングルポ
イント・ボンディングを施す。
【００１７】リ−ド１３のガルウイング形状は、モ―ル
ド樹脂１６の樹脂厚がＬ1 ＜Ｌ2 になるようにして半導
体素子１４のパシベ−ション・クラックの発生を防止す
ることにある。尚、モ―ルド樹脂１６としてＫＥ−２５
０ＭＴを使用した２０８ピンの例では、パシベ−ション
・クラックの発生を「０」にすることが出来た。
ド樹脂１６の樹脂厚がＬ1 ＜Ｌ2 になるようにして半導
体素子１４のパシベ−ション・クラックの発生を防止す
ることにある。尚、モ―ルド樹脂１６としてＫＥ−２５
０ＭＴを使用した２０８ピンの例では、パシベ−ション
・クラックの発生を「０」にすることが出来た。
【００１８】さて、このような半導体装置の製造に当た
っては、先ず半導体素子１４にＴＡＢテ−プ１２のリ−
ド１３を接着する。通常、半導体素子１４にはＡｕから
なるバンプが設けられており、リ−ド１３の一端にはＳ
ｎメッキが施され、ボンディング治具により加熱されＡ
ｕ−Ｓｎ合金が出来て接合される。リ−ド１３の他端は
金型によりガルウイング状に形成された後、所望の長さ
に切断される。このリ−ド１３の他端をリ−ドフレ−ム
１５の上に重ね、リ−ド１３の他端とリ−ドフレ−ム１
５の一端とが重なるように位置合せをする。通常、リ−
ドフレ−ム１５の一端にはＡｇメッキが施され、リ−ド
１３の他端にはＳｎメッキが施されているので、約５０
０℃×１″ボンディング治具を押し当てることにより、
Ａｇ−Ｓｎ拡散が進行して接合される。この状態のもの
をトランスファ−モ−ルドの金型内に設置し、トランス
ファ−モ−ルド成形すると、図２に示す半導体装置が完
成する。
っては、先ず半導体素子１４にＴＡＢテ−プ１２のリ−
ド１３を接着する。通常、半導体素子１４にはＡｕから
なるバンプが設けられており、リ−ド１３の一端にはＳ
ｎメッキが施され、ボンディング治具により加熱されＡ
ｕ−Ｓｎ合金が出来て接合される。リ−ド１３の他端は
金型によりガルウイング状に形成された後、所望の長さ
に切断される。このリ−ド１３の他端をリ−ドフレ−ム
１５の上に重ね、リ−ド１３の他端とリ−ドフレ−ム１
５の一端とが重なるように位置合せをする。通常、リ−
ドフレ−ム１５の一端にはＡｇメッキが施され、リ−ド
１３の他端にはＳｎメッキが施されているので、約５０
０℃×１″ボンディング治具を押し当てることにより、
Ａｇ−Ｓｎ拡散が進行して接合される。この状態のもの
をトランスファ−モ−ルドの金型内に設置し、トランス
ファ−モ−ルド成形すると、図２に示す半導体装置が完
成する。
【００１９】
【発明の効果】この発明によれば、次のような優れた効
果が得られる。 (1) ＴＡＢテ−プ１２のリ−ド１３のガルウイング形状
寸法が確保し易い。即ち、従来およびこの発明の半導体
装置における各リ−ドピッチズレとリ−ド長さ（図４に
ｌで示す）について比較すると、下記表１に示すように
なる。
果が得られる。 (1) ＴＡＢテ−プ１２のリ−ド１３のガルウイング形状
寸法が確保し易い。即ち、従来およびこの発明の半導体
装置における各リ−ドピッチズレとリ−ド長さ（図４に
ｌで示す）について比較すると、下記表１に示すように
なる。
【００２０】
【表１】 (2) リ−ドフレ−ム１５のピッチ，ＴＡＢテ−プ１２の
リ−ドフレ−ム側ピッチが共に等ピッチであるため、設
計，寸法測定，寸法管理がし易い。 (3) 加工するエッチング・パタ−ンや金型製作に要する
費用が約１５％削減出来る。
リ−ドフレ−ム側ピッチが共に等ピッチであるため、設
計，寸法測定，寸法管理がし易い。 (3) 加工するエッチング・パタ−ンや金型製作に要する
費用が約１５％削減出来る。
【００２１】(4) ＴＡＢテ−プ１２のリ−ド１３のガル
ウイング形状寸法を所望寸法にすることにより、モ―ル
ド樹脂１６の応力によるパシベ−ション・クラックの発
生を防止することが出来る。
ウイング形状寸法を所望寸法にすることにより、モ―ル
ド樹脂１６の応力によるパシベ−ション・クラックの発
生を防止することが出来る。
【図１】この発明の一実施例に係るＴＡＢ方式の半導体
装置を示す平面図。
装置を示す平面図。
【図２】図１の断面図。
【図３】図１の要部を拡大し示す平面図。
【図４】図３の断面図。
【図５】従来のＴＡＢ方式の半導体装置を示す平面図。
【図６】図５の断面図。
【図７】図６の要部を拡大し示す平面図。
１１…素子用透孔、１２…ＴＡＢテ−プ、１３…リ−
ド、１４…半導体素子、１５…リ−ドフレ−ム、１５ａ
…リ−ドフレ−ムの先端直線部、１６…モ―ルド樹脂、
１７…リ−ドとリ−ドフレ−ムとの接続部。
ド、１４…半導体素子、１５…リ−ドフレ−ム、１５ａ
…リ−ドフレ−ムの先端直線部、１６…モ―ルド樹脂、
１７…リ−ドとリ−ドフレ−ムとの接続部。
Claims (2)
- 【請求項１】 素子用透孔を有するＴＡＢテープと、 このＴＡＢテープ上に一体に形成された複数のリード
と、 上記素子用透孔に配設されバンプを介して上記リードの
一端に接続された半導体素子と、 上記リードの他端に接続された複数のリードフレーム
と、 上記ＴＡＢテープ，リード，半導体素子およびリードフ
レームの大部分を覆うように封止されたモールド樹脂と
を具備し、 更に、上記リードと上記リードフレームとの接続部は、
等ピッチの直線状にして上記半導体素子の外周に平行又
は直角に配置されてなるとともに、 上記リードが上記リードフレームに接続される付近は、
ガルウイング状に形成されてなり、 かつ、上記モールド樹脂は、上記半導体素子の上部に位
置する樹脂の厚さが下部に位置する樹脂の厚さより薄く
設定されてなる ことを特徴とする半導体装置。 - 【請求項２】 上記リードフレームが上記リードに接続
される先端直線部の長さは少なくとも０．３ｍｍ以上に
設定されてなることを特徴とする請求項１記載の半導体
装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4336044A JP2714335B2 (ja) | 1992-12-16 | 1992-12-16 | 半導体装置 |
| US08/097,026 US5371406A (en) | 1992-12-16 | 1993-07-27 | Semiconductor device |
| DE69308525T DE69308525T2 (de) | 1992-12-16 | 1993-08-03 | Halbleiterbauelement des TAB-Typs |
| EP93112406A EP0606525B1 (en) | 1992-12-16 | 1993-08-03 | TAB type semiconductor device |
| KR1019930027539A KR970007128B1 (ko) | 1992-12-16 | 1993-12-14 | 반도체장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4336044A JP2714335B2 (ja) | 1992-12-16 | 1992-12-16 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06188285A JPH06188285A (ja) | 1994-07-08 |
| JP2714335B2 true JP2714335B2 (ja) | 1998-02-16 |
Family
ID=18295125
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4336044A Expired - Fee Related JP2714335B2 (ja) | 1992-12-16 | 1992-12-16 | 半導体装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5371406A (ja) |
| EP (1) | EP0606525B1 (ja) |
| JP (1) | JP2714335B2 (ja) |
| KR (1) | KR970007128B1 (ja) |
| DE (1) | DE69308525T2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5646441A (en) * | 1994-06-07 | 1997-07-08 | Intel Corporation | TCP TAB design with radial outer leads |
| US6295730B1 (en) | 1999-09-02 | 2001-10-02 | Micron Technology, Inc. | Method and apparatus for forming metal contacts on a substrate |
| US7156361B1 (en) | 1999-09-02 | 2007-01-02 | Micron Technology, Inc. | Method and apparatus for forming metal contacts on a substrate |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3902148A (en) * | 1970-11-27 | 1975-08-26 | Signetics Corp | Semiconductor lead structure and assembly and method for fabricating same |
| JP2582013B2 (ja) * | 1991-02-08 | 1997-02-19 | 株式会社東芝 | 樹脂封止型半導体装置及びその製造方法 |
| JPS6281738A (ja) * | 1985-10-07 | 1987-04-15 | Hitachi Micro Comput Eng Ltd | リ−ドフレ−ムおよびそれを用いた半導体装置 |
| US5086335A (en) * | 1990-07-31 | 1992-02-04 | Hewlett-Packard Company | Tape automated bonding system which facilitate repair |
| JPH0493059A (ja) * | 1990-08-08 | 1992-03-25 | Sharp Corp | 半導体パッケージ |
| US5065504A (en) * | 1990-11-05 | 1991-11-19 | Microelectronics And Computer Technology Corporation | Method of forming flexible metal leads on integrated circuits |
| JPH04249348A (ja) * | 1991-02-05 | 1992-09-04 | Toshiba Corp | 樹脂封止型半導体装置およびその製造方法 |
| US5210440A (en) * | 1991-06-03 | 1993-05-11 | Vlsi Technology, Inc. | Semiconductor chip cooling apparatus |
| JP2939046B2 (ja) * | 1992-05-13 | 1999-08-25 | 日立電線株式会社 | 半導体素子搭載用フレキシブルプリント基板および半導体装置用複合リードフレーム |
-
1992
- 1992-12-16 JP JP4336044A patent/JP2714335B2/ja not_active Expired - Fee Related
-
1993
- 1993-07-27 US US08/097,026 patent/US5371406A/en not_active Expired - Lifetime
- 1993-08-03 EP EP93112406A patent/EP0606525B1/en not_active Expired - Lifetime
- 1993-08-03 DE DE69308525T patent/DE69308525T2/de not_active Expired - Lifetime
- 1993-12-14 KR KR1019930027539A patent/KR970007128B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| EP0606525A1 (en) | 1994-07-20 |
| EP0606525B1 (en) | 1997-03-05 |
| DE69308525D1 (de) | 1997-04-10 |
| JPH06188285A (ja) | 1994-07-08 |
| DE69308525T2 (de) | 1997-07-17 |
| US5371406A (en) | 1994-12-06 |
| KR940016719A (ko) | 1994-07-23 |
| KR970007128B1 (ko) | 1997-05-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7804159B2 (en) | Semiconductor device and a method of manufacturing the same and a mounting structure of a semiconductor device | |
| JP2522524B2 (ja) | 半導体装置の製造方法 | |
| JP3940884B2 (ja) | 可撓性配線基板、テープ状半導体装置、半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JPS6353959A (ja) | 半導体装置用リ−ドフレ−ム及びその製造方法 | |
| JP3036498B2 (ja) | 半導体パッケージ | |
| JP2714335B2 (ja) | 半導体装置 | |
| JP3184014B2 (ja) | 半導体装置 | |
| JPS62232948A (ja) | リ−ドフレ−ム | |
| JPS63187657A (ja) | 半導体装置の製造方法 | |
| JPH06236956A (ja) | 半導体装置及びその製造方法 | |
| JPH06252334A (ja) | 半導体装置 | |
| JP2536184B2 (ja) | 半導体装置用リ―ドフレ―ム | |
| JP2522640B2 (ja) | リ―ドフレ―ムおよびリ―ドフレ―ム完成体 | |
| JP2697743B2 (ja) | 樹脂封止型半導体装置 | |
| JP2780375B2 (ja) | Ｔａｂテープと半導体チップを接続する方法およびそれに用いるバンプシート | |
| JPH06104314A (ja) | フィルムキャリア | |
| JPH0720925Y2 (ja) | リードフレーム | |
| JP2000315763A (ja) | リードフレーム及びその製造方法 | |
| JP3637730B2 (ja) | リードフレーム | |
| JPH05326801A (ja) | 半導体装置及びそのリードフレーム | |
| JP2700845B2 (ja) | 半導体装置用リードフレーム | |
| JPH0529159U (ja) | 電子部品用リードフレームの構造 | |
| JPH05109968A (ja) | 接合強度の大きい複合リードフレーム | |
| JPH04162466A (ja) | 半導体装置用リードフレーム | |
| JPH0583178B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081031 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081031 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091031 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101031 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |