JP2700845B2 - 半導体装置用リードフレーム - Google Patents
半導体装置用リードフレームInfo
- Publication number
- JP2700845B2 JP2700845B2 JP17466692A JP17466692A JP2700845B2 JP 2700845 B2 JP2700845 B2 JP 2700845B2 JP 17466692 A JP17466692 A JP 17466692A JP 17466692 A JP17466692 A JP 17466692A JP 2700845 B2 JP2700845 B2 JP 2700845B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- lead frame
- internal
- semiconductor device
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Wire Bonding (AREA)
- Die Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
レームに係り、特に、主要表面の周辺から内側に入った
内部表面領域の表面に複数のパットを設けた半導体素子
の表面に搭載する接着テープをした貼着搭載する半導体
装置用リードフレームに関する。
銅合金又はニッケル合金の帯状の条材をプレス加工して
製造される。図4は、従来のプレス加工法で形成された
リードフレームの一実施例を示す平面図である。図4に
よれば、リードフレーム400は、内部リード401と
外部リード402とを有する複数のリードで構成される
第1のリード群403及び第2のリード群404と、前
記内部リード401の所定箇所を相互に連結支持するダ
ムバー406と、該ダムバー406を連結する外枠40
7と、前記外部リード402の一端を連結保護する内枠
408と、サポートタブ409で構成されており、前記
内部リード401の先端部の所定の箇所にAu、Ag等
の貴金属の部分めっき層410を備えた形状を有してお
り、さらに前記リード401の一端の端面Aが半導体素
子411の内部表面領域412の中央部に配列された複
数のパット413の領域に近接した位置に並列されるよ
うに所要の間隔で離間対向するように配列構成されてい
た。
0の形成は、銅合金又はニッケル合金の帯状の条材の不
要部分をプレス加工で除去して、内部リード401の各
一端部を連結する図示しない連結部を残した前記第1と
第2のリード群403、404とを一体に形成する形状
加工を行い、内部残留応力を除去する熱処理を行った
後、前記リード401の一端部の所要部分にAu、Ag
等の部分めっき層410の形成を行い、前記第1と第2
のリード群403、404を所要の間隔で離間分離する
と共に前記連結部を除去して相対向する前記リードの一
端部の端面を形成する加工を行って所要の形状を形成し
ていた。
形成するには、内部表面領域412に複数のパット41
3を設けた領域を有する半導体素子411の表面に、前
記パット413の領域を除く、前記内部表面領域412
に熱硬化性接着剤を両面に備えた接着テープ414が接
着されており、前記接着テープ414上に延びる前記リ
ード401の一端の端面が前記パット413の領域に近
接して搭載され、前記リード401の一端部の部分めっ
き層410と前記内部表面領域412の前記パット41
3に接続されており、前記半導体素子411及び前記リ
ード401の一端部側とを樹脂封止して半導体装置を構
成していた。
内部表面領域に複数のパットを設けた領域を有する半導
体素子の上面に熱硬化性接着剤を両面に備えた接着テー
プを貼着し、この接着テープ上に前記リードフレームを
搭載する半導体装置の実装技術が開示されている。
たリードフレームでは、前記リード先端の各一端部を連
結する連結部を残す形状加工を行い前記第1と第2のリ
ード群とを一体に形成したのち、形成された前記リード
先端部にめっき層を形成するので、前記リード先端部の
側面にめっき液漏れを生じ、該側面にめっき層が形成さ
れる、この側面に形成されためっき層によるマイグレー
ションが発生し、半導体装置の信頼性を低下させる問題
があった。
て、前記内部リード先端部を個々に分離する際に生じた
内部リードの浮き沈み、捩れ、曲がりなどの変形した状
態で、前記半導体素子の表面に貼着された接着テープ上
に搭載するので、前記内部リード先端と前記パットとの
相互位置ずれが発生し、ワイヤボンディングの的中率を
低下させる等の問題があった。
に生じる打抜きバリによって前記接着テープを破損する
などの問題があった。
領域に前記リードフレームを搭載する際に生じる、従来
技術が持つ問題点を解決し、内部リード先端の歪み、捩
れ、反り等の変形、位置ずれやマイグレーションや打抜
きバリによるパッケージのクラックを防止する信頼性の
高いリードフレームを提供することにある。
請求項1記載のリードフレームにおいては、内部リード
と外部リードを有する第1のリード群とを内部リードの
一端面が所要の間隔で離間対向するように配設し、前記
第1のリード群及び第2のリード群を支持する外枠、内
枠とで成り、主要表面の周辺から内側に入った内部表面
領域に複数のパットを有する半導体素子の表面上に貼着
搭載する半導体装置用リードフレームであって、前記リ
ードフレームの前記内部リードの上面側又は下面側のい
ずれか一方に、少なくとも前記半導体素子の表面領域に
相当する領域部分に熱硬化性接着剤を両面に備えた接着
テープを設けると共に所要の貫通孔を少なくとも一つ備
えて構成されたことを特徴とするものである。請求項2
記載のリードフレームにおいては、前記内部リードの先
端のワイヤボンディングエリアのみに貴金属めっき層を
備えて構成されたことを特徴とするものである。請求項
3記載のリードフレームにおいては、前記リードの形状
加工で生じる打抜きカエリなどの突起が除去されている
ことを特徴とするものである。
ては、前記半導体素子の表面領域に搭載するに先立っ
て、打抜きバリなどの突起を除去して前記リードフレー
ム上面側又下面側いずれか一方に熱硬化性接着剤を両面
に備えた接着テープ貼着してのち連結部を除去して内部
リード先端部を分離形成するようにしているからリード
の浮き沈み、捩れ、及び曲がりなどの変形やテープ破損
が防止できる。さらに、内部リード先端が接着テープの
表面上のパットの領域を露出するに貫通孔縁に沿って並
列されているからパットとリードの一端面とを接続する
ワイヤが節減できると共に接着テープがリング状になり
集中応力を低減できる。さらに、リードの先端部のワイ
ヤボンディングエリアのみに貴金属めっき層を備えてい
るからマイグレーションの発生を防止できる。さらに、
形状加工による打抜きカエリや突起が除去されているか
ら接着テープの破損やパッケージのクラックを防止でき
る。
用リードフレームの平面図である。
れば、リードフレーム用の銅合金又はニッケル合金の帯
状の条材から不要部分を除去して内部リード101と外
部リード102とを有する複数のリードが並列に形成さ
れた、第1のリード群103と第2のリード群104の
各リードの一端の端面が相対向し、かつ半導体素子41
1(図4)のパット413(図4)の領域に近接すると
共に、該パット411(図4)が露出するように離間し
て配設されており、内部リードの先端と半導体素子41
1(図4)のパット413(図4)との距離を短縮する
ように構成している。
ドの所定箇所を連結支持するダムバー105と、該ダム
バー105を連結する外枠106と、前記リードの他端
を連結保持する内枠107と、接着テープ108と素子
109を位置決めする補助タブ110で単体のリードフ
レームを保持するように構成しているので、前記内部リ
ード101の浮き沈み、捩れ、曲がりなどの変形、位置
ずれを防止している。
イヤボンディング領域部にのみAgの部分めっき層10
9を備るように、めっき層が形成されており、Agのマ
イグレーションを防止するように構成している。
域部を除く、半導体素子の表面領域に両面接着テープで
被覆しており、汚染物質のアルファ線をシールドするよ
うに構成している。
うに半導体素子の表面領域に相当するリードフレームの
領域に接着テープを貼着したあと、接着テープと共にパ
ット領域を露出させる第1貫通孔111a、内部リード
先端を形成する第2貫通孔111b、第3貫通孔111
cを穿孔して内部リードの先端面に平行な1対のバスバ
ーリードを形成し、前記バスバーリードの所要位置に前
記各群の両端に配列した内部リードの先端に連結して1
体に構成されたものである。さらに、本発明のリードフ
レームは、上記のように構成されているリードフレーム
に関して説明したが、そのほかに両面接着テープを備え
た放熱プレート、電源プレート、接地プレート等を積層
し、多層に構成してもよい。
ームにおいては、前記リードフレームを前記半導体素子
の表面領域に搭載するに先立って、予めリードフレーム
の所要領域に熱硬化性接着剤を両面に備えた接着テープ
でリード間を固着しているから内部リードの浮き、歪
み、曲がり等の変形がなく、内部リードと素子のパット
との位置ずれ防ぎ、ワイヤボンディングの的中率を向上
させる。さらに、内部リードの先端がパットの領域に沿
って並列されているから接続するワイヤを短縮節減でき
る。さらに、請求項2記載のリードフレームにおいて
は、エレクトロ・マイグレションを防止して半導体装置
の信頼性を向上させることができる。さらに、請求項3
記載のリードフレームにおいては、接着テープが環状に
貼着され、打抜きカエリが除去されているので集中応力
を穏和し、アルファシールドを構成しているので素子の
破損を防止することができる等の効果が期待できる。
Claims (3)
- 【請求項1】 内部リードと外部リードを有する第1の
リード群および第2のリード群とを内部リードの一端面
が所要の間隔で離間対向するように配設し、前記第1の
リード群及び第2のリード群を支持する外枠、内枠とで
成り、主要表面の周辺から内側に入った内部表面領域に
複数のパットを有する半導体素子の表面に貼着搭載する
半導体装置用リードフレームであって、前記内部リード
の上面側又は下面側のいずれか一方に、少なくとも前記
半導体素子の表面領域に相当する前記リードフレームの
領域部分に、熱硬化性接着剤を両面に備えた接着テープ
を設けると共に所要の貫通孔を少なくとも一つ備えて構
成されたことを特徴とする半導体装置用リードフレー
ム。 - 【請求項2】 前記内部リードのテープ貼着面と反対の
面上のワイヤボンディングエリアのみに貴金属めっき層
を備えて構成されたことを特徴とする請求項1記載の半
導体装置用リードフレーム。 - 【請求項3】 前記リードフレームの形状加工で生じる
打抜きカエリなどの突起が除去されていることを特徴と
する請求項1,2記載の半導体装置用リードフレーム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17466692A JP2700845B2 (ja) | 1992-05-21 | 1992-05-21 | 半導体装置用リードフレーム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17466692A JP2700845B2 (ja) | 1992-05-21 | 1992-05-21 | 半導体装置用リードフレーム |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05326575A JPH05326575A (ja) | 1993-12-10 |
JP2700845B2 true JP2700845B2 (ja) | 1998-01-21 |
Family
ID=15982578
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17466692A Expired - Fee Related JP2700845B2 (ja) | 1992-05-21 | 1992-05-21 | 半導体装置用リードフレーム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2700845B2 (ja) |
-
1992
- 1992-05-21 JP JP17466692A patent/JP2700845B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH05326575A (ja) | 1993-12-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5793108A (en) | Semiconductor integrated circuit having a plurality of semiconductor chips | |
JP2522524B2 (ja) | 半導体装置の製造方法 | |
JP2569939B2 (ja) | 樹脂封止型半導体装置 | |
JP3033227B2 (ja) | 半導体装置 | |
KR20050100994A (ko) | 다열리드형 반도체 팩키지 제조 방법 | |
JP3403699B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2700845B2 (ja) | 半導体装置用リードフレーム | |
JP5217291B2 (ja) | 樹脂封止型半導体装置とその製造方法、半導体装置用基材、および積層型樹脂封止型半導体装置 | |
JPS6084854A (ja) | 樹脂封止型半導体装置 | |
USRE38043E1 (en) | Lead frame | |
JP3337781B2 (ja) | リードフレームおよびtabテープ | |
JPH06224359A (ja) | 半導体装置 | |
US5256903A (en) | Plastic encapsulated semiconductor device | |
JPH079961B2 (ja) | 樹脂封止形半導体装置 | |
JP2714335B2 (ja) | 半導体装置 | |
JPH04162469A (ja) | リードフレームの製造方法 | |
JP3216636B2 (ja) | 半導体装置 | |
JP2798427B2 (ja) | 半導体装置用積層リードフレームおよびそれを用いた半導体装置の製造方法 | |
JPH06120403A (ja) | 電子回路素子搭載用リードフレーム | |
JP2522640B2 (ja) | リ―ドフレ―ムおよびリ―ドフレ―ム完成体 | |
JP2527840B2 (ja) | リ―ドフレ―ム | |
JP2670568B2 (ja) | 半導体装置 | |
JP3793752B2 (ja) | 半導体装置 | |
JP2000315763A (ja) | リードフレーム及びその製造方法 | |
JP2799808B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071003 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081003 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091003 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101003 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 14 Free format text: PAYMENT UNTIL: 20111003 |
|
LAPS | Cancellation because of no payment of annual fees |