JP2798427B2 - 半導体装置用積層リードフレームおよびそれを用いた半導体装置の製造方法 - Google Patents
半導体装置用積層リードフレームおよびそれを用いた半導体装置の製造方法Info
- Publication number
- JP2798427B2 JP2798427B2 JP1182479A JP18247989A JP2798427B2 JP 2798427 B2 JP2798427 B2 JP 2798427B2 JP 1182479 A JP1182479 A JP 1182479A JP 18247989 A JP18247989 A JP 18247989A JP 2798427 B2 JP2798427 B2 JP 2798427B2
- Authority
- JP
- Japan
- Prior art keywords
- base
- lead
- lead frame
- inner lead
- extending
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/494—Connecting portions
- H01L2224/4943—Connecting portions the connecting portions being staggered
- H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、樹脂封止型半導体装置を組み立てる際に使
用される半導体装置用積層リードフレームおよびそれを
用いた半導体装置の製造方法に関するものである。
用される半導体装置用積層リードフレームおよびそれを
用いた半導体装置の製造方法に関するものである。
（従来の技術） 従来、このような分野の技術としては、例えば、特開
昭57−121267号に記載されるものがあった。
昭57−121267号に記載されるものがあった。
第７図（Ａ）はかかる従来の樹脂封止型半導体装置の
リードフレームの平面図である。
リードフレームの平面図である。
この積層リードフレーム10は、半導体素子が装着され
るアイランド１とインナーリード２が形成された第１の
基体３上に、所定間隔を設けて第２基体４を取り付けた
構造を有している。
るアイランド１とインナーリード２が形成された第１の
基体３上に、所定間隔を設けて第２基体４を取り付けた
構造を有している。
第１の基体３は、第７図（Ｂ）に示すように平板状を
なしており、所定間隔を設けて窓3aが形成されている。
窓3aの中央部には、正方形又は長方形のアイランド１が
窓3aの周辺に１端を固定した２本の支持杆1aに両側から
保持され、配置されている。窓3aの周辺には、多数本の
インナリード２が、その先端部をアイランド１の各々の
辺に対向させるようにして多数本形成されている。
なしており、所定間隔を設けて窓3aが形成されている。
窓3aの中央部には、正方形又は長方形のアイランド１が
窓3aの周辺に１端を固定した２本の支持杆1aに両側から
保持され、配置されている。窓3aの周辺には、多数本の
インナリード２が、その先端部をアイランド１の各々の
辺に対向させるようにして多数本形成されている。
第２の基体４は第７図（Ｃ）に示すように、前述の第
１の基体３と略同形の平板状をなしており、第１の基体
３の窓3aと対応する位置に同形状の窓4aを有している。
この窓4aの周辺には、第１の基体３に形成されたインナ
ーリード２間に位置するようにして、多数本の積層イン
ナリード５が形成されている。
１の基体３と略同形の平板状をなしており、第１の基体
３の窓3aと対応する位置に同形状の窓4aを有している。
この窓4aの周辺には、第１の基体３に形成されたインナ
ーリード２間に位置するようにして、多数本の積層イン
ナリード５が形成されている。
ここで、インナリード２と積層インナリード５の各々
リード間の間隔は、第８図に示すように、7/3b（但し、
ｂは基体3,積層基体４の厚さである。）に設定されてい
る。この間隔は、加工性の安定性を考慮して1.5b以上に
設定することが望ましい。また、インナリード２及び積
層インナリード５の幅は、ボンディングに必要な幅ａに
設定されているので、例えば１本の積層インナリード５
を、２本のインナリード２で両側から挟むように配置さ
れた３本のインナリード2,5,2の間隔は、最小3aに設定
することができる。なお、インナリード２及び積層イン
ナリード５の数は、アイランド１に装着された半導体素
子上のボンディングパッドの数に応じて適宜設定するの
が望ましい。また、第１の基体３と第２の基体４との間
隔は、半導体素子の形状に応じて適宜設定するのが望ま
しい。
リード間の間隔は、第８図に示すように、7/3b（但し、
ｂは基体3,積層基体４の厚さである。）に設定されてい
る。この間隔は、加工性の安定性を考慮して1.5b以上に
設定することが望ましい。また、インナリード２及び積
層インナリード５の幅は、ボンディングに必要な幅ａに
設定されているので、例えば１本の積層インナリード５
を、２本のインナリード２で両側から挟むように配置さ
れた３本のインナリード2,5,2の間隔は、最小3aに設定
することができる。なお、インナリード２及び積層イン
ナリード５の数は、アイランド１に装着された半導体素
子上のボンディングパッドの数に応じて適宜設定するの
が望ましい。また、第１の基体３と第２の基体４との間
隔は、半導体素子の形状に応じて適宜設定するのが望ま
しい。
このように構成された積層リードフレームについて、
第９図乃至第11図を用いて説明する。
第９図乃至第11図を用いて説明する。
第９図に示すように、積層リードフレーム10におい
て、インナーリード２及び積層インナリード５の先端部
とアイランドに装着された半導体素子との間にボンディ
ング線８を架設するには、押さえ棒９で積層インナリー
ド５をインナリード２間に押し下げ、これらのインナリ
ード2,5を略同一平面上に固定することにより、極めて
容易にボンディングを行うことができる。
て、インナーリード２及び積層インナリード５の先端部
とアイランドに装着された半導体素子との間にボンディ
ング線８を架設するには、押さえ棒９で積層インナリー
ド５をインナリード２間に押し下げ、これらのインナリ
ード2,5を略同一平面上に固定することにより、極めて
容易にボンディングを行うことができる。
ここで、インナリード２と積層インナリード５との間
には所定の間隔7/3b（第８図参照）が設けられているの
で、ボンディング線８は、第10図に示すように、樹脂封
止時に他のボンディング線８やアイランド、或いはイン
ナリード２、積層インナリード５等と相互に絡みつくこ
とはない。その結果、ボンディング線８の絡みつきに起
因する短絡不良の発生を防止することができる。
には所定の間隔7/3b（第８図参照）が設けられているの
で、ボンディング線８は、第10図に示すように、樹脂封
止時に他のボンディング線８やアイランド、或いはイン
ナリード２、積層インナリード５等と相互に絡みつくこ
とはない。その結果、ボンディング線８の絡みつきに起
因する短絡不良の発生を防止することができる。
また、隣接するインナリード２と積層インナリード５
との関係を狭くし、しかもインナリード２相互間の間隔
及び積層インナリード５相互間の間隔を、打抜き、又は
エッチング加工に適した広い間隔に設定することもでき
る。以上のことから考えて、例えば、第11図に示すよう
に、インナリード２と積層インナリード５の数の分が56
本の場合には、同数のインナリード11のみからなる従来
のリードフレーム12に比べて、対向するインナリード２
（或いは積層インナリード５）,11間の対向距離を約0.8
桁に縮小し、積層リードフレーム10の微細化を達成する
ことができる。
との関係を狭くし、しかもインナリード２相互間の間隔
及び積層インナリード５相互間の間隔を、打抜き、又は
エッチング加工に適した広い間隔に設定することもでき
る。以上のことから考えて、例えば、第11図に示すよう
に、インナリード２と積層インナリード５の数の分が56
本の場合には、同数のインナリード11のみからなる従来
のリードフレーム12に比べて、対向するインナリード２
（或いは積層インナリード５）,11間の対向距離を約0.8
桁に縮小し、積層リードフレーム10の微細化を達成する
ことができる。
因みに、第12図に示すように、従来のリードフレーム
12の場合には、３本のインナリード11間の幅の最小値は
3a＋2bであり、積層リードフレームの場合、3a（第８図
参照）に比べて遥かに大きいことが判る（ここで、ａは
インナリード2,11又は積層インナリード５の幅であり、
ｂはリードフレーム12又は積層リードフレーム10を構成
する第１の基体、第２の基体の厚さである）。
12の場合には、３本のインナリード11間の幅の最小値は
3a＋2bであり、積層リードフレームの場合、3a（第８図
参照）に比べて遥かに大きいことが判る（ここで、ａは
インナリード2,11又は積層インナリード５の幅であり、
ｂはリードフレーム12又は積層リードフレーム10を構成
する第１の基体、第２の基体の厚さである）。
（発明が解決しようとする課題） しかしながら、以上述べた従来のリードフレームの構
造では、次のような問題点があった。
造では、次のような問題点があった。
第９図に示すように、押さえ棒９で積層インナリード
５をインナリード２間に押し下げ、これらのインナリー
ド2,5を略同一平面上に固定した状態でワイヤボンディ
ングを施し、その後、第10図に示すように、積層インナ
リード５を押し下げていた押さえ棒９をはずした場合、
積層インナリード５が元に戻ろうとする力によるストレ
スが、ワイヤボンディングされたボンディング線８に加
わることになる。そのストレスによるボンディング線８
のダメージは温度サイクル試験等の熱ストレスにより加
速され、最悪の場合、ボンディング線８が断線するとい
う危険性があった。
５をインナリード２間に押し下げ、これらのインナリー
ド2,5を略同一平面上に固定した状態でワイヤボンディ
ングを施し、その後、第10図に示すように、積層インナ
リード５を押し下げていた押さえ棒９をはずした場合、
積層インナリード５が元に戻ろうとする力によるストレ
スが、ワイヤボンディングされたボンディング線８に加
わることになる。そのストレスによるボンディング線８
のダメージは温度サイクル試験等の熱ストレスにより加
速され、最悪の場合、ボンディング線８が断線するとい
う危険性があった。
本発明は、以上述べた積層リードフレームが受けるダ
メージ、即ち、ワイヤボンディング後のボンディング線
に加わるストレスによりダメージを受けるという問題点
を除去し、品質の優れた信頼性の高い半導体装置用積層
リードフレームおよびそれを用いた半導体装置の製造方
法を提供することを目的とする。
メージ、即ち、ワイヤボンディング後のボンディング線
に加わるストレスによりダメージを受けるという問題点
を除去し、品質の優れた信頼性の高い半導体装置用積層
リードフレームおよびそれを用いた半導体装置の製造方
法を提供することを目的とする。
（課題を解決するための手段） 本発明は上記目的を達成するために、 〔１〕半導体装置用積層リードフレームにおいて、第１
の基体と、この第１の基体から延びるインナーリードと
を有し、このインナーリードの先端を互いに接するよう
に折り返した第１のリードフレームと、第２の基体と、
この第２の基体から延びるインナーリードとを有する第
２のリードフレームとを積層し、前記第１の基体から延
びるインナーリードの先端の表面と、前記第２の基体か
ら延びるインナーリードの先端の表面と略同一面内に配
置するようにしたものである。
の基体と、この第１の基体から延びるインナーリードと
を有し、このインナーリードの先端を互いに接するよう
に折り返した第１のリードフレームと、第２の基体と、
この第２の基体から延びるインナーリードとを有する第
２のリードフレームとを積層し、前記第１の基体から延
びるインナーリードの先端の表面と、前記第２の基体か
ら延びるインナーリードの先端の表面と略同一面内に配
置するようにしたものである。
〔２〕半導体装置用積層リードフレームにおいて、第１
の基体と、この第１の基体から延びるインナーリードと
を有し、このインナーリードの先端を互いに接するよう
に折り返した第１のリードフレームと、第２の基体と、
この第２の基体から延びるインナーリードとを有し、こ
のインナーリードの先端を互いに接するように折り返し
た第２のリードフレームとを、互いにそのインナーリー
ドの折り返し方向を向かい合わせて積層し、前記第１の
基体から延びるインナーリードの先端の表面と、前記第
２の基体から延びるインナーリードの先端の表面とを略
同一面内に配置するようにしたものである。
の基体と、この第１の基体から延びるインナーリードと
を有し、このインナーリードの先端を互いに接するよう
に折り返した第１のリードフレームと、第２の基体と、
この第２の基体から延びるインナーリードとを有し、こ
のインナーリードの先端を互いに接するように折り返し
た第２のリードフレームとを、互いにそのインナーリー
ドの折り返し方向を向かい合わせて積層し、前記第１の
基体から延びるインナーリードの先端の表面と、前記第
２の基体から延びるインナーリードの先端の表面とを略
同一面内に配置するようにしたものである。
〔３〕半導体装置の製造方法において、第１の基体と、
先端部分が他の部分よりも厚く形成された前記第１の基
体から延びるインナーリードとを有する第１のリードフ
レームを準備する工程と、第２の基体と、この第２の基
体から延びるインナーリードとを有する第２のリードフ
レームを前記第１のリードフレームと積層し、前記第１
の基体から延びるインナーリードの先端の表面と、前記
第２の基体から延びるインナーリードの先端の表面とを
略同一面内に配置することにより前記第１および第２の
リードフレームからなる積層リードフレームを形成する
工程と、前記第１あるいは第２のリードフレームに半導
体素子を搭載し、この半導体素子の電極と前記同一面内
に配置されたインナーリードの先端とをワイヤにより接
続する工程と、前記インナーリードの先端、前記半導体
素子、前記ワイヤを樹脂にて封止する工程とを含むよう
にしたものである。
先端部分が他の部分よりも厚く形成された前記第１の基
体から延びるインナーリードとを有する第１のリードフ
レームを準備する工程と、第２の基体と、この第２の基
体から延びるインナーリードとを有する第２のリードフ
レームを前記第１のリードフレームと積層し、前記第１
の基体から延びるインナーリードの先端の表面と、前記
第２の基体から延びるインナーリードの先端の表面とを
略同一面内に配置することにより前記第１および第２の
リードフレームからなる積層リードフレームを形成する
工程と、前記第１あるいは第２のリードフレームに半導
体素子を搭載し、この半導体素子の電極と前記同一面内
に配置されたインナーリードの先端とをワイヤにより接
続する工程と、前記インナーリードの先端、前記半導体
素子、前記ワイヤを樹脂にて封止する工程とを含むよう
にしたものである。
〔４〕半導体装置の製造方法において、第１の基体と、
この第１の基体から延びる第１のインナーリードとを有
する第１のリードフレームの、前記第１のインナーリー
ドの先端を互いに接するように折り返す工程と、第２の
基体と、この第２の基体から延びる第２のインナーリー
ドとを有する第２のリードフレームの、前記第２のイン
ナーリードの先端を互いに接するように折り返す工程
と、前記第１および第２のリードフレームを互いにその
インナーリードの折り返し方向を向かい合わせて積層
し、前記第１の基体から延びるインナーリードの先端の
表面と、前記第２の基体から延びるインナーリードの先
端の表面とを略同一面内に配置することにより前記第１
および第２のリードフレームからなる積層リードフレー
ムを形成する工程と、前記第１あるいは第２のリードフ
レームに半導体素子を搭載し、この半導体素子の電極と
前記同一面内に配置されたインナーリードの先端とをワ
イヤにより接続する工程と、前記インナーリードの先
端、前記半導体素子、前記ワイヤを樹脂にて封止する工
程とを含むようにしたものである。
この第１の基体から延びる第１のインナーリードとを有
する第１のリードフレームの、前記第１のインナーリー
ドの先端を互いに接するように折り返す工程と、第２の
基体と、この第２の基体から延びる第２のインナーリー
ドとを有する第２のリードフレームの、前記第２のイン
ナーリードの先端を互いに接するように折り返す工程
と、前記第１および第２のリードフレームを互いにその
インナーリードの折り返し方向を向かい合わせて積層
し、前記第１の基体から延びるインナーリードの先端の
表面と、前記第２の基体から延びるインナーリードの先
端の表面とを略同一面内に配置することにより前記第１
および第２のリードフレームからなる積層リードフレー
ムを形成する工程と、前記第１あるいは第２のリードフ
レームに半導体素子を搭載し、この半導体素子の電極と
前記同一面内に配置されたインナーリードの先端とをワ
イヤにより接続する工程と、前記インナーリードの先
端、前記半導体素子、前記ワイヤを樹脂にて封止する工
程とを含むようにしたものである。
（作用） 本発明によれば、上記のように構成したので、全ての
インナリードの上面の高さを容易に略同一とすることが
できる。従って、ワイヤボンディングを安定な状態で、
確実に行うことができると共に、ワイヤボンディング
後、ワイヤに加わるストレスダメージをなくすことがで
きる。
インナリードの上面の高さを容易に略同一とすることが
できる。従って、ワイヤボンディングを安定な状態で、
確実に行うことができると共に、ワイヤボンディング
後、ワイヤに加わるストレスダメージをなくすことがで
きる。
（実施例） 以下、本発明の実施例について図面を参照しながら詳
細に説明する。
細に説明する。
第１図は本発明の実施例を示す半導体装置用積層リー
ドフレームの部分斜視図、第２図は第１図Ａ−Ａ線断面
図、第３図は半導体素子を組立て、樹脂封止し、リード
加工を施した本発明の半導体装置用積層リードフレーム
の部分断面図である。
ドフレームの部分斜視図、第２図は第１図Ａ−Ａ線断面
図、第３図は半導体素子を組立て、樹脂封止し、リード
加工を施した本発明の半導体装置用積層リードフレーム
の部分断面図である。
これらの図に示すように、この実施例の積層リードフ
レームは第１の基体22と第２の基体24を積層することに
より構成されている。そして、ここでは、第１図及び第
２図に示すように、積層リードフレームを構成する第２
基体24は、インナリード部25を含めて、全てエッチング
又はプレス加工で形成されたままのフラットな状態のフ
レームであるが、第１の基体22の方はエッチング又はプ
レス加工で形成されたフレームのインナリード部23を上
方へ折り返して加工を施し、二重になるように折曲げた
ものである。
レームは第１の基体22と第２の基体24を積層することに
より構成されている。そして、ここでは、第１図及び第
２図に示すように、積層リードフレームを構成する第２
基体24は、インナリード部25を含めて、全てエッチング
又はプレス加工で形成されたままのフラットな状態のフ
レームであるが、第１の基体22の方はエッチング又はプ
レス加工で形成されたフレームのインナリード部23を上
方へ折り返して加工を施し、二重になるように折曲げた
ものである。
また、第３図において、20はアイランド、21はアウタ
リード、26はアイランド20上に実装された半導体素子、
27は半導体素子26のパッドとインナリード部23とを接続
するワイヤ、28は封止樹脂である。この図に示すよう
に、上方に折り返し加工を施される第１の基体22のイン
ナリード部23は、エッチング又はプレス加工で形成され
る際に、ワイヤボンディング寸法Ａを十分確保できるよ
うに、第２の基体24のインナリード部25より長く設計さ
れていなければならない。そして、第１の基体22のイン
ナリード部23は、ワイヤ27を十分ボンディングできる寸
法に設計されたワイヤボンディング寸法Ａの分だけ上方
に折り返し加工が施される。
リード、26はアイランド20上に実装された半導体素子、
27は半導体素子26のパッドとインナリード部23とを接続
するワイヤ、28は封止樹脂である。この図に示すよう
に、上方に折り返し加工を施される第１の基体22のイン
ナリード部23は、エッチング又はプレス加工で形成され
る際に、ワイヤボンディング寸法Ａを十分確保できるよ
うに、第２の基体24のインナリード部25より長く設計さ
れていなければならない。そして、第１の基体22のイン
ナリード部23は、ワイヤ27を十分ボンディングできる寸
法に設計されたワイヤボンディング寸法Ａの分だけ上方
に折り返し加工が施される。
このような加工をすることで、第１の基体22のインナ
リード部23と、第２の基体24のインナリード部25のそれ
ぞれの上面の高さが略同一の高さとなるため、ワイヤボ
ンディングには何ら問題は発生しない。また、樹脂封止
技術の向上に伴い、樹脂の注入によってワイヤが流れ、
隣接のワイヤと重なり合うような心配もなくなってい
る。従って、ワイヤボンディング後にかかるストレス
は、通常のフラットなリードフレームのワイヤボンディ
ングの場合と同等となり、従来の積層リードフレームの
ような過度のストレスがかかることはなくなる。
リード部23と、第２の基体24のインナリード部25のそれ
ぞれの上面の高さが略同一の高さとなるため、ワイヤボ
ンディングには何ら問題は発生しない。また、樹脂封止
技術の向上に伴い、樹脂の注入によってワイヤが流れ、
隣接のワイヤと重なり合うような心配もなくなってい
る。従って、ワイヤボンディング後にかかるストレス
は、通常のフラットなリードフレームのワイヤボンディ
ングの場合と同等となり、従来の積層リードフレームの
ような過度のストレスがかかることはなくなる。
次に、第４図は本発明の他の実施例を示す半導体装置
用積層リードフレームの部分斜視図、第５図は第４図の
Ｂ−Ｂ線断面図、第６図はその半導体素子を組立て、樹
脂封止し、リード加工を施した半導体装置用積層リード
フレームの部分断面図である。なお、20,21,26〜28は前
記構成要素と同一であり、ここではその説明は省略す
る。
用積層リードフレームの部分斜視図、第５図は第４図の
Ｂ−Ｂ線断面図、第６図はその半導体素子を組立て、樹
脂封止し、リード加工を施した半導体装置用積層リード
フレームの部分断面図である。なお、20,21,26〜28は前
記構成要素と同一であり、ここではその説明は省略す
る。
この実施例においては、第１の基体22のインナリード
部23を積層すると共に、第２の基体31のインナリード部
32も積層する。但し、これらのインナリード部23,32の
折曲げ方向は、互いに逆になるようにする。つまり、こ
の実施例の場合、第１の基体22のインナリード部23は上
方に折り曲げて、第２の基体31のインナリード部32は下
方に折り曲げ、互いに違いになるようにする。
部23を積層すると共に、第２の基体31のインナリード部
32も積層する。但し、これらのインナリード部23,32の
折曲げ方向は、互いに逆になるようにする。つまり、こ
の実施例の場合、第１の基体22のインナリード部23は上
方に折り曲げて、第２の基体31のインナリード部32は下
方に折り曲げ、互いに違いになるようにする。
このように構成することにより、第１の基体22及び第
２の基体31のインナリード部23,22の上面の高さが同じ
となるばかりでなく、その厚みも同じになるので（第５
図参照）、ワイヤボンディング時にインナリード部23,3
2がバタツクことなく、確実な作業を行うことができ
る。
２の基体31のインナリード部23,22の上面の高さが同じ
となるばかりでなく、その厚みも同じになるので（第５
図参照）、ワイヤボンディング時にインナリード部23,3
2がバタツクことなく、確実な作業を行うことができ
る。
なお、本発明は上記実施例に限定されるものではな
く、本発明の趣旨に基づいて種々の変形が可能であり、
これらを本発明の範囲から排除するものではない。
く、本発明の趣旨に基づいて種々の変形が可能であり、
これらを本発明の範囲から排除するものではない。
（発明の効果） 以上、詳細に説明したように、本発明によれば、全て
のインナリードの上面の高さを容易に略同一することが
できる。従って、ワイヤボンディングを安定な状態で、
確実に行うことができると共に、ワイヤボンディング
後、ワイヤに加わるストレスダメージをなくすことがで
きる。
のインナリードの上面の高さを容易に略同一することが
できる。従って、ワイヤボンディングを安定な状態で、
確実に行うことができると共に、ワイヤボンディング
後、ワイヤに加わるストレスダメージをなくすことがで
きる。
第１図は本発明の実施例を示す半導体装置用積層リード
フレームの部分斜視図、第２図は第１図のＡ−Ａ線断面
図、第３図は半導体素子を組立て、樹脂封止し、リード
加工を施した本発明の半導体装置用積層リードフレーム
の部分断面図、第４図は本発明の他の実施例を示す半導
体装置用積層リードフレームの部分斜視図、第５図は第
４図のＢ−Ｂ線断面図、第６図はその半導体装置用積層
リードフレームの部分断面図、第７図は従来の樹脂封止
型半導体装置のリードフレームの平面図、第８図は従来
のインナリードと積層リードフレームとの位置関係を示
す説明図、第９図は従来の積層リードフレームへのボン
ディング状態を示す斜視図、第10図は従来の積層リード
フレームへのボンディング後の状態を示す斜視図、第11
図は従来の第１及び第２のリードフレームの要部を比較
して示す説明図、第12図は従来のインナリードの位置関
係を示す説明図である。 20……アイランド、21……アウタリード、22……第１の
基体、23,25,32……インナリード部、24,31……第２の
基体、26……半導体素子、27……ワイヤ、28……封止樹
脂。
フレームの部分斜視図、第２図は第１図のＡ−Ａ線断面
図、第３図は半導体素子を組立て、樹脂封止し、リード
加工を施した本発明の半導体装置用積層リードフレーム
の部分断面図、第４図は本発明の他の実施例を示す半導
体装置用積層リードフレームの部分斜視図、第５図は第
４図のＢ−Ｂ線断面図、第６図はその半導体装置用積層
リードフレームの部分断面図、第７図は従来の樹脂封止
型半導体装置のリードフレームの平面図、第８図は従来
のインナリードと積層リードフレームとの位置関係を示
す説明図、第９図は従来の積層リードフレームへのボン
ディング状態を示す斜視図、第10図は従来の積層リード
フレームへのボンディング後の状態を示す斜視図、第11
図は従来の第１及び第２のリードフレームの要部を比較
して示す説明図、第12図は従来のインナリードの位置関
係を示す説明図である。 20……アイランド、21……アウタリード、22……第１の
基体、23,25,32……インナリード部、24,31……第２の
基体、26……半導体素子、27……ワイヤ、28……封止樹
脂。
Claims (4)
- 【請求項１】（ａ）第１の基体と、この第１の基体から
延びるインナーリードとを有し、このインナーリードの
先端を互いに接するように折り返した第１のリードフレ
ームと、 （ｂ）第２の基体と、この第２の基体から延びるインナ
ーリードとを有する第２のリードフレームとを積層し、 （ｃ）前記第１の基体から延びるインナーリードの先端
の表面と、前記第２の基体から延びるインナーリードの
先端の表面と略同一面内に配置したことを特徴とする半
導体装置用積層リードフレーム。 - 【請求項２】（ａ）第１の基体と、この第１の基体から
延びるインナーリードとを有し、このインナーリードの
先端を互いに接するように折り返した第１のリードフレ
ームと、 （ｂ）第２の基体と、この第２の基体から延びるインナ
ーリードとを有し、このインナーリードの先端を互いに
接するように折り返した第２のリードフレームとを、互
いにそのインナーリードの折り返し方向を向かい合わせ
て積層し、 （ｃ）前記第１の基体から延びるインナーリードの先端
の表面と、前記第２の基体から延びるインナーリードの
先端の表面とを略同一面内に配置したことを特徴とする
半導体装置用積層リードフレーム。 - 【請求項３】（ａ）第１の基体と、先端部分が他の部分
よりも厚く形成された前記第１の基体から延びるインナ
ーリードとを有する第１のリードフレームを準備する工
程と、 （ｂ）第２の基体と、この第２の基体から延びるインナ
ーリードとを有する第２のリードフレームを前記第１の
リードフレームと積層し、前記第１の基体から延びるイ
ンナーリードの先端の表面と、前記第２の基体から延び
るインナーリードの先端の表面とを略同一面内に配置す
ることにより前記第１および第２のリードフレームから
なる積層リードフレームを形成する工程と、 （ｃ）前記第１あるいは第２のリードフレームに半導体
素子を搭載し、この半導体素子の電極と前記同一面内に
配置されたインナーリードの先端とをワイヤにより接続
する工程と、 （ｄ）前記インナーリードの先端、前記半導体素子、前
記ワイヤを樹脂にて封止する工程と、 を含むことを特徴とする半導体装置の製造方法。 - 【請求項４】（ａ）第１の基体と、この第１の基体から
延びる第１のインナーリードとを有する第１のリードフ
レームの、前記第１のインナーリードの先端を互いに接
するように折り返す工程と、 （ｂ）第２の基体と、この第２の基体から延びる第２の
インナーリードとを有する第２のリードフレームの、前
記第２のインナーリードの先端を互いに接するように折
り返す工程と、 （ｃ）前記第１および第２のリードフレームを互いにそ
のインナーリードの折り返し方向を向かい合わせて積層
し、前記第１の基体から延びるインナーリードの先端の
表面と、前記第２の基体から延びるインナーリードの先
端の表面とを略同一面内に配置することにより前記第１
及び第２のリードフレームからなる積層リードフレーム
を形成する工程と、 （ｄ）前記第１あるいは第２のリードフレームに半導体
素子を搭載し、この半導体素子の電極と前記同一面内に
配置されたインナーリードの先端とをワイヤにより接続
する工程と、 （ｅ）前記インナーリードの先端、前記半導体素子、前
記ワイヤを樹脂にて封止する工程と、 を含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1182479A JP2798427B2 (ja) | 1989-07-17 | 1989-07-17 | 半導体装置用積層リードフレームおよびそれを用いた半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1182479A JP2798427B2 (ja) | 1989-07-17 | 1989-07-17 | 半導体装置用積層リードフレームおよびそれを用いた半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0348454A JPH0348454A (ja) | 1991-03-01 |
| JP2798427B2 true JP2798427B2 (ja) | 1998-09-17 |
Family
ID=16118994
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1182479A Expired - Lifetime JP2798427B2 (ja) | 1989-07-17 | 1989-07-17 | 半導体装置用積層リードフレームおよびそれを用いた半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2798427B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2538717B2 (ja) * | 1990-04-27 | 1996-10-02 | 株式会社東芝 | 樹脂封止型半導体装置 |
| JP6366962B2 (ja) * | 2014-03-10 | 2018-08-01 | 新電元工業株式会社 | 樹脂封止型半導体装置 |
-
1989
- 1989-07-17 JP JP1182479A patent/JP2798427B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0348454A (ja) | 1991-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3007023B2 (ja) | 半導体集積回路およびその製造方法 | |
| JP2875334B2 (ja) | 半導体装置 | |
| JP2001185651A (ja) | 半導体装置およびその製造方法 | |
| JP2000068444A (ja) | 半導体装置 | |
| JP2798427B2 (ja) | 半導体装置用積層リードフレームおよびそれを用いた半導体装置の製造方法 | |
| JP3403699B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP3417095B2 (ja) | 半導体装置 | |
| JPH0582977B2 (ja) | ||
| JPS62173749A (ja) | 半導体装置 | |
| JP3034517B1 (ja) | 半導体装置およびその製造方法 | |
| JP2518247Y2 (ja) | リードフレーム | |
| JP2859057B2 (ja) | リードフレーム | |
| CN215600358U (zh) | 一种gbu封装的引线框架结构及gbu封装结构 | |
| JPS638143Y2 (ja) | ||
| JP3793752B2 (ja) | 半導体装置 | |
| JP4247871B2 (ja) | リードフレームおよび半導体装置 | |
| JPH03261153A (ja) | 半導体装置用パッケージ | |
| JPH0719872B2 (ja) | 半導体装置 | |
| JP3361917B2 (ja) | リードフレーム、半導体装置および半導体装置の製造方法 | |
| JP2700845B2 (ja) | 半導体装置用リードフレーム | |
| CN113690211A (zh) | 一种gbu封装的引线框架结构及gbu封装结构 | |
| JP4231861B2 (ja) | 半導体装置 | |
| JP4345894B2 (ja) | 半導体装置 | |
| JPH043508Y2 (ja) | ||
| JP3879353B2 (ja) | リードフレームとその製造方法およびそのリードフレームを用いた半導体装置の製造方法 |