JPH0722542A - 半導体装置および半導体装置の実装構造 - Google Patents

半導体装置および半導体装置の実装構造

Info

Publication number
JPH0722542A
JPH0722542A JP15860893A JP15860893A JPH0722542A JP H0722542 A JPH0722542 A JP H0722542A JP 15860893 A JP15860893 A JP 15860893A JP 15860893 A JP15860893 A JP 15860893A JP H0722542 A JPH0722542 A JP H0722542A
Authority
JP
Japan
Prior art keywords
lead
package
semiconductor device
leads
present
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15860893A
Other languages
English (en)
Inventor
Masaaki Nakatsubo
正明 中坪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Eastern Japan Semiconductor Inc
Original Assignee
Hitachi Tokyo Electronics Co Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Tokyo Electronics Co Ltd, Hitachi Ltd filed Critical Hitachi Tokyo Electronics Co Ltd
Priority to JP15860893A priority Critical patent/JPH0722542A/ja
Publication of JPH0722542A publication Critical patent/JPH0722542A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 リード変形が起き難くかつ実装密度向上が可
能な半導体装置の提供。 【構成】 レジンからなるパッケージ2は、平面的に見
て矩形体となっているが、周面下部は引っ込んだ窪み面
9となり、この窪み面9の途中からリード3が突出して
いる。リード3は突出付け根部分で下方に曲がりJ型リ
ード構造となる。リード3はパッケージ2の周縁から食
み出すことなく一定の距離eだけ内部に位置している。
リード3がパッケージ2から突出していないので、ハン
ドリング時、他のものに衝突する機会か少なくなり、リ
ード変形が防止できる。配線基板に半導体装置1を実装
する際、隣接する半導体装置1のパッケージ2が相互に
接触するように実装しても、リード間には前記一定の距
離eの2倍の隙間が形成されるため、リードショートが
起きない。この実装により実装密度が高くなる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体装置、特に表面実
装型半導体装置および半導体装置の実装構造に関する。
【0002】
【従来の技術】電子機器は、機能面から高密度実装化
が、実装面から軽量化,小型化,薄型化が要請されてい
る。また、電子部品の製造コストの低減のために、パッ
ケージ形態としては材料が安くかつ生産性が良好な樹脂
封止(レジンパッケージ)型半導体装置が多用されてい
る。レジンパッケージ型半導体装置としては、金属製の
リードフレームを用いるもの、絶縁性フィルムの表面に
リードを形成したTCP(Tape Carrier Package)等が
知られている。
【0003】リードフレームを用いた半導体装置につい
ては、日立評論社発行「日立評論」1992年第3号、平成
4年3月25日発行、P75〜P80に記載されている。この
文献には、より小型・薄型のパッケージとして、TSO
P(Thin Small Outline Package),SSOP(Shrink
Small Outline Package),TQFP(Thin Quad Flat
Package),STZIP(Shrink Thin Zigzag Inline
Package)が開示されている。また、SOP(Small Outli
ne Package)はパッケージの2辺にアウターリードを配
置し、QFP(Quad Flat Package )はパッケージの4
辺にアウターリードを配置した構造となっている。そし
て、TSOP,TQFPは、リードのピッチサイズが
0.5mmと狭くなるとともに、パッケージの本体厚さ
が1mmに薄型化されている。
【0004】一方、工業調査会発行「電子材料」198
4年9月号、昭和59年9月1日発行、64頁には、一
般のフラット・パッケージにおける端子形状の種類とし
て、(a)J型リード(Rolled-under) 、(b)ガルウ
ィング (Gull-wing)、(c)バットリード (Butt-lea
d)、(d)フラットリード (Flat lead)がある旨記載さ
れている。
【0005】また、日本電気文化センター発行「NEC
技報」Vol.40、No.10/1987、P213〜P216には、サーフェ
スマウント(表面実装)用パッケージの動向について記
載されている。この文献には、リード形状による特性比
較におけるハンドリング性(リード曲がり)において、
バットリードは優れ、J−ベンド(J型リード)は非常
に優れているとし、ガルウィングは劣るとされている。
また、実装密度については、DIP(デュアルインライ
ン・パッケージ)などの挿入実装パッケージと比較して
実装密度が向上する旨記載し、それぞれ配線基板に半導
体装置を並べて実装した例が示されている。
【0006】リードフレームを用いた半導体装置の構造
の一つとして、半導体チップの上に絶縁テープを介して
リード内端部を取り付けるとともに、これらリード内端
部と半導体チップの上面に設けられたボンディングパッ
ドをワイヤで接続し、かつ半導体チップ,ワイヤ,リー
ド内端部をレジンパッケージで封止してなるLOC(Le
ad On Chip)構造の半導体装置が開発されている。LO
C(リード・オン・チップ)構造については、日経BP
社発行「日経マイクロデバイス」1991年2月号、同年2
月1日発行、P89〜P97に記載されている。この文献に
は、SOJ(Small Outline J-lead)パッケージにLOC
を採用した構造について記載されている。LOC構造で
は、半導体チップの中央に沿って電極パッド(ボンディ
ングパッド)が配列されるとともに、このボンディング
パッド列の両側にそれぞれ電源線および接地線としての
バス・バー・リードが絶縁テープを介して配置されてい
る。また、バス・バー・リードの外側の半導体チップ上
に信号線等となるリードの内端部分が並ぶ構造となって
いる。また、前記ボンディングパッドとバス・バー・リ
ードやリード内端部が導電性のワイヤで接続されてい
る。前記バス・バー・リードやその他のリード内端部は
絶縁テープを介して半導体チップの上面に接着されてい
る。
【0007】他方、パッケージの両側からリードを突出
させる半導体装置を収容する収容体として、工業調査会
発行「電子材料」、1983年3月号広告頁 291頁「電子部
品自動挿入機用押出成型マガジン」に記載されているよ
うに、ICマガジン(スティックマガジン)が使用され
ている。また、その中には、収容した電子部品の脱落を
防止するためのストッパを挿入するストッパ挿入孔がマ
ガジンの両端部分に設けられたものも記載されている。
【0008】
【発明が解決しようとする課題】従来のレジンパッケー
ジ型の半導体装置、たとえば、SOJ構造の半導体装置
1は、たとえば図12に示すように、レジンからなるパ
ッケージ2の両側(周面)からリード3を突出させた構
造となっている。前記リード3は突出部分で下方に折れ
曲がるとともに先端は内側に曲がり込んで接合部8を構
成し、いわゆるJ型リード構造となっている。また、同
図の半導体装置1はLOC構造となり、パッケージ2内
のリード3(含むバスバーリード4)は、半導体チップ
5上に絶縁テープ6を介して接着されている。また、半
導体チップ5の中央に沿って設けられる図示しない電極
と、各リード3とは導電性のワイヤ7を介して接続され
ている。
【0009】このような半導体装置1は、リード3がパ
ッケージ2から両側に張り出すように突出し、リード3
を被うようなものがないことから、半導体装置1の取扱
時、誤ってリード3を他のものにぶつける機会が多い。
リード3に外力が加わると、リード3は容易に変形し、
いわゆるリード曲がりが発生したり、あるいは平坦度が
悪くなったりする。前記文献にも記載されているが、リ
ード構造がバットリード構造やJ型リード構造の場合は
リード曲がりが起き難いとされているが、半導体装置の
薄型化に伴って、リードの厚さが0.1〜0.15mm
あるいはそれ以下と薄くなり、機械的強度が低下する状
態にあっては、ハンドリング時の接触によってリード変
形は一層起き易くなる傾向にある。また、ハンドリング
時、半導体装置1はスティックマガジンに収容して取り
扱われるが、リード3がパッケージ2の両側から突出す
る構造であるため、スティックマガジンに半導体装置1
を挿入する際、リード3をスティックマガジンの端に誤
ってぶつけるようなこともある。また、従来の半導体装
置1およびスティックマガジンの関係において、パッケ
ージ2から張り出すリード3は、スティックマガジンの
内壁に接触してしまい、これもリード変形の遠因となっ
ている。
【0010】一方、ガルウィング,バットリード,J−
ベンド等の表面実装型のリード構造となる従来の半導体
装置は、最外側にリードが位置することから、表面実装
において、隣接する半導体装置を接近させすぎると、リ
フロー半田付け時に動くことが多く、隣接する半導体装
置のリードと接触してショートを起こしてしまうため、
隣接する半導体装置間に、ショート防止のために一定の
空間が生じるように実装を行わなければならず、実装密
度向上が妨げられている。
【0011】本発明の目的は、リード曲がり等リード変
形が起き難い半導体装置を提供することにある。
【0012】本発明の他の目的は、実装密度向上が達成
できる半導体装置および半導体装置実装構造を提供する
ことにある。本発明の前記ならびにそのほかの目的と新
規な特徴は、本明細書の記述および添付図面からあきら
かになるであろう。
【0013】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、下
記のとおりである。すなわち、本発明のSOJ型半導体
装置は、パッケージと、このパッケージの両側部分から
突出するリードとを有する半導体装置であって、前記パ
ッケージの周面下部に設けられた引っ込んだ窪み面と、
前記窪み面から突出するリードとを有している。また、
前記リードは突出付け根部分で下方に折れ曲がるJ型リ
ード構造となっている。したがって、前記リードはパッ
ケージ外周縁から外に食み出さず一定の距離eをおいて
内側に位置している。また、本発明の半導体装置は、見
方を変えるならば、前記リードの上面側のリード突出側
のパッケージ部分はリードの下面側のリード突出側のパ
ッケージ部分よりも張り出すとともに、前記リードは突
出付け根部分で下方に屈曲したJ型リード構造となり、
かつリードの上面側のパッケージから食み出すことなく
内側に位置した構造となっている。
【0014】本発明の半導体装置の実装構造は、配線基
板と、この配線基板の少なくとも一面にパッケージを接
触させるように近接実装された複数のSOJ型の半導体
装置とからなっている。前記半導体装置はパッケージの
周面下部が窪み面となるとともに、この窪み面からJ型
リード構造のリードが突出し、かつ前記リードはパッケ
ージ外周縁から外に食み出さず一定の距離eをおいて内
側に位置した構造となっている。したがって、パッケー
ジを接するように実装された隣合う半導体装置間のリー
ドとリードの間隔は2eとなる。この間隔2eは、隣接
する半導体装置のリード間ショートを発生させない距離
となっている。
【0015】
【作用】上記した手段によれば、本発明のSOJ型の半
導体装置は、パッケージのリード突出側の両側の周面下
部に傾斜面としての引っ込んだ窪み面が設けられ、この
傾斜面の途中からJ型リード構造のリードが突出してい
る。したがって、リード3はパッケージによって被わ
れ、パッケージの周縁から食み出さない構造となってい
る。このため、パッケージの周縁はリードの保護体とな
り、リード変形が起き難い。
【0016】また、本発明の半導体装置は、リードの上
方の張り出したパッケージ部分を、ハンドリング時のガ
イドとして使用できるため、リードに触れることなくハ
ンドリングが行え、リード変形が起きなくなる。
【0017】本発明の半導体装置は、スティックマガジ
ンに挿入する際、パッケージの周縁よりもリードが内側
に位置しているため、パッケージをスティックマガジン
に挿入させるように注意するだけで、リードをスティッ
クマガジンの縁に衝突させずに挿入できるため、リード
変形防止が図れる。また、スティックマガジン内におい
て、パッケージの両側面がスティックマガジンの両内側
壁に接触し、リードのスティックマガジンの両内側壁へ
の接触はなく、リード変形が起きなくなる。
【0018】本発明の半導体装置の実装構造において
は、配線基板に実装される半導体装置はパッケージの縁
から一定の距離eだけ内側にリードが位置していること
から、隣接する半導体装置をそれぞれのパッケージが接
触するように実装しても、隣接する半導体装置のリード
とリードとの間には所定の距離(2e)が維持できるよ
うになり、ショート不良が発生しないようになっている
ことから,実装密度向上が図れる。
【0019】
【実施例】以下図面を参照して本発明の一実施例につい
て説明する。図1は本発明の一実施例による半導体装置
の断面図、図2は同じく半導体装置の製造に用いるリー
ドフレームの平面図、図3は同じく半導体装置の製造に
おけるチップボンディングおよびワイヤボンディングが
終了した状態のリードフレームを示す平面図、図4は同
じく半導体装置の製造におけるトランスファモールド状
態を示す断面図、図5は同じく半導体装置の製造におけ
るリード切断と第1次リード成形を行った状態を示す断
面図、図6は同じく半導体装置の製造における第2次リ
ード成形を行った状態を示す断面図、図7は本発明の一
実施例による半導体装置実装構造を示す断面図、図8は
本発明の半導体装置を収容するスティックマガジンを示
す正面図、図9はスティックマガジンに本発明の半導体
装置を収容した状態を示す断面図である。
【0020】本発明ではDRAM(Dynamic Random Acc
ess Memory)が組み込まれた半導体装置について説明す
る。本発明の半導体装置1は、レジンからなるパッケー
ジ2と、このパッケージ2から突出するリード3とを有
し、リード構造は先端に接合部8を有するJ型リード構
造となっている。従来のレジンパッケージ型のSOJ型
半導体装置は、パッケージの両側からリードを突出させ
ているが、本発明の半導体装置1は、図1に示すよう
に、パッケージ2の最外周縁からはリード3が突出しな
い構造となっているのが特徴である。
【0021】すなわち、本発明の半導体装置1において
は、パッケージ2は平面的に見て略矩形体となっている
が、正面から見て図1に示すように、両側の周面下部
(底部周縁)は引っ込んだ傾斜面からなる窪み面9とな
っている。そして、この窪み面9の途中からリード3が
突出するとともに、この突出付け根部分でリード3は下
方に曲がり、かつ先端は内側に曲がってJ型リード構造
となっている。また、見方を変えるならば、本発明の半
導体装置1は、前記リード3の上面側のリード突出側の
パッケージ部分は、リード3の下面側のリード突出側の
パッケージ部分よりも張り出す(張出部10)構造とな
っている。そして、この張出部10がリード3のガード
(保持用端部)として作用するようになっている。前記
リード3はパッケージの最外周縁(単に周縁とも称す
る)から一定の距離e(たとえば、0.2〜0.3m
m)だけ内側に位置している。これは、半導体装置1の
実装時、隣接する半導体装置1をパッケージ2が接触す
るようにして実装した場合、ショート不良を起こさせな
い間隔を生じさせるためである。
【0022】本発明の半導体装置1はLOC構造となっ
ている。したがって、前記パッケージ2内においては、
リード3(含むバスバーリード4)は、半導体チップ5
に絶縁テープ6を介して接着されている。また、半導体
チップ5の中央に沿って設けられる図示しない電極と、
各リード3とは導電性のワイヤ7を介して接続されてい
る。
【0023】このような半導体装置1は、平面的に見
て、パッケージ2の内側にリード3が位置し、パッケー
ジ2の周縁からはリード3は突出しない。したがって、
半導体装置1の取り扱い時、リード3がパッケージ2よ
りも突出していないことから、他のものに接触する機会
が少なくなり、リード変形が起き難くなる。また、半導
体装置の取扱時、半導体装置1の張出部10を含むパッ
ケージ2の上部を保持用端部(ハンドリング部)とする
ことができ、ハンドリング時直接リード3に触れなくと
もすむ。
【0024】また、図8は半導体装置1を収容するステ
ィックマガジン15の斜視図、図9は半導体装置1を収
容したスティックマガジン15の断面図である。半導体
装置1は、略矩形枠断面16の中央に支持台17を有す
る断面構造のスティックマガジン15内に収容される。
前記支持台17の上方の空間がパッケージ収容空間19
となり、このパッケージ収容空間19から外れかつ支持
台17の両側の空間がリード収容空間20となる。この
ようなスティックマガジン15においては、リード3が
平面的に見てパッケージ2の周縁から食み出さず内側に
位置していることと、半導体装置1のパッケージ2の下
面中央が支持台17で支持されるため、リード3はステ
ィックマガジン15の内壁面21に直接接触することは
ない。すなわち、このスティックマガジン15は、前記
パッケージ2の上面および両側面ならびにリード突出部
から外れた下面中央に対してのみ接触面を有し、リード
3とは接触しない構造となっている。したがって、半導
体装置1が、スティックマガジン15内で動いても、ス
ティックマガジン15の内壁面21に触れる可能性のあ
る箇所は、パッケージ2の上面および側面ならびに下面
中央部分であり、リード3は全く接触がない。これによ
り、スティックマガジン15内に収容された状態では、
リード3に何ら外力は加わらず、リード変形は起きな
い。また、半導体装置1をスティックマガジン15に収
容する際、スティックマガジン15のパッケージ収容空
間19にパッケージ2を収容させるように挿入するた
め、リード3がスティックマガジン15の端に衝突する
ようなことがなくなり、リード変形の発生が防止できる
ことになる。
【0025】つぎに、本発明の半導体装置1の製造につ
いて説明する。最初に図2に示されるようなリードフレ
ーム25が用意される。このリードフレーム25は、
0.125mmの厚さのFe−Ni系合金あるいはCu
合金等からなる金属板をエッチングまたは精密プレスに
よってパターニングすることによって形成される。リー
ドフレーム25は複数の単位リードパターンを一方向に
直列に並べた形状となっている。単位リードパターン
は、一対の平行に延在する外枠26と、この一対の外枠
26を連結しかつ外枠26に直交する方向に延在する一
対の内枠27とによって形成される枠内に形成されてい
る。
【0026】一方、前記内枠27の内側から複数のリー
ド3が枠の中央線に向かって延在している。これらリー
ド3は、途中まで相互に平行となって延在してアウター
リードを形成するが、途中から枠の中央部中心線方向に
それぞれ屈曲して片持梁構造のインナーリードを形成し
ている。また、リード列の両側のリードは前記枠の中央
部中心線に沿って延在し、相互に連なってバスバーリー
ド4を形成している。このバスバーリード4は、両方の
内枠27から延在するリード3によってそれぞれ形成さ
れ、一方が電源用リードとなり、他方が接地用リードと
なる。また、枠の中心線に沿って延在する2本のバスバ
ーリード4の間の空きゾーン29には、半導体チップ5
が取り付けられた際、半導体チップ5の中心線に沿って
配設された図示しない電極が並ぶようになっている。ま
た、前記アウターリード部分のリード3は、前記内枠2
7に平行に延在するダム30によって連結されている。
前記ダム30は後述するレジンモールド時、溶けたレジ
ンの流出を阻止するダムとして、また強度部材として作
用する。なお、前記外枠26には、図示しないガイド孔
が設けられている。このガイド孔は、リードフレーム2
5の移送や位置決め等のガイドとして利用される。
【0027】つぎに、このようなリードフレーム25
は、図3に示すように、半導体チップ5の主面に絶縁テ
ープ6を介して重ねられる。前記絶縁テープ6は両面接
着テープからなる80μm厚さのポリイミドテープで形
成されている。前記絶縁テープ6は、リードフレーム2
5のリード3およびバスバーリード4のインナーリード
部分を貼り付ける。したがって、半導体チップ5の中心
線部分の図示しない電極部分は露出することになる。
【0028】つぎに、常用のワイヤボンディング装置に
よって、図3に示すように、半導体チップ5の図示しな
い電極と、リード3およびバスバーリード4のインナー
リード部分を金線等導電性のワイヤ7で電気的に接続す
る。
【0029】つぎに、このリードフレーム25は、図4
に示すように、常用のモールド(トランスファモール
ド)装置のモールド下型35と上型36に型閉めされた
後、レジン注入によってパッケージ2が形成される。こ
のモールドによって、半導体チップ5,リード3および
バスバーリード4のインナーリード部分,ワイヤ7,半
導体チップ5等は、パッケージ2で被われる。なお、図
ではリードフレーム25の上面とモールド下型35の上
面との間隔は大きく図示されているが、実際には極めて
短く、この部分からのレジンの流出は少なく、後工程で
のダム切断時にレジンの漏れによる流出部分(バリ)の
除去が行なえることになる。
【0030】モールドが終了したリードフレーム25
は、リードの切断・成形が行われる。この実施例では、
リード3をJ型リード構造とするために、リードの切断
・成形は2次の加工処理に亘って行われる。すなわち、
第1次工程ではリードの切断・成形が行われ、第2次工
程ではリードの成形が行われる。第1次工程のリードの
切断・成形においては、図5に示すように、切断成形下
型40の切断下型41と、切断成形上型45の切断上型
46によって、リード3およびバスバーリード4は切断
される。また、前記切断上型46と噛み合うように切断
成形下型40には成形下型42が設けられている。そし
て、この成形下型42と、前記切断上型46とによって
成形下型42の外側に突出するリード部分は折り曲げら
れて、J型リードの接合部8が形成される。また、前記
成形下型42には、前記リードフレーム25のダム30
に対応する部分は逃孔43が設けられるとともに、この
逃孔43には、切断成形上型45の打抜型47が設けら
れている。そして、前記打抜型47の降下によって、ダ
ム30が打ち抜かれるようになっている。
【0031】第2次工程のリードの成形においては、図
6に示すように、リード3およびバスバーリード4の切
断ならびにダム30の切断除去が終了した後、パッケー
ジ2から突出するリード3の突出付け根部分は抜型50
に下方から支持される。この第2次工程は同一装置にて
行われる。すなわち、パッケージ2に対して下方から抜
型50が上昇し、リード3の突出付け根部分を支持す
る。その後、前記切断成形下型40および切断成形上型
45がそれぞれ後退する。つぎに、曲げ用ロール51が
前進して前記リード3の上方に位置する。この曲げ用ロ
ール51は下方に下降してリード3に接触した後、図6
の矢印に示されるように、円弧を描いて相互に接近する
ように移動し、リード3を抜型50に支持されている突
出付け根部分で折り曲げ、リード3をJ型リード構造と
する。その後、前記曲げ用ロール51は後退する。ま
た、図示しないホルダによってパッケージ2の上部分、
すなわち、張出部10を含むパッケージ2部分は保持さ
れる。ついで、前記抜型50は水平に後退してパッケー
ジ2の下部および両側のリード3によって囲まれる空間
領域から抜ける。製造された半導体装置1は、図示しな
いホルダによって所定位置にアンローディングされる。
【0032】本発明の半導体装置1は、従来の半導体装
置と同様に配線基板にリフロー半田付けによって表面実
装される。図7は本発明の一実施例による半導体装置の
実装構造を示す正面図である。同図に示されるように、
半導体装置1は、それぞれのパッケージ2が接触する状
態で配線基板55に実装されている。すなわち、各半導
体装置1は、配線基板55の各フットプリント等と呼称
される導体層(配線層)56に半田57を介して接続さ
れている。この場合、各半導体装置1のリード3は、パ
ッケージ2の周縁から一定の距離eだけ内側に位置する
ことから、隣接する半導体装置1間のリード3間の隙間
は2eとなる。したがって、前記配線基板55に示され
るように、導体層56間においても、2eなる隙間が存
在するように、配線パターンを形成しておく必要があ
る。このような配線基板55に対して、本発明の半導体
装置1をリフロー半田付けによって実装した場合、半田
のリフロー時に半導体装置1が動いた場合、隣接する半
導体装置1は相互に離れる方向に動くことがあっても、
相互のパッケージ2が接触することから、それ以上は接
近しなくなり、隣接する半導体装置1間のリードショー
ト不良は発生しなくなる。この結果、本発明の半導体装
置の実装構造によれば、実装密度向上が達成できること
になる。
【0033】
【発明の効果】
(1)本発明の半導体装置は、パッケージのリード突出
側の両側の窪み面からリードが突出し、パッケージの周
縁からリードが食み出していないことから、パッケージ
の周縁がリードの保護体となり、ハンドリング時にリー
ドが他のものに衝突する機会が少なくなり、リード変形
が起き難くなるという効果が得られる。
【0034】(2)本発明の半導体装置は、リードを被
うように張り出した張出部を含むパッケージの上部が、
ハンドリング時の保持部分となることから、ハンドリン
グ時、直接リードに触れなくとも半導体装置のハンドリ
ングが行えるため、リード変形が起き難くなるという効
果が得られる。
【0035】(3)本発明の半導体装置は、半導体装置
収容スティックマガジンに挿入する際、リードがパッケ
ージの周縁から突出していないことから、スティックマ
ガジンの端に衝突する機会が少なくなり、リード変形防
止が達成できるという効果が得られる。
【0036】(4)本発明の半導体装置は、半導体装置
収容スティックマガジンに収容された状態では、スティ
ックマガジンの内壁面に接触する箇所は、パッケージの
上面および両側面ならびにリード突出部から外れた下面
中央となり、リードは内壁面には接触しないため、リー
ド変形が防止できるという効果が得られる。
【0037】(5)本発明の半導体装置の実装構造にお
いては、配線基板に実装される半導体装置はパッケージ
の縁から一定の距離だけ内側にリードが位置しているこ
とから、隣接する半導体装置をそれぞれのパッケージが
接触するように実装しても、隣接する半導体装置のリー
ドとリードとの間には一定の距離の2倍の空隙が形成さ
れるため、リード間ショートが発生しなくなり、実装密
度の向上が達成できるという効果が得られる。
【0038】(6)上記(1)〜(5)により、本発明
によれば、リード変形が起き難く実装密度向上が達成で
きる半導体装置を提供することができるという相乗効果
が得られる。
【0039】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない、たとえば、
図10に示すように、パッケージ2において、リード3
の上面側では、半導体装置の製造におけるトランスファ
モールド時、モールド上型が抜け易いように、台形状の
構造としてもよい。この構造においても、リード3の上
部のパッケージ2はリード3よりも張り出した張出部1
0を有することから、リード3は張出部10がガードと
なってリード変形し難くなる。また、実装においても、
隣接する半導体装置1はそれぞれのパッケージ2を接触
させるようにして実装を行うことにより、実装密度向上
が達成できる。
【0040】図11は本発明の他の実施例による半導体
装置1を示すものである。この半導体装置1は、パッケ
ージ2の四方向からリード3を突出させた構造となって
いる。リード3はパッケージ2の周面下部の窪み面9の
途中から突出するとともに、突出付け根部分で下方に曲
がり、いわゆるバットリード構造となっている。リード
3をパッケージ2の四方向から突出させかつ突出付け根
部分で下方に折り曲げた場合、リードをJ型リード構造
とすると、前記抜型を利用したリード曲げは、抜型が抜
けないことから形成できなくなる。そこで、パッケージ
2の四方向からリード3を突出させかつ突出付け根部分
で下方にリード3を折り曲げた場合は、リード3をバッ
トリード構造としたものである。この例の半導体装置1
も前記実施例同様にリード変形の防止,実装密度向上が
達成できる。
【0041】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるレジン
パッケージ型半導体装置の製造技術に適用した場合につ
いて説明したが、それに限定されるものではない。本発
明は少なくとも所望部分をパッケージで封止する半導体
装置の製造技術には適用できる。
【図面の簡単な説明】
【図1】本発明の一実施例による半導体装置の断面図で
ある。
【図2】本発明の一実施例による半導体装置の製造に用
いるリードフレームの平面図である。
【図3】本発明の一実施例による半導体装置の製造にお
けるチップボンディングおよびワイヤボンディングが終
了したリードフレームを示す平面図である。
【図4】本発明の一実施例による半導体装置の製造にお
けるトランスファモールド状態を示す断面図である。
【図5】本発明の一実施例による半導体装置の製造にお
いて、リード切断と第1次リード成形を行った状態を示
す断面図である。
【図6】本発明の一実施例による半導体装置の製造にお
いて、第2次リード成形を行った状態を示す断面図であ
る。
【図7】本発明の一実施例による半導体装置実装構造を
示す断面図である。
【図8】本発明の半導体装置を収容するスティックマガ
ジンを示す正面図である。
【図9】本発明の半導体装置を収容したスティックマガ
ジンを示す断面図である。
【図10】本発明の他の実施例による半導体装置を示す
断面図である。
【図11】本発明の他の実施例によるバットリード構造
の半導体装置を示す断面図である。
【図12】従来のSOJ型半導体装置を示す断面図であ
る。
【符号の説明】
1…半導体装置、2…パッケージ、3…リード、4…バ
スバーリード、5…半導体チップ、6…絶縁テープ、7
…ワイヤ、9…窪み面、10…張出部、15…スティッ
クマガジン、16…矩形枠断面、17…支持台、19…
パッケージ収容空間、20…リード収容空間、21…内
壁面、25…リードフレーム、26…外枠、27…内
枠、29…空きゾーン、30…ダム、35…下型、36
…上型、40…切断成形下型、41…切断下型、42…
成形下型、43…逃孔、45…切断成形上型、46…切
断上型、47…打抜型、50…抜型、51…曲げ用ロー
ル、55…配線基板、56…導体層、57…半田。

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 パッケージと、このパッケージから突出
    するリードとを有する半導体装置であって、前記パッケ
    ージの周面下部には窪み面が設けられているとともに、
    この窪み面から前記リードが突出していることを特徴と
    する半導体装置。
  2. 【請求項2】 パッケージと、このパッケージから突出
    するリードとを有する半導体装置であって、前記パッケ
    ージの周面下部には窪み面が設けられているとともに、
    この窪み面から前記リードが突出し、かつ前記リードは
    突出部分で下方に折れ曲がっていることを特徴とする半
    導体装置。
  3. 【請求項3】 パッケージと、このパッケージから突出
    するリードとを有する半導体装置であって、前記パッケ
    ージの周面下部には窪み面が設けられているとともに、
    この窪み面から前記リードが突出し、かつ前記リードは
    突出部分で下方に折れ曲がるとともに前記パッケージ外
    周縁から外に食み出さず内側に位置していることを特徴
    とする半導体装置。
  4. 【請求項4】 パッケージと、このパッケージから突出
    するリードとを有する半導体装置であって、前記リード
    の上面側のパッケージ部分はリードの下面側のパッケー
    ジ部分よりも張り出すとともに、前記リードは突出部分
    で下方に屈曲しかつリードの上面側のパッケージから食
    み出すことなく内側に位置していることを特徴とする半
    導体装置。
  5. 【請求項5】 配線基板と、この配線基板の少なくとも
    一面に複数の半導体装置を実装してなる半導体装置の実
    装構造であって、前記半導体装置はパッケージの周面下
    部が窪み面となるとともに、この窪み面からリードが突
    出し、かつ前記リードはパッケージ外周縁から外に食み
    出さずに内側に位置した構造となり、各半導体装置はパ
    ッケージが相互に接触可能な状態で配線基板に実装され
    ていることを特徴とする半導体装置の実装構造。
JP15860893A 1993-06-29 1993-06-29 半導体装置および半導体装置の実装構造 Pending JPH0722542A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15860893A JPH0722542A (ja) 1993-06-29 1993-06-29 半導体装置および半導体装置の実装構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15860893A JPH0722542A (ja) 1993-06-29 1993-06-29 半導体装置および半導体装置の実装構造

Publications (1)

Publication Number Publication Date
JPH0722542A true JPH0722542A (ja) 1995-01-24

Family

ID=15675428

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15860893A Pending JPH0722542A (ja) 1993-06-29 1993-06-29 半導体装置および半導体装置の実装構造

Country Status (1)

Country Link
JP (1) JPH0722542A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002049334A (ja) * 1999-11-01 2002-02-15 Rohm Co Ltd 発光表示装置およびその製造方法
WO2006013664A1 (ja) * 2004-08-06 2006-02-09 Matsushita Electric Industrial Co., Ltd. 半導体パッケージ,その製造方法及び半導体デバイス
US11419452B2 (en) 2016-10-04 2022-08-23 Breville Pty Limited Sandwich press hinge

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002049334A (ja) * 1999-11-01 2002-02-15 Rohm Co Ltd 発光表示装置およびその製造方法
WO2006013664A1 (ja) * 2004-08-06 2006-02-09 Matsushita Electric Industrial Co., Ltd. 半導体パッケージ,その製造方法及び半導体デバイス
US7808096B2 (en) 2004-08-06 2010-10-05 Panasonic Corporation Semiconductor package and production method thereof, and semiconductor device
US11419452B2 (en) 2016-10-04 2022-08-23 Breville Pty Limited Sandwich press hinge

Similar Documents

Publication Publication Date Title
JP2875139B2 (ja) 半導体装置の製造方法
US5446313A (en) Thin type semiconductor device and module structure using the device
US6753599B2 (en) Semiconductor package and mounting structure on substrate thereof and stack structure thereof
JPH07288309A (ja) 半導体装置及びその製造方法並びに半導体モジュール
US7851902B2 (en) Resin-sealed semiconductor device, manufacturing method thereof, base material for the semiconductor device, and layered and resin-sealed semiconductor device
US10103036B2 (en) Packing method for semiconductor device
US20040084757A1 (en) Micro leadframe package having oblique etching
US5804871A (en) Lead on chip semiconductor device having bus bars and crossing leads
JP2955842B2 (ja) 半導体パッケージ
JPH0722542A (ja) 半導体装置および半導体装置の実装構造
US20090001529A1 (en) Package stacking using unbalanced molded tsop
JP2001024133A (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
US10840171B2 (en) Integrated circuit package including inward bent leads
JP3203200B2 (ja) 半導体装置
KR100422608B1 (ko) 적층칩패키지
US20090004783A1 (en) Method of package stacking using unbalanced molded tsop
JPH0922959A (ja) 半導体装置及び半導体装置ユニット
KR100235498B1 (ko) 반도체 패키지
JP2001127233A (ja) 樹脂封止型半導体装置
KR950006435B1 (ko) 리이드 프레임
KR20230102923A (ko) 리드 프레임 및 이를 포함하는 반도체 패키지
KR970001889B1 (ko) 리드프레임 및 그 리드프레임을 갖는 반도체 장치의 제조방법
KR100253298B1 (ko) 솔더조인트신뢰성이개선된반도체패키지및그를이용한디바이스
CN115708204A (zh) 引线框和电子部件
JP2004228264A (ja) リードフレーム及びそれを用いた半導体装置並びに半導体装置の製造方法