KR100253298B1 - 솔더조인트신뢰성이개선된반도체패키지및그를이용한디바이스 - Google Patents

솔더조인트신뢰성이개선된반도체패키지및그를이용한디바이스 Download PDF

Info

Publication number
KR100253298B1
KR100253298B1 KR1019970028539A KR19970028539A KR100253298B1 KR 100253298 B1 KR100253298 B1 KR 100253298B1 KR 1019970028539 A KR1019970028539 A KR 1019970028539A KR 19970028539 A KR19970028539 A KR 19970028539A KR 100253298 B1 KR100253298 B1 KR 100253298B1
Authority
KR
South Korea
Prior art keywords
leads
recess
solder joint
package
chip
Prior art date
Application number
KR1019970028539A
Other languages
English (en)
Other versions
KR19990004439A (ko
Inventor
김영곤
최광성
최신
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019970028539A priority Critical patent/KR100253298B1/ko
Publication of KR19990004439A publication Critical patent/KR19990004439A/ko
Application granted granted Critical
Publication of KR100253298B1 publication Critical patent/KR100253298B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명에 따른 버텀 리드 플라스틱(Bottom-leaded Plastic : BLP) 패키지는 내부리드와 외부리드를 각각 가진 복수개의 리드들을 포함하고 있고, 상기 외부리드는 원형의 마이크로-홀 벽에 의해 정의된 리세스와 함께 단부를 가지고 있으며, 상기 마이크로-홀 벽은 솔더 또는 다른 동등한 재질들로 도금되어 있고, 상기 단부는 도금되지 않은 맨금속으로 되어 있다. 상기 리세스는 높은 자기 정렬력을 제공하고 젖을 수 있는 영역(wettable area) 즉, 솔더가 잘 묻힐 수 있는 영역을 증가시킨다. 솔더 조인트는 "U"자형을 가지고 균일한 높이와 균일한 머리핀 형태로 형성되고, 또한 상기 리세스, 패키지 몸체 및/또는 외부리드들은 높은 열팽창계수를 갖는 재질로 만들어지며, 상기 BLP 패키지의 코너들에 있는 상기 외부리드들은 그들 사이에 있는 다른 외부리드들의 폭 보다 더 큰 폭을 갖는다.

Description

솔더 조인트 신뢰성이 개선된 반도체 패키지 및 그를 이용한 디바이스{A SEMICONDUCTOR PACKAGE WITH IMPROVED SOLDER JOINT RELIABILITY AND A DEVICE USING THE SAME}
본 발명은 칩 크기 패키지(Chip Scale Package : CSP)에 관한 것으로, 특히 버텀 리드 플라스틱(Bottom-leaded Plastic : 이하 BLP) 패키지에 관한 것이다.
도 1a는 종래의 딘 스멜 온-라인 패키지(Thin Small On-Line Package : 이하 TSOP)와 같은 패키지를 도시한 것이다. 이와 같은 패키지의 문제점들은 미국 특허 번호 5,363,279(이하 '279 특허라 칭함)에 설명되어 있다. 도 1b는 '279 특허의 BLP 패키지를 도시한 것으로, 이것은 상기 TSOP의 문제점을 해결하기 위한 출원과 동일 양수인에게 양도된 것이다. 그러나, 그 BLP 패키지는 상기 TSOP와 비교하여 솔더 조인트(solder joint) 신뢰성이 떨어지는 단점을 가지고 있다. 리드와 인쇄회로기판 사이에 견고한 솔더 조인트가 없으면, 그 솔더 조인트 부위에 계면분리(delamination) 및 균열(cracking) 등이 발생한다.
상기 참증들 및 설명들은 부가 또는 다른 상세, 특징 및/또는 기술적 배경의 적절한 가르킴을 충당하는 참증과 병합되었다.
본 발명의 목적은 상기 관련 기술의 문제점들을 해결하기 위한 것이다.
본 발명의 다른 목적은 패키지의 솔더 조인트 신뢰성을 향상시키는 것이다.
본 발명의 또다른 목적은 패키지와 인쇄회로기판 사이의 상호 열팽창계수의 차이를 감소시키기 위한 것이다.
본 말명의 그외의 목적은 반도체 패키지의 리드의 형태를 변경하는 것이다.
본 발명의 그외의 목적은 솔더 조인트를 위한 높은 자기 정렬력을 제공하는 젖을수 있는 영역 즉, 솔더가 잘 묻힐 수 있는 영역을 증가시키는 것이다.
본 발명의 그외의 목적은 솔더 조인트의 높이의 균일성을 제공하기 위한 것이다.
본 발명의 다른 목적은 솔더 조인트의 머리핀 형태의 균일성을 제공하기 위한 것이다.
본 발명의 다른 목적은 고가소(高可塑) 흡수작용을 제공하는 것이다.
본 발명의 그 밖의 다른 목적은 일방향으로만 크랙(crack)이 진행되도록 하는 리드와 솔더의 접속을 제공하는 것이다. 즉, 크랙이 발생하더라도 양방향의 크랙진행을 방지하도록 한다.
상기와 같은 목적, 특징, 장점들의 전부 또는 일부를 성취할 수 있는 본 발명의 패키지는: 내부리드 및 단부에 리세스(recess)가 있는 외부리드를 각각 갖는 복수개의 리드들과; 상기 각 내부리드상에 형성된 접착부재와; 복수개의 칩패드들을 갖는 칩과, 그 칩은 상기 접착부재에 의해 상기 내부리드상에 부착되어 있고; 상기 칩패드들과 리드들 사이를 상호 대응되도록 결합하는 복수의 전도성 매체들과; 그리고, 상기 리드들, 접착부재, 칩 및 전도성 매체를 몰딩하도록 형성된 패키지 몸체를 포함하여 구성되며, 상기 리세스가 있는 외부리드의 단부 및 그 외부리드의 일표면은 그 패키지 몸체로부터 노출되도록 한다.
본 발명의 전부 또는 일부를 성취하는 디바이스의 구성은: 복수개의 도전성 패드들을 갖는 인쇄회로기판과; 노출된 복수개의 리드들을 갖는 칩 패키지와, 각 리드는 리세스가 있는 단부를 가지고, 그 리세스에는 솔더로 도금되어 있고, 그 단부는 도금되어 있지 않았으며; 그리고 상기 복수개의 리드와 상기 복수개의 도전성 패드들 사이를 결합하면서 U 자 형태를 가진 솔더 조인트를 포함하여 구성되며, 상기 U 자형 솔더 조인트는 실질적으로 균일한 높이와 균일한 머리핀 모양을 갖는다.
도 1a는 종래의 TSOP를 설명하기 위한 도면,
도 1b는 종래의 BLP 패키지를 설명하기 위한 도면,
도 2는 인쇄회로기판에 장착된 본 발명에 따른 BLP 패키지를 설명하기 위한 도면,
도 3a는 본 발명에 따라 형성된 솔더 조인트를 상세히 나타내는 도면,
도 3b는 본 발명에 따라 형성된 솔더 조인트의 형태를 상세히 나타내는 도면,
도 4a는 본 발명에 따른 BLP 패키지의 평면도,
도 4b는 본 발명에 따른 BLP 패키지의 밑면도,
도 5a는 본 발명의 제 1 실시예에 따른 리드의 구조를 상세히 나타낸 도면,
도 5b는 본 발명의 제 2 실시예에 따른 리드의 구조를 상세히 나타낸 도면,
도 5c는 본 발명의 제 3 실시예에 따른 리드의 구조를 상세히 나타낸 도면,
도 5d는 본 발명의 제 4 실시예에 따른 리드의 구조를 상세히 나타낸 도면,
도 6은 본 발명에 따른 마이크로 홀벽을 형성하기위한 공정을 설명하기 위한 도면이다.
(도면의주요부분에대한부호의설명)
2 : 칩 4 : 접착부재
6 : 리드 6a : 내부리드
6b : 외부리드 6c : 제 1 리세스(recess)
6d : 마이크로-홀 벽 6d' : 마이크로 홀
6e : 단부 7 : 리드프레임
7a : 댐바 6f : 제 2 리세스
8 : 전도성 매체 9a : 패키지 몸체
9b : 몰드 플래쉬 10 : BLP 패키지
20 : 솔더 조인트 30 : 인쇄회로기판
32 : 도전성 패드
이하, 첨부 도면을 참조하여 본 발명에 따른 반도체 패키지에 대하여 상세히 설명하기로 한다.
도 2는 인쇄회로기판(30)에 장착된 본 발명의 BLP 패키지(10)를 도시한 것으로, 그 BLP 패키지(10)는 인쇄회로기판(PCB)(30)위로 장착하기 위한 솔더 조인트(20)의 머리핀 형태 및 균일한 높이가 허락된다. 그 BLP 패키지(10)는 써모플라스틱(thermoplastic) 접착테이프, 써모플라스틱 페이스트(paste) 또는 써모셋팅(thermosetting) 테이프와 같은 접착부재(4)를 매개로하여 복수개의 리드들(6)의 내부리드(6a)에 접착된 반도체 칩과 같은 칩(또는 다이)(2)을 포함하고 있다. 복수개의 와이어들의 각 와이어(8)는 금 또는 알루미늄으로 만들어 졌고, 각 와이어(8)는 상호 대응하고 있는 상기 칩(2)의 칩패드(2a)와 내부리드(6a) 사이를 전기적으로 연결하고있다. 패키지 몸체(9a)는 상기 칩(2), 칩패드(2a), 접착부재(4), 복수개의 리드들, 및 와이어들(8)을 밀봉하고 있고, 그 패키지 몸체(9a)는 에폭시 몰딩 화합물(EMC)로 만들어 졌다. 상기 인쇄회로기판(30)위에 솔더링하기 전(前)에는, 상기 외부리드(6b)의 하부 표면 및 외단부는 상기 패키지 몸체(9a)의 외부표면으로 노출되어 있다. 그 노출된 외단부들은 소정 형태의 리세스(6c)를 가지고 있다.
상기 솔더 조인트 신뢰성은 상기 인쇄회로기판(30)과 BLP 패키지(10) 사이의 열팽창계수(coefficient of thermal expansion : 이하 CTE)의 차이와 관계가 있다. 일반적으로, 패키지는 온도가 증가 또는 감소하는 동안 인쇄회로기판보다 작게 팽창 또는 수축한다. 패키지와 인쇄회로기판 사이에 팽창 및 수축의 차이를 흡수하는 리드들을 가진 TSOP와는 다르게, 그 BLP 패키지는 그런 흡수작용을 제공하는 유연한 외부리드들을 포함하고 있지 않다. 그래서, 도 1b의 BLP 패키지는 도 1a의 TSOP와 비교하여 솔더 조인트 신뢰성이 감소된다.
도 1b의 BLP 패키지는 약 8ppm/℃ CTE를 갖는 EMC를 사용한다. 본 발명에 따른 BLP 패키지 몸체(9a)는 8ppm/℃의 CTE보다 큰 약 13ppm/℃ CTE를 갖는 EMC를 사용한다. 그 패키지 몸체(9a)를 위한 그런 EMC는 약 20%의 솔더 조인트 신뢰성을 증가시킨다. 또한, 본 발명에 따른 BLP 패키지(10)는 6.4ppm/℃보다 큰 약 16ppm/℃∼22ppm/℃의 CTE를 갖는 리드들을 가진다. 도 1b의 그 BLP 패키지에서, 그 리드들은 4.5∼6.4ppm/℃의 CTE를 갖는 철-니켈합금으로 만들어졌다. 본 발명의 그 리드들(6)은 약 16ppm/℃의 CTE를 갖는 구리합금 또는 약 22ppm/℃을 갖는 알루미늄합금으로 만들어 진다. 이와 같은 합금들의 CTE는 상기 솔더 조인트(20)의 CTE와 거의 동등하다. 상기 BLP 패키지(10)를 위한 그런 리드들(6)은 솔더 조인트 신뢰성을 230% 이상 증가시킨다. 또한, 상기 패키지 몸체(9a)와 리드들(6) 둘 다를 높은 CTE 재질들로 사용할 때, 본 발명에 따른 상기 BLP 패키지(10)는 솔더 조인트 신뢰성이 약 400% 이상 향상된다.
도 3a는 상기 PCB 패드(32)와 도 2의 BLP 패키지에서 점선의 원으로 표시된 외부리드(6b) 사이에 솔더 조인트를 자세히 나타낸 도면이다. 각 외부리드(6b)의 단부(6e)에 형성된 리세스(6c)는 균일한 높이 및 머리핀 형태를 갖는 솔더 조인트(20)의 형성을 허락한다. 그 리세스(6c)는 마이크로-홀 벽(6d)에 의해 정의된다. 또한, 그 리세스(6c)의 직경(d1)은 그 외부리드(6b)의 폭보다 작다. 일반적으로, 솔더는 솔더 조인트(20)를 형성하기 위하여 솔더 페이스트 재질을 사용한다. 또한 2중량%의 은(sliver)이 포함된 솔더를 그 솔더 페이스트 재질로 사용하기도 한다.
바람직하게, 상기 내부리드(6a)와 외부리드(6b) 및 마이크로-홀 벽(6d)에는 솔더 또는 다른 동등한 재질들이 도금되었고, 상기 각 리드(6)의 단부(6e)는 도금되지 않은 맨금속(bare metal)으로 되어 있다. 이와 같이 도금된 리세스(6c)는, 만일 PCB 패드들(32)이 충분한 영역의 랜드 사이즈(land size)를 갖으며 적정량의 솔더가 제공된다면, 그 리세스(6c)의 역윤곽(22)으로 도 3b에 라인 21로 나타낸 바와 같이 "U"자형의 솔더 조인트(20)의 형성을 허락한다. 이와 같은 외부리드들의 형태 및 상기 솔더 조인트의 형태를 허락하는 도금은 솔더 조인트의 신뢰성을 개선시킨다. 본 발명에서의 솔더 조인트 신뢰성은 TSOP의 솔더 조인트 신뢰성 보다 향상되거나 거의 동등한 수준이다. 일반적으로 작은 직경의 리세스 보다는 큰 직경을 갖는 리세스가 더 좋은 솔더 조인트 신뢰성을 나타낸다.
도 4a 및 도 4b는 본 발명에 따른 BLP 패키지(10)의 평면도 및 밑면도로서, 리세스(6c)를 갖는 각 외부리드(6b), 및 그 패키지 몸체(9a)의 측면으로부터 돌출된 각 외부리드(6b)의 단부(6e)를 나타내고 있다. 또한, 각 외부리드(6b)의 밑면은 그 패키지 몸체(9a)로부터 노출되어 있다. EMC로 만들어진 몰드 플래쉬(9b)는 인접하는 외부리드들 사이에 형성되어 있다. 도시된 바와 같이, 그 패키지의 각 코너에 있는 외부리드들은 그들 사이의 외부리드들의 폭(d2)보다 더 큰 폭(d3)을 갖는다. 이와 같은 패키지의 각 코너에 있는 각 외부리드의 폭과 그 외의 외부리드들의 폭과의 차이는 솔더 조인트의 신뢰성을 더욱 향상시킨다.
도 5a는 도 4a에서 사각 점선으로 표시된 외부리드(6b) 부위를 상세히 나타낸 도면으로서, 그 리세스(6c)는 직경(d1)을 갖는 마이크로-홀 벽(6d)에 의해 정의된다. 그 마이크로-홀 벽(6d) 및 전체 외부리드 중에서 그의 단부(6e)를 제외한 나머지 부위는 도금되어 있다. 상기 외부리드의 단부(6e)는 도금되어 있지 않다. 도 5b는 다른 실시예를 도시한 것으로, 동 도면에서 리세스(6c)는 도 5a의 상기 리세스(6c)의 직경(d1)보다 더 큰 직경(d1')을 갖는다. 일반적으로, 그 리세스의 직경의 크기가 커지면 솔더 조인트 신뢰성이 향상된다. 도 5c 및 도 5d는 다른 형태를 갖는 리세스를 도시한 것이다. 도 5c의 마이크로-홀 벽은 삼각형태으로 정의되었고, 도 5d의 마이크로-홀 벽은 사각형태로 정의되었다.
바람직한 실시예에서, 외부리드들을 구비한 BLP 패키지는 인쇄회로기판(30)에 장착되는 바, 각 외부리드는 약 150
Figure pat00001
m의 직경(d1)과 약 400
Figure pat00002
m의 폭(d2)을 갖으며, 그 인쇄회로기판(30)은 약 1.2mm × 0.45mm의 PCB 랜드 사이즈 영역으로 된 패드(32)를 갖는 것이 바람직하다. 본 발명은 높은 열팽창계수(CTE)를 갖는 재질을 사용하지 않더라도, TSOP에 견줄만한 솔더 조인트 신뢰성을 나타낸다. 만일 본 발명에서 높은 열팽창계수를 갖는 재질이 사용된다면, 리세스가 형성된 외부리드를 가진 그 BLP 패키지는 TSOP보다 더 큰 솔더 조인트 신뢰성을 가지게 될 것이다.
도 6은 마이크로-홀 벽을 형성하기 위한 공정을 설명하는 도면으로, 패키지 몸체(9a)가 복수개의 마이크로 홀들(6d')을 가진 리드프레임(7)위에 형성되어 있다. 이와 같은 리드프레임(7)을 형성하기 위하여, 맨금속으로 된 리드프레임위에 식각(etching) 또는 펀칭(punching)을 실시하여 상기 마이크로 홀(6d')을 형성한다. 그런 다음, 그 맨금속 리드프레임은 솔더로 도금된다. 상기 패키지 몸체(9a)를 형성 한 후, 그 리드프레임(7)은 I-I 라인을 따라 그 마이크로-홀들(6d')의 반원과 함께 댐바(7a)를 제거한다. 그 절단으로 인해, 상기 리드들의 단부(즉, 절단면)들은 맨금속으로 되며, 그리고 솔더로 도금된 마이크로-홀 벽들(6d)이 형성된다.
마이크로-홀 벽에 의해 정의되는 리세스는 높은 자기 정렬력을 제공하는 솔더가 잘 묻는 영역을 증가시킨다. "U"자형의 솔더 조인트는 균일한 높이 및 균일한 머리핀 모양으로 형성된다. 이와 같은 리세스와 함께 또는 택일하여, 상기 패키지 몸체 및/또는 리드들은 고가소 흡수력을 제공하는 높은 열팽창계수를 가진다. 그런 특징을 가진 BLP 패키지가 인쇄회로기판상에 장착될 때, 그 솔더 조인트 신뢰성은 TSOP에 견줄만하거나, 그 솔더 조인트 신뢰성은 TSOP 또는 다른 패키지들 보다 확실하게 더 좋아진다.
다른 실시예에서, 외부리드(6b)의 밑면은 패키지 몸체(9a)의 하부 표면으로 노출되고, 또한 그 외부리드(6b)의 밑면에는 도 2에서 점선으로 나타낸 바와 같이 리세스들(6f)을 포함하고 있다. 바람직하게, 그 리세스들은 삼각형태의 홈들로 형성할 수 있다. 또한 그 리세스들은 원형의 홈 또는 구형(矩形)의 홈들로 형성할 수도 있다.
이상, 상세히 설명한 바와 같이 본 발명의 반도체 패키지는 다음과 같은 효과를 갖는다. 첫째, 패키지의 솔더 조인트 신뢰성을 향상시킨다. 둘째, 패키지와 인쇄회로기판 사이의 상호 열팽창계수의 차이를 감소시킨다. 셋째, 솔더 조인트를 위한 높은 자기 정렬력을 제공하는 젖을수 있는 영역을 증가시킨다. 넷째, 솔더 조인트의 높이의 균일성을 제공한다. 다섯째, 솔더 조인트의 머리핀 형태의 균일성을 제공한다. 그리고 여섯째, 고가소(高可塑) 흡수작용을 제공한다. 일곱째, 양방향으로의 크랙진행을 방지한다.
한편, 상기 실시예들은 단지 바람직한 실시예들로서 본 발명의 기술적 사상을 한정하지는 않으며, 본 발명은 다른 종류의 장치들에도 실제로 적용할 수 있을 것이다. 또한 본 발명의 설명은 실질적인 실시예를 기술한 것으로, 청구범위를 한정하지는 않는다. 따라서, 본 발명에서 습듭된 기술들은 그것의 기술적 사상을 벗어나지 않는 범위에서 다양한 변형 및 응용이 가능할 것이다.

Claims (22)

  1. 내부리드(6a) 및 외부리드(6b)를 가진 복수개의 리드들(6)과, 상기 외부리드(6b)는 제 1 리세스(6c)가 형성된 단부를 가지고 있고; 상기 각 내부리드(6a) 위에 형성된 접착부재(4)와; 상기 접착부재(4)에 의해 상기 내부리드들(6a)에 접착되어 있는 칩(2)과, 그 칩은 복수개의 칩패드들(2a)을 가지고 있고; 상기 각 리드들(6)과 칩패드들(2a) 사이를 상호 대응되도록 전기적으로 연결하고 있는 복수개의 전도성 매체들(8)과; 그리고 상기 리드들(6), 접착부재(4), 칩(2) 및 전도성 매체들(8)을 몰딩하도록 형성된 패키지 몸체(9a)와, 상기 제 1리세스를 가진 단부와 상기 외부리드의 표면은 상기 패키지 몸체(9a)의 하부 표면으로부터 노출도록 구성된 것을 특징으로 하는 솔더 조인트 신뢰성이 개선된 반도체 패키지.
  2. 제 1항에 있어서, 상기 제 1리세스는 도금되어 있고, 상기 외부리드의 단부는 도금되어 있지 않은 것을 특징으로 하는 솔더 조인트 신뢰성이 개선된 반도체 패키지.
  3. 제 2항에 있어서, 상기 제 1리세스는 솔더로 도금된 것을 특징으로 하는 솔더 조인트 신뢰성이 개선된 반도체 패키지.
  4. 제 3항에 있어서, 상기 패키지 몸체(9a)는 약 13ppm/℃의 열팽창계수를 가진 에폭시 몰딩물화합물로 만들어진 것을 특징으로 하는 솔더 조인트 신뢰성이 개선된 반도체 패키지.
  5. 제 1항에 있어서, 상기 복수개의 리드들(6)은 약 16ppm/℃에서 약22ppm/℃의 열팽창계수를 가진 합금으로 만들어진 것을 특징으로 하는 솔더 조인트 신뢰성이 개선된 반도체 패키지.
  6. 제 1항에 있어서, 상기 복수개의 리드들(6)은 구리합금 및 알루미늄합금 중의 하나로 만들어진 것을 특징으로 하는 솔더 조인트 신뢰성이 개선된 반도체 패키지.
  7. 제 1항에 있어서, 상기 외부리드(6b)의 표면은 적어도 하나의 제 2리세스(6f)를 포함하고, 상기 패키지 몸체(9a)의 하부 표면으로 노출된 것을 특징으로 하는 솔더 조인트 신뢰성이 개선된 반도체 패키지.
  8. 제 1항에 있어서, 상기 제 1리세스(6c)는 일정 형태를 가진 마이크로-홀 벽(6d)에 의해 정의된 것을 특징으로 하는 솔더 조인트 신뢰성이 개선된 반도체 패키지.
  9. 제 8항에 있어서, 상기 마이크로-홀 벽(6d)은 원형, 삼각형 및 사각형 중의 하나를 가진 것을 특징으로 하는 솔더 조인트 신뢰성이 개선된 반도체 패키지.
  10. 제 5항에 있어서, 상기 패키지 몸체는 약 13ppm/℃의 열팽창계수를 가진 에폭시 몰딩 화합물로 만들어진 것을 특징으로 하는 솔더 조인트 신뢰성이 개선된 반도체 패키지.
  11. 제 4항에 있어서, 상기 복수개의 리드들은 약 16ppm/℃에서 약 22ppm/℃의 열팽창계수를 가진 합금으로 만들어진 것을 특징으로 하는 솔더 조인트 신뢰성이 개선된 반도체 패키지.
  12. 제 7항에 있어서, 상기 제 2 리세스(6f)는 삼각형의 리세스, 원형의 리세스 및 사각형의 리세스 중의 하나인 것을 특징으로 하는 솔더 조인트 신뢰성이 개선된 반도체 패키지.
  13. 복수개의 도전성 패드들을 가진 인쇄회로기판과; 복수개의 노출된 리드들을 가진 칩 패키지가 있고, 상기 각 리드는 제 1 리세스가 형성된 단부를 가지고 있고, 그 제 1 리세스는 솔더로 도금되어 있고 그 단부는 도금되어 있지 않았으며; 그리고 상기 복수개의 리드들과 상기 복수개의 도전성 패드들을 각각 상호 대응되도록 전기적으로 접속하고 있는 U 자 형태의 솔더 조인트가 있고, 상기 U자형의 솔더 조인트는 균일한 높이와 균일한 머리핀 형태를 갖는 것을 특징으로 하는 디바이스.
  14. 제 13항에 있어서, 상기 칩 패키지는: 내부리드 및 외부리드를 가진 상기 복수개의 리드들과, 상기 외부리드는 제 1 리세스가 형성된 단부를 가지고 있고; 상기 각 내부리드 위에 형성된 접착부재와; 상기 접착부재에 의해 상기 내부리드들에 접착되어 있는 칩과, 그 칩은 복수개의 칩패드들을 가지고 있고; 상기 각 리드들과 칩패드들 사이를 상호 대응되도록 전기적으로 연결하고 있는 복수개의 전도성 매체와; 그리고 상기 리드들, 접착부재, 칩 및 전도성 매체를 몰딩하도록 형성된 패키지 몸체와, 상기 제 1리세스를 가진 단부와 상기 외부리드의 표면은 상기 패키지 몸체의 하부 표면으로부터 노출도록 구성된 것을 특징으로 하는 디바이스.
  15. 제 14항에 있어서, 상기 패키지 몸체는 약 13ppm/℃의 열팽창계수를 가진 에폭시 몰딩 화합물로 만들어진 것을 특징으로 하는 디바이스.
  16. 제 14항에 있어서, 상기 복수개의 리드들은 약 16ppm/℃에서 약22ppm/℃의 열팽창계수를 가진 합금으로 만들어진 것을 특징으로 하는 디바이스.
  17. 제 14항에 있어서, 상기 복수개의 리드들은 구리합금 및 알루미늄합금 중의 하나로 만들어진 것을 특징으로 하는 디바이스.
  18. 제 13항에 있어서, 상기 제 1 리세스는 원형, 삼각형 및 사각형 중의 하나를 가진 마이크로-홀 벽에 의해 정의된 것을 특징으로 하는 디바이스.
  19. 제 13항에 있어서, 상기 솔더 조인트는 적어도 2중량%의 은(silver)을 함유한 솔더 재질로 만들어진 것을 특징으로 하는 디바이스.
  20. 제 1항에 있어서, 상기 패키지 몸체의 코너들 근처에 위치된 외부리드들은 그들 사이의 다른 리드들 보다 큰 폭을 갖는 것을 특징으로 하는 솔더 조인트 신뢰성이 개선된 반도체 패키지.
  21. 제 14항에 있어서, 상기 패키지 몸체의 하부 표면에 노출된 상기 외부리드는 적어도 하나의 제 2 리세스를 포함하는 것을 특징으로 하는 디바이스.
  22. 제 21항에 있어서, 상기 제 2 리세스는 삼각형의 리세스, 원형의 리세스 및 사각형의 리세스 중의 하나인 것을 특징으로 하는 디바이스.
KR1019970028539A 1997-06-28 1997-06-28 솔더조인트신뢰성이개선된반도체패키지및그를이용한디바이스 KR100253298B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970028539A KR100253298B1 (ko) 1997-06-28 1997-06-28 솔더조인트신뢰성이개선된반도체패키지및그를이용한디바이스

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970028539A KR100253298B1 (ko) 1997-06-28 1997-06-28 솔더조인트신뢰성이개선된반도체패키지및그를이용한디바이스

Publications (2)

Publication Number Publication Date
KR19990004439A KR19990004439A (ko) 1999-01-15
KR100253298B1 true KR100253298B1 (ko) 2000-04-15

Family

ID=19511938

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970028539A KR100253298B1 (ko) 1997-06-28 1997-06-28 솔더조인트신뢰성이개선된반도체패키지및그를이용한디바이스

Country Status (1)

Country Link
KR (1) KR100253298B1 (ko)

Also Published As

Publication number Publication date
KR19990004439A (ko) 1999-01-15

Similar Documents

Publication Publication Date Title
US5521429A (en) Surface-mount flat package semiconductor device
JP3032964B2 (ja) ボールグリッドアレイ半導体のパッケージ及び製造方法
US5652461A (en) Semiconductor device with a convex heat sink
US8981575B2 (en) Semiconductor package structure
EP0847088A3 (en) Semiconductor device, method for manufacturing the same, and method for mounting the same
JPH11312706A (ja) 樹脂封止型半導体装置及びその製造方法、リードフレーム
JP5232394B2 (ja) 半導体装置の製造方法
US8592962B2 (en) Semiconductor device packages with protective layer and related methods
US20220148998A1 (en) Semiconductor package
US5895234A (en) Semiconductor device and method for producing the same
KR100265566B1 (ko) 칩 스택 패키지
JP2006294809A (ja) 半導体装置
KR19980079837A (ko) 반도체 장치
KR100282003B1 (ko) 칩 스케일 패키지
JP2007150045A (ja) 半導体装置
KR100253298B1 (ko) 솔더조인트신뢰성이개선된반도체패키지및그를이용한디바이스
KR20010056778A (ko) 칩 사이즈 패키지
KR100610144B1 (ko) 플립 칩 조립 구조를 가지는 칩-온-보드 패키지의 제조 방법
EP0723293A1 (en) Semiconductor device with a heat sink and method of producing the heat sink
KR20000035215A (ko) 반도체 장치 및 그 제조 방법
JPS5930535Y2 (ja) 半導体装置
KR980012334A (ko) 적층형 반도체 칩 패키지와 그 제조방법
KR200159861Y1 (ko) 반도체 패키지
KR100369501B1 (ko) 반도체패키지
JPH0320067B2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091222

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee