JPS61120489A - フラツトパツケ−ジ型ｉｃ実装用基板 - Google Patents

フラツトパツケ−ジ型ｉｃ実装用基板

Info

Publication number
JPS61120489A
JPS61120489A JP24178884A JP24178884A JPS61120489A JP S61120489 A JPS61120489 A JP S61120489A JP 24178884 A JP24178884 A JP 24178884A JP 24178884 A JP24178884 A JP 24178884A JP S61120489 A JPS61120489 A JP S61120489A
Authority
JP
Japan
Prior art keywords
flat package
package type
mounting board
mounting
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP24178884A
Other languages
English (en)
Inventor
市原　孝彰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP24178884A priority Critical patent/JPS61120489A/ja
Publication of JPS61120489A publication Critical patent/JPS61120489A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は配線基板の構造に関するもので、具体的にはフ
ラットパッケージ型ＩＣを実装するために用いる配線基
板の構造に関する。
〔従来の技術〕
従来のこの種のフラットパッケージ型ＩＣ実装用基板と
しては、例えば第４図に示すようなものがある。
この第４図に示す従来の基板工に７．Ｐントパツケージ
型ＩＣを実装する場合、基準となるＩＣのリードを決め
て対応する接続用パッド２に対して位置ズレの・ない事
を確認し、該基準となるリードをハンダ付けした後、多
数のリードを１ピンごとにハンダ付けを行なうようにし
ていた。
即ち、ＤＩＰ型ＩＣと違い、フラットパッケージ型ＩＣ
は基準となるスルーホールもなく、ＩＣリードと基板り
上のパッドの位置出しが、困難なものであった。
〔解決すべき問題点〕
上記のように従来の７ラツトパツケージ型ＩＣ実装用基
板にあっては、ＩＣＩＪ−ドと基板ｌ上の接続用パッド
２の位置出しが面倒で、多大な組立工数を費していた。
又ＩＣビン数の増加に伴い、接続用パッド２の間隔が狭
くなるにつれ、位置ズレ及びハンダによる隣接ビンのシ
ョート等の接続信頼面でも大きな問題となってい友。
〔問題点の解決手段〕
本発明は、上記従来の問題点を解決するため、フラット
パッケージ型ＩＣのリードに対応して、配置された、複
数の接続バンドが、上記フラットパッケージｌｌＩＣの
リードとほぼ同一寸法の溝を有する形状である事を特徴
とする７ラツトパツケージ型ＩＣ実装用基板を提供せん
とするものである。
〔実施例〕
本発明の実施例を、第１図から第３図に示す一実施例を
参照して説明する。
第１図は本発明の一実施例の平面図、第２図は要部の拡
大斜視図、第３図は要部の断面図である。
図中１１が配線基板、Ｉ２が接続バンド、Ｉ３がフラッ
トパッケージ型ＩＣ，１４がリードである。
配線基板１１上に、７ラツトパツケージ型ＩＣＬ３のリ
ード［４に対応して配置された各接続パッド１２は、該
リード［４とほぼ同一寸法で＃１１５を有する形状で形
成されている。
この配線基板１１にフラットパッケージ型ＩＣＬ３を取
付けるには、単に各リード［４を対応する接続パッド■
２の溝１５に嵌合させればよい。そして、接続パッド１
２内にリード［４が嵌合した状態で、上部へハンダ１６
を盛ってハンダ付けすれば、容易に配線基板１１とフラ
ットパッケージ型ＩＣＬ３との接続が完了する。
〔発明の効果〕
本発明に係るフラットパッケージ型ＩＣ実装用基板は、
以上説明した様に、フラットパッケージ型ＩＣのリード
と対応した各接続パッドを溝を設けた形状で形成する事
により、フラットパッケージ型ＩＣの実装工数の大巾削
減及び接続信頼性を向上させる効果、即ち、７ラツトパ
ツケージ型ＩＣ実装においても短時間で容易に位置決め
が出来且・つ位置ズレ及びハンダによる隣接パッドとの
ショートの恐れが改善され、組立工数の大巾削減及び接
続信頼性面での向上が期待出来るものとなる。
【図面の簡単な説明】
第１図は、本発明の一実施例の平面図、第２図は、第１
図に示した、配線基板にフラットパ、ツケージ型工Ｃｔ
−嵌合した状態の拡大斜視図、 第３図は、第２図に示した嵌合部をハン、ダ付けした部
分断面図、 第４図は、従来のフラットパッケージ型ＩＣ実装用基板
の平面図である。 Ｉ１・・・配線基板 １２・・・フラットパッケージ凰ＩＣ接続用パッドＬ３
・・・７ラツトパツケージ、型ＩＣ［４・・・リード　
　　　　　１５・・・溝１６−・・ハンダ

Claims (1)

  1. 【特許請求の範囲】 フラットパッケージ型ＩＣ実装用基板において、 フラットパッケージ型ＩＣのリードに対応して、配置さ
    れた複数の接続パッドが、上記フラットパッケージ型Ｉ
    Ｃのリードとほぼ同一寸法の溝を有する形状である事を
    特徴とするフラットパッケージ型ＩＣ実装用基板。
JP24178884A 1984-11-16 1984-11-16 フラツトパツケ−ジ型ｉｃ実装用基板 Pending JPS61120489A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24178884A JPS61120489A (ja) 1984-11-16 1984-11-16 フラツトパツケ−ジ型ｉｃ実装用基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24178884A JPS61120489A (ja) 1984-11-16 1984-11-16 フラツトパツケ−ジ型ｉｃ実装用基板

Publications (1)

Publication Number Publication Date
JPS61120489A true JPS61120489A (ja) 1986-06-07

Family

ID=17079525

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24178884A Pending JPS61120489A (ja) 1984-11-16 1984-11-16 フラツトパツケ−ジ型ｉｃ実装用基板

Country Status (1)

Country Link
JP (1) JPS61120489A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01113385U (ja) * 1988-01-26 1989-07-31
JPH08217113A (ja) * 1994-12-15 1996-08-27 Kao Corp 容 器
JP2007294501A (ja) * 2006-04-21 2007-11-08 Nitto Denko Corp 配線回路基板

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01113385U (ja) * 1988-01-26 1989-07-31
JPH08217113A (ja) * 1994-12-15 1996-08-27 Kao Corp 容 器
JP2007294501A (ja) * 2006-04-21 2007-11-08 Nitto Denko Corp 配線回路基板

Similar Documents

Publication Publication Date Title
US5394300A (en) Thin multilayered IC memory card
US5600178A (en) Semiconductor package having interdigitated leads
US4760335A (en) Large scale integrated circuit test system
EP0484062B1 (en) A semiconductor device comprising two integrated circuit packages
EP1406302A1 (en) Semiconductor device and semiconductor module
US4994896A (en) Semiconductor device
JPS61120489A (ja) フラツトパツケ−ジ型ｉｃ実装用基板
JPS61138476A (ja) ターミナルアセンブリ
JP3157817B2 (ja) 裏面電極型電気部品及びそれを実装するための配線板、これらを備える電気部品装置
EP0616367A1 (en) Lead structure and lead connecting method for semiconductor device
JP2001177226A (ja) プリント配線板並びに裏面電極型電気部品及びプリント配線板を備える電気部品装置
JP2901955B1 (ja) 回路基板、基板実装方法及び回路アセンブリ
US5345363A (en) Method and apparatus of coupling a die to a lead frame with a tape automated bonded tape that has openings which expose portions of the tape leads
JPS58220493A (ja) 配線基板
KR19980070133A (ko) 반도체 장치, 반도체 장치의 실장장치 및, 반도체 장치의 제조방법
JP2652222B2 (ja) 電子部品搭載用基板
JP3398556B2 (ja) 半導体装置の製造方法
JPS6318688A (ja) セラミツクパツケ−ジ
JPS6052634U (ja) 半導体装置
JP2885285B1 (ja) 集積回路パッケージ
JPS59218795A (ja) チツプキヤリアの実装方法
JPH11260959A (ja) 半導体パッケージ
JPS62281341A (ja) フイルムキヤリヤ−テ−プ
JPS62216256A (ja) 電子部品のパツケ−ジ構造
JPS63115394A (ja) 電子回路パツケ−ジ