JPS63111697A - Wiring board and manufacture of the same - Google Patents

Wiring board and manufacture of the same

Info

Publication number
JPS63111697A
JPS63111697A JP25916886A JP25916886A JPS63111697A JP S63111697 A JPS63111697 A JP S63111697A JP 25916886 A JP25916886 A JP 25916886A JP 25916886 A JP25916886 A JP 25916886A JP S63111697 A JPS63111697 A JP S63111697A
Authority
JP
Japan
Prior art keywords
wiring board
layer
wiring
conductor
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP25916886A
Other languages
Japanese (ja)
Other versions
JPH0365034B2 (en
Inventor
義孝 福岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP25916886A priority Critical patent/JPS63111697A/en
Priority to EP87309593A priority patent/EP0266210B1/en
Priority to DE8787309593T priority patent/DE3784213T2/en
Publication of JPS63111697A publication Critical patent/JPS63111697A/en
Publication of JPH0365034B2 publication Critical patent/JPH0365034B2/ja
Priority to US07/817,996 priority patent/US5153709A/en
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19041Component type being a capacitor

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Abstract] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は配線基板およびその製造方法に係り、特にハイ
ブリッドIC用の多層配線基板およびその製造方法に関
する。
DETAILED DESCRIPTION OF THE INVENTION [Object of the Invention] (Industrial Application Field) The present invention relates to a wiring board and a method for manufacturing the same, and particularly to a multilayer wiring board for hybrid IC and a method for manufacturing the same.

(従来の技術) 近年、電子機器の小型軽量化、多機能化、高速化、高信
顆化等の要求の高まりに伴ない、アルミナ等のセラミッ
クの多層配線基板上にICチップや抵抗、コンデンサの
ようなチップ部品を多数搭載し、全体を金属製キャップ
で気密に封止した構造のハイブリッドICが多用されて
きている。
(Conventional technology) In recent years, with the increasing demand for electronic devices to be smaller and lighter, more multifunctional, faster, and more reliable, IC chips, resistors, and capacitors are being mounted on multilayer wiring boards made of ceramics such as alumina. Hybrid ICs, which have a structure in which a large number of chip components are mounted and the whole is hermetically sealed with a metal cap, are being widely used.

そしてこのハイブリッドICに用いられるセラミック多
層配線基板は、通常グリーンシート法、厚膜法、あるい
は厚膜薄膜混成法等の方法により製造されている。
The ceramic multilayer wiring board used in this hybrid IC is usually manufactured by a green sheet method, a thick film method, a thick film/thin film hybrid method, or the like.

しかしながら、このようなセラミック多層配線 5 一 基板は、比較的大きな誘電率(ε)を有するセラミック
(ε=8〜10)や結晶化ガラス(ε−9〜20)で絶
縁体層が構成されているなめ、配線の浮遊容量を低く抑
えることができず、搭載された素子の高速動作化が阻ま
れている。
However, in such a ceramic multilayer wiring board, the insulating layer is made of ceramic (ε=8 to 10) or crystallized glass (ε-9 to 20), which has a relatively large dielectric constant (ε). Because of this, it is not possible to keep the stray capacitance of the wiring low, which hinders the high-speed operation of the mounted elements.

そこでこのような問題に対処するため、最近高速素子搭
載用の配線基板として銅−ポリイミド多層配線基板が開
発されつつある。この配線基板は、第4図に示すように
、厚さが1μm〜10μm程度の薄膜導体パターン2と
ポリイミド層3とをセラミック基板1上に積層した構造
を有し、次のようにして製造されている。
In order to deal with such problems, copper-polyimide multilayer wiring boards have recently been developed as wiring boards for mounting high-speed devices. As shown in FIG. 4, this wiring board has a structure in which a thin film conductor pattern 2 with a thickness of approximately 1 μm to 10 μm and a polyimide layer 3 are laminated on a ceramic substrate 1, and is manufactured as follows. ing.

すなわち、蒸着あるいはスパッタリングにより銅を主導
体とした2ないし3種の導体の薄膜をセラミック基板1
の全面に形成した後、フォトリソグラフィ等の方法で不
要部分をエツチングし薄膜導体パターン2を形成する第
1の工程と、ポリイミド樹脂をスピンコー1へ乾燥した
後、フォトリングラフィにより上下の導体パターン2間
を電気的に接続する通孔4を形成する第2の工程とを繰
返−6= すことにより製造されている。
That is, a thin film of two or three types of conductors with copper as the main conductor is deposited on a ceramic substrate 1 by vapor deposition or sputtering.
The first step is to form a thin film conductor pattern 2 by etching unnecessary parts using a method such as photolithography. After drying the polyimide resin on a spin coat 1, the upper and lower conductor patterns 2 are formed by photolithography. It is manufactured by repeating the second step of forming a through hole 4 for electrical connection between the two.

そしてこのような薄膜法により製造された銅−ポリイミ
ド多層配線基板は、絶縁体層を構成するポリイミド樹脂
の誘電率が極めて低く(ε−3〜4〉、しかも他の金属
に比べて電気抵抗の小さな銅により導体パターン2が形
成されているため、搭載された素子を高速動作させるこ
とができるという利点を有している。
In the copper-polyimide multilayer wiring board manufactured by such a thin film method, the dielectric constant of the polyimide resin constituting the insulating layer is extremely low (ε-3 to 4), and the electrical resistance is lower than that of other metals. Since the conductor pattern 2 is formed of small copper, it has the advantage that the mounted elements can be operated at high speed.

(発明が解決しようとする問題点) しかしながらこのような配線基板においては、ポリイミ
ド樹脂が吸湿性を有するため、この上にICチップ等を
搭載し金属製キャップ等で気密に封止してハイブリッド
ICを製作した場合、ポリイミド層3の厚さ方向から湿
気が金属製キャップ内部の搭載領域内に侵入してしまう
(Problem to be Solved by the Invention) However, in such wiring boards, since the polyimide resin has hygroscopic properties, an IC chip, etc. is mounted on it and hermetically sealed with a metal cap, etc. to create a hybrid IC. When manufacturing a metal cap, moisture enters the mounting area inside the metal cap from the thickness direction of the polyimide layer 3.

そしてこの湿気がマイグレーションによる多層配線部の
短絡事故、ICやワイヤの腐蝕事故、あるいは温度サイ
クル試験時の結露による短絡事故等を引き起こすという
問題があった。
This moisture causes problems such as short circuits in multilayer wiring due to migration, corrosion of ICs and wires, and short circuits due to condensation during temperature cycle tests.

本発明はこれらの問題を解決するためになされたもので
、耐湿性が改善され気密に封止された領域内への湿気の
侵入がなく、しかも信頼性が高く高速動作が可能なハイ
ブリッドIC用などの多層配線基板およびその製造方法
を提供することを目的とする。
The present invention has been made to solve these problems, and is intended for use in hybrid ICs that have improved moisture resistance, prevent moisture from entering hermetically sealed areas, and are highly reliable and capable of high-speed operation. The purpose of the present invention is to provide a multilayer wiring board and a method for manufacturing the same.

[発明の楕或コ (問題点を解決するための手段) 本発明の配線基板は、セラミック基板と、このセラミッ
ク基板の所定面中央部に配設された低誘電率絶縁材料を
絶縁体層としCu系導体パターンを多層的に有する多層
配線部と、前記セラミック基板の所定面周辺部に前記多
層配線部に対し離間して形設された入出力パッドと、こ
の入出力パッドと前記多層配線部との間に配設され一端
は入出力パッドに他端は多層配線部の端子にそれぞれ電
気的に接続された導電配線パターンと、この導電配線パ
ターンの少なくとも一部をそれぞれ被覆しながらかつ前
記多層配線部を囲繞するよう前記セラミック基板の所定
面に環状に形設された耐湿性材料からなる絶縁体層と、
この絶縁体層上に形設された環状導電体層と、前記多層
配線部を覆うように基部が前記環状導電体層に取着され
た導電性キャップとを具備することを特徴としている。
[Summary of the Invention (Means for Solving Problems) The wiring board of the present invention includes a ceramic substrate and a low dielectric constant insulating material disposed at the center of a predetermined surface of the ceramic substrate as an insulating layer. a multilayer wiring section having a Cu-based conductor pattern in multiple layers; an input/output pad formed at a peripheral portion of a predetermined surface of the ceramic substrate at a distance from the multilayer wiring section; and the input/output pad and the multilayer wiring section. and a conductive wiring pattern which is electrically connected at one end to an input/output pad and at the other end to a terminal of the multilayer wiring section, and a conductive wiring pattern which covers at least a part of the conductive wiring pattern and which is electrically connected to the multilayer wiring pattern. an insulating layer made of a moisture-resistant material formed in a ring shape on a predetermined surface of the ceramic substrate so as to surround the wiring portion;
It is characterized by comprising an annular conductor layer formed on the insulator layer, and a conductive cap having a base attached to the annular conductor layer so as to cover the multilayer wiring section.

またその製造方法は、セラミック基板の所定面に一端が
周辺部に他端が中央部に向かう導体配線パターンを厚膜
法により形成する工程と、前記導電配線パターンの少な
くとも一部をそれぞれ被覆しながらかつ前記セラミック
基板の所定面中央部を囲繞するように環状に結晶化カラ
スからなる絶縁体層を形成する工程と、前記絶縁体層上
に環状導電体層を厚膜法により形成する工程と、前記セ
ラミック基板の所定面中央部にポリイミド樹脂を絶縁体
層とし端子が前記導体配線パターンの他端に接続される
C u系導体パターンを多層的に有する多層配線部とこ
の多層配線部の最上層のCu系導体パターンと同時に少
なくとも前記導体配線パターンの一端に電気的に接続さ
れる入出力パッドとを薄膜法により形成する工程と、前
記多層配線部を覆うように導電性キャップの基部を前記
環状導電体層に取着する工程とからなることを特徴と−
9= している。
The manufacturing method also includes a step of forming a conductive wiring pattern on a predetermined surface of a ceramic substrate with one end toward the periphery and the other end toward the center using a thick film method; and a step of forming an annular insulator layer made of crystallized glass so as to surround a central portion of a predetermined surface of the ceramic substrate, and a step of forming an annular conductor layer on the insulator layer by a thick film method. A multilayer wiring section having a polyimide resin insulating layer at the center of a predetermined surface of the ceramic substrate, and a Cu-based conductor pattern in multiple layers with a terminal connected to the other end of the conductor wiring pattern, and the uppermost layer of this multilayer wiring section. forming an input/output pad electrically connected to at least one end of the conductor wiring pattern by a thin film method at the same time as the Cu-based conductor pattern; It is characterized by consisting of a step of attaching it to the conductor layer.
9 = I am doing it.

(作用) 本発明の配線基板およびその製造方法においては、内部
配線と電気的に接続するための導電配線パターンと環状
導電体層とが厚膜法により形成されており、環状導電体
層の内側のセラミック基板上に薄膜法により低誘電率絶
縁材料を絶縁体層としCu系導体パターンを多層的に有
する多層配線部が設けられている。
(Function) In the wiring board and the manufacturing method thereof of the present invention, the conductive wiring pattern and the annular conductor layer for electrical connection with the internal wiring are formed by a thick film method, and the conductive wiring pattern and the annular conductor layer are formed inside the annular conductor layer. A multilayer wiring section is provided on a ceramic substrate using a thin film method using a low dielectric constant insulating material as an insulating layer and having Cu-based conductor patterns in multiple layers.

従って多層配線素子にICチップ等の素子を搭載するこ
とにより、高速動作か可能なハイブリッドICが得られ
る。
Therefore, by mounting elements such as IC chips on a multilayer wiring element, a hybrid IC capable of high-speed operation can be obtained.

また、環状導電体層上に金属製キャップを取着すること
により多層配線部が気密に封止されて外気に直接触れる
ことがなく、しかもこの環状導電体層より外側の絶縁体
層がセラミック及び結晶化ガラスで構成され、ここから
厚さ方向に湿気が侵入してくることがないので、短絡腐
蝕事故等が発生ずることがなく、信頼性の高いハイブリ
ッドICが得られる。
In addition, by attaching a metal cap to the annular conductor layer, the multilayer wiring section is hermetically sealed and does not come into direct contact with the outside air. Since it is made of crystallized glass and moisture does not penetrate through it in the thickness direction, short-circuit corrosion accidents and the like do not occur, and a highly reliable hybrid IC can be obtained.

= 10− さらに、薄膜法により導電配線パターンの露出部上にC
u系の入出力パッドが形成されているので、この上に入
出力リード等を固着しやすい。
= 10- Furthermore, C was applied onto the exposed portion of the conductive wiring pattern using the thin film method.
Since U-type input/output pads are formed, it is easy to fix input/output leads, etc. thereon.

またさらにシールリングパターンとなる環状導電体層を
、特にハンダぬれ性のよい厚膜導体ペーストで印刷形成
した配線基板においては、ハンダでの金属製キャップ溶
着作業がしやすい。
Further, in a wiring board in which an annular conductor layer serving as a seal ring pattern is printed and formed using a thick film conductor paste with particularly good solder wettability, it is easy to weld the metal cap with solder.

(実施例) 以下、本発明の実施例を図面に基づいて説明する。(Example) Embodiments of the present invention will be described below based on the drawings.

第1図および第2図は、それぞれ本発明の配線基板の一
実施例を示す斜視図および要部拡大断面図である。
FIG. 1 and FIG. 2 are a perspective view and an enlarged sectional view of essential parts, respectively, showing an embodiment of the wiring board of the present invention.

これらの図において符号5はアルミナ等のセラミックか
らなる基板を示し、このセラミック基板5表面の周辺部
には、基板中央部に向かってそれぞれ延出された複数本
の比較的短尺の導体パターン6が以下に示す厚膜法によ
りそれぞれ形成されている。
In these figures, reference numeral 5 indicates a substrate made of ceramic such as alumina, and on the peripheral portion of the surface of this ceramic substrate 5, a plurality of relatively short conductor patterns 6 are provided, each extending toward the center of the substrate. They are each formed by the thick film method shown below.

すなわち、これらの短尺の厚膜導体パターン6は例えば
CUベースト、Ag−Ptペースト、Au−Ptペース
ト。Ag−Pdペーストのような、S u −P b系
のハンダとのぬれ性が良くかつこのハンダとの拡散速度
の遅い厚膜導体ペーストを、5〜20μmの厚さにスク
リーン印刷し続いて乾燥、焼成することによって形成さ
れている。
That is, these short thick film conductor patterns 6 are made of, for example, CU base, Ag-Pt paste, or Au-Pt paste. A thick film conductor paste, such as Ag-Pd paste, which has good wettability with S u -Pb-based solder and has a slow diffusion rate with this solder, is screen printed to a thickness of 5 to 20 μm, and then dried. , is formed by firing.

またこうして形成された短尺の厚膜導体パターン6の上
には、これらの両端部をそれぞれ露出させ中央部のみを
被覆するような幅のリング状の絶縁体層7が、結晶化カ
ラスペーストを印刷、乾燥焼成することによって形成さ
れている。さらにこのリング状の絶縁体層7の上には、
これと相似形でこれよりいくらか幅の狭いリング状の導
体パターン8が、前述の厚膜導体ペーストを印刷、乾燥
、焼成することによって形成されている。
Further, on the short thick film conductor pattern 6 formed in this way, a ring-shaped insulating layer 7 is printed with crystallized color paste and has a width such that both ends thereof are exposed and only the central part is covered. It is formed by drying and firing. Furthermore, on this ring-shaped insulator layer 7,
A ring-shaped conductor pattern 8 having a similar shape and somewhat narrower than this is formed by printing, drying, and baking the thick film conductor paste described above.

またさらにこのようなリング状の厚膜導体パターン8の
内側のセラミック基板5表面には、銅を主導体としな2
ないし3種の導体からなる厚さが1μm〜10μm程度
の薄膜導体パターン9とほぼ同じ厚さのポリイミド層1
0とを、以下に示すような薄膜法によって交互に積層し
てなる銅−ポリイミド多層配線部11が設けられている
Further, on the surface of the ceramic substrate 5 inside such a ring-shaped thick film conductor pattern 8, there is a 2-layer conductor made of copper as a main conductor.
A polyimide layer 1 having approximately the same thickness as a thin film conductor pattern 9 having a thickness of approximately 1 μm to 10 μm and consisting of three types of conductors.
A copper-polyimide multilayer wiring section 11 is provided, which is formed by alternately laminating layers 0 and 0 by a thin film method as described below.

ずなわちこの多層配線部11は、まずリング状の導体パ
ターン8の内側のセラミック基板5上に銅を主導体とし
た2ないし3種の導体、例えばCr/Cu、Ti/Cu
、Cr/Cu/Cr、Ti/Cu/Cr、Cr/Cu/
Au、Ti/Cu/Au等の導体を蒸着あるいはスパッ
タリングすることにより薄膜を形成した後、フォトリソ
グラフィにより不要の部分をエツチングすることにより
第1層目の薄膜導体パターン9を形成する。そしてこの
第1層目の薄膜導体パターン9においては、その端部1
2が短尺の厚膜導体パターン6の全内側端部上に重なり
合うように形成し、短尺の厚膜導体パターン6と多層配
線部11の導体パターンとが電気的に接続されるように
構成する。
In other words, this multilayer wiring part 11 is first formed by depositing two or three types of conductors with copper as the main conductor, such as Cr/Cu and Ti/Cu, on the ceramic substrate 5 inside the ring-shaped conductor pattern 8.
, Cr/Cu/Cr, Ti/Cu/Cr, Cr/Cu/
After forming a thin film by vapor depositing or sputtering a conductor such as Au, Ti/Cu/Au, etc., a first layer thin film conductor pattern 9 is formed by etching unnecessary portions by photolithography. In this first layer thin film conductor pattern 9, the end portion 1
2 are formed so as to overlap on the entire inner end of the short thick film conductor pattern 6, and the short thick film conductor pattern 6 and the conductor pattern of the multilayer wiring section 11 are configured to be electrically connected.

このようにして形成された薄膜導体パターン9上に、有
機材料であるポリイミド樹脂をスピンコートし乾燥硬化
させてポリイミド層10を形成した後、フォトリソグラ
フィによりエツチングを行−13= って導体パターン9間を電気的に接続するための通孔1
3を形成する。
On the thus formed thin film conductor pattern 9, a polyimide resin, which is an organic material, is spin-coated and dried and hardened to form a polyimide layer 10. After that, the conductor pattern 9 is etched by photolithography. Through hole 1 for electrically connecting between
form 3.

これらの工程を繰返して薄膜導体パターン9とポリイミ
ド層10とを所定の層数を交互に積層し、最後に最上層
の薄膜導体パターン9を以下に示すようにして形成する
These steps are repeated to alternately stack a predetermined number of thin film conductor patterns 9 and polyimide layers 10, and finally, the uppermost layer thin film conductor pattern 9 is formed as shown below.

すなわち最上層においては、前記録を主導体とした2な
いし3種の導体を基板全面に蒸着あるいはスパッタリン
グした後、この薄膜導体をエツチングすることにより、
リング状の厚膜導体パターン8の内側にICチップのよ
うな能動素子や抵抗、コンデンサのような受動素子を搭
載するための複数のダイパッド14と、ボンデングワイ
ヤを介して、搭載された能動素子と多層配線部11の導
体パターンとを電気的に接続するための複数のアウター
リードポンディングパッド(OLB)15とを形成する
とともに、短尺の厚膜導体パターン6の外側露出部上に
、これより大サイズの複数個の入出力導体パッド16を
それぞれ形成する。
That is, in the uppermost layer, two or three types of conductors using the previous recording as a main conductor are deposited or sputtered on the entire surface of the substrate, and then this thin film conductor is etched.
A plurality of die pads 14 for mounting active elements such as IC chips and passive elements such as resistors and capacitors inside the ring-shaped thick film conductor pattern 8 and the mounted active elements via bonding wires. A plurality of outer lead bonding pads (OLB) 15 are formed for electrically connecting the conductor pattern of the multilayer wiring section 11 to A plurality of large-sized input/output conductor pads 16 are respectively formed.

このように構成される実施例の配線基板上には、通常次
のようにして素子か搭載され、ハイブリッドICが構成
される。
On the wiring board of the embodiment configured as described above, elements are normally mounted in the following manner to form a hybrid IC.

すなわち、第3図に示すように、多層配線部11のタイ
パッド14上には、ICチップ17や抵抗等(図示を省
略。)がそれぞれ導電製エポキシ18のような接着剤で
接着され、これらのICチップ17とOLB 15との
間は、Au線+AI線のようなボンディングワイヤ19
によって電気的に接続される。そしてリング状の厚膜導
体パターン8の」二には、コバールやF e / N 
i 42アロイのような、セラミックと熱膨張係数がほ
ぼ等しい金属からなるキャップ20が、S n / P
 b 63 /37合金のような共晶ハンダ21によっ
て固着され、ICチップ17等が搭載された領域はヘリ
ウムや窒素のような不活性ガス22が封入された状態で
気密に封止される。
That is, as shown in FIG. 3, on the tie pad 14 of the multilayer wiring section 11, an IC chip 17, a resistor, etc. (not shown) are bonded with an adhesive such as a conductive epoxy 18, and these A bonding wire 19 such as Au wire + AI wire is connected between the IC chip 17 and the OLB 15.
electrically connected by. The second part of the ring-shaped thick film conductor pattern 8 is made of Kovar or Fe/N.
The cap 20 is made of a metal such as i42 alloy, which has a coefficient of thermal expansion almost equal to that of ceramic, and has a S n / P
It is fixed with a eutectic solder 21 such as b 63 /37 alloy, and the area where the IC chip 17 and the like are mounted is hermetically sealed with an inert gas 22 such as helium or nitrogen.

さらに薄膜の入出力導体パッド16」二には、共晶ハン
ダ等を用いてクリップリード等の入出力リードや入出力
ピン(図示を省略。)が固着される。
Further, input/output leads such as clip leads and input/output pins (not shown) are fixed to the thin film input/output conductor pads 16'' using eutectic solder or the like.

従って、実施例の配線基板を用いこのようにし−15= て構成されるハイブリッドICにおいては、ICチップ
17等が搭載される多層配線部11の絶縁体層がセラミ
ックや結晶化ガラスと比べて誘電率が低いポリイミド樹
脂で構成されているので、配線の浮遊容量を小さくする
ことができ、動作の高速化が進められる。
Therefore, in the hybrid IC configured in this manner using the wiring board of the embodiment, the insulator layer of the multilayer wiring section 11 on which the IC chip 17 and the like are mounted has a dielectric property compared to ceramic or crystallized glass. Since it is made of polyimide resin with a low polyimide resin, the stray capacitance of the wiring can be reduced, and the operation speed can be increased.

また、このようなICチップ17等か搭載された領域が
金属製キャップ20で気密に封止されており、かつ金属
製キャップ20の外側に露出した基板周辺部の絶縁体層
が、耐湿性の高いアルミナ等のセラミック及び結晶化カ
ラスで構成されているので、金属製キャップ20内部の
搭載領域への湿気の侵入が完全に防止され、マイグレー
ション、ワイヤ腐蝕、結露事故等の発生がない。さらに
シールリングパターンとなるリング状の導体パターン8
がハンダとのぬれ性の良い導体によって厚膜形成されて
おり、かつ短尺の厚膜導体パターン6の露出部上にハン
ダ付は性に良い銅を主導体とした2ないし3種の導体に
より薄膜入出力導体パッド1−6が形成されているので
、金属製キャップ20や入出力リード等の固着強度の高
いハイブリッドICを得ることができる。
Further, the area where the IC chip 17 and the like are mounted is hermetically sealed with a metal cap 20, and the insulating layer around the substrate exposed outside the metal cap 20 is made of moisture-resistant material. Since it is made of high-quality ceramic such as alumina and crystallized glass, moisture is completely prevented from entering the mounting area inside the metal cap 20, and there is no occurrence of migration, wire corrosion, dew condensation, etc. Furthermore, a ring-shaped conductor pattern 8 that becomes a seal ring pattern
is formed as a thick film of a conductor that has good wettability with solder, and on the exposed part of the short thick film conductor pattern 6, a thin film is formed of two or three types of conductors with copper as the main conductor, which has good solderability. Since the input/output conductor pads 1-6 are formed, a hybrid IC with high fixing strength for the metal cap 20, input/output leads, etc. can be obtained.

[発明の効果] 以上の説明から明らかなように、本発明の配線基板およ
びその製造方法によれば、金属製キャップ等で気密に封
止された素子の搭載領域内へ湿気が侵入することがなく
、短絡腐蝕事故等が発生することがない。従って、信頼
性が高く素子の高速動作が可能なハイブリッドICを得
ることができる。
[Effects of the Invention] As is clear from the above description, according to the wiring board and the method for manufacturing the same of the present invention, moisture does not infiltrate into the mounting area of the element that is hermetically sealed with a metal cap or the like. Therefore, short circuit corrosion accidents will not occur. Therefore, it is possible to obtain a hybrid IC that has high reliability and allows high-speed operation of its elements.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図および第2図は、それぞれ本発明の配線基板の一
実施例を示す斜視図および要部拡大断面図、第3図は実
施例の配線基板を用いて構成したハイブリッドICの要
部拡大断面図、第4図は従来の銅−ポリイミド多層配線
の基板の断面図である。 5・・・・・・・・・セラミック基板 6・・・・・・・・・短尺の厚膜導体パターン7・・・
・・・・・・リング状の絶縁体層8・・・・・・・・・
リング状の厚膜導体パターン9・・・・・・・・・薄膜
導体パターン10・・・・・・・・・ポリイミド層 11・・・・・・・・・多層配線部 13・・・・・・・・・通孔 14・・・・・・・・・グイパッド 15・・・・・・・・・0LB 17・・・・・・・・・ICチップ 20・・・・・・・・・金属製キャップ21・・・・・
・・・・ハンダ
FIGS. 1 and 2 are a perspective view and an enlarged cross-sectional view of the main parts of an embodiment of the wiring board of the present invention, respectively, and FIG. 3 is an enlarged view of the main parts of a hybrid IC constructed using the wiring board of the embodiment. 4 is a cross-sectional view of a conventional copper-polyimide multilayer wiring board. 5...Ceramic substrate 6...Short thick film conductor pattern 7...
・・・・・・Ring-shaped insulator layer 8 ・・・・・・・・・
Ring-shaped thick film conductor pattern 9...Thin film conductor pattern 10...Polyimide layer 11...Multilayer wiring section 13... ...Through hole 14...Gui pad 15...0LB 17...IC chip 20...・Metal cap 21...
・・・Solder

Claims (13)

【特許請求の範囲】[Claims] (1)セラミック基板と、 このセラミック基板の所定面中央部に配設された低誘電
率絶縁材料を絶縁体層としCu系導体パターンを多層的
に有する多層配線部と、 前記セラミック基板の所定面周辺部に前記多層配線部に
対し離間して形設された入出力パッドと、この入出力パ
ッドと前記多層配線部との間に配設され一端は入出力パ
ッドに他端は多層配線部の端子にそれぞれ電気的に接続
された導電配線パターンと、 この導電配線パターンの少なくとも一部をそれぞれ被覆
しながらかつ前記多層配線部を囲繞するよう前記セラミ
ック基板の所定面に環状に形設された耐湿性材料からな
る絶縁体層と、 この絶縁体層上に形設された環状導電体層と、前記多層
配線部を覆うように基部が前記環状導電体層に取着され
た導電性キャップと、 を具備することを特徴とする配線基板。
(1) a ceramic substrate; a multilayer wiring section having a multilayered Cu-based conductor pattern with a low dielectric constant insulating material as an insulator layer disposed at the center of a predetermined surface of the ceramic substrate; An input/output pad is formed on the periphery to be spaced apart from the multilayer wiring section, and an input/output pad is provided between the input/output pad and the multilayer wiring section, one end of which is an input/output pad, and the other end of which is an input/output pad of the multilayer wiring section. conductive wiring patterns each electrically connected to the terminals; and a moisture-proof ring formed in a ring shape on a predetermined surface of the ceramic substrate so as to cover at least a portion of each of the conductive wiring patterns and to surround the multilayer wiring section. an insulator layer made of a conductive material; an annular conductor layer formed on the insulator layer; a conductive cap having a base attached to the annular conductor layer so as to cover the multilayer wiring section; A wiring board comprising:
(2)セラミック基板が、アルミナからなる基板である
特許請求の範囲第1項記載の配線基板。
(2) The wiring board according to claim 1, wherein the ceramic substrate is a substrate made of alumina.
(3)Cu系導体パターンが、Cr/Cu、Ti/Cu
、Cr/Cu/Cr、Ti/Cu/Ti、Cr/Cu/
Au、或いはTi/Cu/Auである特許請求の範囲第
1項記載の配線基板。
(3) Cu-based conductor pattern is Cr/Cu, Ti/Cu
, Cr/Cu/Cr, Ti/Cu/Ti, Cr/Cu/
The wiring board according to claim 1, which is made of Au or Ti/Cu/Au.
(4)多層配線部を構成するCu系導体パターンの最下
層のCu系導体パターンの端部が、導電配線パターンの
他端に重ね合わせられて電気的に接続されている特許請
求の範囲第1項記載の配線基板。
(4) The end of the lowest layer of the Cu-based conductor pattern of the Cu-based conductor pattern constituting the multilayer wiring section is overlapped and electrically connected to the other end of the conductive wiring pattern. Wiring board described in section.
(5)低誘電率絶縁材料が、ポリイミド樹脂である特許
請求の範囲第1項記載の配線基板。
(5) The wiring board according to claim 1, wherein the low dielectric constant insulating material is a polyimide resin.
(6)耐湿性材料が、結晶化ガラスである特許請求の範
囲第1項記載の配線基板。
(6) The wiring board according to claim 1, wherein the moisture-resistant material is crystallized glass.
(7)導電性キャップが、金属製キャップである特許請
求の範囲第1項記載の配線基板。
(7) The wiring board according to claim 1, wherein the conductive cap is a metal cap.
(8)環状導電体層が、導電性キャップを取着するため
のシールリングパターンである特許請求の範囲第1項記
載の配線基板。
(8) The wiring board according to claim 1, wherein the annular conductive layer is a seal ring pattern for attaching a conductive cap.
(9)セラミック基板の所定面に一端が周辺部に他端が
中央部に向かう導体配線パターンを厚膜法により形成す
る工程と、 前記導電配線パターンの少なくとも一部をそれぞれ被覆
しながらかつ前記セラミック基板の所定面中央部を囲繞
するように環状に結晶化ガラスからなる絶縁体層を形成
する工程と、 前記絶縁体層上に環状導電体層を厚膜法により形成する
工程と、 前記セラミック基板の所定面中央部にポリイミド樹脂を
絶縁体層とし端子が前記導体配線パターンの他端に接続
されるCu系導体パターンを多層的に有する多層配線部
とこの多層配線部の最上層のCu系導体パターンと同時
に少なくとも前記導体配線パターンの一端に電気的に接
続される入出力パッドとを薄膜法により形成する工程と
、前記多層配線部を覆うように導電性キャップの基部を
前記環状導電体層に取着する工程と、からなることを特
徴とする配線基板の製造方法。
(9) forming a conductive wiring pattern on a predetermined surface of a ceramic substrate with one end facing the periphery and the other end facing the center using a thick film method; forming an annular insulating layer made of crystallized glass so as to surround a central portion of a predetermined surface of the substrate; forming an annular conductive layer on the insulating layer by a thick film method; A multilayer wiring section having a polyimide resin as an insulating layer in the center of a predetermined surface and a Cu-based conductor pattern in multiple layers with terminals connected to the other end of the conductor wiring pattern, and a Cu-based conductor in the uppermost layer of this multilayer wiring section. simultaneously forming an input/output pad electrically connected to at least one end of the conductor wiring pattern by a thin film method; and attaching a base of a conductive cap to the annular conductor layer so as to cover the multilayer wiring part. A method for manufacturing a wiring board, comprising the steps of: attaching the board.
(10)導体配線パターンおよび環状導電体層を形成す
る工程は、それぞれハンダぬれ性が良くかつハンダとの
拡散速度の遅い厚膜導体ペーストを印刷、乾燥、焼成し
てなるものである特許請求の範囲第9項記載の配線基板
の製造方法。
(10) The process of forming the conductor wiring pattern and the annular conductor layer is performed by printing, drying, and baking a thick film conductor paste that has good solder wettability and a slow diffusion rate with solder. A method for manufacturing a wiring board according to scope item 9.
(11)絶縁体層を形成する工程は、厚膜結晶化ガラス
ペーストを印刷、乾燥、焼成してなるものである特許請
求の範囲第9項記載の配線基板の製造方法。
(11) The method of manufacturing a wiring board according to claim 9, wherein the step of forming the insulator layer is performed by printing, drying, and firing a thick film crystallized glass paste.
(12)Cu系導体パターンを形成する工程は、Cr/
Cu、Ti/Cu、Cr/Cu/Cr、Ti/Cu/T
i、Cr/Cu/Au、或いはTi/Cu/Auからな
る薄膜を蒸着或いはスパッタリングし、フォトリソグラ
フィにより不要部分をエッチングしてなるものである特
許請求の範囲第9項記載の配線基板の製造方法。
(12) The step of forming a Cu-based conductor pattern involves Cr/
Cu, Ti/Cu, Cr/Cu/Cr, Ti/Cu/T
The method for manufacturing a wiring board according to claim 9, wherein a thin film made of i, Cr/Cu/Au, or Ti/Cu/Au is deposited or sputtered, and unnecessary parts are etched by photolithography. .
(13)ポリイミド樹脂の絶縁体層を形成する工程は、
スピンコートによりポリイミド樹脂の薄膜を形成し、フ
ォトリソグラフィによりエッチングしてなるものである
特許請求の範囲第9項記載の配線基板の製造方法。
(13) The step of forming an insulating layer of polyimide resin is as follows:
10. The method of manufacturing a wiring board according to claim 9, wherein a thin film of polyimide resin is formed by spin coating and etched by photolithography.
JP25916886A 1986-10-29 1986-10-30 Wiring board and manufacture of the same Granted JPS63111697A (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP25916886A JPS63111697A (en) 1986-10-30 1986-10-30 Wiring board and manufacture of the same
EP87309593A EP0266210B1 (en) 1986-10-29 1987-10-29 Electronic apparatus comprising a ceramic substrate
DE8787309593T DE3784213T2 (en) 1986-10-29 1987-10-29 ELECTRONIC APPARATUS WITH A CERAMIC SUBSTRATE.
US07/817,996 US5153709A (en) 1986-10-29 1992-01-09 Electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25916886A JPS63111697A (en) 1986-10-30 1986-10-30 Wiring board and manufacture of the same

Publications (2)

Publication Number Publication Date
JPS63111697A true JPS63111697A (en) 1988-05-16
JPH0365034B2 JPH0365034B2 (en) 1991-10-09

Family

ID=17330299

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25916886A Granted JPS63111697A (en) 1986-10-29 1986-10-30 Wiring board and manufacture of the same

Country Status (1)

Country Link
JP (1) JPS63111697A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02101545U (en) * 1989-01-30 1990-08-13
JPH0613533A (en) * 1992-06-24 1994-01-21 Toshiba Corp Multichip module
JP2018101657A (en) * 2016-12-19 2018-06-28 ローム株式会社 Sensor module

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02101545U (en) * 1989-01-30 1990-08-13
JPH0613533A (en) * 1992-06-24 1994-01-21 Toshiba Corp Multichip module
JP2018101657A (en) * 2016-12-19 2018-06-28 ローム株式会社 Sensor module

Also Published As

Publication number Publication date
JPH0365034B2 (en) 1991-10-09

Similar Documents

Publication Publication Date Title
EP0266210B1 (en) Electronic apparatus comprising a ceramic substrate
US5897724A (en) Method of producing a hybrid integrated circuit
US5227583A (en) Ceramic package and method for making same
US5828093A (en) Ceramic capacitor and semiconductor device in which the ceramic capacitor is mounted
US20050224934A1 (en) Circuit device
US6583019B2 (en) Perimeter anchored thick film pad
JPH08274575A (en) Composite element mount circuit board
US4639830A (en) Packaged electronic device
JPS63111697A (en) Wiring board and manufacture of the same
JP2002373961A (en) Resin sealed electronic device
JPH04206658A (en) Hermetic seal type electric circuit device
JPS63111696A (en) Wiring board and manufacture of the same
JPS63110755A (en) Wiring substrate and manufacture thereof
JPS6016749B2 (en) Packages for integrated circuits
JPH02164096A (en) Multilayer electronic circuit board and its manufacture
JPH06124850A (en) Laminated composite electronic component
JPS6318335B2 (en)
JPS59201452A (en) Device sealing for high density tape bonding
JP3250166B2 (en) Multilayer composite electronic components
JP2841825B2 (en) Hybrid integrated circuit
JP3565872B2 (en) Thin film multilayer wiring board
JPH05343470A (en) Semiconductor device
JPS6235552A (en) Manufacture of semiconductor placing device
JPS62216348A (en) Package for semiconductor element and manufacture thereof
JPH05343476A (en) Semiconductor device

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term