KR100661639B1 - 표면실장 가능한 저온 동시소성 세라믹모듈 패키지 및 그제작방법 - Google Patents

표면실장 가능한 저온 동시소성 세라믹모듈 패키지 및 그제작방법 Download PDF

Info

Publication number
KR100661639B1
KR100661639B1 KR1019990058146A KR19990058146A KR100661639B1 KR 100661639 B1 KR100661639 B1 KR 100661639B1 KR 1019990058146 A KR1019990058146 A KR 1019990058146A KR 19990058146 A KR19990058146 A KR 19990058146A KR 100661639 B1 KR100661639 B1 KR 100661639B1
Authority
KR
South Korea
Prior art keywords
solder
integrated circuit
module
cofired ceramic
paste
Prior art date
Application number
KR1019990058146A
Other languages
English (en)
Other versions
KR20010056608A (ko
Inventor
문제도
박윤휘
Original Assignee
고등기술연구원연구조합
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 고등기술연구원연구조합 filed Critical 고등기술연구원연구조합
Priority to KR1019990058146A priority Critical patent/KR100661639B1/ko
Publication of KR20010056608A publication Critical patent/KR20010056608A/ko
Application granted granted Critical
Publication of KR100661639B1 publication Critical patent/KR100661639B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

표면실장 가능한 동시소성 세라믹 모듈 패키지는 모듈의 상부표면에 솔더 패드를 형성하고, 그린시트 적층체의 중앙부에 캐비티를 형성하여 그 캐비티 내부에 집적회로 칩 및 수동소자들을 내장시킴으로써, 표면실장소자 형태로서 다른 보드등에 실장될 수 있게 된다. 이러한 솔더 패드는 상부표면에 Ag/Pd 페이스트로 충진되어 형성된 패드상에 솔더 마스크를 이용하여 솔더 페이스트를 인쇄한 후, 모듈의 온도를 상기 솔더 페이스트의 용융점 이상으로 가열하여 형성된다. 본 발명에 의하면, 모듈에 리드핀을 형성시키는 공정에 비하여 원가 및 신뢰성 측면에서 유리한 장점을 갖고 있으며, 다른 기판으로의 실장에서도 신뢰성과 작업성을 향상시킬 수 있다.
세라믹 모듈, 표면실장소자, 솔더

Description

표면실장 가능한 저온 동시소성 세라믹모듈 패키지 및 그 제작방법{LOW TEMPERATURE COFIRED CERAMIC MODULE PACKAGE FUCTIONING AS SURFACE MOUNTED DEVICE AND METHOD OF PRODUCING THE SAME}
도 1은 통상의 측면 핀 어레이된 저온 동시소성 세라믹 모듈 패키지의 평면도이다.
도 2는 도 1의 측면 핀 어레이된 저온 동시소성 세라믹 모듈의 단면도이다.
도 3은 본 발명의 일실시예에 따른 저온 동시소성 세라믹 모듈 패키지의 평면도이다.
도 4는 본 발명의 일실시예에 따른 표면실장 가능한 저온 동시소성 세라믹 모듈 패키지의 측단면도이다.
〈도면의 주요부분에 대한 부호의 설명〉
200: 세라믹 모듈 210: 비어홀
220: 캐버티 230; 솔더 패드
240: 집적회로 칩 250: 표면실장부품
260: 금속기판 270: 그린시트 적층체
본 발명은 저온 동시소성 세라믹 (Low Temperature Cofired Ceramic on Metal) 모듈 패키지에 관한 것으로, 특히 LTCC-M 모듈의 표면을 이용하여 다른 보드등에 실장시킬 수 있는 표면실장 가능한 저온 동시소성 세라믹 모듈 패키지 및 그 제작방법에 관한 것이다.
최근에, 전자기기의 소형화, 경량화, 고밀도화 및 고신뢰성화의 추세에 따라, 여러 가지 다양한 형태의 전자 디바이스들이 단일 모듈 또는 팩키지내에 상호 연결된(Interconnected) 집적회로 칩들을 사용한다. 이러한 멀티칩 모듈(Muti-chip Module)들은 다시 PCB와 같은 기판과 전기적으로 연결하게 되는데, 이러한 전기적 연결을 위해 모듈의 입출력 단자들 각각에 입출력 리드핀을 연결하고, 이러한 입출력 리드핀들을 통해 기판과 접속하게 된다.
이러한 입출력 리드핀들은 보통 모듈의 측면에 어레이되었다. 이것은 모듈 내에 형성되는 집적회로들을 보호하기 위한 것으로 집적회로들이 배치되는 위치를 피하여 모듈의 일측에 배치되는 것이다. 예를 들면 저온 동시소성 세라믹 모듈에서는 모듈에 형성된 집적회로들을 보호하기 위하여 모듈 측면에 모듈과 평행한 방향으로 핀이 어레이되었다.
이하에 측면 핀 어레이된 저온 동시소성 세라믹 모듈 패키지에 관하여 설명하겠다.
도 1은 통상의 측면 핀 어레이된 저온 동시소성 세라믹 모듈 패키지의 평면도이고, 도 2는 도 1의 측면 핀 어레이된 저온 동시소성 세라믹 모듈의 단면도이 다.
도 1 및 2를 참조하면, 금속상 저온 동시소성 세라믹 (Low Temperature Cofired Ceramic on Metal : LTCC-M) 모듈(100)의 상부에는 집적회로 칩(110)들 및 표면 실장 부품(120)(SMD: Surface Mounted Device)가 놓인다. LTCC-M 모듈(100)의 상부의 일측에는 집적회로의 여러 가지 소자들을 외부와 전기적으로 연결시키기 위하여 각 집적회로로부터 연결되어 나온 일련의 입출력 단자(130)들이 형성되어 있다. LTCC-M 모듈(100)을 다른 회로 기판(도시하지 않음)과 회로적으로 연결하기 위하여, LTCC-M 모듈(100)의 입출력 단자(130)들이 형성된 측방에 LTCC-M 모듈(100) 면과 평행한 방향으로 입출력 단자(130) 각각과 접속되는 접속용 리드핀(140)을 연결 설치한다. 이리하여, LTCC-M 모듈의 다수의 입출력 단자(130)들과 연결된 다수의 접속용 리드 핀(140)을 통해 다른 회로나 부품들과 연결할 수 있게 된다.
도 2를 참조하면, LTCC-M 모듈(100)은 금속기판(150), 그린시트(160), 및 집적회로 칩(110) 등으로 구성된다. 최종 LTCC-M 모듈(100) 내부에 다층 회로를 구성하려면 층간 회로를 연결할 수 있는 구멍이 필요한데, 이를 비어홀(via hole: 163)이라 한다. 비어홀(163)은 펀처(puncher)를 사용하여 모듈 회로도에 따라 형성한다. 다음으로, 인쇄기를 이용하여 도전체 페이스트를 비어홀(163)에 채우는 비어 필(via fill) 공정을 수행한다. 다층회로를 구성하기 위하여 그린시트(160) 위에 레지스터(resistor), 컨덕터(conductor), 캐패시터(capacitor), 및 인덕터(inductor) 등의 수동소자(165)로 구성되는 회로 패턴을 프린팅한다. 상기와 같이 회로 패턴이 프린팅된 다수의 그린시트들(160)을 적층하여 그린 적층체(170)로 만든다. 금속 기판(150) 위에 형성된 글레이즈층(155)에 의해 금속 기판(150)에 그린 적층체(170)를 부착하여 그린 압착체(180)를 형성한다. 그린 적층체(170)에 금속 기판(150)을 부착시키는 이유는 소성 후 세라믹의 x-y 방향의 수축을 억제하기 위함이다. 그린 압착체(180)는 벨트 로에서 동시에 소성된다. 소성 과정이 완료된 LTCC-M의 상부 표면에 입출력 단자(130)들을 프린팅한 후 후-소정(post-firing) 공정을 거쳐 LTCC-M 모듈 표면의 회로를 완성한다.
이러한 종래의 측면 핀 어레이된 저온 동시소성 세라믹 모듈에 의하면, 리드핀이 모듈의 측면에 일렬로 배치되게 되므로 모듈 사이즈에 비하여 핀의 수가 너무 작게 할당되어 핀의 수에 제약을 받는 문제점이 있었다.
또한, 리드핀 결합부가 기계적으로 약하여 제조수율이 저하되는 원인이 되므로 이 리드핀 결합부의 기계적 강도를 강화하기 위하여 별도의 보강공정을 필요로 하며, 이러한 추가의 공정은 제작원가를 상승시키는 원인이 되었다.
뿐만 아니라, 리드핀을 사용하여 제작하는 경우 모듈을 세워서 설치하기 때문에 모듈의 높이 만큼 공간을 차지하여 전체적인 시스템의 크기를 제약하는 단점이 있었다.
이에, 본 발명은 상기한 문제점을 해결하기 위하여 창출된 것으로서, 본 발명의 목적은 기존에 사용되는 리드핀 형태의 모듈이 아니라 LTCC-M 모듈의 표면을 이용하여 보드등에 용이하게 실장시킬 수 있는 표면실장 가능한 저온 동시소성 세라믹 모듈 패키지를 제공하는 것이다.
본 발명의 또 다른 목적은 다른 기판의 실장에서 신뢰성과 작업성을 향상시킨 표면실장장치로서의 저온 동시소성 세라믹 모듈 패키지를 제공하는 것이다.
상기와 같은 목적들을 달성하기 위한 본 발명의 일실시예에 따른 표면실장 가능한 저온 동시소성 세라믹 모듈 패키지는 그레이즈 처리된 금속기판; 집적회로 칩 및 수동소자를 실장하기 위한 캐비티를 형성하고, 상기 금속기판 위에 적층되는 그린시트 적층체; 및 상기 그린시트 적층체의 상부표면에 돌출형성된 다수의 솔더 패드를 포함한다.
상기 캐비티는 상기 집적회로 칩 및 수동소자의 실장 높이보다 높게 천공된다.
상기 집적회로 칩은 상기 캐비티 내에 와이어 본딩 및 플립 칩 본딩중 어느 하나의 방법에 의해 실장되고, 상기 수동소자는 상기 캐비티 내에 솔더를 이용하여 실장된다.
또한, 상기 수동소자의 실장을 위해 사용되는 솔더의 용융온도는 상기 그린시트 적층체의 상부표면에 형성된 솔더패드의 용융온도보다 높다.
본 발명의 일실시예에 따른 표면실장 가능한 저온 동시소성 세라믹 모듈 패키지의 제작방법은 상부 그린시트의 상부표면에 비어홀을 형성하는 단계; 상기 비어홀에 도전체 페이스트를 충진하여 패드를 형성하는 단계; 집적회로 칩 및 수동소자를 실장하기 위해 다수의 그린시트에 캐비티를 형성하는 단계; 상기 집적회로 칩이 위치할 부분에 Au 페이스트를 인쇄하고, 상기 수동소자가 위치할 부분에 Ag/Pd 페이스트를 인쇄하는 단계; 다수의 그린시트를 그레이즈 처리된 금속기판상에 적층하고 소성하여 모듈을 형성하는 단계; 상기 집적회로 칩과 상기 수동소자를 상기 모듈내의 상기 캐비티에 실장하는 단계; 소성된 모듈의 표면에 원하는 패턴을 스크린 프린팅한 후 후-소성시키는 단계; 솔더 마스크를 이용하여 상기 패드에 솔더 페이스트를 인쇄하는 단계; 및 모듈의 온도를 상기 솔더 페이스트의 용융점 이상으로 가열하여 솔더 패드를 형성시키는 단계를 포함한다.
이하, 도면을 참조하여 본 발명의 실시예를 통해 본 발명을 보다 상세히 설명한다.
도 3은 본 발명의 일실시예에 따른 저온 동시소성 세라믹 모듈 패키지의 평면도이고, 도 4는 본 발명의 일실시예에 따른 표면실장 가능한 저온 동시소성 세라믹 모듈 패키지의 측단면도이다.
도 3 및 도 4를 참조하면, 본 발명에 따른 표면실장 가능한 저온 동시소성 세라믹(LTCC-M:low temperature cofired ceramic on metal) 모듈(200)의 상면에는 비어홀(210)이 형성되어 있다. 상기 비어홀(210)에는 Ag/Pd 페이스트가 충진되어 패드가 형성된다. 상기 패드에는 솔더 마스크를 이용하여 솔더 페이스트를 인쇄하고, 인쇄된 솔더 페이스트를 가열하여 솔더 패드(230)을 돌출형성시킨다. 또한, 그린시트 적층체(270)에 캐비티(cavity:220)을 형성시키고, 그 캐비티(220) 내에 집적회로 칩(240) 및 수동소자(250)들을 실장한다. 상기 그린시트 적층체(270)는 금속기판(260)에 적층되어 함께 소성처리된다. 이러한 구성을 갖는 본 발명에 따른 LTCC-M 모듈(200)은 일종의 플립 칩(flip chip) 형태의 패키지와 같이 모듈을 거꾸로 뒤집어서 사용하게 된다. 즉, 모듈의 상부표면에 형성된 솔더 패드(230)에 의해 다른 보드(board)등에 용이하게 실장될 수 있는 것이다.
이하에서, 본 발명의 일실시예에 따른 표면실장 가능한 저온 동시소성 세라믹 모듈 패키지 및 그 제작방법이 설명될 것이다.
먼저, 상부 그린시트의 상부표면을 표면실장소자(SMD: Surface Mounted Device) 형식으로 이용하기 위해 표면실장소자로 사용될 부분에 비어홀(via hole:210)을 형성한다. 이렇게 형성된 비어홀(210)에 도전체 페이스트인 Ag/Pd 페이스트를 충전하여 비어홀(210) 표면에 패드를 형성한다. 상기 패드에 전기적 연결을 위해 다른 부분의 그린시트에는 스크린 프린터에 의해 적절한 회로를 형성시킨다.
또한, 집적회로 칩(240) 및 수동소자(250)를 실장하기 위해 다수의 그린시트에 캐비티(220)를 형성하고, 상기 집적회로 칩(240)이 위치할 부분에 Au 페이스트를 인쇄하고, 상기 수동소자(250)가 위치할 부분에 Ag/Pd 페이스트를 인쇄한다. 이때, 상기 캐비티(220)의 높이는 집적회로 칩(240) 및 수동소자(250)들이 캐비티(220)안에 실장된 상태에서 상부표면에서 보이지 않을 정도의 높이를 갖도록 설계하여야 한다. 또한, 상기 캐비티(220)의 면적은 각각의 실장 공정에 적합하도록 설계하는데, 즉 집적회로 칩의 경우는 와이어 본딩 및 플립 칩 본딩의 작업이 가능하도록 설계하고, 수동소자의 경우는 작업기계(SMD machine)의 유효 작업 거리에 맞도록 설계한다. 이렇게 준비된 다수의 그린시트를 금속기판상에 적층하여 동시에 소성시킨다.
그 후에, 상기 집적회로 칩(240)은 와이어 본딩(wire bonding) 또는 플립 칩 본딩(flip chip bonding)에 의해 상기 캐비티(220) 내에 실장되고, 상기 수동소자(250)는 솔더(solder)에 의해 상기 캐비티 내에 실장된다. 이때, 상기 집적회로 칩(240)의 와이어 본딩후에 와이어 본딩된 부분을 보호하기 위하여 몰딩처리를 하는데, 상기 몰딩된 부분이 상부표면 이상으로 돌출되지 않도록 하는 것이 바람직하다.
또한, 소성된 모듈의 표면에 원하는 패턴을 스크린 프린팅한 후 후-소성(post-firing)시키고, 모듈(200)의 상부표면에 형성된 패드부분에 솔더 마스크(solder mask)를 이용하여 솔더 페이스트(solder paste)를 인쇄한다. 이렇게 형성된 모듈(200)의 온도를 상기 솔더 페이스트의 용융점 이상으로 가열하여 솔더 패드(solder pad:230)를 형성하게 된다.
이때, 상기 수동소자(250)의 실장을 위해 사용되는 솔더는 상기 그린시트 적층체(270)의 상부표면에 형성된 솔더 패드(230)의 용융온도보다 높은 것을 사용하는 것이 바람직하다.
상기의 공정을 통해 형성된 모듈은 그대로 표면실장소자 형태로 사용할 수 있는 상태가 되어 다른 보드(board)에 쉽게 장착될 수 있게 된다.
이상, 본 발명에 따른 표면실장 가능한 저온 동시소성 세라믹 모듈은 리드핀을 사용하지 않기 때문에 리드핀 형성을 위한 제조공정이 없어지고 핀을 사용하지 않는 것 만큼의 원가가 절감된다.
이와같은 원가절감의 효과 및 간단한 공정으로 인해 제품의 수율 및 신뢰성을 높일 수 있으며, 작업성도 향상시킬 수 있다.
또한, 본 발명에 따른 세라믹 모듈을 표면실장소자 형태로 다른 보드등에 실장하게 되므로 시스템 전체의 크기를 크게 축소시킬 수 있다.
본 발명을 상기한 실시 예를 들어 구체적으로 설명하였지만, 본 발명은 이에 제한되는 것이 아니고, 당업자의 통상의 지식의 범위 내에서 그 변형이나 개량이 가능하다.

Claims (11)

  1. 그레이즈 처리된 금속기판;
    집적회로 칩 및 수동소자를 실장하기 위한 캐비티를 형성하고, 상기 금속기판 위에 적층되는 그린시트 적층체; 및
    상기 그린시트 적층체의 상부표면에 돌출형성된 다수의 솔더 패드를 포함하는 것을 특징으로 하는 표면실장 가능한 저온 동시소성 세라믹 모듈 패키지.
  2. 제 1항에 있어서, 상기 캐비티는 상기 집적회로 칩 및 수동소자의 실장 높이보다 높게 천공되는 것을 특징으로 하는 표면실장 가능한 저온 동시소성 세라믹 모듈 패키지.
  3. 제 1항에 있어서, 상기 집적회로 칩은 상기 캐비티 내에 와이어 본딩 및 플립 칩 본딩중 어느 하나의 방법에 의해 실장되는 것을 특징으로 하는 표면실장 가능한 저온 동시소성 세라믹 모듈 패키지.
  4. 제 1항에 있어서, 상기 수동소자는 상기 캐비티 내에 솔더를 이용하여 실장되는 것을 특징으로 하는 표면실장 가능한 저온 동시소성 세라믹 모듈 패키지.
  5. 제 4항에 있어서, 상기 수동소자의 실장을 위해 사용되는 솔더의 용융온도는 상기 그린시트 적층체의 상부표면에 형성된 솔더패드의 용융온도보다 높은 것을 특징으로하는 표면실장 가능한 저온 동시소성 세라믹 모듈 패키지.
  6. 상부 그린시트의 상부표면에 비어홀을 형성하는 단계;
    상기 비어홀에 도전체 페이스트를 충진하여 패드를 형성하는 단계;
    집적회로 칩 및 수동소자를 실장하기 위해 다수의 그린시트에 캐비티를 형성하는 단계;
    상기 집적회로 칩이 위치할 부분에 Au 페이스트를 인쇄하고, 상기 수동소자가 위치할 부분에 Ag/Pd 페이스트를 인쇄하는 단계;
    다수의 그린시트를 그레이즈 처리된 금속기판상에 적층하고 소성하여 모듈을 형성하는 단계;
    상기 집적회로 칩과 상기 수동소자를 상기 모듈내의 상기 캐비티에 실장하는 단계;
    소성된 모듈의 표면에 원하는 패턴을 스크린 프린팅한 후 후-소성시키는 단계;
    솔더 마스크를 이용하여 상기 패드에 솔더 페이스트를 인쇄하는 단계; 및
    모듈의 온도를 상기 솔더 페이스트의 용융점 이상으로 가열하여 솔더 패드를 형성시키는 단계를 포함하는 것을 특징으로 하는 표면실장 가능한 저온 동시소성 세라믹 모듈 패키지의 제작방법.
  7. 제 6항에 있어서, 상기 패드 형성단계에서 상기 도전체 페이스트는 Ag/Pd 페이스트인 것을 특징으로 하는 표면실장 가능한 저온 동시소성 세라믹 모듈 패키지의 제작방법.
  8. 제 6항에 있어서, 상기 집적회로 칩은 와이어 본딩 및 플립 칩 본딩 중 어느 하나의 공정에 의해 실장되는 것을 특징으로 하는 표면실장 가능한 저온 동시소성 세라믹 모듈 패키지의 제작방법.
  9. 제 6항에 있어서, 상기 수동소자는 솔더에 의해 실장되는 것을 특징으로 하는 표면실장 가능한 저온 동시소성 세라믹 모듈 패키지의 제작방법.
  10. 제 9항에 있어서, 상기 수동소자의 실장을 위해 사용되는 솔더의 용융온도는 상기 그린시트 적층체의 상부표면에 형성된 솔더패드의 용융온도보다 높은 것을 특징으로하는 표면실장 가능한 저온 동시소성 세라믹 모듈 패키지 제작방법.
  11. 제 8항에 있어서, 상기 집적회로 칩 실장 후에 상기 본딩부분을 몰딩처리하는 단계를 더 포함하는 것을 특징으로 하는 표면실장 가능한 저온 동시소성 세라믹 모듈 패키지의 제작방법.
KR1019990058146A 1999-12-16 1999-12-16 표면실장 가능한 저온 동시소성 세라믹모듈 패키지 및 그제작방법 KR100661639B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990058146A KR100661639B1 (ko) 1999-12-16 1999-12-16 표면실장 가능한 저온 동시소성 세라믹모듈 패키지 및 그제작방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990058146A KR100661639B1 (ko) 1999-12-16 1999-12-16 표면실장 가능한 저온 동시소성 세라믹모듈 패키지 및 그제작방법

Publications (2)

Publication Number Publication Date
KR20010056608A KR20010056608A (ko) 2001-07-04
KR100661639B1 true KR100661639B1 (ko) 2006-12-27

Family

ID=19626235

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990058146A KR100661639B1 (ko) 1999-12-16 1999-12-16 표면실장 가능한 저온 동시소성 세라믹모듈 패키지 및 그제작방법

Country Status (1)

Country Link
KR (1) KR100661639B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100970659B1 (ko) 2008-03-21 2010-07-15 주식회사 탑 엔지니어링 고 신뢰성 다층 기판

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100744930B1 (ko) * 2006-02-01 2007-08-01 삼성전기주식회사 Ｌｔｃｃ 모듈의 제조 방법
KR100783462B1 (ko) * 2006-06-07 2007-12-07 삼성전기주식회사 전자 소자 내장형 인쇄회로기판 및 그 제조방법
KR101439778B1 (ko) * 2013-06-25 2014-09-11 주식회사 포스코 전자 소자가 형성된 메탈기판의 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100970659B1 (ko) 2008-03-21 2010-07-15 주식회사 탑 엔지니어링 고 신뢰성 다층 기판

Also Published As

Publication number Publication date
KR20010056608A (ko) 2001-07-04

Similar Documents

Publication Publication Date Title
KR100277400B1 (ko) 기판 및 세라믹패키지
US7569925B2 (en) Module with built-in component
US6418030B1 (en) Multi-chip module
EP1041631B1 (en) Capacitor-built-in-type printed wiring substrate, printed wiring substrate, and capacitor
WO2002089207A2 (en) High performance, low cost microelectronic circuit package with interposer
KR20010108329A (ko) 높은 양호도의 반응성 소자를 구비하는 집적 회로를 위한장치 및 방법
US7320604B2 (en) Electronic circuit module and method for fabrication thereof
KR100835061B1 (ko) 반도체 칩 패키지
US6320249B1 (en) Multiple line grids incorporating therein circuit elements
US7515434B2 (en) Technique for enhancing circuit density and performance
KR100661639B1 (ko) 표면실장 가능한 저온 동시소성 세라믹모듈 패키지 및 그제작방법
JP2002289747A (ja) セラミック基板、複合基板、及びセラミック基板の製造方法
US6776862B2 (en) Multilayered ceramic board, method for fabricating the same, and electronic device using multilayered ceramic board
JPH11238994A (ja) 表面実装用基板
JP2004056115A (ja) 多層配線基板
JP2006344789A (ja) 電子回路モジュール及び半導体パッケージ
KR100331986B1 (ko) 하면 핀 어레이된 저온 동시 소성 세라믹 모듈 패키지
KR100604376B1 (ko) 동시 소성 세라믹 모듈(ｌｔｃｃ-ｍ) 패키지 및 그 제조방법
KR100970659B1 (ko) 고 신뢰성 다층 기판
KR100711008B1 (ko) 혼합형 세라믹 모듈 패키지 제작방법
JPH10173083A (ja) 電子部品搭載用配線基板とその製造方法
JPH0473298B2 (ko)
KR100528693B1 (ko) 저온 동시소성 세라믹 다층기판의 제조방법
US20020027011A1 (en) Multi-chip module made of a low temperature co-fired ceramic and mounting method thereof
KR100720410B1 (ko) 수동소자가 패턴된 반도체 패키지용 섭스트레이트

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee