KR100711008B1 - 혼합형 세라믹 모듈 패키지 제작방법 - Google Patents

혼합형 세라믹 모듈 패키지 제작방법 Download PDF

Info

Publication number
KR100711008B1
KR100711008B1 KR1019990057825A KR19990057825A KR100711008B1 KR 100711008 B1 KR100711008 B1 KR 100711008B1 KR 1019990057825 A KR1019990057825 A KR 1019990057825A KR 19990057825 A KR19990057825 A KR 19990057825A KR 100711008 B1 KR100711008 B1 KR 100711008B1
Authority
KR
South Korea
Prior art keywords
metal substrate
green sheet
hole
module package
ceramic module
Prior art date
Application number
KR1019990057825A
Other languages
English (en)
Other versions
KR20010056375A (ko
Inventor
문제도
강현규
Original Assignee
고등기술연구원연구조합
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 고등기술연구원연구조합 filed Critical 고등기술연구원연구조합
Priority to KR1019990057825A priority Critical patent/KR100711008B1/ko
Publication of KR20010056375A publication Critical patent/KR20010056375A/ko
Application granted granted Critical
Publication of KR100711008B1 publication Critical patent/KR100711008B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Combinations Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

금속기판을 중심으로 상면에 상부 그린시트 적층체를, 하면에 하부 그린시트 적층체 또는 멀티칩 모듈을 설치한 혼합형 세라믹 모듈 패키지 제작방법이 개시되어 있다. 상기 혼합형 세라믹 모듈 패키지는 다수의 수용홀이 형성된 금속기판과 다수의 삽입홀이 형성된 그린시트 적층체로 이루어 진다. 또한 상기 수용홀과 삽입홀에는 솔더가 충진되어 상기 상부 그린시트 적층체의 회로와 상기 하부 그린시트 적층체의 회로가 전기적으로 연결될 수 있게 된다. 본 발명에 따른 혼합형 세라믹 모듈 패키지에 의해, 회로의 집적도를 높일수 있고, 열적안정성을 향상시킬 수 있으며, 절연전압의 문제점도 해소할 수 있다.
세라믹 모듈, 금속기판, 멀티칩 모듈, 양면, 혼합형

Description

혼합형 세라믹 모듈 패키지 제작방법{A METHOD FOR FACTURING A COMPOSITE CERAMIC MODULE PACKAGE}
도 1은 통상의 단면 세라믹 모듈 패키지의 평면도이다.
도 2는 도 1의 단면 세라믹 모듈 패키지의 단면도이다.
도 3은 본 발명의 제 1실시예에 따른 양면 세라믹 모듈 패키지의 단면도이다.
도 4는 본 발명에 따른 금속기판의 수용홀을 그레이징 처리하기 위한 핀 형태의 그리드를 도시한 도면이다.
도 5는 본 발명에 따른 솔더가 충진된 알루미늄 파이프의 단면도이다.
도 6은 본 발명의 제 2실시예에 따른 혼합형 세라믹 모듈 패키지의 단면도이다.
도 7은 본 발명의 제 3실시예에 따른 혼합형 세라믹 모듈 패키지의 단면도이다.
도 8은 도 7의 평면도이다.
도 9는 본 발명의 제 4실시예에 따른 혼합형 세라믹 모듈 패키지의 단면도이다.
〈도면의 주요부분에 대한 부호의 설명〉
200, 300: LTCC-M 모듈 210 : 칩
220 : 리드핀 222 : 비어홀
224 : 패드 225 : 패턴
240, 340: 금속기판 242 : 수용홀
250 : 상부 그린시트 260 : 하부 그린시트
262, 362 : 삽입홀 264 : 솔더
266 : 에폭시 344 : 제1 결합구멍
360 : 멀티칩 모듈 364 : 제2 결합구멍
370 : 표면실장부품 380 : 볼트
382 : 너트
본 발명은 혼합형 세라믹 모듈 패키지에 관한 것으로, 특히 금속기판을 중심으로 양면 기판을 형성하기 위하여 다른 세라믹 적층체나 멀티칩 모듈을 금속기판의 하면에 설치한 혼합형 세라믹 모듈 패키지 제작방법에 관한 것이다.
최근에, 전자기기의 소형화, 경량화, 고밀도화 및 고신뢰성화의 추세에 따라, 여러 가지 다양한 형태의 전자 디바이스들이 단일 모듈 또는 팩키지내에 상호 연결된(Interconnected) 집적회로 칩들을 사용한다. 이러한 멀티칩 모듈(Multi-chip Module)들은 다시 PCB와 같은 기판과 전기적으로 연결하게 되는데, 이러한 전 기적 연결을 위해 모듈의 입출력 단자들 각각에 입출력 리드핀을 연결하고, 이러한 입출력 리드핀들을 통해 기판과 접속하게 된다.
이러한 입출력 리드핀들은 보통 모듈의 측면에 어레이되었다. 이것은 모듈 내에 형성되는 집적회로들을 보호하기 위한 것으로 집적회로들이 배치되는 위치를 피하여 모듈의 일측에 배치되는 것이다. 예를 들면 저온 동시소성 세라믹 모듈에서는 모듈에 형성된 집적회로들을 보호하기 위하여 모듈 측면에 모듈과 평행한 방향으로 핀이 어레이되었다.
이하에 단면의 저온 동시소성 세라믹 모듈 패키지에 관하여 설명하겠다.
도 1은 통상의 단면 세라믹 모듈 패키지의 평면도이고,도 2는 도 1의 단면 세라믹 모듈 패키지의 단면도이다.
도 1 및 2를 참조하면, 금속상 저온 동시소성 세라믹 (Low Temperature Cofired Ceramic on Metal : LTCC-M) 모듈(100)의 상부에는 집적회로 칩(110)들 및 표면 실장 부품(120)(SMD: Surface Mounted Device)가 놓인다. LTCC-M 모듈(100)의 상부의 일측에는 집적회로의 여러 가지 소자들을 외부와 전기적으로 연결시키기 위하여 각 집적회로로부터 연결되어 나온 일련의 입출력 단자들(130)이 형성되어 있다. LTCC-M 모듈(100)을 다른 회로 기판(도시하지 않음)과 회로적으로 연결하기 위하여, LTCC-M 모듈(100)의 입출력 단자들(130)이 형성된 측방에 LTCC-M 모듈(100) 면과 평행한 방향으로 입출력 단자들(130) 각각과 접속되는 접속용 리드핀(140)을 연결 설치한다. 이리하여, LTCC-M 모듈의 다수의 입출력 단자들(130)과 연결된 다수의 접속용 리드 핀들(140)을 통해 다른 회로나 부품들과 연결할 수 있게 된다.
도 2를 참조하면, LTCC-M 모듈(100)은 금속기판(150), 그린시트(160), 및 집적회로 칩(110) 등으로 구성된다. 최종 LTCC-M 모듈(100) 내부에 다층 회로를 구성하려면 층간 회로를 연결할 수 있는 구멍이 필요한데, 이를 비어홀(via hole: 163)이라 한다. 비어홀(163)은 펀처(puncher)를 사용하여 모듈 회로도에 따라 형성한다. 다음으로, 인쇄기를 이용하여 도전체 페이스트를 비어홀(163)에 채우는 비어 필(via fill) 공정을 수행한다. 다층회로를 구성하기 위하여그린시트(160) 위에 레지스터(resistor), 컨덕터(conductor), 캐패시터(capacitor), 및 인덕터(inductor) 등의 수동소자(165)로 구성되는 회로 패턴을 프린팅한다. 상기와 같이 회로 패턴이 프린팅된 다수의 그린시트들(160)을 적층하여그린 적층체(170)로 만든다. 금속 기판(150) 위에 형성된 글레이즈층(155)에 의해 금속 기판(150)에 그린 적층체(170)를 부착하여 그린 압착체(180)를 형성한다. 그린 적층체(170)에 금속 기판(150)을 부착시키는 이유는 소성 후 세라믹의 x-y 방향의 수축을 억제하기 위함이다. 그린 압착체(180)는 벨트로에서 동시에 소성된다. 소성 과정이 완료된 LTCC-M의 상부 표면에 입출력 단자들(130)을 프린팅한 후 포스트-화이어링(post-firing) 공정을 거쳐 LTCC-M 모듈 표면의 회로를 완성한다.
이러한 종래의 단면 세라믹 모듈은 열적 안정성이 우수하지 못하여 치수가 변하는 단점이 있다.
또한, 단면 세라믹 모듈의 경우 핀 컨넥터가 금속기판과 접하는 곳의 절연은 주로 금속 산화물에 의해 형성되는데, 이 금속 산화물의 두께가 두껍지 않기 때문에 절연 전압에 문제가 발생할 수 있다.
뿐만아니라, 단면 세라믹 모듈에 있어서, 핀 형성이나 고용량의 수동소자를 자체적으로 실장하기에는 많은 어려움이 있어 왔다.
이에, 본 발명은 상기한 문제점을 해결하기 위하여 창출된 것으로서, 본 발명의 목적은 금속기판을 중심으로 상부에 세라믹 모듈을 적층하고 하부에 또 다른 세라믹 모듈이나 멀티칩 모듈을 설치함으로써, 모듈의 단점을 상호간에 보완할 수 있고, 회로의 집적도 및 열적안정성을 향상시킬 수 있는 혼합형 세라믹 모듈 패키지 제작방법을 제공하는 것이다.
상기와 같은 목적을 달성하기 위한 본 발명의 제 1실시예에 따른 혼합형 세라믹 모듈 패키지의 제작방법은, 1) 금속기판에 다수의 수용홀을 형성하는 단계; 2) 수용홀이 형성된 금속기판을 산화시키는 단계; 3) 산화처리된 금속기판을 그레이징 처리하는 단계; 4) 금속기판의 수용홀과 접하는 하면의 소정부위에 도전체 페이스트를 이용하여 패드를 형성한 상부 그린시트 적층체를 준비하는 단계; 5)금속기판의 수용홀과 연통되는 삽입홀을 형성한 하부 그린시트 적층체를 준비하는 단계; 6) 상기 금속 기판의 상면에 상기 상부 그린시트 적층체를, 상기 금속 기판의 하면에 상기 하부 그린시트 적층체를 적층 결합하여 소성시키는 단계; 7) 소성후 상기 그린시트 적층체의 양쪽면에 컨덕터 라인을 형성시킨 후 재소성시켜 세라믹 모듈을 형성하는 단계; 8) 상기 상부 그린시트 적층체와 상기 하부 그린시트 적층체를 전기적으로 연결시키는 단계; 9) 상기 세라믹 모듈의 상부면에 표면실장부품을 실장하기 위하여 솔더 마스크를 이용하여 스크린 프린팅을 하고 열처리하는 단계; 및 10) 상기 삽입홀의 솔더가 채워진 부분에 에폭시를 충진하고 경화시키는 단계를 포함한다.
상기 상부 그린시트 적층체와 하부 그린시트 적층체의 전기적 연결을 위해, 상기수용홀의 내벽을 그레이징 처리하고 상기 수용홀 및 삽입홀에 솔더를 충진하며 그 솔더 표면에 에폭시를 도포 및 소성하거나, 또는 상기 수용홀 및 삽입홀에 애노다이징된 알루미늄 파이프를 삽입하고 상기 파이프 내부에 솔더를 충진하며 그 솔더 표면에 에폭시를 도포 및 소성한다.
본 발명의 제 2 실시예에 따른 혼합형 세라믹 모듈 패키지 제작방법은, 1) 금속기판에 수용홀을 형성하는 단계; 2) 수용홀이 형성된 금속기판을 산화시키는 단계; 3) 산화처리된 금속기판을 그레이징 처리하는 단계; 4) 금속기판의 수용홀과 접하는 하면의 소정부위에 도전체 페이스트를 이용하여 패드를 형성한 상부 그린시트 적층체를 준비하는 단계; 5) 금속기판의 수용홀과 연통되는 삽입홀을 형성한 멀티칩 모듈을 준비하는 단계; 6) 상기 멀티칩 모듈의 삽입홀의 내면에 Ni도금을 실시하는 단계; 7) 상기 상부 그린시트 적층체와 상기 멀티칩 모듈의 전기적 연결시키는 단계; 및 8) 상기 그린시트 적층체, 금속기판, 및 멀티칩 모듈을 일체로 결합하는 단계를 포함한다.
이하, 도면을 참조하여 본 발명의 실시예를 통해 본 발명을 보다 상세히 설명한다.
실시예 1
도 3은 본 발명의 제 1실시예에 따른 양면 세라믹 모듈 패키지의 단면도이 고, 도 4는 본 발명에 따른 금속기판의 수용홀을 그레이징 처리하기 위한 핀 형태의 그리드를 도시한 도면이고, 도 5는 본 발명에 따른 솔더가 충진된 알루미늄 파이프의 단면도이다.
도 3을 참조하면, 본 발명에 따른 혼합형 세라믹 모듈 패키지(200)의 상부 그린시트 적층체(250) 상면에는 집적회로 칩(210) 및 표면실장부품(220)(SMD: Surface Mounted Device)이 솔더 마스크에 의해 장착된다.
상기 상부 그린시트 적층체(250)는 도전체 페이스트가 채워진 비어홀(222)과 각 층에 인쇄된 다양한 회로 패턴(225)이 형성되어 있다. 또한, 금속기판(240)은 전기적 연결을 위한 다수의 수용홀(242)을 구비하고, 상기 다수의 수용홀(242)의 내벽에는 그레이징 처리를 하여 절연시킨다. 이러한 그레이징 처리는 그레이즈(glaze)를 상기 수용홀(242)로 흘려 보내 실시할 수도 있고, 도 4에 도시된 핀 형태의 그리드(290)에 그레이즈를 묻혀서 상기 그리드(290)를 다수의 수용홀(242)에 삽입함으로써 실시할 수도 있다.
상기 수용홀(242)과 접하는 상부 그린시트 적층체(250)의 대응위치에 도전체 패드(224)를 형성하여, 상기 금속기판(240)의 수용홀(242)가 상기 도전체 패드(224)에 대응하도록 상기 상부 그린시트 적층체(250)를 상기 금속기판(240)에 결합시킨다.
또한, 상기 금속기판(240)의 하면에는 다수의 삽입홀(262)이 형성된 하부 그린시트 적층체(260)가 결합되는데, 상기 삽입홀(262)이 상기 금속기판(240)의 수용홀(242)에 연통되도록 결합시킨다. 동축으로 결합된 상기 수용홀(242)과 상기 삽입 홀(262)에는 솔더(264)를 충진시킴으로써, 전기가 통할 수 있게 된다.
상기 금속기판(240)의 수용홀(242)에 그레이징 처리를 하지 않고도 절연을 할 수 있는 다른 방법으로, 동축으로 결합된 상기 수용홀(242)과 상기 삽입홀(262)에, 도 5에 도시된 애노다이징된 알루미늄 파이프(500)를 삽입시키고 그 파이프의 내부에 솔더(264)를 충진시킬 수도 있다.
이렇게 충진된 솔더(264)의 외부와 접하는 표면에는 외부와의 노출을 피하기 위해 에폭시(epoxy:266)를 도포해 준다.
이때, 상기 에폭시(266)의 소성온도보다 상기 집적회로 칩 및 표면실장부품을 실장하기 위한 솔더 마스크의 용융온도가 높고, 상기 솔더 마스크의 용융온도보다 상기 수용홀 및 삽입홀에 삽입되는 솔더의 용융온도가 높은 것이 바람직하디.
이하, 본 발명의 제 1실시예에 따른 혼합형 세라믹 모듈 패키지의 제작방법에 대해 설명한다.
먼저, 금속기판(240)에 드릴링(drilling) 또는 에칭(etching) 방법에 의해 다수의 수용홀(242)을 형성시킨다. 상기 수용홀이 형성된 금속기판(240)을 벨트 로(belt furnace) 또는 박스 로(box furnace)에서 대기중에서 700℃ 이상에서 산화시킨다. 산화된 금속기판(240)에 스크린 프린팅(screen printing) 방법에 의하여 그레이즈(glaze)를 도포하는데, 수용홀(242)에 일치할 정도의 패턴을 이용하여 수용홀 내부로 그레이즈가 흘러들어가게 한다. 또 다른 방법으로, 도 4에 도시된 바와 같은 핀 형태의 그리드(290)를 사용하여 상기 그리드에 그레이즈를 묻힌 후 상기 수용홀(242)의 내부로 삽입함으로써 내벽 주위에 그레이즈가 도포되도록 한다.
이후에, 상기 금속기판(240)의 수용홀(242)과 접하는 상부 그린시트 적층체(250)의 하부 대응위치에 도전체 페이스트를 이용하여 패드(224)를 형성한다. 또한, 상기 금속기판(240)의 하면에 결합되는 하부 그린시트 적층체(260)에는 상기 다수의 수용홀(242)와 연통되는 다수의 삽입홀(262)를 형성한다.
상기와 같이 준비된 상기 상부 그린시트 적층체(250)과 상기 하부 그린시트 적층체(260)를 상기 금속기판(240)의 양쪽면에 적층시킨 후 소성시킨다. 소성후 상기 상,하부 그린시트 적층체의 양쪽면에 컨덕터 라인을 형성시킨 후 재소성시켜 세라믹 모듈을 형성한다.
이렇게 형성된 세라믹 모듈의 전기적 연결을 위해서 두가지 방법을 이용할 수 있다.
첫째로, 상기 수용홀(242)과 상기 삽입홀(262)에 솔더 바아(solder bar)를 삽입시키고, 열처리를 하여 솔더(264)를 충진시킨다.
둘째로, 상기 다수의 수용홀(242)을 그레이징 처리하는 공정이 필요없는 방법으로서, 상기 수용홀(242)과 상기 삽입홀(262)에 애노다이징된 알루미늄 파이프(500)를 삽입하고, 그 내부에 솔더 바아를 삽입하여 열처리함으로써, 솔더(264)를 충진한다.
또한, 상기 세라믹 모듈(200)의 상부면에는 집적회로 칩(210) 및 표면실장부품(220)을 실장하기 위하여 솔더 마스크(solder mask)를 이용하여 스크린 프린팅을 하고 열처리를 한다.
이후에, 상기 삽입홀의 솔더가 채워진 부분에 에폭시(266)를 충진하고 경화 시킴으로써 상기 솔더(264)가 외부에 노출되는 것을 막아준다. 솔더의 표면에 에폭시를 도포하는 작업은 상기 세라믹 모듈 패키지의 작동시 신뢰성 유지의 측면에서 필요한 작업이다.
실시예 2
이하, 본 발명의 제 2실시예에 따른 혼합형 세라믹 모듈 패키지에 대해 상세히 설명한다.
본 발명의 제 2실시예를 설명함에 있어서, 본 발명의 제 1실시예와 동일한 구성에 대해서는 동일한 도면부호를 사용할 것이다.
도 6은 본 발명의 제 2실시예에 따른 혼합형 세라믹 모듈 패키지의 단면도이다.
도 6을 참조하면, 본 발명의 제 2실시예에 따른 혼합형 세라믹 모듈 패키지(300)는 금속기판(340)의 하면에 PCB기판과 같은 멀티칩 모듈(multi-chip module:360)을 설치하는 것을 제외하고는 본 발명의 제 1실시예에 따른 혼합형 세라믹 모듈 패키지(200)와 유사하다.
본 발명의 제 2실시예에 따른 금속기판(340)은 다수의 수용홀(242)과 상기 멀티칩 모듈(360)과의 결합을 위한 제 1결합구멍(344)을 구비하며, 상기 수용홀(242)은 실시예 1에서 언급된 바와 같이 그레이징 처리된다.
또한, 상기 금속기판(340)의 하면에 멀티칩 모듈(360)이 설치되는데, 상기 멀티칩 모듈(360)에는 상기 다수의 수용홀(242)과 연통되는 다수의 삽입홀(362)과 상기 제 1결합구멍(344)에 연통되는 제 2결합구멍(364)이 형성되어 있다. 상기 제 1결합구멍(344)와 상기 제 2결합구멍(364)을 관통한 볼트(380)와 너트(382)에 의해 상기 금속기판(340)과 상기 멀티칩 모듈(360)이 결합된다.
상기 금속기판(340)과 상기 멀티칩 모듈(360)의 결합을 위해, 상기 볼트(380)와 너트(382)를 사용하는 대신에, 다수의 결합구멍 내부에 에폭시를 충진하고 경화시키는 방법이 사용될 수도 있다.
이렇게 결합된 상태에서 상기 수용홀(242)와 상기 삽입홀(362)에 솔더를 충진함으로써 전기가 통할 수 있게 한다.
또한, 다수의 표면실장부품(370)들을 멀티칩 모듈(360)의 하부에 설치함으로써, 전체 부피를 줄일 수 있게 된다.
이하, 본 발명의 제 2실시예에 따른 혼합형 세라믹 모듈 패키지의 제작방법에 대해 설명한다.
먼저, 금속기판(340)에 드릴링(drilling) 또는 에칭(etching) 방법에 의해, 다수의 수용홀(242)과 다수의 제 1결합구멍(344)을 형성시킨다. 상기 수용홀(242)이 형성된 금속기판(340)을 벨트 로(belt furnace) 또는 박스 로(box furnace)에서 대기중에서 800℃ 이상에서 산화시킨다. 산화된 금속기판(340)에 스크린 프린팅(screen printing) 방법에 의하여 그레이즈(glaze)를 도포하는데, 수용홀(242)에 일치할 정도의 패턴을 이용하여 수용홀 내부로 그레이즈가 흘러들어가게 한다. 또 다른 방법으로, 도 4에 도시된 바와 같은 핀 형태의 그리드(290)를 사용하여 상기 그리드에 그레이즈를 묻힌 후 상기 수용홀(242)의 내부로 삽입함으 로써 내벽 주위에 그레이즈가 도포되도록 한다.
이후에, 상기 금속기판(340)의 수용홀(242)과 접하는 상부 그린시트 적층체(250)의 하부 대응위치에 도전체 페이스트를 이용하여 패드(224)를 형성한다. 또한, 상기 금속기판(340)의 하면에 결합되는 멀티칩 모듈(360)에는 상기 다수의 수용홀(242)와 연통되는 다수의 삽입홀(362)과 결합을 위한 다수의 제 2결합구멍(364)을 형성한다. 상기 삽입홀(362)의 내면은 니켈(Ni)을 도금한다.
이렇게 형성된 세라믹 모듈의 전기적 연결을 위해서 두가지 방법이 사용되는데, 그 방법은 실시예 1에 언급된 것과 동일하다.
이후에, 상기 그린시트 적층체(250), 금속기판(340), 및 멀티칩 모듈(360)을 볼팅작업 또는 에폭시 경화작업을 통해 결합시킬 수 있다.
실시예 3
이하, 본 발명의 제 3실시예에 따른 혼합형 세라믹 모듈 패키지에 대해 상세히 설명한다.
본 발명의 제 3실시예를 설명함에 있어서, 본 발명의 제 2실시예와 동일한 구성에 대해서는 동일한 도면부호를 사용할 것이다.
도 7은 본 발명의 제 3실시예에 따른 혼합형 세라믹 모듈 패키지의 단면도이고, 도 8은 도 7의 평면도이다.
본 발명의 제 3실시예에 따른 혼합형 세라믹 모듈 패키지는 상부 그린시트 적층체(250)의 상부표면에 표면실장용 솔더패드(solder pad:410)를 돌출 형성시키 는 것을 제외하고는 본 발명의 제 2실시예의 그것과 동일하다.
도 7에 도시된 바와 같이, 모든 표면실장부품(370)은 멀티칩 모듈(360)의 하면에 실장된다.
또한, 상기 표면실장용 솔더패드(410)는 다른 회로부품인 보드등에 직접 장착할 수 있는 것으로, 종래에 리드 핀을 사용하는 것 대신에 세라믹 모듈 패키지를 간단하게 장착시킬 수 있는 것이다.
실시예 4
이하, 본 발명의 제 4실시예에 따른 혼합형 세라믹 모듈 패키지에 대해 상세히 설명한다.
본 발명의 제 4실시예를 설명함에 있어서, 본 발명의 제 3시예와 동일한 구성에 대해서는 동일한 도면부호를 사용할 것이다.
도 9는 본 발명의 제 4실시예에 따른 혼합형 세라믹 모듈 패키지의 단면도이다.
본 발명의 제 4실시예에 따른 혼합형 세라믹 모듈 패키지는 상부 그린시트 적층체(250)의 중앙부에 캐비티(cavity:510)를 형성시키는 것을 제외하고는 본 발명의 제 2실시예의 그것과 동일하다.
상기 캐비티(510) 내부에 집적회로 칩(520) 및 수동소자(530)를 설치함으로써 전체 체적을 줄일 수 있다.
이상, 본 발명에 의하면, 단면의 세라믹 모듈에 비하여 회로의 집적도를 높일 수 있고, 양면에 글래스-세라믹 층이 있는 일종의 샌드위치 구조로서, 열적안정성이 우수해 치수의 변화가 거의 없으며, 금속기판의 두께에 크게 의존하지 않기 때문에 절연전압의 문제점이 해소될 수 있게 된다.
또한, 기능상의 단점을 갖고 있는 멀티칩 모듈의 역할은 세라믹 기판을 사용하여 해결하고, 세라믹 기판의 단점 중의 하나인 핀형성이나 고용량의 수동소자 실장을 멀티칩 모듈에서 수행하여 서로의 단점을 보완할 수 있다는 장점이 있다.
또한, 본 발명을 상기한 실시 예를 들어 구체적으로 설명하였지만, 본 발명은 이에 제한되는 것이 아니고, 당업자의 통상의 지식의 범위 내에서 그 변형이나 개량이 가능하다.

Claims (11)

  1. 금속기판에 다수의 수용홀을 형성하는 단계;
    수용홀이 형성된 금속기판을 산화시키는 단계;
    산화처리된 금속기판을 그레이징 처리하는 단계;
    금속기판의 수용홀과 접하는 하면의 소정부위에 도전체 페이스트를 이용하여 패드를 형성한 상부 그린시트 적층체를 준비하는 단계;
    금속기판의 수용홀과 연통되는 삽입홀을 형성한 하부 그린시트 적층체를 준비하는 단계;
    상기 금속 기판의 상면에 상기 상부 그린시트 적층체를, 상기 금속 기판의 하면에 상기 하부 그린시트 적층체를 적층 결합하여 소성시키는 단계;
    소성후 상기 그린시트 적층체의 양쪽면에 컨덕터 라인을 형성시킨 후 재소성시켜 세라믹 모듈을 형성하는 단계;
    상기 상부 그린시트 적층체와 상기 하부 그린시트 적층체를 전기적으로 연결시키는 단계;
    상기 세라믹 모듈의 상부면에 표면실장부품을 실장하기 위하여 솔더 마스크를 이용하여 스크린 프린팅을 하고 열처리하는 단계; 및
    상기 삽입홀의 솔더가 채워진 부분에 에폭시를 충진하고 경화시키는 단계를 포함하는 것을 특징으로 하는 혼합형 세라믹 모듈 패키지 제작방법.
  2. 제 1항에 있어서, 상기 그레이징 처리단계는,
    금속기판의 수용홀에 일치할 정도의 패턴을 이용하여 스크린 프린팅을 통해 구멍내부로 그레이즈가 유입되어 도포되는 것을 특징으로 하는 혼합형 세라믹 모듈 패키지 제작방법.
  3. 제 1항에 있어서, 상기 그레이징 처리단계는,
    핀 형태의 그리드에 그레이즈를 묻혀서 상기 금속기판의 수용홀에 삽입함으로써 상기 수용홀의 내벽에 그레이즈를 도포하는 것을 특징으로 하는 혼합형 세라믹 모듈 패키지 제작방법.
  4. 제 1항 또는 제 2항에 있어서, 상기 전기적 연결단계는,
    상기 수용홀 및 삽입홀에 솔더 바아를 삽입시킨 후 열처리하는 것을 특징으로 하는 혼합형 세라믹 모듈 패키지 제작방법.
  5. 제 1항에 있어서, 상기 전기적 연결단계는,
    알루미늄 파이프를 애노다이징시키는 단계;
    상기 애노다이징된 알루미늄 파이프를 상기 수용홀 및 삽입홀에 삽입시키는 단계;
    상기 알루미늄 파이프 내부에 솔더 바아를 충진시키고 열처리하는 단계; 및
    상기 삽입홀의 솔더가 채워진 부분에 에폭시를 충진하고 경화시키는 단계를 포함하는 것을 특징으로 하는 혼합형 세라믹 모듈 패키지 제작방법.
  6. 제 1항에 있어서, 상기 에폭시의 소성온도보다 상기 솔더 마스크의 용융온도가 높고, 상기 솔더 마스크의 용융온도 보다 상기 수용홀 및 삽입홀에 삽입되는 솔더의 용융온도가 더 높은 것을 특징으로 하는 혼합형 세라믹 모듈 패키지 제작방법.
  7. 제 1항에 있어서, 상기 상부 그린시트 적층체의 중앙부에 캐비티를 형성하는 단계를 더 포함하는 것을 특징으로 하는 혼합형 세라믹 모듈 패키지 제작방법.
  8. 금속기판에 다수의 수용홀과 다수의 제 1결합구멍을 형성하는 단계;
    수용홀이 형성된 금속기판을 산화시키는 단계;
    산화처리된 금속기판을 그레이징 처리하는 단계;
    금속기판의 수용홀과 접하는 하면의 소정부위에 도전체 페이스트를 이용하여 패드를 형성한 상부 그린시트 적층체를 준비하는 단계;
    금속기판의 수용홀과 연통되는 삽입홀과 다수의 제 2결합구멍을 형성한 멀티칩 모듈을 준비하는 단계;
    상기 멀티칩 모듈의 삽입홀의 내면에 Ni도금을 실시하는 단계;
    상기 상부 그린시트 적층체와 상기 멀티칩 모듈의 전기적 연결시키는 단계; 및
    상기 그린시트 적층체, 금속기판, 및 멀티칩 모듈을 일체로 결합하는 단계를 포함하는 것을 특징으로 하는 혼합형 세라믹 모듈 패키지의 제작방법.
  9. 제 8항에 있어서, 상기 전기적 연결단계는,
    상기 수용홀 및 삽입홀에 솔더 바아를 삽입시킨 후 열처리하는 단계; 및
    상기 삽입홀의 솔더가 채워진 부분에 에폭시를 충진하고 경화시키는 단계를 포함하는 것을 특징으로 하는 혼합형 세라믹 모듈 패키지 제작방법.
  10. 제 8항 또는 제 9항에 있어서, 상기 결합단계는,
    상기 금속기판과 멀티칩 모듈에 형성된 결합구멍을 통해 볼트와 너트에 의해 결합되는 것을 특징으로 하는 혼합형 세라믹 모듈 패키지 제작방법.
  11. 제 8항 또는 제 9항에 있어서, 상기 결합단계는,
    상기 금속기판과 멀티칩 모듈에 형성된 결합구멍에 에폭시를 유입시킨 후 경화시켜 결합되는 것을 특징으로 하는 혼합형 세라믹 모듈 패키지 제작방법.
KR1019990057825A 1999-12-15 1999-12-15 혼합형 세라믹 모듈 패키지 제작방법 KR100711008B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990057825A KR100711008B1 (ko) 1999-12-15 1999-12-15 혼합형 세라믹 모듈 패키지 제작방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990057825A KR100711008B1 (ko) 1999-12-15 1999-12-15 혼합형 세라믹 모듈 패키지 제작방법

Publications (2)

Publication Number Publication Date
KR20010056375A KR20010056375A (ko) 2001-07-04
KR100711008B1 true KR100711008B1 (ko) 2007-04-24

Family

ID=19625962

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990057825A KR100711008B1 (ko) 1999-12-15 1999-12-15 혼합형 세라믹 모듈 패키지 제작방법

Country Status (1)

Country Link
KR (1) KR100711008B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4677254A (en) * 1985-08-07 1987-06-30 International Business Machines Corporation Process for minimizing distortion in multilayer ceramic substrates and the intermediate unsintered green ceramic substrate produced thereby
JPH06196586A (ja) * 1992-10-05 1994-07-15 Robert Bosch Gmbh 多層ハイブリッドの製法
JPH09153679A (ja) * 1995-11-30 1997-06-10 Kyocera Corp 積層ガラスセラミック回路基板
JPH11150373A (ja) * 1997-11-17 1999-06-02 Sony Corp 多層配線基板およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4677254A (en) * 1985-08-07 1987-06-30 International Business Machines Corporation Process for minimizing distortion in multilayer ceramic substrates and the intermediate unsintered green ceramic substrate produced thereby
JPH06196586A (ja) * 1992-10-05 1994-07-15 Robert Bosch Gmbh 多層ハイブリッドの製法
JPH09153679A (ja) * 1995-11-30 1997-06-10 Kyocera Corp 積層ガラスセラミック回路基板
JPH11150373A (ja) * 1997-11-17 1999-06-02 Sony Corp 多層配線基板およびその製造方法

Also Published As

Publication number Publication date
KR20010056375A (ko) 2001-07-04

Similar Documents

Publication Publication Date Title
KR100277400B1 (ko) 기판 및 세라믹패키지
US7889509B2 (en) Ceramic capacitor
US7808799B2 (en) Wiring board
US7704548B2 (en) Method for manufacturing wiring board
US6952049B1 (en) Capacitor-built-in type printed wiring substrate, printed wiring substrate, and capacitor
JP4838068B2 (ja) 配線基板
US7750248B2 (en) Dielectric lamination structure, manufacturing method of a dielectric lamination structure, and wiring board including a dielectric lamination structure
KR101161971B1 (ko) 다층 회로 기판 및 다층 회로 기판의 제조 방법
US7087845B2 (en) Metal core multilayer printed wiring board
SG174088A1 (en) Circuit board
JP2004304159A (ja) 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体
US20100236822A1 (en) Wiring board and method for manufacturing the same
JP3086332B2 (ja) 多層プリント配線板の製造方法
KR100711008B1 (ko) 혼합형 세라믹 모듈 패키지 제작방법
JP2004056115A (ja) 多層配線基板
KR100661639B1 (ko) 표면실장 가능한 저온 동시소성 세라믹모듈 패키지 및 그제작방법
CN220307461U (zh) 电路板和组合电路板
KR100331986B1 (ko) 하면 핀 어레이된 저온 동시 소성 세라믹 모듈 패키지
US20020027011A1 (en) Multi-chip module made of a low temperature co-fired ceramic and mounting method thereof
KR100604376B1 (ko) 동시 소성 세라믹 모듈(ｌｔｃｃ-ｍ) 패키지 및 그 제조방법
JP2009129933A (ja) 多層プリント配線板及び多層プリント配線板の製造方法
KR100704935B1 (ko) 소자 내장 인쇄회로기판 및 그 제조방법
CN115551191A (zh) 一种转接板及其制作方法、电路板组件
JPH03136396A (ja) 電子回路部品とその製造方法及び電子回路装置
JP5260067B2 (ja) 配線基板、半導体パッケージ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee