JP4936743B2 - 複数個取り配線基板用セラミック生成形体の製造方法、複数個取り配線基板の製造方法、電子部品収納用パッケージおよび電子装置 - Google Patents

複数個取り配線基板用セラミック生成形体の製造方法、複数個取り配線基板の製造方法、電子部品収納用パッケージおよび電子装置 Download PDF

Info

Publication number
JP4936743B2
JP4936743B2 JP2006050958A JP2006050958A JP4936743B2 JP 4936743 B2 JP4936743 B2 JP 4936743B2 JP 2006050958 A JP2006050958 A JP 2006050958A JP 2006050958 A JP2006050958 A JP 2006050958A JP 4936743 B2 JP4936743 B2 JP 4936743B2
Authority
JP
Japan
Prior art keywords
wiring board
recess
hole
depth
ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006050958A
Other languages
English (en)
Other versions
JP2007234656A (ja
Inventor
浩司 木野村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2006050958A priority Critical patent/JP4936743B2/ja
Publication of JP2007234656A publication Critical patent/JP2007234656A/ja
Application granted granted Critical
Publication of JP4936743B2 publication Critical patent/JP4936743B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides

Description

本発明は、セラミック母基板の中央部に、各々が電子部品を収容するための配線基板となる複数の配線基板領域が縦横に配列形成されて成る複数個取り配線基板の製造方法、配線基板領域ごとに分割されることにより個片化された電子部品収納用パッケージ、および、電子部品が搭載された電子装置に関するものである。
従来、半導体素子や水晶振動子等の電子部品を搭載するための配線基板（電子部品収納用パッケージ）は、例えば、酸化アルミニウム質焼結体等の電気絶縁材料から成る絶縁基体の表面に、タングステンやモリブデン等の金属粉末メタライズから成る配線導体が配設されることにより形成されている。そして、この配線基板には、主面に凹部が形成され、この凹部内に電子部品を搭載して蓋体やポッティング樹脂により気密封止するようにしたものがある。
このような配線基板は、近年の電子装置の小型化の要求に伴い、その大きさが数ｍｍ角程度の極めて小さなものとなっており、配線基板やこれを使用した電子装置の製作の効率を向上させるために、配線基板となる多数の配線基板領域が広面積の母基板の中央部に縦横に配列形成され、各配線基板領域を区分する分割溝が縦横に形成されたいわゆる複数個取り配線基板の形態で製作するということが行なわれている。
複数個取り配線基板は、例えば、母基板用のセラミックグリーンシートを準備し、そのセラミックグリーンシートに配線導体用のメタライズペーストを印刷して、必要に応じて複数枚のセラミックグリーンシートを積層した後、その少なくとも一方の主面にカッター刃や金型等の切込み刃により分割溝用の切込みを入れ、それを高温で焼成することによって製作されている。
カッター刃や金型等の切込み刃により切込みを形成する方法では、切込みはセラミックグリーンシートが押し広げられることにより形成されるため、例えば電子部品が収容される凹部を有する配線基板の構成においては、凹部の内壁が凹部の内側に倒れこむように変形してしまうという問題を有していた。そこで、セラミックグリーンシートの複数の配線基板領域の外周領域にダミー凹部を設けたり、ダミー凹部を有する領域を各配線基板領域間に設けたりして、切込みを形成する際、ダミー凹部により配線基板領域の凹部の変形を抑えるというものが提案されている。（特許文献１および特許文献２参照）
特開２００１−２１７３３４号公報 特開２００２−３２４９７３号公報
しかしながら、特許文献１の方法によれば、母基板の最外周に配列された配線基板領域においては、ダミー凹部により凹部の変形を小さくすることができるものの、母基板の中央部に配列された配線基板領域においては、凹部の変形を低減させることが困難であった。また、特許文献２の方法によれば、母基板の中央部に配列された配線基板領域においても凹部の変形を抑えることができるものの、母基板内のダミー領域の占める割合が大きいため、配線基板の取数が減少してしまうという問題があった。
また、分割溝用の切込みは、セラミックグリーンシートを切込み刃の側面方向に押し広げることにより形成されるので、ダミー凹部だけでなく配線基板領域の凹部にも若干の変形が発生するものである。特に、切込みの深さを深く形成する場合に、切込み刃をセラミックグリーンシートに深く入れると、セラミックグリーンシートをより大きく押し広げることとなり、配線基板領域の凹部の変形はより大きくなりやすいものであった。
近年は、電子装置の小型化に伴う電子部品の高密度実装化により、配線基板の凹部の大きさと電子部品の大きさとがより近いものとなってきており、配線基板の凹部の寸法を精度良く形成することが求められてきている。凹部の内壁が凹部の内側に倒れこむように変形すると、電子部品が凹部の内壁に接触してしまい、電子部品が凹部内に良好に収容されなかったり、電子部品の欠け等が発生したりしやすくなっていた。また、凹部の内壁を基準とした位置合わせも困難となっていた。
本発明は、上記従来技術の問題点に鑑み案出されたもので、その目的は、複数個取り配線基板の各配線基板領域における凹部の変形を低減させた複数個取り配線基板の製造方法を提供することにある。
本発明の複数個取り配線基板用セラミック生成形体の製造方法は、複数の配線基板領域が縦横に配置されており、前記複数の配線基板領域に凹部を有するとともに、前記凹部の周囲に前記配線基板領域内に位置する穴部が配設されたセラミック生成形体を準備する工程と、前記セラミック生成形体の前記穴部よりも外方に位置する分割溝用の切込みを形成する工程とを有することを特徴とするものである。
また、本発明の複数個取り配線基板用セラミック生成形体の製造方法は、好ましくは、前記切込みの深さは、前記凹部の深さ未満であり、前記穴部の深さは、前記切込みの深さ以上であることを特徴とするものである。
また、本発明の複数個取り配線基板用セラミック生成形体の製造方法は、好ましくは、前記切込みの深さは、前記凹部の深さ以上であり、前記穴部の深さは、前記凹部の深さ以上であることを特徴とするものである。
また、本発明の複数個取り配線基板用セラミック生成形体の製造方法は、好ましくは、前記穴部の長さは、前記凹部の長さ以上であることを特徴とするものである。
また、本発明の複数個取り配線基板用セラミック生成形体の製造方法は、好ましくは、前記穴部は、前記凹部の長さ方向に複数配設されており、前記凹部から前記配線基板領域の外縁方向において前記複数の穴のそれぞれは重なり合うように配列されているとともに、前記複数の穴の配列は前記凹部の長さ以上であることを特徴とするものである。
また、本発明の複数個取り配線基板の製造方法は、本発明の複数個取り配線基板用セラミック生成形体の製造方法により得られた前記セラミック生成形体を焼成する工程を有することを特徴とするものである。
本発明の電子部品収納用パッケージは、本発明の製造法で得られた複数個取り配線基板が前記複数の配線基板領域ごとに分割されることにより個片化されたことを特徴とするものである。
本発明の電子装置は、本発明の電子部品収納用パッケージと、該電子部品収納用パッケージに搭載された電子部品とを備えていることを特徴とするものである。
本発明の複数個取り配線基板用セラミック生成形体の製造方法によれば、複数の配線基板領域が縦横に配置されており、複数の配線基板領域に凹部を有するとともに、凹部の周囲に前記配線基板領域内に位置する穴部が配設されたセラミック生成形体を準備した後にセラミック生成形体の前記穴部よりも外方に位置する分割溝用の切込みを形成することから、切込みを形成した際の切込みから凹部の内側方向への変形は、凹部の周囲に配設された穴部により抑制されるので、凹部の内壁が凹部の内側に倒れこむように変形することを抑制することができ、凹部の内壁形状が良好な配線基板を形成することができるとともに、配線基板領域間にダミー領域を形成しないので、母基板内の配線基板の取数を低下させることなく、多数の配線基板を効率良く形成することができる。
また、好ましくは、切込みの深さは、凹部の深さ未満であり、穴部の深さは、切込みの深さ以上であることから、セラミック生成形体に切込みを形成した際の切込みから凹部の内側方向への変形は、切込みよりも深く形成された穴部、すなわち変形領域の深さよりも深い穴部により良好に抑制されるので、凹部の深さ方向の全域において内壁が凹部の内側に倒れこむように変形することをより良好に抑制することができ、凹部の形状が良好な配線基板を形成することができる。
また、好ましくは、切込みの深さは、凹部の深さ以上であり、穴部の深さは、凹部の深さ以上であることから、セラミック生成形体に切込みを形成した際の切込みから凹部の内側方向への変形のうち少なくとも穴部の深さまでの変形は、穴部により抑制されるので、穴部の深さより浅い凹部においては、その深さ方向の全域において凹部の内壁が凹部の内側に倒れこむように変形することをより良好に抑制することができ、配線基板の凹部の形状を良好なものとすることができるようになる。
また、好ましくは、穴の長さは、凹部の長さ以上であることから、切込みと凹部との間の全域において穴部が存在するので、セラミック生成形体に切込みを形成した際の切込みから凹部側への変形は、凹部の長さ方向の全域において穴部により良好に抑制され、凹部の形状がより良好な配線基板を形成することができるようになる。
また、好ましくは、穴部は、凹部の長さ方向に複数配設されており、凹部から配線基板領域の外縁方向において複数の穴部のそれぞれは重なり合うように配列されているとともに、複数の穴部の配列は凹部の長さ以上であることから、セラミック生成形体に切込みを形成した際の切込みから凹部の内側方向への変形は、凹部の長さ以上に配列された複数の穴部により良好に抑制されるので、凹部の長さ方向の全域において内壁が凹部の内側に倒れこむように変形することをより良好に抑制することができる。また、穴部は一つの長いものではないことから、穴部が形成されたことによる壁部の強度低下、特に焼成前のセラミック生成形体の壁部の強度低下を抑制し、加工時の取扱い等による変形を抑えることができるので、凹部の形状が良好な配線基板を形成することができるようになる。
本発明の複数個取り配線基板の製造方法は、本発明のセラミック生成形体の製造方法により得られた前記セラミック生成形体を焼成する工程を有することから、凹部の形状に優れた配線基板を提供することができる。
本発明の電子部品収納用パッケージは、本発明の製造方法により得られた複数個取り配線基板が複数の配線基板領域ごとに分割されることにより個片化されたものであることから、凹部の形状が良好なものとなるので、電子部品を欠け等の発生なく良好に収納することが容易な電子部品収納用パッケージとなる。
本発明の電子装置は、本発明の電子部品収納用パッケージと、電子部品収納用パッケージに搭載された電子部品とを備えていることから、電子部品が欠けの発生なく位置精度よく良好に収容された電子装置であるので、信頼性に優れた電子装置となる。
本発明の複数個取り配線基板の製造方法について説明する。図１は本発明の複数個取り配線基板の製造方法の実施の形態の一例を示す、各工程の断面図である。
図１において、１はセラミックグリーンシート、２は穴部、３は配線パターン、４は凹部、５はセラミック生成形体、６は切込み、７は配線基板領域である。
まず、複数の配線基板領域７が縦横に配置されており、複数の配線基板領域７に凹部４を有するとともに、凹部４の周囲に少なくとも一部が配線基板領域７内に位置する穴部２が配設されたセラミック生成形体５を準備する。
セラミック生成形体５の準備は、まず図１（ａ）に示すように、複数枚のセラミックグリーンシート１を作製する。
セラミックグリーンシート１は、セラミック粉末、有機バインダーに溶剤（有機溶剤、水等）、必要に応じて所定量の可塑剤、分散剤を加えてスラリーを得、これをＰＥＴ（ポリエチレンテレフタレート）フィルム等の支持体上にドクターブレード法、リップコーター法、ダイコーダー法等により成形することによって得られる。
セラミック粉末としては、例えば、酸化アルミニウム粉末、窒化アルミニウム粉末、ガラスセラミック粉末等が挙げられ、電子装置に要求される特性に合わせて適宜選択される。
セラミックグリーンシート１に配合される有機バインダーとしては、従来よりセラミックグリーンシートに使用されているものが使用可能であり、例えばアクリル系（アクリル酸、メタクリル酸またはそれらのエステルの単独集合体または共重合体、具体的にはアクリル酸エステル共重合体、メタクリル酸エステル共重合体、アクリル酸エステル−メタクリル酸エステル共重合体等）、ポリビニルブチラール系、ポリビニルアルコール系、アクリル−スチレン系、ポリプロピレンカーボネート系、セルロース系等の単独共重合体または共重合体が挙げられる。焼成工程での分解、揮発性を考慮すると、アクリル系バインダーがより好ましい。また、有機バインダーの添加量はセラミック粉末により異なるが、焼成時に分解・除去されやすく、かつセラミック粉末が分散され、グリーンシートのハンドリング性や加工性が良好な量であればよく、セラミック粉末に対して１０乃至２０質量％程度が望ましい。
スラリーに含まれる溶剤は、セラミック粉末および有機バインダーを分散させ、グリーンシート成形に適した粘度のスラリーが得られるように、例えば炭化水素類、エーテル類、エステル類、ケトン類、アルコール類等の有機溶剤や水が挙げられる。これらの中で、トルエン，メチルエチルケトン，イソプロピルアルコール等の蒸発係数の高い溶剤はスラリー塗布後の乾燥工程が短時間で実施できるので好ましい。溶剤の量は、セラミック粉末に対して３０乃至１００質量％加えることにより、スラリーを良好に支持体上に塗布することができるような粘度、３ｃｐｓ乃至１００ｃｐｓ程度となるようにすることが望ましい。
次に、図１（ｂ）に示すように、凹部４の外周部となるセラミックグリーンシート１ａの所定の位置に、金型やパンチングによる打ち抜き方法またはレーザ加工等の加工方法により凹部４となる貫通孔４ａと穴部２となる貫通孔２ａを形成し、また、電子部品の搭載部が形成されるセラミックグリーンシート１ｂに配線パターン３を形成する。
穴部２用の貫通穴２ａは、図２に示すように凹部４用の貫通穴４ａの周囲に配設して形成する。図２は図１（ｂ）におけるセラミックグリーンシート１ａの平面図である。
穴部２は、後述するセラミック生成形体５に分割溝用の切込み６を形成する工程において、切込み６から凹部４の内側方向への変形を抑制して、凹部４の内壁が凹部４の内側に倒れこむように変形することを抑制するものとして作用させることができる。
また、穴部２用の貫通穴２ａの形状は特に制限されるものではなく、真円形状、長円形状、楕円形状等の円形状、四角形状や三角形状等の多角形状の形状に形成しておけばよい。好ましくは、円形状や角部を丸くした多角形状等の角部を有しない形状とすると、貫通穴２ａは応力が集中しやすい角部を有しないので、貫通穴２ａを形成したセラミックグリーンシート１ａの取り扱い時に角部から亀裂が発生して貫通穴２ａ同士がつながることによりセラミックグリーンシート１ａが破れてしまうことがなく、また後のセラミック生成形体５に分割溝用の切込み６を形成する工程において、穴部２の角部に応力が集中してセラミック生成形体５に穴部２を起点としたクラックが発生することを抑制することができる。
凹部４用の貫通孔４ａおよび穴部２用の貫通孔２ａを打ち抜き方法にて形成する場合、穴部２用の貫通孔２ａは、凹部４用の貫通孔４ａと同時に打ち抜いて形成するか、凹部４用の貫通孔４ａの形成より前に形成することが好ましい。これにより、穴部２用の貫通孔２ａを形成する際に凹部４用の貫通孔の形状に変形が発生することを抑制することができる。穴部２用の貫通孔２ａを形成による凹部４用の貫通孔４ａの形状の変形をより小さいものとするには、穴部２用の貫通孔と凹部４用の貫通孔とを同時に打ち抜いて形成するとよい。
配線パターン３は後の焼成工程を経て得られる複数個取り配線基板の配線導体となるものであり、配線パターン３には電子部品の各電極が半田バンプ等の電気的接続手段を介して接続される電極パッド、半田等の接合材を介して外部回路基板へ接続するための接続パッド、これらを接続する貫通導体となるものがある。
配線パターン３の形成は、凹部４用の貫通孔４ａや穴部２用の貫通孔２ａの形成と同様にしてセラミックグリーンシート１ｂの上面から下面にかけて貫通導体用の貫通孔を形成し、この貫通穴に貫通導体用の導体ペーストをスクリーン印刷法やプレス充填により埋め込み、貫通導体用の導体ペーストが埋め込まれた貫通孔上に電極パッドや接続パッド用の導体ペーストをスクリーン印刷法、グラビア印刷法等の印刷法により所定パターン形状で印刷することにより行なわれる。
電極パッドや接続パッド用または貫通導体用の導体ペーストは、金属材料の粉末に適当な有機バインダーと溶剤、また必要に応じてガラスや分散剤を加えて混合したものをボールミル、三本ロールミル、プラネタリーミキサー等の混練手段により均質に分散した後、溶剤を必要量添加することにより粘度を調整することにより作製される。有機バインダーや溶剤の量は印刷性や充填性等を考慮して各導体の形成に適した粘度となるように適宜調製される。
金属材料としては、タングステン（Ｗ）、モリブデン（Ｍｏ）、マンガン（Ｍｎ）、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、白金（Ｐｔ）等の１種または２種以上が挙げられ、２種以上の場合は混合、合金、コーティング等のいずれの形態であっても構わない。
導体ペーストの有機バインダーとしては、従来より導体ペーストに使用されているものが使用可能であり、例えばアクリル系（アクリル酸，メタクリル酸またはそれらのエステルの単独重合体または共重合体，具体的にはアクリル酸エステル共重合体，メタクリル酸エステル共重合体，アクリル酸エステル−メタクリル酸エステル共重合体等），ポリビニルブチラ−ル系，アクリル−スチレン系，ポリプロピレンカーボネート系，セルロース系等の単独重合体または共重合体が挙げられる。焼成工程での分解、揮発性を考慮すると、アクリル系、アルキド系の有機バインダーがより好ましい。また、有機バインダーの添加量としては、金属粉末により異なるが、焼成時に分解・除去されやすく、かつ金属粉末粒子を分散できる量であればよく、金属粉末に対して外添加で５乃至２０質量％程度が望ましい。
導体ペーストに用いる溶剤としては、金属粉末と有機バインダーとを良好に分散させて混合できるようなものであればよく、テルピネオールやブチルカルビトールアセテートなどが使用可能である。印刷後の形成性、乾燥性を考慮し、低沸点溶剤を用いることが好ましい。溶剤は導体粉末に対して４乃至１５質量％加えられ、配線パターン３を良好に形成できる程度の粘度、電極パッドや接続パッド用の導体ペーストでは３０００乃至４００００ｃｐｓ程度、貫通導体用では１５０００ｃｐｓ乃至４００００ｃｐｓ程度となるように調整されるとよい。
次に、図１（ｃ）に示すように、凹部４の外周部となるセラミックグリーンシート１ａと電子部品の搭載部が形成されるセラミックグリーンシート１ｂとを積層することにより、セラミック生成形体５を形成する。積層する工程は、電子部品の搭載部が形成されるセラミックグリーンシート１ｂ上に凹部４の外周部となるセラミックグリーンシート１ａを積層し、密着させることにより行われる。なお、密着を行う手法としては、接着成分の含まれた密着液を使用する方法、加熱によりグリーンシート中の有機バインダーに接着性を持たせて密着する方法、加圧力により密着する方法、または上記の方法を組み合わせることにより行う方法等が挙げられる。
このようにして、複数の配線基板領域７が縦横に配置されており複数の配線基板領域７に凹部４を有するとともに、凹部４の周囲に少なくとも一部が配線基板領域７に位置する穴部２が配設されたセラミック生成形体５が製作される。このようなセラミック生成形体５を準備し、後述するようにセラミック生成形体５の複数の配線基板領域７の外縁に分割溝用の切込み６を形成することから、切込みを形成した際の切込み６から凹部４の内側方向への変形は、凹部４の周囲に配設された穴部２により抑制されるので、凹部４の内壁が凹部４の内側に倒れこむように変形することを抑制することができ、凹部４の内壁形状が良好な配線基板を形成することができるとともに、配線基板領域７間にダミー領域を形成しないので、母基板内の配線基板の取数を低下させることなく、多数の配線基板を効率良く形成することができる。
なお、このような穴部２は、図３に示すように、後述する切込み６が形成される配線基板領域７の外縁と凹部４との間に位置するように形成しておけば良い。図３は図１（ｄ）のセラミック生成形体５の平面図の一例である。すなわち、穴部２が、複数の配線基板領域７の外縁と凹部４との間に配設されていると、切込み６を形成した際の切込み６から凹部４の内側方向への変形は、複数の配線基板領域７の外縁と凹部４との間に配設された穴部２により吸収されるので、複数の配線基板領域７において凹部４の内壁が凹部４の内側に倒れこむように変形することを抑制することができ、凹部４の内壁形状が良好な配線基板を形成することができる。また、穴部２が形成されていても凹部４の外周部の厚みが従来のものと同等であるので十分な強度も有する。
また、このような穴部２は、図４に示すように、後述する切込み６が形成される配線基板領域７の外縁と重なる位置に形成しておけば良い。図４は本発明における複数個取り配線基板の製造方法において製造されたセラミック生成形体５の平面図の一例である。すなわち、穴部２が、複数の配線基板領域７の外縁に配設されていると、切込み６の形成は穴部２と重なる位置で行なわれるので、切込み６の形成により配線基板領域７の外縁から凹部４の内側方向への変形はほとんど発生せず、凹部４の内壁形状が良好な配線基板を形成することができるとともに、配線基板の外縁においても良好な形状とすることができる。この場合、切込み６の形成により配線基板領域７の外縁から凹部４の内側方向への変形を発生させないためには、穴部２の幅は、切込み６のセラミック生成形体５の表面に現れる開口部分の幅よりも幅広に形成されるのが好ましい。後述するセラミック生成形体５に切込み６を形成する工程においてセラミック生成形体５に押し込まれる切込み刃のセラミック生成形体５に押し込まれる部分の幅よりも大きい幅で形成しておけばよい。
また、図３や図４に示すように、穴部２の長さは凹部４の長さ以上であることが好ましい。これにより、切込み６と凹部４との間の全域において穴部２が存在するので、セラミック生成形体５に切込み６を形成した際の切込み６から凹部４側への変形は、凹部４の長さ方向の全域において穴部２により良好に抑制され、凹部４の形状がより良好な配線基板を形成することができるようになる。よって、穴部２の長さは凹部４の長さ以上とは単に長さが長いだけでなく、穴部２は、凹部４の長さ方向の全域において、凹部４の周囲に凹部４と重なるように配設されている。すなわち、切込み６側から凹部４の方向へ凹部４と交わる垂線を引いた場合にこの垂線と穴部２とが交わるように配置する。
このように穴部２の長さは凹部４の長さ以上とする場合の穴部２の形状は、図３に示したような細長い形状とするのが好ましい。真円形状や正方形のような形状にすると凹部４の間隔を凹部４の長さより大きいものとしなければならず、個々の配線基板領域７が不要に大きくなってしまうからである。
また、穴部２は図３に示すように凹部４と配線基板領域７の外縁（切込み６）との間に細長い形状のものを１つ配置するだけでなく、図５に示すように複数の穴部２を配置しても良い。すなわち、穴部２は、凹部４の長さ方向に複数配設されており、凹部４から配線基板領域７の外縁方向において複数の穴部２のそれぞれは重なり合うように配列されているとともに、複数の穴部２の配列は凹部４の長さ以上であることが好ましい。図５は、本発明の複数個取り配線基板の製造方法において製造されたセラミック生成形体５の平面図の一例を示すものであり、図６は、図５におけるセラミック生成形体５のＡ部における要部拡大平面図である。これにより、セラミック生成形体５に切込み６を形成した際の切込み６から凹部４の内側方向への変形は、凹部４の長さ以上に配列された複数の穴部２により良好に抑制されるので、凹部４の長さ方向の全域において凹部４の内壁が凹部４の内側に倒れこむように変形することをより良好に抑制することができる。また、穴部２は一つの長いものではないことから、穴部２が形成されたことによる壁部の強度低下、特に焼成前のセラミック生成形体５の壁部の強度低下を抑制し、加工時の取扱い等による変形を抑えることができるので、凹部４の形状が良好な配線基板を形成することができるようになる。
小さい穴部２が多数配列されると変形を十分に吸収することなく壁全体が変形してしまう場合があり、また隣接する穴部２間の距離が小さくなると打ち抜き加工により隣接する穴部２間にクラックが発生しやすくなる。凹部４の長さにもよるが、直線上に並んだ凹部４の長さ方向の配列数は２〜４個、凹部４から配線基板領域７の外縁方向の配列数は２個が好ましい。
また、上述の場合、複数の穴部２は、全ての穴部２を配線基板領域７の外縁と凹部４との間に配設しても良いし、配線基板領域７の外縁と凹部４との間および配線基板領域７の外縁に位置するように混在させて配設しても構わない。
また、穴部２用の貫通孔２ａは凹部４の外周部となるセラミックグリーンシート１ａに形成しているが、電子部品の搭載部が形成されるセラミックグリーンシート１ｂにも形成し、穴部２がセラミック生成形体５を貫通するようにしてもよい。
図１において、セラミック生成形体５は、凹部４の外周部となるセラミックグリーンシート１ａと電子部品の搭載部が形成されるセラミックグリーンシート１ｂとの２枚のセラミックグリーンシートを積層することにより形成されているが、いずれも複数枚からなるものとしてもよく、すなわちセラミック生成形体５は３枚以上のセラミックグリーンシート１を積層したものであってもよい。
電子部品の搭載部が形成されるセラミックグリーンシート１ｂが複数枚積層されたものからなる場合、穴部２用の貫通孔２ａを凹部４の外周部となるセラミックグリーンシート１ａに形成しておくとともに、複数の電子部品の搭載部が形成されるセラミックグリーンシート１ｂのうち少なくとも最上に位置するセラミックグリーンシート１ｂに穴部２用の貫通孔２ａを形成しておくと、セラミック生成形体５の穴部２の深さを凹部４の深さよりも深いものとして形成することができる。また、凹部４の外周部となるセラミックグリーンシート１ａが複数枚積層されたものからなる場合、複数の凹部４の外周部となるセラミックグリーンシート１ａのうち少なくとも最下に位置するセラミックグリーンシート１ａに穴部２用の貫通孔２ａを形成しなければ、穴部２の深さを凹部４の深さよりも浅いものとして形成することができる。
次に、図１（ｄ）に示すように、セラミック生成形体５の複数の配線基板領域７の外縁に分割溝用の切込み６を形成する。
切込み６は、縦横に配置された配線基板領域７の外縁に沿ってカッター刃や金型等の切込み刃をセラミック生成形体５に押圧することにより縦横に形成することができる。切込み６は、後のセラミック生成形体５を焼成する工程において焼成されることにより、複数個取り配線基板を撓折することにより各配線基板（電子部品収納用パッケージ）に分割するための分割溝となる。撓折による分割を容易かつ正確にするために、分割溝の形状は開口部から分割溝の底部にかけて、または開口部から底部にかけてその途中からその幅が小さくなるような形状、すなわち分割溝の底部の縦断面形状がＶ字形となるように形成されるのが好ましいので、切込み刃は断面Ｖ字状の刃先を有するものを用いるのが好ましい。
切込み６の幅（セラミック生成形体５の表面の開口部分の幅）や深さは作製する複数個取り配線基板の材質や寸法により異なるが、通常幅は０．０５〜１ｍｍ程度、深さは０．０５〜２ｍｍ程度に形成される。
穴部２により切込み６を形成した際の切込み６から凹部４の内側方向への変形を抑えるためには、切込み６の深さと凹部４の深さとの関係により好ましい穴部２の深さとする。
すなわち、切込み６の深さは、凹部４の深さ未満であり、穴部２の深さは、切込み６の深さ以上であることが好ましい。これにより、セラミック生成形体５に切込み６を形成した際の切込み６から凹部４の内側方向への変形は、切込み６よりも深く形成された穴部２、すなわち変形領域の深さよりも深い穴部２により良好に抑制され、凹部４の深さ方向の全域において凹部４の内壁が凹部４の内側に倒れこむように変形することをより良好に抑制することができ、凹部４の形状が良好な配線基板を形成することができる。このときの穴部２の深さは、セラミック生成形体５および配線基板の穴部２の周囲の壁部の強度低下を抑制し、加工時のセラミック生成形体５の取扱い等による凹部４の内壁の変形を抑制するためには出来るだけ浅い方がよいので切込み６と同じ深さとするのがより好ましい。
また、切込み６の深さは、凹部４の深さ以上であり、穴部２の深さは、凹部４の深さ以上であることが好ましい。図７は、この製造方法により製作された複数個取り配線基板の断面図の一例を示すものである。これにより、セラミック生成形体５に切込み６を形成した際の切込み６から凹部４の内側方向への変形のうち少なくとも穴部２の深さまでの変形は、穴部２により抑制されるので、穴部２の深さより浅い凹部４においては、その深さ方向の全域において凹部４の内壁が凹部４の内側に倒れこむように変形することをより良好に抑制することができ、配線基板の凹部４の形状を良好なものとすることができるようになる。このときの穴部２の深さは、上記と同じ理由で凹部４の深さと同じ深さとするのがより好ましい。
また、複数個取り配線基板の分割性を良好なものとするとともに取り扱い時の不用意な割れを抑えるために、分割溝用の切込み６は縦方向と横方向とで深さや幅が異なるものとしても構わないし、１つの切込み６において両端部と中央部とで深さや幅が異なるものとしてもよい。
また、複数の配線基板領域７が縦横に配置された中央部の外周部にはダミー領域を形成するのが好ましい。ダミー領域は、複数個取り配線基板の製造や搬送等を容易とするための領域であり、このダミー領域を用いてセラミック生成形体５や複数個取り配線基板の加工時や搬送時の位置決め、固定等を行うことができる。このときの切込み６の両端部はダミー領域の配線基板領域７の外縁とセラミック生成形体５の外縁の間に位置するように形成すると、複数個取り基板の搬送時等に外部から加わる力により不用意に割れてしまうことを防止することができるのでよい。
そして、切込み６が形成されたセラミック生成形体５を焼成することにより複数個取り配線基板が製作される。焼成する工程は、有機成分の除去とセラミック粉末の焼結とから成る。有機成分の除去は、約１００〜１２００℃の温度範囲でセラミック生成形体５を加熱することによって行い、有機成分を分解、揮発させ、焼結温度はセラミック組成により異なり、約８００〜１８００℃の範囲内で行う。例えば、セラミックグリーンシート１のセラミック粉末が酸化アルミニウム粉末からなる場合は、約１５００〜１６００℃の温度で焼結が行われ、セラミックグリーンシート１のセラミック粉末がガラスセラミック粉末からなる場合は、約８００〜１０００℃の温度で焼結が行われる。
焼成雰囲気はセラミック粉末や導体材料により異なり、還元雰囲気中、非酸化性雰囲気中等で行われ、有機成分の除去を効果的に行うために水蒸気等を含ませても良い。例えば、セラミックグリーンシート１のセラミック粉末が酸化アルミニウム粉末からなり、配線パターン３がタングステンからなる場合は、窒素と水素からなる還元雰囲気中で行われ、セラミックグリーンシート１のセラミック粉末がガラスセラミック粉末からなり、配線パターン３が銅からなる場合は、窒素からなる非酸化性雰囲気中で行われる。
焼成後の複数個取り配線基板の表面に露出した配線パターン３の表面には、配線パターン３の腐食防止、電子部品と配線パターン３との接続、配線基板と外部回路基板との接合を強固なものとするために、ＮｉやＡｕ等のめっきを施しておくことが好ましい。
本発明の電子部品収納用パッケージは、上記のような本発明の製造方法により得られた複数個取り配線基板が複数の配線基板領域７ごとに分割されることにより個片化されたものである。このことから、凹部４の形状が良好な電子部品収納用パッケージとなるので、電子部品を欠け等の発生なく良好に収納することが容易なものとなる。複数個取り配線基板の分割は、分割溝に沿って撓折することにより行なわれる。
本発明の電子装置は、本発明の電子部品収納用パッケージと、電子部品収納用パッケージに搭載された電子部品とを備えている。この構成により、電子部品収納用パッケージの凹部４内に電子部品が欠けの発生なく位置精度よく良好に収容された、信頼性に優れた電子装置となる。
電子部品は、ＩＣチップやＬＳＩチップ等の半導体素子、水晶振動子や圧電振動子等の圧電素子、各種センサ等である。電子部品がフリップチップ型の半導体素子である場合には、はんだバンプや金バンプ、または導電性樹脂（異方性導電樹脂等）を介して、半導体素子の電極と配線層２とが電気的に接続される。また、電子部品がワイヤボンディング型の半導体素子である場合には、ガラス、樹脂、ろう材を介して半導体素子の基板面（裏面）と基体１とが接合され、ボンディングワイヤを介して半導体素子の電極と配線パターン３とが電気的に接続される。また、電子部品が圧電素子である場合には、導電性樹脂を介して、圧電素子の電極と配線パターン３とが電気的に接続される。そして、電子部品が金属やセラミックスから成る蓋体あるいはポッティング樹脂で覆われて気密封止される。
なお、複数個取り配線基板を分割して個々の電子部品収納用パッケージとしてから電子部品を搭載してもよいし、複数個取り配線基板の複数の配線基板領域７のそれぞれに電子部品を搭載し必要に応じて封止した後に分割することにより電子部品収納用パッケージに電子部品が搭載された電子装置としてもよい。複数個取り基板に電子部品を搭載する方が効率が良いので好ましい。
本発明は、本発明の要旨を逸脱しない範囲であれば種々の変更は可能である。例えば、図１の複数個取り配線基板の製造方法において、切込み６は、セラミック生成形体５の上面にのみ形成しているが、セラミック生成形体５の上面および下面の両面に切込み６を形成しても構わない。これにより、厚みが厚い場合でも分割性の良好な複数個取り配線基板を製造することができる。また、凹部４もセラミック生成形体５の上面および下面の両面に形成しても構わない。これにより、小面積に高密度に電子部品を搭載することのできる電子部品収納用パッケージを製造することができる。なお、凹部４が上面および下面の両面に形成され、セラミック生成形体５の上面と下面との両面に切込み６を形成する場合は、穴部２も同様に両面に形成する。また、凹部４の壁部の幅が十分に大きい場合には凹部４の内壁には変形が発生しにくくなるので、穴部２は必ずしも凹部４の周囲の４辺方向全てに配列する必要はなく、必要に応じて凹部４の周囲の１辺方向や２辺方向、または３辺方向のみに配列されているものであっても構わない。
本発明の複数個取り配線基板の製造方法の実施の形態の一例を示す、各工程の断面図である。 図１（ｂ）におけるセラミックグリーンシート１ａの平面図である。 本発明の複数個取り配線基板の製造方法において製造されたセラミック生成形体の実施の形態の例を示す平面図である。 本発明の複数個取り配線基板の製造方法において製造されたセラミック生成形体の参考例を示す平面図である。 本発明の複数個取り配線基板の製造方法において製造されたセラミック生成形体の実施の形態の例を示す平面図である。 図５に示すセラミック生成形体のＡ部における要部拡大平面図である。 本発明の複数個取り配線基板の製造方法において製造されたセラミック生成形体の実施の形態の例を示す断面図である。
符号の説明
１・・・セラミックグリーンシート
１ａ・・・凹部４の外周部となるセラミックグリーンシート
１ｂ・・・電子部品の搭載部が形成されるセラミックグリーンシート
２・・・穴部
２ａ・・・穴部用の貫通穴
３・・・配線パターン
４・・・凹部
４ａ・・・凹部用の貫通穴
５・・・セラミック生成形体
６・・・切込み
７・・・配線基板領域

Claims (8)

  1. 複数の配線基板領域が縦横に配置されており、前記複数の配線基板領域に凹部を有するとともに、前記凹部の周囲に前記配線基板領域内に位置する穴部が配設されたセラミック生成形体を準備する工程と、前記セラミック生成形体の前記穴部よりも外方に位置する分割溝用の切込みを形成する工程とを有することを特徴とする複数個取り配線基板用セラミック生成形体の製造方法。
  2. 前記切込みの深さは、前記凹部の深さ未満であり、前記穴部の深さは、前記切込みの深さ以上であることを特徴とする請求項１記載の複数個取り配線基板用セラミック生成形体の製造方法。
  3. 前記切込みの深さは、前記凹部の深さ以上であり、前記穴部の深さは、前記凹部の深さ以上であることを特徴とする請求項１記載の複数個取り配線基板用セラミック生成形体の製造方法。
  4. 前記穴部の長さは、前記凹部の長さ以上であることを特徴とする請求項１乃至請求項３のいずれかに記載の複数個取り配線基板用セラミック生成形体の製造方法。
  5. 前記穴部は、前記凹部の長さ方向に複数配設されており、前記凹部から前記配線基板領域の外縁方向において前記複数の穴部のそれぞれは重なり合うように配列されているとともに、前記複数の穴部の配列は前記凹部の長さ以上であることを特徴とする請求項１乃至請求項３のいずれかに記載の複数個取り配線基板用セラミック生成形体の製造方法。
  6. 請求項１乃至請求項５のいずれかに記載の製造方法により得られた前記セラミック生成形体を焼成する工程を有することを特徴とする複数個取り配線基板の製造方法。
  7. 請求項６記載の製造方法により得られた複数個取り配線基板が前記複数の配線基板領域ごとに分割されることにより個片化されたことを特徴とする電子部品収納用パッケージ。
  8. 請求項７記載の電子部品収納用パッケージと、該電子部品収納用パッケージに搭載された電子部品とを備えていることを特徴とする電子装置。
JP2006050958A 2006-02-27 2006-02-27 複数個取り配線基板用セラミック生成形体の製造方法、複数個取り配線基板の製造方法、電子部品収納用パッケージおよび電子装置 Expired - Fee Related JP4936743B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006050958A JP4936743B2 (ja) 2006-02-27 2006-02-27 複数個取り配線基板用セラミック生成形体の製造方法、複数個取り配線基板の製造方法、電子部品収納用パッケージおよび電子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006050958A JP4936743B2 (ja) 2006-02-27 2006-02-27 複数個取り配線基板用セラミック生成形体の製造方法、複数個取り配線基板の製造方法、電子部品収納用パッケージおよび電子装置

Publications (2)

Publication Number Publication Date
JP2007234656A JP2007234656A (ja) 2007-09-13
JP4936743B2 true JP4936743B2 (ja) 2012-05-23

Family

ID=38554978

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006050958A Expired - Fee Related JP4936743B2 (ja) 2006-02-27 2006-02-27 複数個取り配線基板用セラミック生成形体の製造方法、複数個取り配線基板の製造方法、電子部品収納用パッケージおよび電子装置

Country Status (1)

Country Link
JP (1) JP4936743B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5247415B2 (ja) * 2008-12-24 2013-07-24 京セラ株式会社 多数個取り配線基板および配線基板ならびに電子装置
CN113764288A (zh) * 2021-08-02 2021-12-07 苏州通富超威半导体有限公司 一种芯片封装方法及封装结构

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4605945B2 (ja) * 2001-06-28 2011-01-05 京セラ株式会社 多数個取り配線基板、電子装置の製造方法
JP2004119889A (ja) * 2002-09-27 2004-04-15 Kyocera Corp セラミックス基板
JP2004349564A (ja) * 2003-05-23 2004-12-09 Kyocera Corp 多数個取り配線基板
JP4458974B2 (ja) * 2004-07-28 2010-04-28 京セラ株式会社 多数個取り配線基板
JP3876259B2 (ja) * 2004-08-04 2007-01-31 日本特殊陶業株式会社 セラミック基板の製造方法

Also Published As

Publication number Publication date
JP2007234656A (ja) 2007-09-13

Similar Documents

Publication Publication Date Title
JP4936743B2 (ja) 複数個取り配線基板用セラミック生成形体の製造方法、複数個取り配線基板の製造方法、電子部品収納用パッケージおよび電子装置
JP2007318035A (ja) 多数個取り配線基板、電子部品収納用パッケージおよび電子装置
JP2009266992A (ja) 多数個取り配線基板および配線基板ならびに電子装置
JP4511311B2 (ja) 多数個取り配線基板および電子装置
JP4822921B2 (ja) セラミック基板、電子部品収納用パッケージ、電子装置、およびこれらの製造方法
JP2010177252A (ja) 電子部品搭載用基板および電子装置ならびに電子部品搭載用基板の製造方法
JP2004343072A (ja) 多数個取り配線基板
JP3427031B2 (ja) 配線基板用多数個取り配列基板の製造方法
JP5517840B2 (ja) グリーンシート積層体の製造方法および絶縁基板の製造方法
JP4458999B2 (ja) 多数個取り配線基板、電子部品収納用パッケージおよび電子装置
JP4812516B2 (ja) 複数個取り配線基板
JP4991190B2 (ja) 配線基板、多数個取り配線基板、電子部品収納用パッケージおよび電子装置
JP5574848B2 (ja) 多数個取り配線基板
JP4693676B2 (ja) 電子部品搭載用基板の製造方法
JP4428883B2 (ja) 多数個取りセラミック配線基板
JP4606303B2 (ja) 多数個取り配線基板、電子装置の製造方法
JP4057960B2 (ja) 多数個取り配線基板
JP4646825B2 (ja) 多数個取り配線基板
JP5869234B2 (ja) 配線基板の製造方法および配線基板
JP6258679B2 (ja) 配線基板および電子装置
JP5653323B2 (ja) 成形体および多数個取り配線基板
JP2012023445A (ja) 圧電素子収納用パッケージおよびその製造方法
JP2005159083A (ja) 多数個取り配線基板
JP2004356353A (ja) 多数個取り配線基板
JP2012244050A (ja) 多数個取り配線基板の製造方法、多数個取り配線基板および配線基板ならびに電子装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080818

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110411

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110426

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110623

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120124

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120221

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150302

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4936743

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees