JP2004119889A - セラミックス基板 - Google Patents
セラミックス基板 Download PDFInfo
- Publication number
- JP2004119889A JP2004119889A JP2002284363A JP2002284363A JP2004119889A JP 2004119889 A JP2004119889 A JP 2004119889A JP 2002284363 A JP2002284363 A JP 2002284363A JP 2002284363 A JP2002284363 A JP 2002284363A JP 2004119889 A JP2004119889 A JP 2004119889A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- groove
- division
- substrate
- depth
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Structure Of Printed Boards (AREA)
Abstract
【課題】分割溝と該分割溝に近接する孔を有するセラミック基板であって、分割前基板の製造工程内におけるクラック発生がなくかつ単体分割時に発生する孔近傍のバリを基板厚みの少なくとも20%未満の大きさにすることが可能となり、単体寸法精度の向上が図れ部品をケーシングする際の不具合が解消される。
【解決手段】分割溝と該分割溝に近接する孔を有するセラミック基板であって、上記分割溝の深さは、上記孔の近傍が他の部分よりも深くなるように形成する。
【選択図】図1
【解決手段】分割溝と該分割溝に近接する孔を有するセラミック基板であって、上記分割溝の深さは、上記孔の近傍が他の部分よりも深くなるように形成する。
【選択図】図1
Description
【0001】
【発明の属する技術分野】
本発明は、電子部品用などの分割溝を有するセラミックス基板に関するものである。
【0002】
【従来の技術】
セラミックス基板はエレクトロニクス分野にてプリント配線板用の絶縁基板として使用される。その回路形成法としては、導電性ペーストを用い印刷による厚膜法あるいは金属膜をスパッタリング等により形成する薄膜法やまた、無電解メッキにより金属膜を形成した後、エッチングにより回路を形成する方法等がある。
【0003】
いずれの場合においても製造効率の向上を目的とし、シート状に形成されたセラミックス基板に分割溝加工あるいは孔加工を施し、所望する部品を多数個形成した状態で使用することが一般的である。分割溝あるいは孔が形成されたシート上のセラミックス基板においては、回路形成工程における基板割れの問題あるいは、単体にブレークした後の寸法精度すなわちバリの発生防止を考慮した設計が必要となる。
【0004】
特許文献1には、多数個取りセラミックス基板20において図4に示すように、セラミックス基板20外周部の分割溝21は浅く、中央部22においては深い円弧状をなす基板を提案している。これは、分割溝の形成された多数個取りセラミックス基板20において単体各区間に半導体素子や抵抗等を自動機を使用して搭載したり、半導体素子等の電極が接続されるメタライズ配線層をスクリーン印刷機を使用して被着形成したりしてもセラミックス基板20に割れが発生することがないことを特徴としたものである。また同時にセラミックス基板20の各区画に半導体素子等を搭載、あるいはメタライズ配線層を被着形成した後、セラミックス基板20を切断分離して多数個の小型セラミックス基板23となす際、その分割分離を容易となすことができる。セラミックス基板中央部22の分割溝深さは、基板厚みに対し20及至85%、また外周部の分割溝深さ21は基板厚みに対し20%以下としている。
【0005】
また特許文献2には、チップ抵抗部品等のチップ状電子部品素子を抽出する電子部品用セラミックス基板24において、セラミックス基板24縦横に形成される分割溝の形状を変え、チップ部品製造工程における不具合を改善することを提案している。これは図5に示すように、1次分割を行う第1の分割溝25ならびに2次分割を行う第2の分割溝26が形成されたセラミックス基板24において、第1の分割溝25の両端部が図5(b)に示すように中央部に比較して深く形成されている。このことにより1次分割時、図6に示す短冊状基板27の両端の分割面にバリ28が無く非常に安定した平坦度で分割できるため、この短冊状基板27を整列させるにあたり安定的に整列させることができる。第1の分割溝9の両端部における深さs30は基板厚みに対して50〜100%となっており厚み全体を貫通していても構わないとしている。
【0006】
【特許文献1】
特許第2922685号公報
【特許文献2】
特開2000−106306号公報
【0007】
【発明が解決しようとする課題】
しかしながら、従来技術においては以下の問題があった。まず、特許文献1で示してある分割溝を有する多数個取り基板20においては、セラミックス基板20上に形成される回路形成工程における機械的強度を保持することを目的とし、外周部における基板割れを防止したものであるが図7に示すような分割後の単体に発生するバリ30を考慮したものではない。特に図1に示すように単体外周部近傍に部分的なスルーホールが形成されている場合分割溝に沿って分割した場合図8に示すようにスルーホールに沿った部分にバリ33が発生する。このようなバリ33は、単体に分割し単体部品としてケーシングする場合少なくとも基板厚みtの20%以下にすることが望ましい。このバリ33を防止するためには、分割溝深さを深くするという方法があり、少なくとも基板厚みtに対し20%以上にする必要がある。しかしながら、多数個取りシート状セラミックス基板20上に回路形成する工程において基板厚みtに対し分割溝深さが40%を越えると分割溝に沿ってクラックが発生するため、工程内での割れ発生による生産効率が低下するという問題があった。
【0008】
一方、特許文献2においては、特に単体分割後に発生する外周部バリ防止を考慮したものである。チップ抵抗部品では、図5(a)に示すような分割溝のみの形状もしくは分割溝25、26上に孔が形成されるものはあるが図8のように単体内部にスルーホールが形成される場合は無い。従って特許文献2はチップ抵抗部品における一次分割時の端部バリ発生防止を防止したものであり、上記同様、図8のような分割溝に沿って部分的に孔が形成された単体部品においては、上述と同様に、バリ33が発生する。そのため設計上必要とされる単体31の所定寸法より大となり、ケーシングにおいて単体部品を装着できないという問題があった。さらには、セラミックス基板24の第1次分割溝25の両端部のみの深さを部分的に深くしているため、基板上に形成される回路形成工程における機械的衝撃あるいは熱的衝撃により図9に示すようなクラック34が発生しやすくなるという問題があった。
【0009】
【課題を解決するための手段】
この課題を解決するため、本発明では、分割溝と該分割溝に近接する孔を有するセラミックス基板にあって、上記分割溝の深さは、上記孔の近傍が他の部分よりも深くなるように形成したものである。
【0010】
また、平面視したときに、近接する分割溝に対して直角方向における上記孔の最長径が0.5mm以上あり、上記孔と近接する分割溝との最短距離が基板厚みの0.33倍〜3倍であり、上記孔に近接する部分の分割溝の深さが基板厚みの30〜60%とすることにより単体分割時に発生する孔近傍のバリを防止することを可能としたものである。
【0011】
【発明の実施の形態】
以下、本発明の実施形態を説明する。
【0012】
図1(a)は、孔3と分割溝2を有する多数個取りのセラミックス基板1の平面図、図1(b)はその分割溝2にそった断面図である。図1(c)は、単体のみの平面図、図1(d)は、その分割溝2にそった断面図を示したものである。図1(b)(d)に示すように、孔3に近接する分割溝2の深さは、他の部分よりも深くなる様に形成されている。
【0013】
また図1(c)に示すように分割溝2と孔3外周部までの距離wが基板厚みtに対し0.33〜3倍となっており、また孔径d1は0.5mm以上となっていることが好ましい。そして、孔3部分の分割溝2の深さs2が基板厚みtに対し30〜60%であり、その他の部分の分割溝深さs1は基板厚みtに対し10〜20%となっていることが好ましい。
【0014】
分割溝2と孔3の外周までの距離wは、基板厚みtに対し0.33倍未満になると分割時この部分の強度が維持できず、図10に示す様に分割溝が孔方向に添って割れカケ35が発生する。また、3倍を越えると分割時の孔近傍における影響が少なくなるため分割後の孔近傍部のバリ発生はなくなる。また、孔径d1が0.5mm未満では、分割溝時の影響が少なくバリの発生は無いが、孔径d1が0.5mm以上の場合は、分割時孔の影響が大きくなり、図8に示す様なバリ33が発生する。
【0015】
分割溝深さS2が基板厚みtの30%未満では分割時の孔3に対する影響が少なく顕著な効果が現れず、深さs2が60%を越えると、分割溝加工時の分割溝刃の下方向への応力が大きくなり、溝の最深部から厚み方向に対し、さらにクラックが発生する。分割溝深さS2は基板深さの40%〜60%の範囲がより好ましい。深さS1が10%未満では、分割が困難となり分割不良となり、20%を越えると、セラミックス基板印刷工程における機械的衝撃や焼成工程における熱的衝撃で分割溝に添って基板割れが発生する。
【0016】
また、図2(a)に示すように単体4外周部に孔が部分的に断続的に形成されているものについては、孔5の径d2は0.5mm以上、孔間隔L3が基板厚みtの0.5〜2.0倍の距離で連なって形成されている場合は両端部間の距離L2における分割溝深さS2を基板厚みtに対し30〜60%とし、その他の部分の分割溝深さS2は基板厚みtに対し10〜20%とする。尚、孔の形状は図2(b)〜(e)に示す様な楕円状孔6、角形状7、L形状8、あるいは異形状9のいずれの形状であっても良い。
【0017】
いずれの場合も孔径d1、d2は、近接する分割溝2に直角方向の最長径とする。孔3に近接する分割溝2の形状は、図3(a)に示すような矩形状10あるいは図3(b)に示すような曲線的形状11であっても良い。本発明により分割溝にクラックを発生させること無く、図8に示すような単体バリ33の発生を防止することが可能となり、分割後の単体寸法精度の向上ならびに単体部品装着時の不具合が改善される。
【0018】
尚、セラミックス基板としては、アルミナ、ジルコニア、高誘電体材、窒化アルミニウム、等を用いることが好ましい。
【0019】
【実施例】
(実施例1)
ドクターブレード法により厚み1.2mmのアルミナセラミックスグリーンシートを作成し、図1に示す孔の径d1と分割溝から孔外周部までの距離wの条件を変えたものに、二種類の分割溝深さ条件で加工を行いこれらを酸化雰囲気炉、100℃で焼成し厚み1.0mmの多数個取りセラミックス基板を作成した。基板に形成される分割溝は、条件Aとして深さを0.1mmで均一に形成したものと条件Bとして孔近傍以外の分割溝深さS1を0.1mm、孔近傍の分割溝深さS2を0.4mmとした。これらの基板を分割溝に沿ってハンドブレークし測定顕微鏡倍率を用い倍率30倍で単体穴近傍に発生するバリの大きさ33を測定した。表1に結果を示す。
【0020】
【表1】
【0021】
表1より、まず分割溝深さが0.1mmで一定である条件Aの場合、分割溝と孔周囲間距離wが0.5mm以上の場合、孔径0.5mm以下においては単体分割後のバリは0.2mmと小さくなっているが孔径0.5mm以上になると0.2mm以上と大きくなり、分割溝からの孔位置が3mmと離れるとバリの発生は少なくなる。一方、孔近傍の分割溝深さを0.4mmとしその他の部分を0.1mmとした条件Bにおいては、孔外周部と分割溝までの距離が0.5mm以上のものについては、単体分割後のバリは孔径が0.5mm以上においても0.2mm以下の発生となっている。従って、孔径dが0.5mm以上において孔外周部と分割溝までの距離wが基板厚みtの1/2から2倍までの距離において分割後のバリ17を0.2mm以下とすることができる。
(実施例2)
実施例1で使用したセラミックスグリーンシートを使用し、孔径dを1.0mm、分割溝、孔周囲間距離wを0.5mmとし、分割溝深さs1とs2の条件を変えた多数個取りセラミックス基板を形成した。その後、基板をマークテック(株)製、探傷液PLKに10分間浸積した後、水で洗浄し、乾燥させ倍率30倍の形状顕微鏡にてクラック発生有無の確認した後、実施例1同様分割溝に沿ってハンドブレークし分割の可否ならびに測定顕微鏡倍率を用い倍率30倍で単体穴近傍に発生するバリの大きさ33を測定した。表2に結果を示す。、
【0022】
【表2】
【0023】
表2より分割溝深さS1が0.07mmでは分割溝に沿ったブレークが出来ない。
【0024】
分割溝深さS1が0.10mm以上では分割溝に沿った分割が可能であるが0.40mm、および、分割溝深さS2が0.7mmとなると分割溝に沿ったクラックが発生する。また分割溝深さS2が0.20mm以上において単体分割後の孔周囲のバリ17を0.2mm以下とすることが可能となる。
【0025】
【発明の効果】
このように、本発明の分割溝と該分割溝に近接する孔を有するセラミック基板であって、上記分割溝の深さを上記孔の近傍が他の部分よりも深く形成することにより、分割前基板の製造工程内におけるクラック発生がなくかつ単体分割時に発生する孔近傍のバリを基板厚みの少なくとも20%未満の大きさにすることが可能となり、単体寸法精度の向上が図れ部品をケーシングする際の不具合が解消される。
【図面の簡単な説明】
【図1】(a)は本発明のセラミックス基板の平面図(b)はその断面図、(c)はこのセラミック基板の単体部分の平面図、(d)はその断面図である。
【図2】(a)〜(e)は本発明の他の実施形態を示す平面図および断面図である。
【図3】(a)(b)は本発明の他の実施形態を示す平面図及び断面図である。
【図4】(a)は従来の分割溝を有するセラミック基板の平面図、(b)はその断面図である。
【図5】(a)は従来の分割溝を有するセラミック基板の平面図、(b)はその断面図である。
【図6】従来のセラミック基板による一次分割後の状態を示す図である。
【図7】従来のセラミックス基板による単体分割した状態を示す図である。
【図8】従来のセラミックス基板による単体分割した状態を示す図である。
【図9】従来のセラミックス基板を示す平面図である。
【図10】従来のセラミックス基板による単体分割した状態を示す図である。
【符号の説明】
1:セラミックス基板
2:分割溝
3:丸孔
4:セラミック単体
5:丸孔
6:楕円孔
7:角孔
8:L字孔
9:異形状孔
10:矩形状分割溝
11:曲線状分割溝
20:多数個取りセラミックス基板
21:分割溝
22:分割溝
23:セラミック単体
24:チップ抵抗用セラミックス基板
25:1次分割溝
26:2次分割溝
27:短冊状基板
28:バリ
29:セラミック単体
30:バリ
31:セラック単体
32:孔
33:バリ
34:クラック
35:カケ
d1:孔径
d2:孔幅
L2:孔長さ
t :基板厚み
s1:分割溝深さ
s2:孔近傍分割溝深さ
s30:外周部溝深さ
w:分割溝から孔外周までの距離
【発明の属する技術分野】
本発明は、電子部品用などの分割溝を有するセラミックス基板に関するものである。
【0002】
【従来の技術】
セラミックス基板はエレクトロニクス分野にてプリント配線板用の絶縁基板として使用される。その回路形成法としては、導電性ペーストを用い印刷による厚膜法あるいは金属膜をスパッタリング等により形成する薄膜法やまた、無電解メッキにより金属膜を形成した後、エッチングにより回路を形成する方法等がある。
【0003】
いずれの場合においても製造効率の向上を目的とし、シート状に形成されたセラミックス基板に分割溝加工あるいは孔加工を施し、所望する部品を多数個形成した状態で使用することが一般的である。分割溝あるいは孔が形成されたシート上のセラミックス基板においては、回路形成工程における基板割れの問題あるいは、単体にブレークした後の寸法精度すなわちバリの発生防止を考慮した設計が必要となる。
【0004】
特許文献1には、多数個取りセラミックス基板20において図4に示すように、セラミックス基板20外周部の分割溝21は浅く、中央部22においては深い円弧状をなす基板を提案している。これは、分割溝の形成された多数個取りセラミックス基板20において単体各区間に半導体素子や抵抗等を自動機を使用して搭載したり、半導体素子等の電極が接続されるメタライズ配線層をスクリーン印刷機を使用して被着形成したりしてもセラミックス基板20に割れが発生することがないことを特徴としたものである。また同時にセラミックス基板20の各区画に半導体素子等を搭載、あるいはメタライズ配線層を被着形成した後、セラミックス基板20を切断分離して多数個の小型セラミックス基板23となす際、その分割分離を容易となすことができる。セラミックス基板中央部22の分割溝深さは、基板厚みに対し20及至85%、また外周部の分割溝深さ21は基板厚みに対し20%以下としている。
【0005】
また特許文献2には、チップ抵抗部品等のチップ状電子部品素子を抽出する電子部品用セラミックス基板24において、セラミックス基板24縦横に形成される分割溝の形状を変え、チップ部品製造工程における不具合を改善することを提案している。これは図5に示すように、1次分割を行う第1の分割溝25ならびに2次分割を行う第2の分割溝26が形成されたセラミックス基板24において、第1の分割溝25の両端部が図5(b)に示すように中央部に比較して深く形成されている。このことにより1次分割時、図6に示す短冊状基板27の両端の分割面にバリ28が無く非常に安定した平坦度で分割できるため、この短冊状基板27を整列させるにあたり安定的に整列させることができる。第1の分割溝9の両端部における深さs30は基板厚みに対して50〜100%となっており厚み全体を貫通していても構わないとしている。
【0006】
【特許文献1】
特許第2922685号公報
【特許文献2】
特開2000−106306号公報
【0007】
【発明が解決しようとする課題】
しかしながら、従来技術においては以下の問題があった。まず、特許文献1で示してある分割溝を有する多数個取り基板20においては、セラミックス基板20上に形成される回路形成工程における機械的強度を保持することを目的とし、外周部における基板割れを防止したものであるが図7に示すような分割後の単体に発生するバリ30を考慮したものではない。特に図1に示すように単体外周部近傍に部分的なスルーホールが形成されている場合分割溝に沿って分割した場合図8に示すようにスルーホールに沿った部分にバリ33が発生する。このようなバリ33は、単体に分割し単体部品としてケーシングする場合少なくとも基板厚みtの20%以下にすることが望ましい。このバリ33を防止するためには、分割溝深さを深くするという方法があり、少なくとも基板厚みtに対し20%以上にする必要がある。しかしながら、多数個取りシート状セラミックス基板20上に回路形成する工程において基板厚みtに対し分割溝深さが40%を越えると分割溝に沿ってクラックが発生するため、工程内での割れ発生による生産効率が低下するという問題があった。
【0008】
一方、特許文献2においては、特に単体分割後に発生する外周部バリ防止を考慮したものである。チップ抵抗部品では、図5(a)に示すような分割溝のみの形状もしくは分割溝25、26上に孔が形成されるものはあるが図8のように単体内部にスルーホールが形成される場合は無い。従って特許文献2はチップ抵抗部品における一次分割時の端部バリ発生防止を防止したものであり、上記同様、図8のような分割溝に沿って部分的に孔が形成された単体部品においては、上述と同様に、バリ33が発生する。そのため設計上必要とされる単体31の所定寸法より大となり、ケーシングにおいて単体部品を装着できないという問題があった。さらには、セラミックス基板24の第1次分割溝25の両端部のみの深さを部分的に深くしているため、基板上に形成される回路形成工程における機械的衝撃あるいは熱的衝撃により図9に示すようなクラック34が発生しやすくなるという問題があった。
【0009】
【課題を解決するための手段】
この課題を解決するため、本発明では、分割溝と該分割溝に近接する孔を有するセラミックス基板にあって、上記分割溝の深さは、上記孔の近傍が他の部分よりも深くなるように形成したものである。
【0010】
また、平面視したときに、近接する分割溝に対して直角方向における上記孔の最長径が0.5mm以上あり、上記孔と近接する分割溝との最短距離が基板厚みの0.33倍〜3倍であり、上記孔に近接する部分の分割溝の深さが基板厚みの30〜60%とすることにより単体分割時に発生する孔近傍のバリを防止することを可能としたものである。
【0011】
【発明の実施の形態】
以下、本発明の実施形態を説明する。
【0012】
図1(a)は、孔3と分割溝2を有する多数個取りのセラミックス基板1の平面図、図1(b)はその分割溝2にそった断面図である。図1(c)は、単体のみの平面図、図1(d)は、その分割溝2にそった断面図を示したものである。図1(b)(d)に示すように、孔3に近接する分割溝2の深さは、他の部分よりも深くなる様に形成されている。
【0013】
また図1(c)に示すように分割溝2と孔3外周部までの距離wが基板厚みtに対し0.33〜3倍となっており、また孔径d1は0.5mm以上となっていることが好ましい。そして、孔3部分の分割溝2の深さs2が基板厚みtに対し30〜60%であり、その他の部分の分割溝深さs1は基板厚みtに対し10〜20%となっていることが好ましい。
【0014】
分割溝2と孔3の外周までの距離wは、基板厚みtに対し0.33倍未満になると分割時この部分の強度が維持できず、図10に示す様に分割溝が孔方向に添って割れカケ35が発生する。また、3倍を越えると分割時の孔近傍における影響が少なくなるため分割後の孔近傍部のバリ発生はなくなる。また、孔径d1が0.5mm未満では、分割溝時の影響が少なくバリの発生は無いが、孔径d1が0.5mm以上の場合は、分割時孔の影響が大きくなり、図8に示す様なバリ33が発生する。
【0015】
分割溝深さS2が基板厚みtの30%未満では分割時の孔3に対する影響が少なく顕著な効果が現れず、深さs2が60%を越えると、分割溝加工時の分割溝刃の下方向への応力が大きくなり、溝の最深部から厚み方向に対し、さらにクラックが発生する。分割溝深さS2は基板深さの40%〜60%の範囲がより好ましい。深さS1が10%未満では、分割が困難となり分割不良となり、20%を越えると、セラミックス基板印刷工程における機械的衝撃や焼成工程における熱的衝撃で分割溝に添って基板割れが発生する。
【0016】
また、図2(a)に示すように単体4外周部に孔が部分的に断続的に形成されているものについては、孔5の径d2は0.5mm以上、孔間隔L3が基板厚みtの0.5〜2.0倍の距離で連なって形成されている場合は両端部間の距離L2における分割溝深さS2を基板厚みtに対し30〜60%とし、その他の部分の分割溝深さS2は基板厚みtに対し10〜20%とする。尚、孔の形状は図2(b)〜(e)に示す様な楕円状孔6、角形状7、L形状8、あるいは異形状9のいずれの形状であっても良い。
【0017】
いずれの場合も孔径d1、d2は、近接する分割溝2に直角方向の最長径とする。孔3に近接する分割溝2の形状は、図3(a)に示すような矩形状10あるいは図3(b)に示すような曲線的形状11であっても良い。本発明により分割溝にクラックを発生させること無く、図8に示すような単体バリ33の発生を防止することが可能となり、分割後の単体寸法精度の向上ならびに単体部品装着時の不具合が改善される。
【0018】
尚、セラミックス基板としては、アルミナ、ジルコニア、高誘電体材、窒化アルミニウム、等を用いることが好ましい。
【0019】
【実施例】
(実施例1)
ドクターブレード法により厚み1.2mmのアルミナセラミックスグリーンシートを作成し、図1に示す孔の径d1と分割溝から孔外周部までの距離wの条件を変えたものに、二種類の分割溝深さ条件で加工を行いこれらを酸化雰囲気炉、100℃で焼成し厚み1.0mmの多数個取りセラミックス基板を作成した。基板に形成される分割溝は、条件Aとして深さを0.1mmで均一に形成したものと条件Bとして孔近傍以外の分割溝深さS1を0.1mm、孔近傍の分割溝深さS2を0.4mmとした。これらの基板を分割溝に沿ってハンドブレークし測定顕微鏡倍率を用い倍率30倍で単体穴近傍に発生するバリの大きさ33を測定した。表1に結果を示す。
【0020】
【表1】
【0021】
表1より、まず分割溝深さが0.1mmで一定である条件Aの場合、分割溝と孔周囲間距離wが0.5mm以上の場合、孔径0.5mm以下においては単体分割後のバリは0.2mmと小さくなっているが孔径0.5mm以上になると0.2mm以上と大きくなり、分割溝からの孔位置が3mmと離れるとバリの発生は少なくなる。一方、孔近傍の分割溝深さを0.4mmとしその他の部分を0.1mmとした条件Bにおいては、孔外周部と分割溝までの距離が0.5mm以上のものについては、単体分割後のバリは孔径が0.5mm以上においても0.2mm以下の発生となっている。従って、孔径dが0.5mm以上において孔外周部と分割溝までの距離wが基板厚みtの1/2から2倍までの距離において分割後のバリ17を0.2mm以下とすることができる。
(実施例2)
実施例1で使用したセラミックスグリーンシートを使用し、孔径dを1.0mm、分割溝、孔周囲間距離wを0.5mmとし、分割溝深さs1とs2の条件を変えた多数個取りセラミックス基板を形成した。その後、基板をマークテック(株)製、探傷液PLKに10分間浸積した後、水で洗浄し、乾燥させ倍率30倍の形状顕微鏡にてクラック発生有無の確認した後、実施例1同様分割溝に沿ってハンドブレークし分割の可否ならびに測定顕微鏡倍率を用い倍率30倍で単体穴近傍に発生するバリの大きさ33を測定した。表2に結果を示す。、
【0022】
【表2】
【0023】
表2より分割溝深さS1が0.07mmでは分割溝に沿ったブレークが出来ない。
【0024】
分割溝深さS1が0.10mm以上では分割溝に沿った分割が可能であるが0.40mm、および、分割溝深さS2が0.7mmとなると分割溝に沿ったクラックが発生する。また分割溝深さS2が0.20mm以上において単体分割後の孔周囲のバリ17を0.2mm以下とすることが可能となる。
【0025】
【発明の効果】
このように、本発明の分割溝と該分割溝に近接する孔を有するセラミック基板であって、上記分割溝の深さを上記孔の近傍が他の部分よりも深く形成することにより、分割前基板の製造工程内におけるクラック発生がなくかつ単体分割時に発生する孔近傍のバリを基板厚みの少なくとも20%未満の大きさにすることが可能となり、単体寸法精度の向上が図れ部品をケーシングする際の不具合が解消される。
【図面の簡単な説明】
【図1】(a)は本発明のセラミックス基板の平面図(b)はその断面図、(c)はこのセラミック基板の単体部分の平面図、(d)はその断面図である。
【図2】(a)〜(e)は本発明の他の実施形態を示す平面図および断面図である。
【図3】(a)(b)は本発明の他の実施形態を示す平面図及び断面図である。
【図4】(a)は従来の分割溝を有するセラミック基板の平面図、(b)はその断面図である。
【図5】(a)は従来の分割溝を有するセラミック基板の平面図、(b)はその断面図である。
【図6】従来のセラミック基板による一次分割後の状態を示す図である。
【図7】従来のセラミックス基板による単体分割した状態を示す図である。
【図8】従来のセラミックス基板による単体分割した状態を示す図である。
【図9】従来のセラミックス基板を示す平面図である。
【図10】従来のセラミックス基板による単体分割した状態を示す図である。
【符号の説明】
1:セラミックス基板
2:分割溝
3:丸孔
4:セラミック単体
5:丸孔
6:楕円孔
7:角孔
8:L字孔
9:異形状孔
10:矩形状分割溝
11:曲線状分割溝
20:多数個取りセラミックス基板
21:分割溝
22:分割溝
23:セラミック単体
24:チップ抵抗用セラミックス基板
25:1次分割溝
26:2次分割溝
27:短冊状基板
28:バリ
29:セラミック単体
30:バリ
31:セラック単体
32:孔
33:バリ
34:クラック
35:カケ
d1:孔径
d2:孔幅
L2:孔長さ
t :基板厚み
s1:分割溝深さ
s2:孔近傍分割溝深さ
s30:外周部溝深さ
w:分割溝から孔外周までの距離
Claims (2)
- 分割溝と該分割溝に近接する孔を有するセラミック基板であって、上記分割溝の深さは、上記孔の近傍が他の部分よりも深くなるように形成したことを特徴とするセラミックス基板。
- 平面視したときに、近接する分割溝に対して直角方向における上記孔の最長径が0.5mm以上あり、上記孔と近接する分割溝との最短距離が基板厚みの0.33倍〜3倍であり、上記孔に近接する部分の分割溝の深さが基板厚みの30%〜60%であることを特徴する請求項1記載のセラミックス基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002284363A JP2004119889A (ja) | 2002-09-27 | 2002-09-27 | セラミックス基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002284363A JP2004119889A (ja) | 2002-09-27 | 2002-09-27 | セラミックス基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004119889A true JP2004119889A (ja) | 2004-04-15 |
Family
ID=32277947
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002284363A Pending JP2004119889A (ja) | 2002-09-27 | 2002-09-27 | セラミックス基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004119889A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007234656A (ja) * | 2006-02-27 | 2007-09-13 | Kyocera Corp | 複数個取り配線基板用セラミック生成形体の製造方法、複数個取り配線基板の製造方法、電子部品収納用パッケージおよび電子装置 |
-
2002
- 2002-09-27 JP JP2002284363A patent/JP2004119889A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007234656A (ja) * | 2006-02-27 | 2007-09-13 | Kyocera Corp | 複数個取り配線基板用セラミック生成形体の製造方法、複数個取り配線基板の製造方法、電子部品収納用パッケージおよび電子装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11395405B2 (en) | Wiring substrate and electronic device | |
TW201924929A (zh) | 陶瓷元件及其製造方法 | |
JP2006324566A (ja) | チップ部品 | |
JP2004119889A (ja) | セラミックス基板 | |
JP2006324460A (ja) | チップ部品の製造方法 | |
JP2007173586A (ja) | 複数個取り配線基板の検査方法および複数個取り配線基板 | |
JP2001332857A (ja) | 配線基板の製造方法 | |
JP2006292726A (ja) | 検査基板 | |
JP2006066658A (ja) | 回路基板の製造方法 | |
JP4452846B2 (ja) | 金属−セラミックス接合基板及びその製造方法 | |
JP4967628B2 (ja) | セラミック多層基板の製造方法 | |
JP2011205010A (ja) | 配線基板およびその製造方法 | |
JP2005217099A (ja) | 多数個取り配線基板 | |
JP2002171035A (ja) | 大型回路基板 | |
JP2010056498A (ja) | 多数個取り配線基板 | |
JPH03116890A (ja) | 印刷配線基板 | |
JP2004200448A (ja) | 電子部品の基板実装方法 | |
JP2004022958A (ja) | 多数個取りセラミック基板 | |
JP3801843B2 (ja) | 配線基板の製造方法 | |
JP2739123B2 (ja) | 電子部品搭載用基板の製造方法 | |
JP2005136172A (ja) | 多数個取り配線基板 | |
JP2004055957A (ja) | 多数個取りセラミック基板 | |
JP2004179259A (ja) | 回路基板およびその製造方法 | |
JP4760253B2 (ja) | セラミック電子部品の製造方法および焼成済みセラミック母基板 | |
JP2001308525A (ja) | 配線基板の製造方法 |