JP4154797B2 - はんだバンプ形成方法 - Google Patents

はんだバンプ形成方法 Download PDF

Info

Publication number
JP4154797B2
JP4154797B2 JP10737599A JP10737599A JP4154797B2 JP 4154797 B2 JP4154797 B2 JP 4154797B2 JP 10737599 A JP10737599 A JP 10737599A JP 10737599 A JP10737599 A JP 10737599A JP 4154797 B2 JP4154797 B2 JP 4154797B2
Authority
JP
Japan
Prior art keywords
bump
solder
melting point
solder bump
high melting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP10737599A
Other languages
English (en)
Other versions
JP2000299340A (ja
Inventor
敏治 柳田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP10737599A priority Critical patent/JP4154797B2/ja
Publication of JP2000299340A publication Critical patent/JP2000299340A/ja
Application granted granted Critical
Publication of JP4154797B2 publication Critical patent/JP4154797B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、はんだバンプ形成方法に関し、特にフリップチップ実装法に用いられるはんだバンプ形成方法の改良に関する。
【0002】
【従来の技術】
電子機器の小型化をより一層進展させるためには、部品実装密度を如何に向上させるかが重要なポイントとなっている。こと半導体ICに関しても、従来のパッケージ実装の代替として、フリップチップによる高密度実装技術の開発が世の中で盛んに行なわれている。
【0003】
フリップチップ実装法の一つとして、半導体ICのAl電極パッド上にはんだボールバンプを形成して、ICベアチップを直接プリント配線基板上に実装する方法がある。この方法によると、バンプはチップの周辺だけでなく、チップの任意の平面位置に配置できるため、数百から1万におよぶI/O数を容易にチップに設けることができる。
【0004】
このはんだバンプを所定の電極上に形成する方法としては、電解メッキを用いた方法もあるが、この場合、下地の表面状態や電気抵抗のわずかなバラツキによって成膜されるはんだの厚みが影響を受け、ICチップ内で均一に高さの揃ったはんだバンプの形成を行なうことが基本的に難しいという問題がある。
【0005】
そこで、はんだパターンの高さバラツキを抑制できる製法としては、真空蒸着による成膜とフォトレジスト膜のリフトオフとを用いた方法があり、本出願人が以前から提案してきた。この方法によるはんだボールバンプの製造工程の一例を図8を参照しながら説明する。
【0006】
フリップチップICの接合部は、シリコン等の半導体基体1上にAl等の電極パッド2をスパッタやエッチング等を用いて形成し、ポリイミド等によって表面保護膜3を全面に被覆した後、電極パッド2上に開口部を形成して、BLM(Ball Limitting Metal)膜4と称せられるCr、Cu、Au等から成る金属多層膜のパターンを図8aのように形成する。このBLM膜4はAlがはんだに濡れないためにはんだ接続強度を上げるためや、はんだの拡散を防止するために必要である。
【0007】
さらに、このBLM膜4の上に、図8bのように開口部5を有するレジストパターン6を形成し、さらに図8cのようにウェハ全面にはんだ蒸着膜13を成膜して、次に図8dのようにレジストリフトオフによるパターニングを行なった後、熱処理によってはんだを溶融させることで、最終的に図8eに示す様な、はんだボールバンプ14が形成される。
【0008】
この熱処理によって、はんだ蒸着膜を球状に丸める工程は、ウェットバックと通常呼ばれており、この時、仮に成膜後のはんだ膜表面に自然酸化膜が厚く形成されていると、熱処理を加えてもはんだの溶融が均等に進まず、ポールバンプの形成が行なえなくなってしまう。
【0009】
そのため、通常はパターン形成されたはんだ膜表面に予め、還元作用や表面活性作用をもつフラックス(主成分は、アミン系活性剤、アルコール溶媒、ロジンやポリグリコール等の樹脂分)をウェハ全面に均一にコーティングしてやり、その状態から熱処理を加えてやることで、はんだの溶融及び表面張力によってはんだが球状に丸まることを促進してやり、安定したボールバンプの形成を実現している。
【0010】
そして、熱処理によってバンプが形成された後のウェハに対して有機薬液洗浄を行ない、フラックスを洗い落とす。この時、熱処理中にフラックス内の有機成分が炭化してウェハ表面にこびりついてしまっていたり、洗浄方法が不適切だと、フラックス中の固形分が洗浄後も除去しきれずに、残渣としてはんだバンプ表面やその近傍に残ってしまうことによる不良が発生し易い。
【0011】
はんだバンプ表面に、こうしたウェットバック工程における汚染が残ったり、バンプ形成後のサンプルの保管状態が不適切でバンプ表面の酸化が進んだりすると、その後の工程でバンプにプローブを当てて電気特性を測定する際に接触抵抗が大きくなってしまい、正確な評価が行なえなくなる等の不具合をきたすことになる。
【0012】
バンプを形成したデバイスチップの電気特性を保証するための検査は、通常仕上がり後のはんだボールバンプの頂頭部にプローブ針を当てて測定を行なっているが、電気的な導通をとるためには、ある程度以上の針圧を加えなければならず、測定後のバンプ表面にその痕跡が残ることは避けられない。
そして、場合によっては、バンプ全体が押し潰されてしまい、チップ内のバンプの高さのバラツキを招き、その結果としてプリント配線基板へのチップ実装時に不良を発生させる原因ともなる。
【0013】
こうしたなか、はんだボールバンプの形成において、電気特性検査を行なう際にバンプ頂頭部に形成されるプローブ痕が起因で生じる実装不良を回避し、かつ仕上がりのバンプ表面を清浄化してプリント配線基板との接続抵抗の低減を図ることができる様な、高性能、高信頼性を有するはんだバンプの形成技術を確立することが切望されている。
【0014】
【発明が解決しようとする課題】
上述のごとく、従来のはんだバンプ形成方法では、はんだバンプ表面の汚染やバンプ表面の酸化が電気特性を測定する際に支障をきたしたり、電気特性の測定の際のプローブ針の痕跡やバンプの潰れがプリント配線基板へのチップ実装不良の原因となるなどの問題があった。
本発明は、電気特性を測定する際に支障をきたさないようにバンプ表面が清浄を保ち、かつプリント配線基板との接続の性能と信頼性が高いはんだバンプの形成方法を比較的簡単な方法で実現することを課題とする。
【0015】
【課題を解決するための手段】
上記課題を達成するため、本発明は、ウェーハ状態の半導体素子の電極パッド上に、この半導体素子を実装基板に対して電気的に接続し実装するための球状のはんだバンプを形成するはんだバンプ形成方法において、前記半導体素子の電極パッド上に高融点はんだバンプを形成する高融点はんだバンプ形成工程と、この高融点はんだバンプに測定用プローブ手段を接触して前記半導体素子の電気的特性を測定する電気的特性測定工程と、前記高融点はんだバンプの側面を包囲するように前記高融点はんだバンプ相互間に樹脂を充填し硬化する樹脂充填工程と、前記高融点はんだバンプの頂頭部を平坦化する頂頭部平坦化工程と、前記樹脂充填工程と前記頂頭部平坦化工程との終了後に、前記高融点はんだバンプ表面に共晶はんだ層を形成する共晶はんだ層形成工程と、前記頂頭部平坦化工程終了後、前記共晶はんだ層形成工程の前に、前記高融点はんだバンプ表面に対して、エッチング処理を行うエッチング工程とを有することを特徴とする。
【0016】
【発明の実施の形態】
本発明は、半導体装置の製造の分野において適用される、はんだボールバンプの形成方法に関し、特に電気特性検査におけるプローブ痕に起因した不良の発生を回避し、またバンプ接合部の機械的強度を向上させることで、プリント配線基板への実装不良をなくし、接続抵抗を低減した、高い信頼性を有するバンプの製造方法に関する。
【0017】
本願の第1の発明にかかるはんだバンプの形成方法では、少なくともLSIの電極パッドに高融点ばんだパンプを形成した状態で電気特性検査を行なった後に、ウェハーレベルでパンプ間を樹脂で充填する工程を加えて、さらに、バンプ頂頭部を研磨(ポリッシュ)処理する工程を加えることを特徴とする。
本発明のポイントは、はんだボールバンプの電気特性検査を行なった後に、バンプの根元を樹脂で補強してからバンプ頂頭部に研磨工程を加えることにある。
【0018】
通常、はんだポールバンプの品質保証は、はんだのウェットバック工程を経てボール状に仕上げられた状態のバンプの頂頭部に、測定プロープ針を当てて電気特性検査を行なうため、測定の際に生じるプローブ痕やバンプの変形が、時としてプリント配線基板へのフリップチップ実装時に種々の不良(密着性の低下、接続抵抗の上昇)を発生させる原因となっていた。
【0019】
本発明では、電気特性検査を行なった後のはんだポールバンプに対して、機械的強度の弱いバンプ接合部の根元を補強するための樹脂コーティングをウェハ状態で行なった後、研磨(ポリッシュ)処理を加えることによって、検査時にバンプの頂頭部に形成された測定プローブ痕が研磨・平滑化される。
また、はんだポールの高さバラツキが研磨処理によって均等化されることによつて、デバイスチップ内で仕上がりのバンプ高さを揃えることができる。
更には、従来のチップ単位で基板実装後に行なっていた封止樹脂のアンダーフィル工程を省略することができ、生産性の高い製造プロセスでリワークも容易にできる高信頼性バンプを製造することができることになる。
【0020】
その結果、本発明を適用した製造プロセスによって、はんだボールバンプを形成したデバイスチップをプリント配線基板ヘフリップチップ実装する際の不良発生を大幅に抑制できるようになる。
そして、本発明のプロセスを採用して製造したバンプ形成チップを多数実装して組み立てられる最終的な製品デバイスの信頼性及び耐久性を、従来の製造工程のものに比べて大幅に向上させることができる。
【0021】
本願の第2の発明にかかるパンプ形成方法は、先にのべた第1の発明のはんだボールバンプの形成方法において、電気特性検査をした高融点はんだバンプの間を樹脂で充填し、バンプ頂頭部を研磨処理した後、少なくとも印刷法、めっき法、転写法から選ばれるいずれかの方法により、高融点はんだ表面に共晶はんだを形成することを特徴とする。
【0022】
本発明は、バンプ接合部での応力緩和とプリント配線基板との接合強度向上によって、信頼性寿命をより改善するための手段を提供するものである。
すなわち、前項までに記した手法で、電気特性検査をした高融点はんだ(Pb:Sn=約97:3)バンプの根元を樹脂で固定した後、共晶はんだをバンプ表面に形成することで、熱ストレス疲労の対策として有効なバンプ高さを稼ぎ、なおかつはんだボールバンプの最表面層は共晶はんだ(Pb:Sn=約37:63)で形成することによって、プリント配線基板に通常プリコートされる共晶はんだと濡れ性良く接合できるようになり、実装不良を大幅に低減できると共に、フリップチップ実装後のバンプ接合部で更に高い信頼性が得られるようになる。
【0023】
本願の第3の発明にかかるバンプ形成方法は、先に述べた第2の発明のはんだポールバンプの形成方法において、共晶はんだを形成する前の高融点はんだバンプ表面に対して、少なくとも不活性ガスの放電プラズマを用いたスパッタエッチングによるクリーニング処理を行なうことを特徴とする。
【0024】
本発明のポイントは、前述した発明により、電気特性検査を行なったバンプの根元を樹脂補強した後に、バンプ表面の研磨(ポリッシュ)処理を行なったウェハに対して、プラズマクリーニング処理を施すことにより、更に低抵抗で高い信頼性を有するはんだボールバンプを安定して形成することにある。
【0025】
すなわち、プローブ検査後に根元を樹脂補強した、はんだボールバンプの頂頭部を研磨処理した後に、更にAr等の不活性ガスを用いたRF放電プラズマによるスパッタエッチングを行なうことで、前工程で高融点はんだバンプ表面の頂頭部近傍に残留する僅かな樹脂成分等のプロセス残渣や自然酸化膜をスパッタ除去して、より清浄なバンプの表面を露出させることができる。
そして、仕上がりのはんだバンプの接合部表面がより清浄化・活性化されることで、実装後のプリント配線基板との接続抵抗を更に一層低減させることができる。
これらの結果、はんだボールバンプを作製したデバイスの電気特性が一層改善されると共に、フリップチップ実装して組み立てられる製品セットの信頼性及び耐久性を従来に比べて、更に大幅に向上させることができる。
【0026】
本願の第4の発明にかかるバンプ形成方法は、先に述べた第2の発明のはんだポールバンプの形成方法において、共晶はんだを形成する前の高融点はんだパンプ表面に対して、少なくとも還元性ガスの放電プラズマを用いたスパッタエッチングによるクリーニング処理を行をうことを特徴とする。
【0027】
本発明では、前述の発明以上に高い信頼性を有するはんだボールバンプを形成するための手段を提供する。
具体的には、先の第3の発明と同様に、プローブ検査後に樹脂補強して、更にはんだボールバンプの頂頭部を研磨処理したウェハに対して、放電プラズマによるバンプ表面のクリーニング処理を行なう。その際に不活性ガスではなく、HF等の還元性ガスを処理室に導入してプラズマ処理を行なう。
【0028】
これにより、製造プロセス工程で、バンプ中に取り込まれる酸素や水分に起因して形成されるバンプ表面の自然酸化膜層を、化学的に還元しながらスパッタエッチングが進行し、第2の発明以上に効果的にバンプ接合部表面のクリーニングを行なうことができる。
そして、仕上がりのはんだバンプ接合部表面がより効果的に清浄化されることで、プリント配線基板との接続抵抗をより一層低減させることができる。
これらの結果、はんだボールバンプを作製したデバイスの電気特性が大幅に改善されると共に、フリップチップ実装して組み立てられる最終的な製品セットの信頼性及び耐久性を、前述までの発明以上に、大きく向上させることができる。
【0029】
【実施例】
以下、本発明の好適な実施例について、図面を参照しながら説明する。
【0030】
(実施例1)
この実施例は、はんだボールバンプの製造プロセスに、本願の発明を適用したものであり、電気特性検査でプローブ痕が形成された高融点はんだバンプの根元を樹脂で補強した後、はんだバンプの頂頭部に研磨(ポリッシュ)処理を行ない、更にバンプ表面に共晶はんだをスクリーン印刷法で形成した例を図1〜図4と図8とを参照しながら説明する。
【0031】
本実施例においてサンプルとして使用したウェハは、図1(a)に示される様な状態のものであり、先に図8に示したプロセスフローを経て最終的にボールバンプが形成されたもの(図8e)とほぼ同一である。
具体的には、半導体基体1のAl電極パッド2から再配線されたBLM(Ball Limitting Metal)膜4上のポリイミド膜7パターン開口部に高融点はんだのボールバンプ14が形成された状態のものである。
【0032】
このポールバンプ形成後のデバイスチップに対して、一例として、以下の測定条件で、図3に示すようにプローブ20を用いて電気特性検査を行なった。
【0033】
測定プローブ径 :30μmφ
オーバードライブ量 :30μm
加熱温度 :105°C
【0034】
その結果、図1(b)に示すように、測定後のはんだボールバンプ14の頂頭部には、不可避的にプローブ痕21が形成された。
この状態のウェハで、通常はチップにダイシングされて、図7に示すような形でフリップチップ実装されるのであるが、本発明では、ここでエポキシ系樹脂で代表される液状封止材8をウェハ表面にスピンコートしてやり、後にキュアのために概略150°C、3時間程度の熱処理を加えて、樹脂を硬化させた(図1c)。
【0035】
次に、この状態のウェハを図4に示す様なポリッシング装置にセットし、一例として、以下の条件で、ウェハ表面のバンプ頂頭部をポリッシュ研磨した。
【0036】
ウェハ回転速度 :40rpm
テーブル回転速度 :40rpm
研磨圧力 :100g/cm2
揺動速度 :2mm/sec
スラリー供給速度 :30ml/min
削り代 :30μm
【0037】
この結果、図1(d)に示すように、はんだボールバンプ14の頂頭部に形成されていたプローブ痕が研磨除去され、バンプ表面が平滑化された。
【0038】
次に、このバンプ頂頭部が平坦化された高融点はんだバンプ上に、例えばスクリーン印刷法で、共晶はんだ膜パターンを形成した後、共晶はんだのみが溶融する範囲の温度(概ね200°C〜250°C)で加熱処理を加えることで、図2(a)に示すように、共晶はんだバンプ15がはんだボールバンプ14上に形成され、積層構造を有する最終的なはんだバンプが完成した。
【0039】
こうしてはんだバンプが形成されたウェハをチップにダイシングして、共晶はんだがプリコートされたプリント配線基板11上の導体パターンにアライメントして(図2b)、フリップチップ実装した結果(図2c)、バンプ表面の共晶はんだが基板のプリコートはんだと良く馴染んで接合強度が向上した接続が実現された。またバンプ14の根元をエポキシ樹脂8で固めたことによって基板実装後のバンプ接合部の熱ストレス耐性が向上した。
【0040】
そして、本実施例では、高融点はんだ14の根元を補強するためのエポキシ樹脂8をウェハにコーティングした後にポリッシュ研磨処理を加えていることにより、高融点はんだ表面とりわけプローブ痕に残存する樹脂成分を完全に除去して純粋なはんだ面を露出した状態で共晶はんだが形成されるため、界面での接続抵抗が低減し、より低抵抗の高性能なバンプ形成が行なえている。
また、高融点はんだが研磨平坦化されたことによって、共晶はんだが積層して形成される仕上がりのバンプ高さが均等化された。
【0041】
以上の様にして、はんだボールバンプの電気特性検査後に、樹脂補強と研磨処理を施した半導体チップをプリント配線基板上にフリップチップ実装して組み立てられた製品デバイスは、バンプ/Cuランド界面での電気接合特性及び密着強度が向上し、最終的な製品セットの信頼性及び耐久性が従来のものに比べて大幅に改善されることが確認された。
【0042】
(実施例2)
本実施例は、同じくはんだボールバンプの製造プロセスに、本願の発明を適用したものであり、電気特性検査と樹脂補強工程を経た、高融点はんだバンプの頂頭部に研磨処理を行なった後、平行平板型RFプラズマ処理装置を用いて、アルゴンガスの放電プラズマによるスパッタエッチングクリーニング処理を行なった例を図1〜図5を参照しながら説明する。
【0043】
本実施例においてサンプルとして使用したウェハは、前述の実施例1と同じものであり、図2(a)に示される様に、半導体LSI1のAl電極パッド2から再配線されたBLM(Ball Limitting Metal)膜4上のポリイミド膜7パターン開口部に高融点はんだのボールバンプ14が形成された状態のものである。
【0044】
このボールバンプ形成後のデバイスチップに対して、実施例1と同様に電気特性検査を行なった結果(図3)、図1(b)に示す様に、測定後の高融点はんだバンプの頂頭部には、不可避的にプローブ痕21が形成された。
この状態のウェハで、通常はチップにダイシングされて、図7に示す様な形でフリップチップ実装されるのであるが、本実施例でも、ここでエポキシ系樹脂で代表される液状封止材8をウェハ表面にスピンコートしてやり、後にキュアのために概略150°C、3時間程度の熱処理を加えて、樹脂を硬化させた(図1c)。
【0045】
次に、この状態のウェハを図4に示す様なポリッシング装置にセットし、実施例1と同様に、以下の条件で、ウェハ表面のバンプ頂頭部をポリッシュ研磨した。
【0046】
ウェハ回転速度 :40rpm
テーブル回転速度 :40rpm
研磨圧力 :100g/cm2
揺動速度 :2mm/sec
スラリー供給速度 :30ml/min
削り代 :30μm
【0047】
この結果、図1(d)に示す様に、はんだボールバンプの頂頭部に形成されていたプローブ痕が研磨除去され、バンプ表面が平滑化された。
この状態のウェハ22を平行平板型RFプラズマ処理装置(図5)にセットし、一例として以下の条件で、スパッタエッチング処理を行なった。
【0048】
Ar=25sccm、圧力 1.0Pa、ウェハステージ 室温、
RF印加パワー 300W(13.56MHz)、
30秒
【0049】
この結果、Ar+ イオンのスパッタリング作用により、はんだバンプの接合部表面に存在するプロセス残渣や自然酸化膜が効果的に除去されて、より清浄なバンプ表面が露出した。
【0050】
次に、このバンプ頂頭部が平坦化された高融点はんだ上に、例えばボール転写法によって、共晶はんだボールを形成することで、図2(a)に示す様に、積層構造を有する最終的なはんだバンプが完成した。
【0051】
こうしてはんだバンプが形成されたウェハをチップにダイシングして、共晶はんだがプリコートされたプリント配線基板11上の導体パターンにアライメントして(図2b)、フリップチップ実装した結果(図2c)、バンプ表面の共晶はんだが基板のプリコートはんだと良く馴染んで接合強度が向上し、またバンプの根元をエポキシ樹脂で固めたことによって基板実層後のバンプ接合部の熱ストレス耐性が向上した。
【0052】
そして、本実施例では、高融点はんだの根元を補強するためのエポキシ系樹脂をウェハにコーティングした後に、ポリッシュ研磨処理及びスパッタエッチング処理を加えていることにより、高融点はんだ表面とりわけプローブ痕に残存する樹脂成分をより完全に除去して、純粋なはんだ面を露出した状態で共晶はんだが形成されるため、界面での接続抵抗が低減し、一層低抵抗の高性能なバンプ形成が行なえている。
【0053】
以上の様にして、はんだボールバンプが形成された半導体チップをプリント配線基板上にフリップチップ実装して組み立てられた製品デバイスは、バンプ/Cuランド界面での電気接合特性及び密着強度がより一層向上し、最終的な製品セットの信頼性及び耐久性は、先の実施例以上に、従来のものに比べて大幅に改善されることが確認された。
【0054】
(実施例3)
この実施例は、同じくはんだボールバンプの製造プロセスに、本願の発明を通用したものであり、電気特性検査と樹脂補強工程を経た、高融点はんだバンプの頂頭部に研磨処理を行なった後、トライオード型RFプラズマ処理装置を用いて、HFとArの混合ガスによるスパッタエッチング処理を行なった例を図1〜図6を参照しながら説明する。
【0055】
前述までの実施例と同様に、高融点はんだバンプを形成した後、電気特性検
査、樹脂補強工程、研磨工程を順次経て、バンプ頂頭部が研磨平坦化された状態のウェハ22をトライオード型RFプラズマ処理装置(図6)にセットし、一例として以下の条件で、スバッタエッチング処理を行なった。
【0056】
HF/Ar=10/20sccm、圧力 1.0Pa、
ウェハステージ 室温、
プラズマソース電力 700W(2MHz)、
基板バイアス電圧 350V(13.56MHz)、
30秒
【0057】
このプラズマ処理では、Ar+ イオンのスパッタリング作用に加えて、HFによる還元作用によって、バンプ表面の自然酸化膜や有機物残渣は化学反応を伴いながら一層効果的に除去され、より清浄なはんだバンプ表面が露出した。
その後、前述までの実施例と同様に、共晶はんだを形成して完成した、積層構造のはんだボールバンプ付き半導体チップをプリント配線基板上にフリップチップ実装して組み立てられた製品デバイスは、バンプ/Cuランド界面での電気接合特性及び密着強度がより一層向上し、最終的な製品セットの信頼性及び耐久性は、前述までの実施例以上に、従来のものに比べて大幅に改善されることが確認された。
【0058】
以上、本発明を3種類の実施例に基づいて説明したが、本発明はこれらの実施例に何ら限定されるものではなく、サンプル構造、プロセス装置、プロセス条件等発明の主旨を逸脱しない範囲で適宜選択可能であることは言うまでもない。
【0059】
【発明の効果】
本発明の採用により、電気特性検査を行なった後のはんだボールバンプに対して、機械的強度の弱いバンプ接合部の根元を補強するための樹脂コーティングをウェハ状態で行なった後、研磨(ポリッシュ)処理を加えることによって、検査時にバンプの頂頭部に形成された測定プロープ痕が研磨・平滑化される。
また、従来のチップ単位で基板実装後に行なっていた封止樹脂のアンダーフィル工程を省略することができ、生産性の高い製造プロセスでリワーク作業も容易にできる高信頗性バンプを製造することができる様になる。
更に、途中の製造工程でバンプ表面にスパッタエッチング処理を加えることで、プロセス残達や自然酸化膜を効果的に除去して、接合部を清浄化し、より低抵抗なバンプ電極を形成できる。
【0060】
その結果、本発明を適用した製造プロセスによって、はんだボールバンプを形成したデバイスチップをプリント配線基板へフリップチップ実装する際の不良を大幅に抑制でさる様になる上、バンプ付きデバイスチップをフリップチップ実装して組み立てられる最終的な製品デバイスの信頼性及び耐久性を、従来製造工程のものに比べて大幅に向上させることができる。
したがって、本発明は、微細なデザインルールに基づいて設計され、高集積
度、高性能、高信頼性を要求される半導体装置の製造に極めて有効である。
【図面の簡単な説明】
【図1】本発明によるはんだボールバンプの製造プロセス例をその工程順に示す概略断面図(その1)。
【図2】本発明によるはんだボールバンプの製造プロセス例をその工程順に示す概略断面図(その2)。
【図3】本発明によるはんだボールバンプの製造プロセスではんだボールバンプ形成後の電気特性検査の様子を示す概略断面図。
【図4】本発明で電気特性検査後のバンプ付きウェハの表面処理に用いるポリッシュ研磨装置の概略図。
【図5】本発明ではんだバンプの表面処理に用いる平行平板型RFプラズマ処理装置の概略断面図。
【図6】本発明ではんだバンプの表面処理に用いるトライオド型RFプラズマ処理装置の概略断面図。
【図7】バンプ形成チップをプリント配線基板にフリップチップ実装した従来例の状態を示す概略断面図。
【図8】従来のはんだボールバンプの製造プロセスをその工程順に示す概略断面図。
【符号の説明】
1…半導体基体(IC)、2…Al電極パッド、3、7…表面保護膜(ポリイミド)、4…BLM(Ball Limitting Metal)膜、5…開口部、6…フォトレジスト膜、8…エポキシ系樹脂、11…プリント配線基板、12…プリコートはんだ、13…はんだ蒸着膜、14…高融点はんだバンプ、15…共晶はんだバンプ、18…格子電極、20…プローブ、21…プローブ痕、22…被処理基板(ウェハ)、23…ウェハステージ(陰極板)、24…陽極板、25…結合コンデンサ、26…基板バイアス電源、27…放電プラズマ、28…プラズマ電源、34…プラズマ処理室、36…定盤、37…研磨溶剤、38…研磨布、39…ウェハキャリア、41…共晶はんだ、42…Cuランド、43…封止樹脂、44…ソルダーレジスト、45…ガラスエポキシ基板

Claims (3)

  1. ウェーハ状態の半導体素子の電極パッド上に、この半導体素子を実装基板に対して電気的に接続し実装するための球状のはんだバンプを形成するはんだバンプ形成方法において、
    前記半導体素子の電極パッド上に高融点はんだバンプを形成する高融点はんだバンプ形成工程と、
    この高融点はんだバンプに測定用プローブ手段を接触して前記半導体素子の電気的特性を測定する電気的特性測定工程と、
    前記高融点はんだバンプの側面を包囲するように前記高融点はんだバンプ相互間に樹脂を充填し硬化する樹脂充填工程と、
    前記高融点はんだバンプの頂頭部を平坦化する頂頭部平坦化工程と、
    前記樹脂充填工程と前記頂頭部平坦化工程との終了後に、前記高融点はんだバンプ表面に共晶はんだ層を形成する共晶はんだ層形成工程と、
    前記頂頭部平坦化工程終了後、前記共晶はんだ層形成工程の前に、前記高融点はんだバンプ表面に対して、エッチング処理を行うエッチング工程と
    を有することを特徴とするはんだバンプ形成方法。
  2. 前記エッチング工程は、不活性ガスの放電プラズマを用いたスパッタエッチング処理を含むことを特徴とする請求項に記載のはんだバンプ形成方法。
  3. 前記エッチング工程は、還元性ガスの放電プラズマを用いたスパッタエッチング処理を含むことを特徴とする請求項に記載のはんだバンプ形成方法。
JP10737599A 1999-04-15 1999-04-15 はんだバンプ形成方法 Expired - Fee Related JP4154797B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10737599A JP4154797B2 (ja) 1999-04-15 1999-04-15 はんだバンプ形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10737599A JP4154797B2 (ja) 1999-04-15 1999-04-15 はんだバンプ形成方法

Publications (2)

Publication Number Publication Date
JP2000299340A JP2000299340A (ja) 2000-10-24
JP4154797B2 true JP4154797B2 (ja) 2008-09-24

Family

ID=14457521

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10737599A Expired - Fee Related JP4154797B2 (ja) 1999-04-15 1999-04-15 はんだバンプ形成方法

Country Status (1)

Country Link
JP (1) JP4154797B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4634045B2 (ja) * 2003-07-31 2011-02-16 富士通株式会社 半導体装置の製造方法、貫通電極の形成方法、半導体装置、複合半導体装置、及び実装構造体
KR101096437B1 (ko) 2005-12-23 2011-12-20 주식회사 하이닉스반도체 솔더 조인트 신뢰성이 향상된 패키지 및 패키징 방법

Also Published As

Publication number Publication date
JP2000299340A (ja) 2000-10-24

Similar Documents

Publication Publication Date Title
KR100681985B1 (ko) 반도체 장치 및 그 제조 방법
US8962470B2 (en) Method for forming bumps, semiconductor device and method for manufacturing same, substrate processing apparatus, and semiconductor manufacturing apparatus
US6218281B1 (en) Semiconductor device with flip chip bonding pads and manufacture thereof
US6204558B1 (en) Two ball bump
JP3004959B2 (ja) 半導体装置のフリップチップ実装型ソルダーバンプの製造方法及びこれにより製造されるソルダーバンプ
US8044511B2 (en) Function element and function element mounting structure
US8642390B2 (en) Tape residue-free bump area after wafer back grinding
JP3451987B2 (ja) 機能素子及び機能素子搭載用基板並びにそれらの接続方法
JP2002057252A (ja) 半導体装置及びその製造方法
JP2002231854A (ja) 半導体装置およびその製造方法
JP4154797B2 (ja) はんだバンプ形成方法
JPH08250551A (ja) フリップチップおよびその製造方法ならびに実装方法、バーンイン検査基板
JP2003332483A (ja) 配線基板とそれを用いた電子装置
JP3896701B2 (ja) はんだ突起電極の製造方法
JP2004087661A (ja) チップ状電子部品及びその製造方法、並びにその製造に用いる疑似ウェーハ及びその製造方法、並びに実装構造
JP4182611B2 (ja) 半導体装置の製造方法
JPH06268098A (ja) 半導体集積回路装置の製造方法
JP2004079816A (ja) チップ状電子部品の製造方法及びチップ状電子部品、並びにその製造に用いる疑似ウェーハの製造方法及び疑似ウェーハ、並びに実装構造
JP3813482B2 (ja) 半導体パッケージの製造方法
JP3296344B2 (ja) 半導体装置およびその製造方法
JP2000138260A (ja) 半導体装置の製造方法
US20070207606A1 (en) Method for removing residual flux
JPH01164041A (ja) バンプ構造を有するic素子とその製造方法
JPH10224029A (ja) バンプ製造方法
JP2001223232A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060125

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20060125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080303

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080325

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080520

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080617

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080630

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110718

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110718

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees