JP4154797B2

JP4154797B2 - はんだバンプ形成方法

Info

Publication number: JP4154797B2
Application number: JP10737599A
Authority: JP
Inventors: 敏治柳田
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1999-04-15
Filing date: 1999-04-15
Publication date: 2008-09-24
Anticipated expiration: 2019-04-15
Also published as: JP2000299340A

Description

【０００１】
【発明の属する技術分野】
本発明は、はんだバンプ形成方法に関し、特にフリップチップ実装法に用いられるはんだバンプ形成方法の改良に関する。
【０００２】
【従来の技術】
電子機器の小型化をより一層進展させるためには、部品実装密度を如何に向上させるかが重要なポイントとなっている。こと半導体ＩＣに関しても、従来のパッケージ実装の代替として、フリップチップによる高密度実装技術の開発が世の中で盛んに行なわれている。
【０００３】
フリップチップ実装法の一つとして、半導体ＩＣのＡｌ電極パッド上にはんだボールバンプを形成して、ＩＣベアチップを直接プリント配線基板上に実装する方法がある。この方法によると、バンプはチップの周辺だけでなく、チップの任意の平面位置に配置できるため、数百から１万におよぶＩ／Ｏ数を容易にチップに設けることができる。
【０００４】
このはんだバンプを所定の電極上に形成する方法としては、電解メッキを用いた方法もあるが、この場合、下地の表面状態や電気抵抗のわずかなバラツキによって成膜されるはんだの厚みが影響を受け、ＩＣチップ内で均一に高さの揃ったはんだバンプの形成を行なうことが基本的に難しいという問題がある。
【０００５】
そこで、はんだパターンの高さバラツキを抑制できる製法としては、真空蒸着による成膜とフォトレジスト膜のリフトオフとを用いた方法があり、本出願人が以前から提案してきた。この方法によるはんだボールバンプの製造工程の一例を図８を参照しながら説明する。
【０００６】
フリップチップＩＣの接合部は、シリコン等の半導体基体１上にＡｌ等の電極パッド２をスパッタやエッチング等を用いて形成し、ポリイミド等によって表面保護膜３を全面に被覆した後、電極パッド２上に開口部を形成して、ＢＬＭ（Ball Limitting Metal）膜４と称せられるＣｒ、Ｃｕ、Ａｕ等から成る金属多層膜のパターンを図８ａのように形成する。このＢＬＭ膜４はＡｌがはんだに濡れないためにはんだ接続強度を上げるためや、はんだの拡散を防止するために必要である。
【０００７】
さらに、このＢＬＭ膜４の上に、図８ｂのように開口部５を有するレジストパターン６を形成し、さらに図８ｃのようにウェハ全面にはんだ蒸着膜１３を成膜して、次に図８ｄのようにレジストリフトオフによるパターニングを行なった後、熱処理によってはんだを溶融させることで、最終的に図８ｅに示す様な、はんだボールバンプ１４が形成される。
【０００８】
この熱処理によって、はんだ蒸着膜を球状に丸める工程は、ウェットバックと通常呼ばれており、この時、仮に成膜後のはんだ膜表面に自然酸化膜が厚く形成されていると、熱処理を加えてもはんだの溶融が均等に進まず、ポールバンプの形成が行なえなくなってしまう。
【０００９】
そのため、通常はパターン形成されたはんだ膜表面に予め、還元作用や表面活性作用をもつフラックス（主成分は、アミン系活性剤、アルコール溶媒、ロジンやポリグリコール等の樹脂分）をウェハ全面に均一にコーティングしてやり、その状態から熱処理を加えてやることで、はんだの溶融及び表面張力によってはんだが球状に丸まることを促進してやり、安定したボールバンプの形成を実現している。
【００１０】
そして、熱処理によってバンプが形成された後のウェハに対して有機薬液洗浄を行ない、フラックスを洗い落とす。この時、熱処理中にフラックス内の有機成分が炭化してウェハ表面にこびりついてしまっていたり、洗浄方法が不適切だと、フラックス中の固形分が洗浄後も除去しきれずに、残渣としてはんだバンプ表面やその近傍に残ってしまうことによる不良が発生し易い。
【００１１】
はんだバンプ表面に、こうしたウェットバック工程における汚染が残ったり、バンプ形成後のサンプルの保管状態が不適切でバンプ表面の酸化が進んだりすると、その後の工程でバンプにプローブを当てて電気特性を測定する際に接触抵抗が大きくなってしまい、正確な評価が行なえなくなる等の不具合をきたすことになる。
【００１２】
バンプを形成したデバイスチップの電気特性を保証するための検査は、通常仕上がり後のはんだボールバンプの頂頭部にプローブ針を当てて測定を行なっているが、電気的な導通をとるためには、ある程度以上の針圧を加えなければならず、測定後のバンプ表面にその痕跡が残ることは避けられない。
そして、場合によっては、バンプ全体が押し潰されてしまい、チップ内のバンプの高さのバラツキを招き、その結果としてプリント配線基板へのチップ実装時に不良を発生させる原因ともなる。
【００１３】
こうしたなか、はんだボールバンプの形成において、電気特性検査を行なう際にバンプ頂頭部に形成されるプローブ痕が起因で生じる実装不良を回避し、かつ仕上がりのバンプ表面を清浄化してプリント配線基板との接続抵抗の低減を図ることができる様な、高性能、高信頼性を有するはんだバンプの形成技術を確立することが切望されている。
【００１４】
【発明が解決しようとする課題】
上述のごとく、従来のはんだバンプ形成方法では、はんだバンプ表面の汚染やバンプ表面の酸化が電気特性を測定する際に支障をきたしたり、電気特性の測定の際のプローブ針の痕跡やバンプの潰れがプリント配線基板へのチップ実装不良の原因となるなどの問題があった。
本発明は、電気特性を測定する際に支障をきたさないようにバンプ表面が清浄を保ち、かつプリント配線基板との接続の性能と信頼性が高いはんだバンプの形成方法を比較的簡単な方法で実現することを課題とする。
【００１５】
【課題を解決するための手段】
上記課題を達成するため、本発明は、ウェーハ状態の半導体素子の電極パッド上に、この半導体素子を実装基板に対して電気的に接続し実装するための球状のはんだバンプを形成するはんだバンプ形成方法において、前記半導体素子の電極パッド上に高融点はんだバンプを形成する高融点はんだバンプ形成工程と、この高融点はんだバンプに測定用プローブ手段を接触して前記半導体素子の電気的特性を測定する電気的特性測定工程と、前記高融点はんだバンプの側面を包囲するように前記高融点はんだバンプ相互間に樹脂を充填し硬化する樹脂充填工程と、前記高融点はんだバンプの頂頭部を平坦化する頂頭部平坦化工程と、前記樹脂充填工程と前記頂頭部平坦化工程との終了後に、前記高融点はんだバンプ表面に共晶はんだ層を形成する共晶はんだ層形成工程と、前記頂頭部平坦化工程終了後、前記共晶はんだ層形成工程の前に、前記高融点はんだバンプ表面に対して、エッチング処理を行うエッチング工程とを有することを特徴とする。
【００１６】
【発明の実施の形態】
本発明は、半導体装置の製造の分野において適用される、はんだボールバンプの形成方法に関し、特に電気特性検査におけるプローブ痕に起因した不良の発生を回避し、またバンプ接合部の機械的強度を向上させることで、プリント配線基板への実装不良をなくし、接続抵抗を低減した、高い信頼性を有するバンプの製造方法に関する。
【００１７】
本願の第１の発明にかかるはんだバンプの形成方法では、少なくともＬＳＩの電極パッドに高融点ばんだパンプを形成した状態で電気特性検査を行なった後に、ウェハーレベルでパンプ間を樹脂で充填する工程を加えて、さらに、バンプ頂頭部を研磨（ポリッシュ）処理する工程を加えることを特徴とする。
本発明のポイントは、はんだボールバンプの電気特性検査を行なった後に、バンプの根元を樹脂で補強してからバンプ頂頭部に研磨工程を加えることにある。
【００１８】
通常、はんだポールバンプの品質保証は、はんだのウェットバック工程を経てボール状に仕上げられた状態のバンプの頂頭部に、測定プロープ針を当てて電気特性検査を行なうため、測定の際に生じるプローブ痕やバンプの変形が、時としてプリント配線基板へのフリップチップ実装時に種々の不良（密着性の低下、接続抵抗の上昇）を発生させる原因となっていた。
【００１９】
本発明では、電気特性検査を行なった後のはんだポールバンプに対して、機械的強度の弱いバンプ接合部の根元を補強するための樹脂コーティングをウェハ状態で行なった後、研磨（ポリッシュ）処理を加えることによって、検査時にバンプの頂頭部に形成された測定プローブ痕が研磨・平滑化される。
また、はんだポールの高さバラツキが研磨処理によって均等化されることによつて、デバイスチップ内で仕上がりのバンプ高さを揃えることができる。
更には、従来のチップ単位で基板実装後に行なっていた封止樹脂のアンダーフィル工程を省略することができ、生産性の高い製造プロセスでリワークも容易にできる高信頼性バンプを製造することができることになる。
【００２０】
その結果、本発明を適用した製造プロセスによって、はんだボールバンプを形成したデバイスチップをプリント配線基板ヘフリップチップ実装する際の不良発生を大幅に抑制できるようになる。
そして、本発明のプロセスを採用して製造したバンプ形成チップを多数実装して組み立てられる最終的な製品デバイスの信頼性及び耐久性を、従来の製造工程のものに比べて大幅に向上させることができる。
【００２１】
本願の第２の発明にかかるパンプ形成方法は、先にのべた第１の発明のはんだボールバンプの形成方法において、電気特性検査をした高融点はんだバンプの間を樹脂で充填し、バンプ頂頭部を研磨処理した後、少なくとも印刷法、めっき法、転写法から選ばれるいずれかの方法により、高融点はんだ表面に共晶はんだを形成することを特徴とする。
【００２２】
本発明は、バンプ接合部での応力緩和とプリント配線基板との接合強度向上によって、信頼性寿命をより改善するための手段を提供するものである。
すなわち、前項までに記した手法で、電気特性検査をした高融点はんだ（Ｐｂ：Ｓｎ＝約９７：３）バンプの根元を樹脂で固定した後、共晶はんだをバンプ表面に形成することで、熱ストレス疲労の対策として有効なバンプ高さを稼ぎ、なおかつはんだボールバンプの最表面層は共晶はんだ（Ｐｂ：Ｓｎ＝約３７：６３）で形成することによって、プリント配線基板に通常プリコートされる共晶はんだと濡れ性良く接合できるようになり、実装不良を大幅に低減できると共に、フリップチップ実装後のバンプ接合部で更に高い信頼性が得られるようになる。
【００２３】
本願の第３の発明にかかるバンプ形成方法は、先に述べた第２の発明のはんだポールバンプの形成方法において、共晶はんだを形成する前の高融点はんだバンプ表面に対して、少なくとも不活性ガスの放電プラズマを用いたスパッタエッチングによるクリーニング処理を行なうことを特徴とする。
【００２４】
本発明のポイントは、前述した発明により、電気特性検査を行なったバンプの根元を樹脂補強した後に、バンプ表面の研磨（ポリッシュ）処理を行なったウェハに対して、プラズマクリーニング処理を施すことにより、更に低抵抗で高い信頼性を有するはんだボールバンプを安定して形成することにある。
【００２５】
すなわち、プローブ検査後に根元を樹脂補強した、はんだボールバンプの頂頭部を研磨処理した後に、更にＡｒ等の不活性ガスを用いたＲＦ放電プラズマによるスパッタエッチングを行なうことで、前工程で高融点はんだバンプ表面の頂頭部近傍に残留する僅かな樹脂成分等のプロセス残渣や自然酸化膜をスパッタ除去して、より清浄なバンプの表面を露出させることができる。
そして、仕上がりのはんだバンプの接合部表面がより清浄化・活性化されることで、実装後のプリント配線基板との接続抵抗を更に一層低減させることができる。
これらの結果、はんだボールバンプを作製したデバイスの電気特性が一層改善されると共に、フリップチップ実装して組み立てられる製品セットの信頼性及び耐久性を従来に比べて、更に大幅に向上させることができる。
【００２６】
本願の第４の発明にかかるバンプ形成方法は、先に述べた第２の発明のはんだポールバンプの形成方法において、共晶はんだを形成する前の高融点はんだパンプ表面に対して、少なくとも還元性ガスの放電プラズマを用いたスパッタエッチングによるクリーニング処理を行をうことを特徴とする。
【００２７】
本発明では、前述の発明以上に高い信頼性を有するはんだボールバンプを形成するための手段を提供する。
具体的には、先の第３の発明と同様に、プローブ検査後に樹脂補強して、更にはんだボールバンプの頂頭部を研磨処理したウェハに対して、放電プラズマによるバンプ表面のクリーニング処理を行なう。その際に不活性ガスではなく、ＨＦ等の還元性ガスを処理室に導入してプラズマ処理を行なう。
【００２８】
これにより、製造プロセス工程で、バンプ中に取り込まれる酸素や水分に起因して形成されるバンプ表面の自然酸化膜層を、化学的に還元しながらスパッタエッチングが進行し、第２の発明以上に効果的にバンプ接合部表面のクリーニングを行なうことができる。
そして、仕上がりのはんだバンプ接合部表面がより効果的に清浄化されることで、プリント配線基板との接続抵抗をより一層低減させることができる。
これらの結果、はんだボールバンプを作製したデバイスの電気特性が大幅に改善されると共に、フリップチップ実装して組み立てられる最終的な製品セットの信頼性及び耐久性を、前述までの発明以上に、大きく向上させることができる。
【００２９】
【実施例】
以下、本発明の好適な実施例について、図面を参照しながら説明する。
【００３０】
（実施例１）
この実施例は、はんだボールバンプの製造プロセスに、本願の発明を適用したものであり、電気特性検査でプローブ痕が形成された高融点はんだバンプの根元を樹脂で補強した後、はんだバンプの頂頭部に研磨（ポリッシュ）処理を行ない、更にバンプ表面に共晶はんだをスクリーン印刷法で形成した例を図１〜図４と図８とを参照しながら説明する。
【００３１】
本実施例においてサンプルとして使用したウェハは、図１（ａ）に示される様な状態のものであり、先に図８に示したプロセスフローを経て最終的にボールバンプが形成されたもの（図８ｅ）とほぼ同一である。
具体的には、半導体基体１のＡｌ電極パッド２から再配線されたＢＬＭ（Ball Limitting Metal）膜４上のポリイミド膜７パターン開口部に高融点はんだのボールバンプ１４が形成された状態のものである。
【００３２】
このポールバンプ形成後のデバイスチップに対して、一例として、以下の測定条件で、図３に示すようにプローブ２０を用いて電気特性検査を行なった。
【００３３】
測定プローブ径：３０μｍφ
オーバードライブ量：３０μｍ
加熱温度：１０５°Ｃ
【００３４】
その結果、図１（ｂ）に示すように、測定後のはんだボールバンプ１４の頂頭部には、不可避的にプローブ痕２１が形成された。
この状態のウェハで、通常はチップにダイシングされて、図７に示すような形でフリップチップ実装されるのであるが、本発明では、ここでエポキシ系樹脂で代表される液状封止材８をウェハ表面にスピンコートしてやり、後にキュアのために概略１５０°Ｃ、３時間程度の熱処理を加えて、樹脂を硬化させた（図１ｃ）。
【００３５】
次に、この状態のウェハを図４に示す様なポリッシング装置にセットし、一例として、以下の条件で、ウェハ表面のバンプ頂頭部をポリッシュ研磨した。
【００３６】
ウェハ回転速度：４０ｒｐｍ
テーブル回転速度：４０ｒｐｍ
研磨圧力：１００ｇ／ｃｍ²
揺動速度：２ｍｍ／ｓｅｃ
スラリー供給速度：３０ｍｌ／ｍｉｎ
削り代：３０μｍ
【００３７】
この結果、図１（ｄ）に示すように、はんだボールバンプ１４の頂頭部に形成されていたプローブ痕が研磨除去され、バンプ表面が平滑化された。
【００３８】
次に、このバンプ頂頭部が平坦化された高融点はんだバンプ上に、例えばスクリーン印刷法で、共晶はんだ膜パターンを形成した後、共晶はんだのみが溶融する範囲の温度（概ね２００°Ｃ〜２５０°Ｃ）で加熱処理を加えることで、図２（ａ）に示すように、共晶はんだバンプ１５がはんだボールバンプ１４上に形成され、積層構造を有する最終的なはんだバンプが完成した。
【００３９】
こうしてはんだバンプが形成されたウェハをチップにダイシングして、共晶はんだがプリコートされたプリント配線基板１１上の導体パターンにアライメントして（図２ｂ）、フリップチップ実装した結果（図２ｃ）、バンプ表面の共晶はんだが基板のプリコートはんだと良く馴染んで接合強度が向上した接続が実現された。またバンプ１４の根元をエポキシ樹脂８で固めたことによって基板実装後のバンプ接合部の熱ストレス耐性が向上した。
【００４０】
そして、本実施例では、高融点はんだ１４の根元を補強するためのエポキシ樹脂８をウェハにコーティングした後にポリッシュ研磨処理を加えていることにより、高融点はんだ表面とりわけプローブ痕に残存する樹脂成分を完全に除去して純粋なはんだ面を露出した状態で共晶はんだが形成されるため、界面での接続抵抗が低減し、より低抵抗の高性能なバンプ形成が行なえている。
また、高融点はんだが研磨平坦化されたことによって、共晶はんだが積層して形成される仕上がりのバンプ高さが均等化された。
【００４１】
以上の様にして、はんだボールバンプの電気特性検査後に、樹脂補強と研磨処理を施した半導体チップをプリント配線基板上にフリップチップ実装して組み立てられた製品デバイスは、バンプ／Ｃｕランド界面での電気接合特性及び密着強度が向上し、最終的な製品セットの信頼性及び耐久性が従来のものに比べて大幅に改善されることが確認された。
【００４２】
（実施例２）
本実施例は、同じくはんだボールバンプの製造プロセスに、本願の発明を適用したものであり、電気特性検査と樹脂補強工程を経た、高融点はんだバンプの頂頭部に研磨処理を行なった後、平行平板型ＲＦプラズマ処理装置を用いて、アルゴンガスの放電プラズマによるスパッタエッチングクリーニング処理を行なった例を図１〜図５を参照しながら説明する。
【００４３】
本実施例においてサンプルとして使用したウェハは、前述の実施例１と同じものであり、図２（ａ）に示される様に、半導体ＬＳＩ１のＡｌ電極パッド２から再配線されたＢＬＭ（Ball Limitting Metal）膜４上のポリイミド膜７パターン開口部に高融点はんだのボールバンプ１４が形成された状態のものである。
【００４４】
このボールバンプ形成後のデバイスチップに対して、実施例１と同様に電気特性検査を行なった結果（図３）、図１（ｂ）に示す様に、測定後の高融点はんだバンプの頂頭部には、不可避的にプローブ痕２１が形成された。
この状態のウェハで、通常はチップにダイシングされて、図７に示す様な形でフリップチップ実装されるのであるが、本実施例でも、ここでエポキシ系樹脂で代表される液状封止材８をウェハ表面にスピンコートしてやり、後にキュアのために概略１５０°Ｃ、３時間程度の熱処理を加えて、樹脂を硬化させた（図１ｃ）。
【００４５】
次に、この状態のウェハを図４に示す様なポリッシング装置にセットし、実施例１と同様に、以下の条件で、ウェハ表面のバンプ頂頭部をポリッシュ研磨した。
【００４６】
ウェハ回転速度：４０ｒｐｍ
テーブル回転速度：４０ｒｐｍ
研磨圧力：１００ｇ／ｃｍ²
揺動速度：２ｍｍ／ｓｅｃ
スラリー供給速度：３０ｍｌ／ｍｉｎ
削り代：３０μｍ
【００４７】
この結果、図１（ｄ）に示す様に、はんだボールバンプの頂頭部に形成されていたプローブ痕が研磨除去され、バンプ表面が平滑化された。
この状態のウェハ２２を平行平板型ＲＦプラズマ処理装置（図５）にセットし、一例として以下の条件で、スパッタエッチング処理を行なった。
【００４８】
Ａｒ＝２５ｓｃｃｍ、圧力１．０Ｐａ、ウェハステージ室温、
ＲＦ印加パワー３００Ｗ（１３．５６ＭＨｚ）、
３０秒
【００４９】
この結果、Ａｒ⁺ イオンのスパッタリング作用により、はんだバンプの接合部表面に存在するプロセス残渣や自然酸化膜が効果的に除去されて、より清浄なバンプ表面が露出した。
【００５０】
次に、このバンプ頂頭部が平坦化された高融点はんだ上に、例えばボール転写法によって、共晶はんだボールを形成することで、図２（ａ）に示す様に、積層構造を有する最終的なはんだバンプが完成した。
【００５１】
こうしてはんだバンプが形成されたウェハをチップにダイシングして、共晶はんだがプリコートされたプリント配線基板１１上の導体パターンにアライメントして（図２ｂ）、フリップチップ実装した結果（図２ｃ）、バンプ表面の共晶はんだが基板のプリコートはんだと良く馴染んで接合強度が向上し、またバンプの根元をエポキシ樹脂で固めたことによって基板実層後のバンプ接合部の熱ストレス耐性が向上した。
【００５２】
そして、本実施例では、高融点はんだの根元を補強するためのエポキシ系樹脂をウェハにコーティングした後に、ポリッシュ研磨処理及びスパッタエッチング処理を加えていることにより、高融点はんだ表面とりわけプローブ痕に残存する樹脂成分をより完全に除去して、純粋なはんだ面を露出した状態で共晶はんだが形成されるため、界面での接続抵抗が低減し、一層低抵抗の高性能なバンプ形成が行なえている。
【００５３】
以上の様にして、はんだボールバンプが形成された半導体チップをプリント配線基板上にフリップチップ実装して組み立てられた製品デバイスは、バンプ／Ｃｕランド界面での電気接合特性及び密着強度がより一層向上し、最終的な製品セットの信頼性及び耐久性は、先の実施例以上に、従来のものに比べて大幅に改善されることが確認された。
【００５４】
（実施例３）
この実施例は、同じくはんだボールバンプの製造プロセスに、本願の発明を通用したものであり、電気特性検査と樹脂補強工程を経た、高融点はんだバンプの頂頭部に研磨処理を行なった後、トライオード型ＲＦプラズマ処理装置を用いて、ＨＦとＡｒの混合ガスによるスパッタエッチング処理を行なった例を図１〜図６を参照しながら説明する。
【００５５】
前述までの実施例と同様に、高融点はんだバンプを形成した後、電気特性検
査、樹脂補強工程、研磨工程を順次経て、バンプ頂頭部が研磨平坦化された状態のウェハ２２をトライオード型ＲＦプラズマ処理装置（図６）にセットし、一例として以下の条件で、スバッタエッチング処理を行なった。
【００５６】
ＨＦ／Ａｒ＝１０／２０ｓｃｃｍ、圧力１．０Ｐａ、
ウェハステージ室温、
プラズマソース電力７００Ｗ（２ＭＨｚ）、
基板バイアス電圧３５０Ｖ（１３．５６ＭＨｚ）、
３０秒
【００５７】
このプラズマ処理では、Ａｒ⁺ イオンのスパッタリング作用に加えて、ＨＦによる還元作用によって、バンプ表面の自然酸化膜や有機物残渣は化学反応を伴いながら一層効果的に除去され、より清浄なはんだバンプ表面が露出した。
その後、前述までの実施例と同様に、共晶はんだを形成して完成した、積層構造のはんだボールバンプ付き半導体チップをプリント配線基板上にフリップチップ実装して組み立てられた製品デバイスは、バンプ／Ｃｕランド界面での電気接合特性及び密着強度がより一層向上し、最終的な製品セットの信頼性及び耐久性は、前述までの実施例以上に、従来のものに比べて大幅に改善されることが確認された。
【００５８】
以上、本発明を３種類の実施例に基づいて説明したが、本発明はこれらの実施例に何ら限定されるものではなく、サンプル構造、プロセス装置、プロセス条件等発明の主旨を逸脱しない範囲で適宜選択可能であることは言うまでもない。
【００５９】
【発明の効果】
本発明の採用により、電気特性検査を行なった後のはんだボールバンプに対して、機械的強度の弱いバンプ接合部の根元を補強するための樹脂コーティングをウェハ状態で行なった後、研磨（ポリッシュ）処理を加えることによって、検査時にバンプの頂頭部に形成された測定プロープ痕が研磨・平滑化される。
また、従来のチップ単位で基板実装後に行なっていた封止樹脂のアンダーフィル工程を省略することができ、生産性の高い製造プロセスでリワーク作業も容易にできる高信頗性バンプを製造することができる様になる。
更に、途中の製造工程でバンプ表面にスパッタエッチング処理を加えることで、プロセス残達や自然酸化膜を効果的に除去して、接合部を清浄化し、より低抵抗なバンプ電極を形成できる。
【００６０】
その結果、本発明を適用した製造プロセスによって、はんだボールバンプを形成したデバイスチップをプリント配線基板へフリップチップ実装する際の不良を大幅に抑制でさる様になる上、バンプ付きデバイスチップをフリップチップ実装して組み立てられる最終的な製品デバイスの信頼性及び耐久性を、従来製造工程のものに比べて大幅に向上させることができる。
したがって、本発明は、微細なデザインルールに基づいて設計され、高集積
度、高性能、高信頼性を要求される半導体装置の製造に極めて有効である。
【図面の簡単な説明】
【図１】本発明によるはんだボールバンプの製造プロセス例をその工程順に示す概略断面図（その１）。
【図２】本発明によるはんだボールバンプの製造プロセス例をその工程順に示す概略断面図（その２）。
【図３】本発明によるはんだボールバンプの製造プロセスではんだボールバンプ形成後の電気特性検査の様子を示す概略断面図。
【図４】本発明で電気特性検査後のバンプ付きウェハの表面処理に用いるポリッシュ研磨装置の概略図。
【図５】本発明ではんだバンプの表面処理に用いる平行平板型ＲＦプラズマ処理装置の概略断面図。
【図６】本発明ではんだバンプの表面処理に用いるトライオド型ＲＦプラズマ処理装置の概略断面図。
【図７】バンプ形成チップをプリント配線基板にフリップチップ実装した従来例の状態を示す概略断面図。
【図８】従来のはんだボールバンプの製造プロセスをその工程順に示す概略断面図。
【符号の説明】
１…半導体基体（ＩＣ）、２…Ａｌ電極パッド、３、７…表面保護膜（ポリイミド）、４…ＢＬＭ（Ball Limitting Metal）膜、５…開口部、６…フォトレジスト膜、８…エポキシ系樹脂、１１…プリント配線基板、１２…プリコートはんだ、１３…はんだ蒸着膜、１４…高融点はんだバンプ、１５…共晶はんだバンプ、１８…格子電極、２０…プローブ、２１…プローブ痕、２２…被処理基板（ウェハ）、２３…ウェハステージ（陰極板）、２４…陽極板、２５…結合コンデンサ、２６…基板バイアス電源、２７…放電プラズマ、２８…プラズマ電源、３４…プラズマ処理室、３６…定盤、３７…研磨溶剤、３８…研磨布、３９…ウェハキャリア、４１…共晶はんだ、４２…Ｃｕランド、４３…封止樹脂、４４…ソルダーレジスト、４５…ガラスエポキシ基板

Claims

ウェーハ状態の半導体素子の電極パッド上に、この半導体素子を実装基板に対して電気的に接続し実装するための球状のはんだバンプを形成するはんだバンプ形成方法において、
前記半導体素子の電極パッド上に高融点はんだバンプを形成する高融点はんだバンプ形成工程と、
この高融点はんだバンプに測定用プローブ手段を接触して前記半導体素子の電気的特性を測定する電気的特性測定工程と、
前記高融点はんだバンプの側面を包囲するように前記高融点はんだバンプ相互間に樹脂を充填し硬化する樹脂充填工程と、
前記高融点はんだバンプの頂頭部を平坦化する頂頭部平坦化工程と、
前記樹脂充填工程と前記頂頭部平坦化工程との終了後に、前記高融点はんだバンプ表面に共晶はんだ層を形成する共晶はんだ層形成工程と、
前記頂頭部平坦化工程終了後、前記共晶はんだ層形成工程の前に、前記高融点はんだバンプ表面に対して、エッチング処理を行うエッチング工程と
を有することを特徴とするはんだバンプ形成方法。
前記エッチング工程は、不活性ガスの放電プラズマを用いたスパッタエッチング処理を含むことを特徴とする請求項１に記載のはんだバンプ形成方法。
前記エッチング工程は、還元性ガスの放電プラズマを用いたスパッタエッチング処理を含むことを特徴とする請求項１に記載のはんだバンプ形成方法。