JP3896701B2 - はんだ突起電極の製造方法 - Google Patents
はんだ突起電極の製造方法 Download PDFInfo
- Publication number
- JP3896701B2 JP3896701B2 JP27572698A JP27572698A JP3896701B2 JP 3896701 B2 JP3896701 B2 JP 3896701B2 JP 27572698 A JP27572698 A JP 27572698A JP 27572698 A JP27572698 A JP 27572698A JP 3896701 B2 JP3896701 B2 JP 3896701B2
- Authority
- JP
- Japan
- Prior art keywords
- bump
- solder
- solder bump
- bump electrode
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Wire Bonding (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体装置の製造分野等において適用される、例えばはんだボールバンプの様なはんだ突起電極の形成におけるはんだ突起電極の表面処理方法に関し、特に電気特性検査におけるプローブ痕やウェットバック工程における残渣や汚染等に起因した不良の発生を回避して、プリント配線基板への実装不良及び電気接続抵抗を低減した、高い信頼性を有するはんだ突起電極の製造方法に関する。
【０００２】
【従来の技術】
電子機器の小型化をより一層進展させるためには、部品実装密度をいかに向上させるかが重要なポイントとなっている。例えば半導体ＩＣ（集積回路）に関しても、従来のパッケージ実装に代わるものとして、いわゆるフリップチップによる高密度実装技術の開発が世の中で行われている。
フリップチップ実装法の一つとして、半導体ＩＣのＡｌ電極パッド上にはんだボールバンプを形成して、ＩＣベアチップを直接プリント配線基板上に実装する方法がある。
【０００３】
このはんだバンプを所定の電極上に形成する方法としては、電解メッキを用いる方法もあるが、この場合には、下地の表面状態や、電気抵抗のわずかなバラツキによって、成膜されるはんだの厚みが影響を受けて、ＩＣチップ内で均一に高さの揃ったはんだバンプの形成を行うことが基本的に難しいという問題がある。
そこで、はんだパターンの高さのバラツキを抑制できる製法としては、真空蒸着による成膜とフォトレジスト膜のリフトオフとを用いた方法があり、本出願人が依然から提案してきた。この方法によるはんだボールバンプの製造工程の一例を図７を参照しながら簡単に説明する。
【０００４】
フリップチップＩＣの接合部は、図７（ａ）のように、シリコン（Ｓｉ）の半導体基体１００１上に、Ａｌ等の電極パッド１００２をスパッタエンチング等を用いて形成し、ポリイミド等によって表面保護膜１００３を全面に被覆した後に、電極パッド１００２上に開口部を形成する。これによりＢＬＭ（Ball Limitting Metal）膜１００４と称するＣｒ、Ｃｕ、Ａｕ等からなる金属多層膜のパターンを図７（ａ）の様に形成する。
このＢＬＭ膜１００４の上には、開口部１００６を有するレジスト膜を図７（ｂ）の様に形成する。ウェハ１０２２の全面にははんだ蒸着膜１０１３を図７（ｃ）の様に形成し、図１（ｄ）の様にレジストリフトオフによるパターニングを行った後、熱処理によってはんだを溶融させることで、最終的には図７（ｅ）に示す様なはんだボールバンプ１０１４がＢＬＭ膜１００４に形成される。
【０００５】
【発明が解決しようとする課題】
この熱処理によって、はんだ蒸着膜を球状に丸める工程は、ウェットバックと通常呼ばれており、この時仮に成膜後のはんだ膜表面に自然酸化膜が厚く形成されていると、熱処理を加えてもはんだの溶融が均等に進まず、ボールバンプの形成が行えなくなってしまう。
そのため、通常はパターン形成されたはんだ膜表面に予め、還元作用や表面活性作用をもつフラックス（主成分は、アミン系活性剤、アルコール溶媒、ロジンやポリグリコール等の樹脂分）をウェハ全面に均一にコーティングしてやり、その状態から熱処理を加えてやることで、はんだの溶融及び表面張力によってはんだが球状に丸まることを促進してやり、安定したボールバンプの形成を実現している。
【０００６】
そして、熱処理によってバンプが形成された後のウェハに対して有機薬液洗浄を行い、フラックスを洗い落とすわけであるが、この時、熱処理中にフラックス内の有機成分が炭化してウェハ表面にこびりついてしまっていたり、洗浄方法が不適切だと、フラックス内の固形分が洗浄後も除去しきれずに、残渣としてはんだバンプ表面やその近傍に残ってしまう等の不良が発生し易い。
はんだバンプ表面に、こうしたウェットバック工程における汚染が残ったり、バンプ形成後のサンプルの保管状態が不適切な場合にバンプ表面の酸化が進んだりすると、その後の工程でバンプにプローブを当てて電気特性を測定する際に接触抵抗が大きくなってしまい、正確な電気特性評価が行えなくなる等の不具合を来すことになる。
【０００７】
また、バンプ形成チップの最表面の保護膜であるポリイミド膜上にこれらの残渣物や汚染が残ったままの状態で、プリント配線基板に対してフリップチップ実装を行うと、ポリイミド膜と封止樹脂との間の密着速度が弱くなり、それが起因でバンプの接合強度（クラックの発生等）や信頼性寿命（接続抵抗の上昇等）の劣化を招くことにも繋がってしまう。
更に、こうしてバンプを形成したデバイスチップの電気特性を保証するための検査は、通常仕上がり後のはんだボールバンプの頂頭部にプローブ針を当てて測定を行っているが、電気的な導通をとるためには、ある程度以上の針圧を加えなければならず、測定後のバンプ表面にそのプローブ痕跡が残ることは避けられない。
【０００８】
そして、場合によっては、バンプ全体が押し潰されてしまい、チップ内にバンプの高さバラツキを招き、その結果としてプリント配線基板へのチップ実装時に不良を発生させる原因ともなる。
こうしたなか、はんだボールバンプの形成において、電気特性検査を行う際にバンプ頂頭部に形成されるプローブ痕が起因で生じる実装不良を回避し、かつ仕上がりのバンプ表面を清浄化してプリント配線基板との接触抵抗の低減を図ることができる様な、高性能、高信頼性を有するバンプの製造技術を確立することが切望されている。
そこで本発明は上記課題を解消し、はんだ突起電極の高さを揃えることにより実装不良を低減でき、電気接続抵抗を低減するとともに接続強度を向上させることができるはんだ突起電極の製造方法を提供することを目的としている。
【０００９】
【課題を解決するための手段】
請求項１の発明は、はんだ突起電極に対して接触することにより電気特性検査を行った後に、前記はんだ突起電極の少なくとも頂部を研磨処理することを特徴とするはんだ突起電極の製造方法である。
これにより、電気特性を接触により検査するときに、はんだ突起電極の頂部（好ましくは頂頭部）に形成された痕が研磨されて平滑化される。これにより、はんだ突起電極の高さが揃い電気的な実装の不良を低減することができる。
請求項２の発明は、請求項１の発明において、前記はんだ突起電極の少なくとも前記頂部を研磨処理した後に、少なくとも不活性ガスの放電プラズマを用いたスパッタエッチング処理を行う。
これにより、はんだ突起電極の接合部表面に形成された自然酸化膜やプロセス残渣を効果的に除去して清浄なはんだ突起電極の表面を露出させることができる。はんだ突起電極の接合部表面が清浄化かつ活性化されることで、接続抵抗を低減し、接続強度を向上させることができるので、信頼性向上が図れる。
【００１０】
請求項３の発明は、請求項１のはんだ突起電極の製造方法において、前記はんだ突起電極の少なくとも前記頂部を研磨処理した後に、少なくとも還元性ガスの放電プラズマを用いたスパッタエッチング処理を行う。
これにより、はんだ突起電極の接合部表面が清浄化かつ活性化されることで、接続抵抗を低減し、接続強度を向上させることができるので、信頼性向上が図れる。
請求項４の発明は、請求項２に記載のはんだ突起電極の製造方法において、前記はんだ突起電極は電子デバイスチップに形成されている。
これにより、ハンダボールの高さのバラツキが研磨処理によって均等化されることにより、デバイスチップ内で仕上がりの突起電極の高さを揃えることができる。そして、突起電極付のデバイスチップの表面保護膜として用いる例えばポリイミド膜の様な表面層を化学的に活性な状態にさせることができる。
請求項５の発明は、請求項３に記載のはんだ突起電極の製造方法において、前記はんだ突起電極は電子デバイスチップに形成されている。
これにより、ハンダボールの高さのバラツキが研磨処理によって均等化されることにより、デバイスチップ内で仕上がりの突起電極の高さを揃えることができる。そして、突起電極付のデバイスチップの表面保護膜として用いる例えばポリイミド膜の様な表面層を化学的に活性な状態にさせることができる。
【００１１】
【発明の実施の形態】
以下、本発明の好適な実施の形態を添付図面に基づいて詳細に説明する。
なお、以下に述べる実施の形態は、本発明の好適な具体例であるから、技術的に好ましい種々の限定が付されているが、本発明の範囲は、以下の説明において特に本発明を限定する旨の記載がない限り、これらの形態に限られるものではない。
本発明は、半導体装置の製造分野等において適用される、例えばはんだボールバンプの様なはんだ突起電極の形成におけるはんだ突起電極の表面処理方法に関し、特に電気特性検査におけるプローブ痕やウェットバック工程における残渣や汚染等に起因した不良の発生を回避して、プリント配線基板への実装不良及び接続抵抗を低減した、高い信頼性を有するはんだ突起電極の製造方法である。以下の実施の形態では、はんだ突起電極としてはんだバンプを例にして説明する。
第１の発明にかかるバンプ製造方法（はんだ突起電極の製造方法）は、はんだボールバンプの電気特性検査を行った後に、少なくともバンプ頂頭部（頂部）を研磨（ポリッシュ）処理する工程を加えることを特徴としている。
本発明のポイントは、はんだボールバンプの電気特性検査後に、バンプ頂部、特にバンプ頂頭部の研磨工程を加えることにある。
通常のはんだボールバンプの品質保証は、はんだのウェットバック工程を経てボール状に仕上げられた状態のバンプの頂部に、電気特性検査用の測定プローブ針を当てて電気特性検査を行うため、測定の際に生じるプローブ痕やバンプの変形が、時としてプリント配線基板へのフリップチップ実装時に種々の不良（密着性の低下、接続抵抗の上昇）を発生させる原因となっていた。
【００１２】
本発明では、電気特性検査を行った後のはんだボールバンプに対して、研磨（ポリッシュ）処理を加えることによって、検査時にバンプの頂頭部に形成された測定プローブ痕が研磨・平滑化される。
また、はんだボールの高さバラツキが研磨処理によって均等化されることによって、デバイスチップ内で仕上がりのバンプ高さを揃えることができる。
その結果、本発明を適用した製造プロセスによって、はんだボールバンプを形成したデバイスチップをプリント配線基板へフリップチップ実装する際の不良発生を大幅に抑制できる様になる。
【００１３】
更には、本発明のプロセスを採用して製造したバンプ形成チップを幾つも実装して組み立てられる最終的な製品デバイスの信頼性及び耐久性は、従来の製造工程のものに比べて大幅に向上させることができる。
【００１４】
第２の発明にかかるバンプ製造方法は、前述の発明におけるバンプ頂頭部を研磨（ポリッシュ）処理した後、少なくとも不活性ガスの放電プラズマを用いたスパッタエッチング処理を行うことを特徴としている。
本発明のポイントは、前述した電気特性検査を行ったバンプ表面の研磨（ポリッシュ）処理を行った後のウェハに対して、プラズマ処理を施すことにより、更に高い信頼性を有するはんだボールバンプを安定して形成することにある。
【００１５】
すなわち、プローブ検査後のはんだボールバンプの頂頭部を研磨処理した後に更に、Ａｒ等の不活性ガスを用いたＲＦ放電プラズマによるスパッタエッチを行うことで、はんだバンプの接合部表面に存在するプロセス残渣や自然酸化膜を除去して清浄なバンプの表面を露出させると共に、バンプ付きデバイスチップの最表面の保護膜として用いるポリイミド膜に対しても、物理的なイオン照射を加えることによって、表面層を化学的に活性な状態にできる。
【００１６】
これにより、仕上がりのはんだバンプの接合部表面が清浄化・活性化されることで、実装後のプリント配線基板との接続抵抗を更に低減させることができる。また、ポリイミド膜表面が活性化されることによって、フリップチップ実装後の封止樹脂との密着性を向上させることができる様になる。
これらの結果、はんだボールバンプを作成したデバイスの電気特性が一層改善されると共に、フリップチップ実装して組み立てられる製品セットの信頼性及び耐久性を従来に比べて、更に大幅に向上させることができる。
【００１７】
第３の発明にかかるバンプ製造方法は、前途の発明におけるバンプ頂頭部を研磨（ポリッシュ）処理した後、少なくとも還元性ガスの放電プラズマを用いたスパッタエッチング処理を行うことを特徴とする。
本発明では、前述の発明以上に高い信頼性を有するはんだボールバンプを形成するための手段を提供する。
具体的には、本題の第２の発明と同様に、プローブ検査後のはんだボールバンプの頭頂部を研磨処理した後のウェハに対して、放電プラズマによる表面処理を行うわけであるが、その際に不活性ガスではなく、ＨＦ等の還元性ガスを処理室に導入してプラズマ処理を行う。
【００１８】
これにより、製造プロセス工程で、バンプ中に取り込まれる酸素や水分が起因して形成されるバンプ表面の自然酸化膜層を、化学的に還元しながらスパッタエッチングが進行し、本願の第２の発明以上に効果的にバンプ接合部表面のクリーニングを行うことができる。
【００１９】
また、バンプチップのバッシベーションに用いているポリイミド膜表面層のダングリングボンドが電気陰性度の大きいＦ原子（その他ハロゲン元素）にターミネイトされることにより、化学的により活性な状態を維持することができる。
このようにして、仕上がりのはんだバンプ接合部表面がより効果的に清浄化されることで、プリント配線基板との接続抵抗をより一層低減させることができる。
また、ポリイミド膜表面の活性化が進むことによって、フリップチップ実装時の封止樹脂との密着性をより一層向上させることができるようになる。
これらの結果、はんだボールバンプを作製したデバイスの電気特性が大幅に改善されると共に、フリップチップ実装して組み立てられる最終的な製品セットの信頼性及び耐久性を、前述までの発明以上に、大きく向上させることができる。
次に、本発明を、図面に基づいて更に詳しく説明する。
【００２０】
【実施例】
実施例１
実施例１は、はんだ突起電極としてのはんだボールバンプの製造プロセスにおいて、本発明の内の第１の発明を適用したものであり、はんだボールバンプを電気特性検査した時に、この電気特性検査でプローブ痕が形成されたはんだバンプの頂部（好ましくは頂頭部）に研磨（ポリッシュ）処理を行った例である。
はんだボールバンプの製造方法について説明する。
図１は、フリップチップＩＣの接合部の形成例を示している。図１（ａ）のように、フリップチップＩＣの接合部は、シリコン等の半導体基体１上にＡｌなどの電極パッド２をスパッタエッチング等を用いて形成し、ポリイミド等によって表面保護膜３を全面に被覆した後に、電極パッド２上に開口部を形成することで得られる。この様に、ＢＬＭ（Ball Limitting Metal）膜４と称するＣｒ、Ｃｕ、Ａｕからなる金属多層膜のパターンが形成される。
【００２１】
図１（ｂ）の様に、ＢＬＭ膜４の上には、開口部５を有するレジストパターン６を形成する。そして図１（ｃ）の様に、ウェハ２２の全面に対してはんだ蒸着膜１３が成膜されて、図１（ｄ）の様にレジストリフトオフによるパターニングを行った後に、熱処理によってはんだを溶融させることで最終的に図１（ｅ）に示すようなはんだボールバンプ１４がＢＬＭ膜４の上に電気的に密着して形成されることになる。
【００２２】
図２（ａ）は図１（ｅ）のはんだボールバンプ１４等を示しており、半導体ＩＣのＡｌ電極パッド２の上のポリイミド膜３のパターン開口部に、ＢＬＭ膜４を介してはんだボールバンプ１４が形成されている。
図２（ｂ）の様に、このようなはんだボールバンプ１４が形成された後に、デバイスチップ３０に対して以下の様な測定条件で電気特性検査を行った。
測定プローブ径 ： ３０μｍφ
オーバードライブ量 ： ３０μｍ
加熱温度 ： １０５℃
その結果、図２（ｃ）に示す様に、測定後のはんだボールバンプの頂頭部には、不可避的にプローブ痕２１が形成された。
【００２３】
次に、この状態のウェハを図３に示す様なポリッシング装置５０にセットし、一例として、以下の条件で、ウェハ表面部のバンプ頂頭部１４Ａをポリッシュ研磨した。
ウェハ回転速度 ： ４０ｒｐｍ
テーブル回転速度 ： ４０ｒｐｍ
研磨圧力 ： １００ｇ／ｃｍ２
揺動速度 ： ２ｍｍ／ｓｅｃ
スラリー供給速度 ： ３０ｍｌ／ｍｉｎ
削り代 ： ３０μｍ
【００２４】
この結果、図２（ｄ）に示す様に、はんだボールバンプ１４の頂頭部１４Ａに形成されていたプローブ痕が研磨除去され、バンプ表面１４Ｂが平滑化された。
以上の様にして、はんだボールバンプの電気特性検査後に研磨処理を施した半導体チップをプリント配線基板上にフリップチップ実装して組み立てられた製品デバイス（図４参照）は、バンプ／Ｃｕランド界面での電気接合特性及び密着強度が向上し、最終的な製品セットの信頼性及び耐久性が従来のものに比べて大幅に改善されることが確認された。図４において、はんだバンプ（はんだボールバンプともいう）１４のバンプ表面１４Ｂ側が球状になり、共晶はんだ４１を介してガラスエポキシ基板４５のＣｕランド４２に電気的に密着して接続されている。この基板４５の表面にはソルダーレジスト４４が形成され、Ｓｉチップとガラスエポキシ基板４５は封止樹脂４３により電気絶縁処理されている。
【００２５】
図３に示すポリッシング装置５０は定盤３６の上に研磨布（クロス）３８を装着しており、この研磨布３８に対しては研磨溶剤（スラリー）３７を滴下する。被処理基板であるウェハ２２は、ウェハキャリア３９に着脱金具で取り付けられている。ウェハキャリア３９はモーター４０により回転されると共に、ウェハ２２は上からの圧力により研磨布３８に押しつけられるようになっている。定盤３６はモーター４０により回転することから、ウェハキャリア３９のウェハ２２が研磨布３８により研磨されると共に、その時には研磨溶剤３７が供給される。これによりウェハ２２の表面のはんだバンプの頂頭部（頂部）１４Ａが、図２（ｃ）から図２（ｄ）に示す様に研磨されることになり、頂頭部１４Ａが平滑に研磨され平滑なバンプ表面１４Ｂとなる。
【００２６】
このようにするのは、はんだボールバンプ１４の頂頭部１４Ａを、図２（ｄ）のように電気特性検査を行う際にプローブ２０の先端部２０Ａが接触して、はんだボールバンプ１４の頂頭部１４Ａにプローブ痕２１を形成してしまうからである。このプローブ痕２１を除去して、電気的接続を確実にするために、図２（ｄ）のような平滑なバンプ表面１４Ｂをポリッシュ研磨で形成するのである。
【００２７】
実施例２
実施例２は、同じくはんだボールバンプの製造プロセスに、本願の第２の発明を適用したものであり、電気特性検査でプローブ痕が形成された、はんだバンプの頂頭部に研磨（ポリッシュ）処理を行った後、平行平板型ＲＦプラズマ処理装置を用いて、アルゴンガスの放電プラズマによるスパッタエッチング処理を行った例を図２〜図５を参照しながら説明する。
【００２８】
実施例２においてサンプルとして使用したウェハ２２は、前述の実施例１と同じものであり、図２（ａ）に示される様に、半導体基体１のＡｌ電極パッド２上の表面保護膜（ポリイミド膜）３のパターン開口部に、ＢＬＭ（Ball Limitting Metal）膜４を介してはんだボールバンプ１４が形成されたものである。
このボールバンプ１４の形成後のデバイスチップに対して、実施例１と同様に、以下の測定条件で、図２（ｂ）のように電気特性検査を行った。
測定プローブ径 ： ３０μｍφ
オーバードライブ量 ： ３０μｍ
加熱温度 ： １０５℃
その結果、図２（ｃ）に示す様に、測定後のはんだボールバンプ１４の頂頭部１４Ａには、不可避的にプローブ痕が形成された。
【００２９】
次に、この状態のウェハを図３に示す様なポリッシング装置５０をセットし、実施例１と同様に、以下の条件で、ウェハ表面のバンプ頂頭部１４Ａをポリッシュ研磨した。
ウェハ回転速度 ： ４０ｒｐｍ
テーブル回転速度 ： ４０ｒｐｍ
研磨圧力 ： １００ｇ／ｃｍ２
揺動速度 ： ２ｍｍ／ｓｅｃ
スラリー供給速度 ： ３０ｍｌ／ｍｉｎ
削り代 ： ３０μｍ
この結果、図２（ｄ）に示す様に、はんだボールバンプ１４の頂頭部１４Ａに形成されていたプローブ痕２１が研磨除去され、バンプ表面１４Ｂが平滑化された。
【００３０】
この状態のウェハ（２２）を図５の平行平板型ＲＦプラズマ処理装置６０にセットし、一例として以下の条件で、スパッタエッチング処理を行った。
Ａｒ＝２５ｓｃｃｍ、圧力１．０Ｐａ、ウェハステージ室温、
ＲＦ印加パワー：３００Ｗ（１３．５６ＭＨｚ）、
時間３０秒
この結果、Ａｒプラスイオンのスパッタリング作用により、はんだバンプ１４の接合部表面に存在するプロセス残渣や自然酸化膜が効果的に除去されて、清浄なバンプ表面１４Ｂが露出すると共に、バンプ付きデバイスチップの表面保護膜である表面保護膜（ポリイミド膜）３の表面がイオン衝撃エネルギーを受けて、化学的に活性化された。
【００３１】
上述した平行平板型ＲＦプラズマ処理装置６０は、図５に示す様な構造のものを使用できる。プラズマ処理室３４の中にはステージ２３（陰極板）と陽極板２４が間隔を置いて配置されている。ステージ２３の上には被処理基板であるウェハ２２が載る。ステージ２３は高周波電源２６に対して結合コンデンサー２５を介して電気的に接続されている。陽極板２４は接地されている。
これにより高周波電源２６からの高周波電圧がかかると、ステージ２３と陽極板２４の間にはプラズマ２７が発生することから、プラズマ処理室内のウェハ２２は前述した様なＡｒプラスイオンのスパッタリング作用により、はんだバンプ１４の接合部表面に存在するプロセス残渣や自然酸化膜が効果的に除去されて、清浄なバンプ表面１４Ｂが露出すると共に、バンプ付きデバイスチップの表面保護膜であるポリイミド膜３の表面がイオン衝撃エネルギーを受けて化学的に活性化できる。
【００３２】
以上の様にして、はんだボールバンプの電気特性検査後に、研磨処理及びスパッタエッチング処理を施した半導体チップをプリント配線基板上にフリップチップ実装して組み立てられた製品デバイス（図４）は、バンプ／Ｃｕランド界面での電気接合特性及び密着強度がより一層向上し、最終的な製品セットの信頼性及び耐久性は、先の実施例以上に、従来のものに比べて大幅に改善されることが確認された。
【００３３】
実施例３
本実施例は、同じくはんだボールバンプ製造プロセスに、第３の発明を適用したものであり、電気特性検査でプローブ痕が形成された、はんだバンプの頂頭部に研磨（ポリッシュ）処理を行った後、図６のトライオード型ＲＦプラズマ処理装置７０を用いて、ＨＦとＡｒの混合ガスによるスパッタエッチング処理を行った例を図２〜図６を参照しながら説明する。
実施例３においてサンプルとして使用したウェハは、前述までの実施例と同じものであり、図２（ａ）に示される様に、半導体基体１のＡｌ電極パッド２上のポリイミド膜３パターン開口部に、ＢＬＭ（Ball Limitting Metal）膜４を介してはんだボールバンプ１４が形成されたものである。
【００３４】
このボールバンプ形成後のデバイスチップに対して、前述までの実施例と同様に、電気特性検査を行った結果、図２（ｃ）に示す様に、測定後のはんだボールバンプ１４の頂頭部１４Ａには、不可避的にプローブ痕２１が形成された。
更に、この状態のウェハの表面を、前述までの実施例１と同様に、ポリッシュ研磨した結果、図２（ｄ）に示す様に、はんだボールバンプ１４の頂頭部１４Ａに形成されていたプローブ痕２１が研磨除去され、バンプ表面１４Ｂが平滑化された。
この状態のウェハ２２を図６のトライオード型ＲＦプラズマ処理装置７０にセットし、一例として以下の条件で、スパッタエッチング処理を行った。
ＨＦ／Ａｒ＝１０／２０ｓｃｃｍ、圧力１．０Ｐａ、ウェハステージ室温、
プラズマソース電力７００Ｗ（２ＭＨｚ）、
基板バイアス電圧３５０Ｖ（１３．５６ＭＨｚ）、
時間３０秒
【００３５】
このプラズマ処理では、Ａｒプラスイオンのスパッタリング作用に加えて、ＨＦによる還元作用によって、バンプ表面の自然酸化膜や有機物残渣は化学反応を伴いながら一層効果的に除去され、より清浄なはんだバンプ表面が露出した。
更にまた、本実施例では、バンプチップの表面保護膜であるポリイミド膜３の表面層のダングリングボンドが電気陰性度の大きいＦ原子にターミネイトされて、化学的により活性な状態になった。
【００３６】
上述したトライオード型ＲＦプラズマ処理装置７０は、図６のような構造を採用することができる。プラズマ処理室１３４の中には、陽極板１２４とステージ（陰極板）１２３が収容されていると共に、格子電極１１８も内蔵されている。格子電極１１８は接地されており、陽極板１２４はプラズマ電源１２８に対して結合コンデンサー１４０を介して接続されている。
ステージ１２３は結合コンデンサー１２５を介して基板バイアス電源１２６に接続されている。被処理基板であるウェハ２２はステージ１２３の上に載っている。これによりプラズマ２７が、陽極板１２４と格子電極１１８の間に形成されて、Ａｒプラスイオンのスパッタリング作用に加えて、ＨＦによる還元作用によって、はんだボールバンプ表面の自然酸化膜や有機物残渣は化学反応を伴いながら一層効果的に除去されて、より清浄なはんだバンプ表面が露出できる。
【００３７】
以上の様にして、はんだボールバンプの電気特性検査後に、研磨処理及びスパッタエッチング処理を施した半導体チップを、プリント配線基板上にフリップチップ実装して組み立てられた製品デバイス（図４）は、バンプ／Ｃｕランド界面での電気接合特性及び密着強度がより一層向上し、最終的な製品セットの信頼性及び耐久性は、前述までの実施例以上に、従来のものに比べて大幅に改善されることが確認された。
【００３８】
本発明を３種類の実施例１〜３に基づいて説明したが、本発明はこれらの実施例に何ら限定されるものではなく、サンプル構造、プロセス装置、プロセス条件等発明の趣旨を逸脱しない範囲で適宜選択可能であることは言うまでもない。
例えば、本実施例では、還元性ガスとして、本実施例ではＨＦを用いた例を示したが、それ以外にも水素、ＨＣｌ等を同様に用いることができる。このうち、ＨＦやＨＣＬ等の液体ソースの場合は、Ｈｅ等のキャリアガスによるバブリング、加熱気化、超音波気化等の手法によってプロセスチェンバー内に導入する。
【００３９】
バンプ頂頭部に形成された測定プローブ痕が研磨・平滑化され、デバイスチップ内で仕上がりのバンプ高さが揃い、実装不良を低減できる。
また、バンプ接合部表面が清浄化かつ活性化されることで、接続抵抗を低減し、接続強度を向上させることができ、信頼性向上が図れる。
本発明の採用により、電気特性検査を行った後のはんだボールバンプに対して、研磨（ポリッシュ）処理を加えることによって、検査時にバンプの頂頭部に形成された測定プローブ痕が研磨・平滑化される。
また、はんだボールの高さバラツキが研磨処理によって均等化されることによって、デバイスチップ内で仕上がりのバンプ高さを揃えることができる。
更に、スパッタエッチング処理によって、バンプ接合部表面に形成された自然酸化膜やプロセス残渣を効果的に除去して清浄なバンプ表面を露出させると共に、バンプ付きデバイスチップの表面保護膜として用いるポリイミド膜の表面層を化学的に活性な状態にさせることができる。
【００４０】
その結果、本発明を適用した製造プロセスによって、はんだボールバンプを液性したデバイスチップをプリント配線基板へフリップチップ実装する際の不良を大幅に抑制できる様になる上に、バンプ付きデバイスチップをフリップチップ実装して組み立てられる最終的な製品デバイスの信頼性及び耐久性を、従来製造工程のものに比べて大幅に向上させることができる。
【００４１】
したがって、本発明は、微細なデザインルールに基づいて設計され、高集積度、高性能、高信頼性を要求される半導体装置の製造に究めて有効である。
【００４２】
【発明の効果】
本発明は、はんだ突起電極の高さを揃えることにより実装不良を低減でき、電気接続抵抗を低減するとともに接続強度を向上させる。
【図面の簡単な説明】
【図１】本発明に用いられるはんだボールバンプの製造プロセス例をその工程順に示す概略断面図。
（ａ）は、ＬＳＩのＡｌ電極パッド上にはんだボールバンプの下地となるＢＬＭ（Ball Limitting Metal）膜がパターニングされた状態、
（ｂ）は、はんだ蒸着膜をリフトオフによってパターニングするための厚膜レジストパターンが形成された状態、
（ｃ）は、ウェハ全面にはんだ蒸着膜が成膜された状態、
（ｄ）は、厚膜レジストパターンのリフトオフによって、不要なはんだ蒸着膜が除去された状態、
（ｅ）は、ウェットバック工程の熱処理によってはんだが溶融し、ボールバンプが形成された状態、
をそれぞれ示す。
【図２】本願の発明を適用した、はんだボールバンプの製造プロセス例をその工程順に示す概略断面図。
（ａ）は、ウェットバック工程を経て、はんだボールバンプが形成された状態、
（ｂ）は、はんだボールバンプの頂頭部に測定プローブを当てて電気特性検査を行っている様子、
（ｃ）は、電気特性検査後にプローブ痕が形成された、はんだボールバンプの状態、
（ｄ）は、バンプ頂頭部に本発明の研磨処理を加えることで、プローブ痕が除去され、表面が平滑化された、はんだボールバンプの状態、
をそれぞれ示す。
【図３】本願の発明を適用した、電気特性検査後のバンプ付きウェハの表面処理に用いるポリッシュ研磨装置の概略図。
【図４】バンプ形成チップをプリント配線基板にフリップチップ実装した後の状態を示す概略断面図。
【図５】本願の発明を適用したはんだバンプの表面処理に用いる平行平板型ＲＦプラズマ処理装置の概略断面図。
【図６】本願の発明を適用したはんだバンプの表面処理に用いるトライオード型ＲＦプラズマ処理装置の概略断面図。
【図７】通常用いられているはんだボールバンプの製造プロセス例を示す図。
【符号の説明】
１・・・半導体基体（ＩＣ）、２・・・Ａｌ電極パッド、３・・・表面保護膜（ポリイミド膜）、４・・・ＢＬＭ（Ball Limitting Metal）膜、５・・・開口部、６・・・（フォト）レジスト膜、１３・・・はんだ蒸着膜、１４Ａ・・・頂頭部（頂部）、１４・・・（はんだ突起電極）はんだボールバンプ、１１８・・・格子電極、２０・・・プローブ、２１・・・プローブ痕、２２・・・被処理基板（ウェハ）、１２３・・・ウェハステージ（陰極板）、１２４・・・陽極板、１２５・・・結合コンデンサ、１２６・・・基板バイアス電源、１２７・・・放電プラズマ、１２８・・・プラズマ電源、１３４・・・プラズマ処理室、３６・・・定盤、３７・・・研磨溶剤、３８・・・研磨布、３９・・・ウェハキャリア、４１・・・共晶はんだ、４２・・・Ｃｕランド、４３・・・封止樹脂、４４・・・ソルダーレジスト、４５・・・ガラスエポキシ基板、５０・・・ポリッシング装置、６０・・・ＲＦプラズマ処理装置、７０・・・ＲＦプラズマ処理装置
【発明の属する技術分野】
本発明は半導体装置の製造分野等において適用される、例えばはんだボールバンプの様なはんだ突起電極の形成におけるはんだ突起電極の表面処理方法に関し、特に電気特性検査におけるプローブ痕やウェットバック工程における残渣や汚染等に起因した不良の発生を回避して、プリント配線基板への実装不良及び電気接続抵抗を低減した、高い信頼性を有するはんだ突起電極の製造方法に関する。
【０００２】
【従来の技術】
電子機器の小型化をより一層進展させるためには、部品実装密度をいかに向上させるかが重要なポイントとなっている。例えば半導体ＩＣ（集積回路）に関しても、従来のパッケージ実装に代わるものとして、いわゆるフリップチップによる高密度実装技術の開発が世の中で行われている。
フリップチップ実装法の一つとして、半導体ＩＣのＡｌ電極パッド上にはんだボールバンプを形成して、ＩＣベアチップを直接プリント配線基板上に実装する方法がある。
【０００３】
このはんだバンプを所定の電極上に形成する方法としては、電解メッキを用いる方法もあるが、この場合には、下地の表面状態や、電気抵抗のわずかなバラツキによって、成膜されるはんだの厚みが影響を受けて、ＩＣチップ内で均一に高さの揃ったはんだバンプの形成を行うことが基本的に難しいという問題がある。
そこで、はんだパターンの高さのバラツキを抑制できる製法としては、真空蒸着による成膜とフォトレジスト膜のリフトオフとを用いた方法があり、本出願人が依然から提案してきた。この方法によるはんだボールバンプの製造工程の一例を図７を参照しながら簡単に説明する。
【０００４】
フリップチップＩＣの接合部は、図７（ａ）のように、シリコン（Ｓｉ）の半導体基体１００１上に、Ａｌ等の電極パッド１００２をスパッタエンチング等を用いて形成し、ポリイミド等によって表面保護膜１００３を全面に被覆した後に、電極パッド１００２上に開口部を形成する。これによりＢＬＭ（Ball Limitting Metal）膜１００４と称するＣｒ、Ｃｕ、Ａｕ等からなる金属多層膜のパターンを図７（ａ）の様に形成する。
このＢＬＭ膜１００４の上には、開口部１００６を有するレジスト膜を図７（ｂ）の様に形成する。ウェハ１０２２の全面にははんだ蒸着膜１０１３を図７（ｃ）の様に形成し、図１（ｄ）の様にレジストリフトオフによるパターニングを行った後、熱処理によってはんだを溶融させることで、最終的には図７（ｅ）に示す様なはんだボールバンプ１０１４がＢＬＭ膜１００４に形成される。
【０００５】
【発明が解決しようとする課題】
この熱処理によって、はんだ蒸着膜を球状に丸める工程は、ウェットバックと通常呼ばれており、この時仮に成膜後のはんだ膜表面に自然酸化膜が厚く形成されていると、熱処理を加えてもはんだの溶融が均等に進まず、ボールバンプの形成が行えなくなってしまう。
そのため、通常はパターン形成されたはんだ膜表面に予め、還元作用や表面活性作用をもつフラックス（主成分は、アミン系活性剤、アルコール溶媒、ロジンやポリグリコール等の樹脂分）をウェハ全面に均一にコーティングしてやり、その状態から熱処理を加えてやることで、はんだの溶融及び表面張力によってはんだが球状に丸まることを促進してやり、安定したボールバンプの形成を実現している。
【０００６】
そして、熱処理によってバンプが形成された後のウェハに対して有機薬液洗浄を行い、フラックスを洗い落とすわけであるが、この時、熱処理中にフラックス内の有機成分が炭化してウェハ表面にこびりついてしまっていたり、洗浄方法が不適切だと、フラックス内の固形分が洗浄後も除去しきれずに、残渣としてはんだバンプ表面やその近傍に残ってしまう等の不良が発生し易い。
はんだバンプ表面に、こうしたウェットバック工程における汚染が残ったり、バンプ形成後のサンプルの保管状態が不適切な場合にバンプ表面の酸化が進んだりすると、その後の工程でバンプにプローブを当てて電気特性を測定する際に接触抵抗が大きくなってしまい、正確な電気特性評価が行えなくなる等の不具合を来すことになる。
【０００７】
また、バンプ形成チップの最表面の保護膜であるポリイミド膜上にこれらの残渣物や汚染が残ったままの状態で、プリント配線基板に対してフリップチップ実装を行うと、ポリイミド膜と封止樹脂との間の密着速度が弱くなり、それが起因でバンプの接合強度（クラックの発生等）や信頼性寿命（接続抵抗の上昇等）の劣化を招くことにも繋がってしまう。
更に、こうしてバンプを形成したデバイスチップの電気特性を保証するための検査は、通常仕上がり後のはんだボールバンプの頂頭部にプローブ針を当てて測定を行っているが、電気的な導通をとるためには、ある程度以上の針圧を加えなければならず、測定後のバンプ表面にそのプローブ痕跡が残ることは避けられない。
【０００８】
そして、場合によっては、バンプ全体が押し潰されてしまい、チップ内にバンプの高さバラツキを招き、その結果としてプリント配線基板へのチップ実装時に不良を発生させる原因ともなる。
こうしたなか、はんだボールバンプの形成において、電気特性検査を行う際にバンプ頂頭部に形成されるプローブ痕が起因で生じる実装不良を回避し、かつ仕上がりのバンプ表面を清浄化してプリント配線基板との接触抵抗の低減を図ることができる様な、高性能、高信頼性を有するバンプの製造技術を確立することが切望されている。
そこで本発明は上記課題を解消し、はんだ突起電極の高さを揃えることにより実装不良を低減でき、電気接続抵抗を低減するとともに接続強度を向上させることができるはんだ突起電極の製造方法を提供することを目的としている。
【０００９】
【課題を解決するための手段】
請求項１の発明は、はんだ突起電極に対して接触することにより電気特性検査を行った後に、前記はんだ突起電極の少なくとも頂部を研磨処理することを特徴とするはんだ突起電極の製造方法である。
これにより、電気特性を接触により検査するときに、はんだ突起電極の頂部（好ましくは頂頭部）に形成された痕が研磨されて平滑化される。これにより、はんだ突起電極の高さが揃い電気的な実装の不良を低減することができる。
請求項２の発明は、請求項１の発明において、前記はんだ突起電極の少なくとも前記頂部を研磨処理した後に、少なくとも不活性ガスの放電プラズマを用いたスパッタエッチング処理を行う。
これにより、はんだ突起電極の接合部表面に形成された自然酸化膜やプロセス残渣を効果的に除去して清浄なはんだ突起電極の表面を露出させることができる。はんだ突起電極の接合部表面が清浄化かつ活性化されることで、接続抵抗を低減し、接続強度を向上させることができるので、信頼性向上が図れる。
【００１０】
請求項３の発明は、請求項１のはんだ突起電極の製造方法において、前記はんだ突起電極の少なくとも前記頂部を研磨処理した後に、少なくとも還元性ガスの放電プラズマを用いたスパッタエッチング処理を行う。
これにより、はんだ突起電極の接合部表面が清浄化かつ活性化されることで、接続抵抗を低減し、接続強度を向上させることができるので、信頼性向上が図れる。
請求項４の発明は、請求項２に記載のはんだ突起電極の製造方法において、前記はんだ突起電極は電子デバイスチップに形成されている。
これにより、ハンダボールの高さのバラツキが研磨処理によって均等化されることにより、デバイスチップ内で仕上がりの突起電極の高さを揃えることができる。そして、突起電極付のデバイスチップの表面保護膜として用いる例えばポリイミド膜の様な表面層を化学的に活性な状態にさせることができる。
請求項５の発明は、請求項３に記載のはんだ突起電極の製造方法において、前記はんだ突起電極は電子デバイスチップに形成されている。
これにより、ハンダボールの高さのバラツキが研磨処理によって均等化されることにより、デバイスチップ内で仕上がりの突起電極の高さを揃えることができる。そして、突起電極付のデバイスチップの表面保護膜として用いる例えばポリイミド膜の様な表面層を化学的に活性な状態にさせることができる。
【００１１】
【発明の実施の形態】
以下、本発明の好適な実施の形態を添付図面に基づいて詳細に説明する。
なお、以下に述べる実施の形態は、本発明の好適な具体例であるから、技術的に好ましい種々の限定が付されているが、本発明の範囲は、以下の説明において特に本発明を限定する旨の記載がない限り、これらの形態に限られるものではない。
本発明は、半導体装置の製造分野等において適用される、例えばはんだボールバンプの様なはんだ突起電極の形成におけるはんだ突起電極の表面処理方法に関し、特に電気特性検査におけるプローブ痕やウェットバック工程における残渣や汚染等に起因した不良の発生を回避して、プリント配線基板への実装不良及び接続抵抗を低減した、高い信頼性を有するはんだ突起電極の製造方法である。以下の実施の形態では、はんだ突起電極としてはんだバンプを例にして説明する。
第１の発明にかかるバンプ製造方法（はんだ突起電極の製造方法）は、はんだボールバンプの電気特性検査を行った後に、少なくともバンプ頂頭部（頂部）を研磨（ポリッシュ）処理する工程を加えることを特徴としている。
本発明のポイントは、はんだボールバンプの電気特性検査後に、バンプ頂部、特にバンプ頂頭部の研磨工程を加えることにある。
通常のはんだボールバンプの品質保証は、はんだのウェットバック工程を経てボール状に仕上げられた状態のバンプの頂部に、電気特性検査用の測定プローブ針を当てて電気特性検査を行うため、測定の際に生じるプローブ痕やバンプの変形が、時としてプリント配線基板へのフリップチップ実装時に種々の不良（密着性の低下、接続抵抗の上昇）を発生させる原因となっていた。
【００１２】
本発明では、電気特性検査を行った後のはんだボールバンプに対して、研磨（ポリッシュ）処理を加えることによって、検査時にバンプの頂頭部に形成された測定プローブ痕が研磨・平滑化される。
また、はんだボールの高さバラツキが研磨処理によって均等化されることによって、デバイスチップ内で仕上がりのバンプ高さを揃えることができる。
その結果、本発明を適用した製造プロセスによって、はんだボールバンプを形成したデバイスチップをプリント配線基板へフリップチップ実装する際の不良発生を大幅に抑制できる様になる。
【００１３】
更には、本発明のプロセスを採用して製造したバンプ形成チップを幾つも実装して組み立てられる最終的な製品デバイスの信頼性及び耐久性は、従来の製造工程のものに比べて大幅に向上させることができる。
【００１４】
第２の発明にかかるバンプ製造方法は、前述の発明におけるバンプ頂頭部を研磨（ポリッシュ）処理した後、少なくとも不活性ガスの放電プラズマを用いたスパッタエッチング処理を行うことを特徴としている。
本発明のポイントは、前述した電気特性検査を行ったバンプ表面の研磨（ポリッシュ）処理を行った後のウェハに対して、プラズマ処理を施すことにより、更に高い信頼性を有するはんだボールバンプを安定して形成することにある。
【００１５】
すなわち、プローブ検査後のはんだボールバンプの頂頭部を研磨処理した後に更に、Ａｒ等の不活性ガスを用いたＲＦ放電プラズマによるスパッタエッチを行うことで、はんだバンプの接合部表面に存在するプロセス残渣や自然酸化膜を除去して清浄なバンプの表面を露出させると共に、バンプ付きデバイスチップの最表面の保護膜として用いるポリイミド膜に対しても、物理的なイオン照射を加えることによって、表面層を化学的に活性な状態にできる。
【００１６】
これにより、仕上がりのはんだバンプの接合部表面が清浄化・活性化されることで、実装後のプリント配線基板との接続抵抗を更に低減させることができる。また、ポリイミド膜表面が活性化されることによって、フリップチップ実装後の封止樹脂との密着性を向上させることができる様になる。
これらの結果、はんだボールバンプを作成したデバイスの電気特性が一層改善されると共に、フリップチップ実装して組み立てられる製品セットの信頼性及び耐久性を従来に比べて、更に大幅に向上させることができる。
【００１７】
第３の発明にかかるバンプ製造方法は、前途の発明におけるバンプ頂頭部を研磨（ポリッシュ）処理した後、少なくとも還元性ガスの放電プラズマを用いたスパッタエッチング処理を行うことを特徴とする。
本発明では、前述の発明以上に高い信頼性を有するはんだボールバンプを形成するための手段を提供する。
具体的には、本題の第２の発明と同様に、プローブ検査後のはんだボールバンプの頭頂部を研磨処理した後のウェハに対して、放電プラズマによる表面処理を行うわけであるが、その際に不活性ガスではなく、ＨＦ等の還元性ガスを処理室に導入してプラズマ処理を行う。
【００１８】
これにより、製造プロセス工程で、バンプ中に取り込まれる酸素や水分が起因して形成されるバンプ表面の自然酸化膜層を、化学的に還元しながらスパッタエッチングが進行し、本願の第２の発明以上に効果的にバンプ接合部表面のクリーニングを行うことができる。
【００１９】
また、バンプチップのバッシベーションに用いているポリイミド膜表面層のダングリングボンドが電気陰性度の大きいＦ原子（その他ハロゲン元素）にターミネイトされることにより、化学的により活性な状態を維持することができる。
このようにして、仕上がりのはんだバンプ接合部表面がより効果的に清浄化されることで、プリント配線基板との接続抵抗をより一層低減させることができる。
また、ポリイミド膜表面の活性化が進むことによって、フリップチップ実装時の封止樹脂との密着性をより一層向上させることができるようになる。
これらの結果、はんだボールバンプを作製したデバイスの電気特性が大幅に改善されると共に、フリップチップ実装して組み立てられる最終的な製品セットの信頼性及び耐久性を、前述までの発明以上に、大きく向上させることができる。
次に、本発明を、図面に基づいて更に詳しく説明する。
【００２０】
【実施例】
実施例１
実施例１は、はんだ突起電極としてのはんだボールバンプの製造プロセスにおいて、本発明の内の第１の発明を適用したものであり、はんだボールバンプを電気特性検査した時に、この電気特性検査でプローブ痕が形成されたはんだバンプの頂部（好ましくは頂頭部）に研磨（ポリッシュ）処理を行った例である。
はんだボールバンプの製造方法について説明する。
図１は、フリップチップＩＣの接合部の形成例を示している。図１（ａ）のように、フリップチップＩＣの接合部は、シリコン等の半導体基体１上にＡｌなどの電極パッド２をスパッタエッチング等を用いて形成し、ポリイミド等によって表面保護膜３を全面に被覆した後に、電極パッド２上に開口部を形成することで得られる。この様に、ＢＬＭ（Ball Limitting Metal）膜４と称するＣｒ、Ｃｕ、Ａｕからなる金属多層膜のパターンが形成される。
【００２１】
図１（ｂ）の様に、ＢＬＭ膜４の上には、開口部５を有するレジストパターン６を形成する。そして図１（ｃ）の様に、ウェハ２２の全面に対してはんだ蒸着膜１３が成膜されて、図１（ｄ）の様にレジストリフトオフによるパターニングを行った後に、熱処理によってはんだを溶融させることで最終的に図１（ｅ）に示すようなはんだボールバンプ１４がＢＬＭ膜４の上に電気的に密着して形成されることになる。
【００２２】
図２（ａ）は図１（ｅ）のはんだボールバンプ１４等を示しており、半導体ＩＣのＡｌ電極パッド２の上のポリイミド膜３のパターン開口部に、ＢＬＭ膜４を介してはんだボールバンプ１４が形成されている。
図２（ｂ）の様に、このようなはんだボールバンプ１４が形成された後に、デバイスチップ３０に対して以下の様な測定条件で電気特性検査を行った。
測定プローブ径 ： ３０μｍφ
オーバードライブ量 ： ３０μｍ
加熱温度 ： １０５℃
その結果、図２（ｃ）に示す様に、測定後のはんだボールバンプの頂頭部には、不可避的にプローブ痕２１が形成された。
【００２３】
次に、この状態のウェハを図３に示す様なポリッシング装置５０にセットし、一例として、以下の条件で、ウェハ表面部のバンプ頂頭部１４Ａをポリッシュ研磨した。
ウェハ回転速度 ： ４０ｒｐｍ
テーブル回転速度 ： ４０ｒｐｍ
研磨圧力 ： １００ｇ／ｃｍ２
揺動速度 ： ２ｍｍ／ｓｅｃ
スラリー供給速度 ： ３０ｍｌ／ｍｉｎ
削り代 ： ３０μｍ
【００２４】
この結果、図２（ｄ）に示す様に、はんだボールバンプ１４の頂頭部１４Ａに形成されていたプローブ痕が研磨除去され、バンプ表面１４Ｂが平滑化された。
以上の様にして、はんだボールバンプの電気特性検査後に研磨処理を施した半導体チップをプリント配線基板上にフリップチップ実装して組み立てられた製品デバイス（図４参照）は、バンプ／Ｃｕランド界面での電気接合特性及び密着強度が向上し、最終的な製品セットの信頼性及び耐久性が従来のものに比べて大幅に改善されることが確認された。図４において、はんだバンプ（はんだボールバンプともいう）１４のバンプ表面１４Ｂ側が球状になり、共晶はんだ４１を介してガラスエポキシ基板４５のＣｕランド４２に電気的に密着して接続されている。この基板４５の表面にはソルダーレジスト４４が形成され、Ｓｉチップとガラスエポキシ基板４５は封止樹脂４３により電気絶縁処理されている。
【００２５】
図３に示すポリッシング装置５０は定盤３６の上に研磨布（クロス）３８を装着しており、この研磨布３８に対しては研磨溶剤（スラリー）３７を滴下する。被処理基板であるウェハ２２は、ウェハキャリア３９に着脱金具で取り付けられている。ウェハキャリア３９はモーター４０により回転されると共に、ウェハ２２は上からの圧力により研磨布３８に押しつけられるようになっている。定盤３６はモーター４０により回転することから、ウェハキャリア３９のウェハ２２が研磨布３８により研磨されると共に、その時には研磨溶剤３７が供給される。これによりウェハ２２の表面のはんだバンプの頂頭部（頂部）１４Ａが、図２（ｃ）から図２（ｄ）に示す様に研磨されることになり、頂頭部１４Ａが平滑に研磨され平滑なバンプ表面１４Ｂとなる。
【００２６】
このようにするのは、はんだボールバンプ１４の頂頭部１４Ａを、図２（ｄ）のように電気特性検査を行う際にプローブ２０の先端部２０Ａが接触して、はんだボールバンプ１４の頂頭部１４Ａにプローブ痕２１を形成してしまうからである。このプローブ痕２１を除去して、電気的接続を確実にするために、図２（ｄ）のような平滑なバンプ表面１４Ｂをポリッシュ研磨で形成するのである。
【００２７】
実施例２
実施例２は、同じくはんだボールバンプの製造プロセスに、本願の第２の発明を適用したものであり、電気特性検査でプローブ痕が形成された、はんだバンプの頂頭部に研磨（ポリッシュ）処理を行った後、平行平板型ＲＦプラズマ処理装置を用いて、アルゴンガスの放電プラズマによるスパッタエッチング処理を行った例を図２〜図５を参照しながら説明する。
【００２８】
実施例２においてサンプルとして使用したウェハ２２は、前述の実施例１と同じものであり、図２（ａ）に示される様に、半導体基体１のＡｌ電極パッド２上の表面保護膜（ポリイミド膜）３のパターン開口部に、ＢＬＭ（Ball Limitting Metal）膜４を介してはんだボールバンプ１４が形成されたものである。
このボールバンプ１４の形成後のデバイスチップに対して、実施例１と同様に、以下の測定条件で、図２（ｂ）のように電気特性検査を行った。
測定プローブ径 ： ３０μｍφ
オーバードライブ量 ： ３０μｍ
加熱温度 ： １０５℃
その結果、図２（ｃ）に示す様に、測定後のはんだボールバンプ１４の頂頭部１４Ａには、不可避的にプローブ痕が形成された。
【００２９】
次に、この状態のウェハを図３に示す様なポリッシング装置５０をセットし、実施例１と同様に、以下の条件で、ウェハ表面のバンプ頂頭部１４Ａをポリッシュ研磨した。
ウェハ回転速度 ： ４０ｒｐｍ
テーブル回転速度 ： ４０ｒｐｍ
研磨圧力 ： １００ｇ／ｃｍ２
揺動速度 ： ２ｍｍ／ｓｅｃ
スラリー供給速度 ： ３０ｍｌ／ｍｉｎ
削り代 ： ３０μｍ
この結果、図２（ｄ）に示す様に、はんだボールバンプ１４の頂頭部１４Ａに形成されていたプローブ痕２１が研磨除去され、バンプ表面１４Ｂが平滑化された。
【００３０】
この状態のウェハ（２２）を図５の平行平板型ＲＦプラズマ処理装置６０にセットし、一例として以下の条件で、スパッタエッチング処理を行った。
Ａｒ＝２５ｓｃｃｍ、圧力１．０Ｐａ、ウェハステージ室温、
ＲＦ印加パワー：３００Ｗ（１３．５６ＭＨｚ）、
時間３０秒
この結果、Ａｒプラスイオンのスパッタリング作用により、はんだバンプ１４の接合部表面に存在するプロセス残渣や自然酸化膜が効果的に除去されて、清浄なバンプ表面１４Ｂが露出すると共に、バンプ付きデバイスチップの表面保護膜である表面保護膜（ポリイミド膜）３の表面がイオン衝撃エネルギーを受けて、化学的に活性化された。
【００３１】
上述した平行平板型ＲＦプラズマ処理装置６０は、図５に示す様な構造のものを使用できる。プラズマ処理室３４の中にはステージ２３（陰極板）と陽極板２４が間隔を置いて配置されている。ステージ２３の上には被処理基板であるウェハ２２が載る。ステージ２３は高周波電源２６に対して結合コンデンサー２５を介して電気的に接続されている。陽極板２４は接地されている。
これにより高周波電源２６からの高周波電圧がかかると、ステージ２３と陽極板２４の間にはプラズマ２７が発生することから、プラズマ処理室内のウェハ２２は前述した様なＡｒプラスイオンのスパッタリング作用により、はんだバンプ１４の接合部表面に存在するプロセス残渣や自然酸化膜が効果的に除去されて、清浄なバンプ表面１４Ｂが露出すると共に、バンプ付きデバイスチップの表面保護膜であるポリイミド膜３の表面がイオン衝撃エネルギーを受けて化学的に活性化できる。
【００３２】
以上の様にして、はんだボールバンプの電気特性検査後に、研磨処理及びスパッタエッチング処理を施した半導体チップをプリント配線基板上にフリップチップ実装して組み立てられた製品デバイス（図４）は、バンプ／Ｃｕランド界面での電気接合特性及び密着強度がより一層向上し、最終的な製品セットの信頼性及び耐久性は、先の実施例以上に、従来のものに比べて大幅に改善されることが確認された。
【００３３】
実施例３
本実施例は、同じくはんだボールバンプ製造プロセスに、第３の発明を適用したものであり、電気特性検査でプローブ痕が形成された、はんだバンプの頂頭部に研磨（ポリッシュ）処理を行った後、図６のトライオード型ＲＦプラズマ処理装置７０を用いて、ＨＦとＡｒの混合ガスによるスパッタエッチング処理を行った例を図２〜図６を参照しながら説明する。
実施例３においてサンプルとして使用したウェハは、前述までの実施例と同じものであり、図２（ａ）に示される様に、半導体基体１のＡｌ電極パッド２上のポリイミド膜３パターン開口部に、ＢＬＭ（Ball Limitting Metal）膜４を介してはんだボールバンプ１４が形成されたものである。
【００３４】
このボールバンプ形成後のデバイスチップに対して、前述までの実施例と同様に、電気特性検査を行った結果、図２（ｃ）に示す様に、測定後のはんだボールバンプ１４の頂頭部１４Ａには、不可避的にプローブ痕２１が形成された。
更に、この状態のウェハの表面を、前述までの実施例１と同様に、ポリッシュ研磨した結果、図２（ｄ）に示す様に、はんだボールバンプ１４の頂頭部１４Ａに形成されていたプローブ痕２１が研磨除去され、バンプ表面１４Ｂが平滑化された。
この状態のウェハ２２を図６のトライオード型ＲＦプラズマ処理装置７０にセットし、一例として以下の条件で、スパッタエッチング処理を行った。
ＨＦ／Ａｒ＝１０／２０ｓｃｃｍ、圧力１．０Ｐａ、ウェハステージ室温、
プラズマソース電力７００Ｗ（２ＭＨｚ）、
基板バイアス電圧３５０Ｖ（１３．５６ＭＨｚ）、
時間３０秒
【００３５】
このプラズマ処理では、Ａｒプラスイオンのスパッタリング作用に加えて、ＨＦによる還元作用によって、バンプ表面の自然酸化膜や有機物残渣は化学反応を伴いながら一層効果的に除去され、より清浄なはんだバンプ表面が露出した。
更にまた、本実施例では、バンプチップの表面保護膜であるポリイミド膜３の表面層のダングリングボンドが電気陰性度の大きいＦ原子にターミネイトされて、化学的により活性な状態になった。
【００３６】
上述したトライオード型ＲＦプラズマ処理装置７０は、図６のような構造を採用することができる。プラズマ処理室１３４の中には、陽極板１２４とステージ（陰極板）１２３が収容されていると共に、格子電極１１８も内蔵されている。格子電極１１８は接地されており、陽極板１２４はプラズマ電源１２８に対して結合コンデンサー１４０を介して接続されている。
ステージ１２３は結合コンデンサー１２５を介して基板バイアス電源１２６に接続されている。被処理基板であるウェハ２２はステージ１２３の上に載っている。これによりプラズマ２７が、陽極板１２４と格子電極１１８の間に形成されて、Ａｒプラスイオンのスパッタリング作用に加えて、ＨＦによる還元作用によって、はんだボールバンプ表面の自然酸化膜や有機物残渣は化学反応を伴いながら一層効果的に除去されて、より清浄なはんだバンプ表面が露出できる。
【００３７】
以上の様にして、はんだボールバンプの電気特性検査後に、研磨処理及びスパッタエッチング処理を施した半導体チップを、プリント配線基板上にフリップチップ実装して組み立てられた製品デバイス（図４）は、バンプ／Ｃｕランド界面での電気接合特性及び密着強度がより一層向上し、最終的な製品セットの信頼性及び耐久性は、前述までの実施例以上に、従来のものに比べて大幅に改善されることが確認された。
【００３８】
本発明を３種類の実施例１〜３に基づいて説明したが、本発明はこれらの実施例に何ら限定されるものではなく、サンプル構造、プロセス装置、プロセス条件等発明の趣旨を逸脱しない範囲で適宜選択可能であることは言うまでもない。
例えば、本実施例では、還元性ガスとして、本実施例ではＨＦを用いた例を示したが、それ以外にも水素、ＨＣｌ等を同様に用いることができる。このうち、ＨＦやＨＣＬ等の液体ソースの場合は、Ｈｅ等のキャリアガスによるバブリング、加熱気化、超音波気化等の手法によってプロセスチェンバー内に導入する。
【００３９】
バンプ頂頭部に形成された測定プローブ痕が研磨・平滑化され、デバイスチップ内で仕上がりのバンプ高さが揃い、実装不良を低減できる。
また、バンプ接合部表面が清浄化かつ活性化されることで、接続抵抗を低減し、接続強度を向上させることができ、信頼性向上が図れる。
本発明の採用により、電気特性検査を行った後のはんだボールバンプに対して、研磨（ポリッシュ）処理を加えることによって、検査時にバンプの頂頭部に形成された測定プローブ痕が研磨・平滑化される。
また、はんだボールの高さバラツキが研磨処理によって均等化されることによって、デバイスチップ内で仕上がりのバンプ高さを揃えることができる。
更に、スパッタエッチング処理によって、バンプ接合部表面に形成された自然酸化膜やプロセス残渣を効果的に除去して清浄なバンプ表面を露出させると共に、バンプ付きデバイスチップの表面保護膜として用いるポリイミド膜の表面層を化学的に活性な状態にさせることができる。
【００４０】
その結果、本発明を適用した製造プロセスによって、はんだボールバンプを液性したデバイスチップをプリント配線基板へフリップチップ実装する際の不良を大幅に抑制できる様になる上に、バンプ付きデバイスチップをフリップチップ実装して組み立てられる最終的な製品デバイスの信頼性及び耐久性を、従来製造工程のものに比べて大幅に向上させることができる。
【００４１】
したがって、本発明は、微細なデザインルールに基づいて設計され、高集積度、高性能、高信頼性を要求される半導体装置の製造に究めて有効である。
【００４２】
【発明の効果】
本発明は、はんだ突起電極の高さを揃えることにより実装不良を低減でき、電気接続抵抗を低減するとともに接続強度を向上させる。
【図面の簡単な説明】
【図１】本発明に用いられるはんだボールバンプの製造プロセス例をその工程順に示す概略断面図。
（ａ）は、ＬＳＩのＡｌ電極パッド上にはんだボールバンプの下地となるＢＬＭ（Ball Limitting Metal）膜がパターニングされた状態、
（ｂ）は、はんだ蒸着膜をリフトオフによってパターニングするための厚膜レジストパターンが形成された状態、
（ｃ）は、ウェハ全面にはんだ蒸着膜が成膜された状態、
（ｄ）は、厚膜レジストパターンのリフトオフによって、不要なはんだ蒸着膜が除去された状態、
（ｅ）は、ウェットバック工程の熱処理によってはんだが溶融し、ボールバンプが形成された状態、
をそれぞれ示す。
【図２】本願の発明を適用した、はんだボールバンプの製造プロセス例をその工程順に示す概略断面図。
（ａ）は、ウェットバック工程を経て、はんだボールバンプが形成された状態、
（ｂ）は、はんだボールバンプの頂頭部に測定プローブを当てて電気特性検査を行っている様子、
（ｃ）は、電気特性検査後にプローブ痕が形成された、はんだボールバンプの状態、
（ｄ）は、バンプ頂頭部に本発明の研磨処理を加えることで、プローブ痕が除去され、表面が平滑化された、はんだボールバンプの状態、
をそれぞれ示す。
【図３】本願の発明を適用した、電気特性検査後のバンプ付きウェハの表面処理に用いるポリッシュ研磨装置の概略図。
【図４】バンプ形成チップをプリント配線基板にフリップチップ実装した後の状態を示す概略断面図。
【図５】本願の発明を適用したはんだバンプの表面処理に用いる平行平板型ＲＦプラズマ処理装置の概略断面図。
【図６】本願の発明を適用したはんだバンプの表面処理に用いるトライオード型ＲＦプラズマ処理装置の概略断面図。
【図７】通常用いられているはんだボールバンプの製造プロセス例を示す図。
【符号の説明】
１・・・半導体基体（ＩＣ）、２・・・Ａｌ電極パッド、３・・・表面保護膜（ポリイミド膜）、４・・・ＢＬＭ（Ball Limitting Metal）膜、５・・・開口部、６・・・（フォト）レジスト膜、１３・・・はんだ蒸着膜、１４Ａ・・・頂頭部（頂部）、１４・・・（はんだ突起電極）はんだボールバンプ、１１８・・・格子電極、２０・・・プローブ、２１・・・プローブ痕、２２・・・被処理基板（ウェハ）、１２３・・・ウェハステージ（陰極板）、１２４・・・陽極板、１２５・・・結合コンデンサ、１２６・・・基板バイアス電源、１２７・・・放電プラズマ、１２８・・・プラズマ電源、１３４・・・プラズマ処理室、３６・・・定盤、３７・・・研磨溶剤、３８・・・研磨布、３９・・・ウェハキャリア、４１・・・共晶はんだ、４２・・・Ｃｕランド、４３・・・封止樹脂、４４・・・ソルダーレジスト、４５・・・ガラスエポキシ基板、５０・・・ポリッシング装置、６０・・・ＲＦプラズマ処理装置、７０・・・ＲＦプラズマ処理装置
Claims (5)
- はんだ突起電極に対して接触することにより電気特性検査を行った後に、前記はんだ突起電極の少なくとも頂部を研磨処理することを特徴とするはんだ突起電極の製造方法。
- 前記はんだ突起電極の少なくとも前記頂部を研磨処理した後に、少なくとも不活性ガスの放電プラズマを用いたスパッタエッチング処理を行う請求項１に記載のはんだ突起電極の製造方法。
- 前記はんだ突起電極の少なくとも前記頂部を研磨処理した後に、少なくとも還元性ガスの放電プラズマを用いたスパッタエッチング処理を行う請求項１に記載のはんだ突起電極の製造方法。
- 前記はんだ突起電極は電子デバイスチップに形成されている請求項２に記載のはんだ突起電極の製造方法。
- 前記はんだ突起電極は電子デバイスチップに形成されている請求項３に記載のはんだ突起電極の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27572698A JP3896701B2 (ja) | 1998-09-29 | 1998-09-29 | はんだ突起電極の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27572698A JP3896701B2 (ja) | 1998-09-29 | 1998-09-29 | はんだ突起電極の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000114313A JP2000114313A (ja) | 2000-04-21 |
| JP3896701B2 true JP3896701B2 (ja) | 2007-03-22 |
Family
ID=17559535
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27572698A Expired - Fee Related JP3896701B2 (ja) | 1998-09-29 | 1998-09-29 | はんだ突起電極の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3896701B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3735526B2 (ja) | 2000-10-04 | 2006-01-18 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| JP4035733B2 (ja) | 2005-01-19 | 2008-01-23 | セイコーエプソン株式会社 | 半導体装置の製造方法及び電気的接続部の処理方法 |
| JP2011009561A (ja) * | 2009-06-26 | 2011-01-13 | Disco Abrasive Syst Ltd | デバイスの検査方法 |
-
1998
- 1998-09-29 JP JP27572698A patent/JP3896701B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000114313A (ja) | 2000-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100681985B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US8962470B2 (en) | Method for forming bumps, semiconductor device and method for manufacturing same, substrate processing apparatus, and semiconductor manufacturing apparatus | |
| US8044511B2 (en) | Function element and function element mounting structure | |
| KR100304398B1 (ko) | 플립칩온보드어셈블리와그형성방법 | |
| US20060068595A1 (en) | Semiconductor substrate thinning method for manufacturing thinned die | |
| JP2006245468A (ja) | 半導体装置の製造方法 | |
| JP3896701B2 (ja) | はんだ突起電極の製造方法 | |
| JP4130706B2 (ja) | バンプ製造方法および半導体装置の製造方法 | |
| JP4154797B2 (ja) | はんだバンプ形成方法 | |
| JP4182611B2 (ja) | 半導体装置の製造方法 | |
| JPH10224029A (ja) | バンプ製造方法 | |
| JP2006270031A (ja) | 半導体装置およびその製造方法 | |
| JP5170915B2 (ja) | 半導体装置の製造方法 | |
| JP2000124177A (ja) | 半導体装置の製造方法 | |
| JP3296344B2 (ja) | 半導体装置およびその製造方法 | |
| US20070207606A1 (en) | Method for removing residual flux | |
| US20070085224A1 (en) | Semiconductor device having strong adhesion between wiring and protective film, and manufacturing method therefor | |
| JPH11163018A (ja) | 半導体装置の製造方法、多層配線基板及びその製造方法 | |
| JPH01164041A (ja) | バンプ構造を有するｉｃ素子とその製造方法 | |
| JP3362574B2 (ja) | バリアメタルの形成方法 | |
| JP3381454B2 (ja) | 蒸着装置及びボールバンプの形成方法 | |
| JP2006253437A (ja) | 半導体装置の製造方法 | |
| JPH11340268A (ja) | 半導体装置の製造方法 | |
| JP4196481B2 (ja) | 半導体装置の製造方法 | |
| JP3870469B2 (ja) | 成膜前処理方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050622 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061124 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061128 |
|
| A61 | First payment of annual fees (during grant procedure) |
Effective date: 20061211 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 3 Free format text: PAYMENT UNTIL: 20100105 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20110105 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20120105 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130105 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20130105 |
|
| LAPS | Cancellation because of no payment of annual fees |