JP2009267045A - Ｉｃチップ、パッケージおよび半導体装置 - Google Patents

Ｉｃチップ、パッケージおよび半導体装置 Download PDF

Info

Publication number
JP2009267045A
JP2009267045A JP2008114175A JP2008114175A JP2009267045A JP 2009267045 A JP2009267045 A JP 2009267045A JP 2008114175 A JP2008114175 A JP 2008114175A JP 2008114175 A JP2008114175 A JP 2008114175A JP 2009267045 A JP2009267045 A JP 2009267045A
Authority
JP
Japan
Prior art keywords
chip
package
heat dissipation
heat
metal film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008114175A
Other languages
English (en)
Inventor
Takao Sasaki
隆男 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Device Solutions Corp
Original Assignee
Toshiba Corp
Toshiba Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Microelectronics Corp filed Critical Toshiba Corp
Priority to JP2008114175A priority Critical patent/JP2009267045A/ja
Publication of JP2009267045A publication Critical patent/JP2009267045A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】特殊な材料や工程を使用しなくても高い放熱効果が得られる、ＩＣチップ、パッケージおよび半導体装置を提供する。
【解決手段】ＩＣチップ１は、内部素子が配置される内部素子領域１１と、ボンディングパッド１３が配置される領域とに分かれ、内部素子領域１１の上面に放熱用金属膜１２が形成されている。
【選択図】図１

Description

本発明は、ＩＣチップ、パッケージおよび半導体装置に関する。
近年のＩＣの高集積、高速化の進展に伴い、ＩＣの消費電力は増大する傾向にある。一方、そのＩＣチップを格納するパッケージとしては、実装効率の良い表面実装型樹脂封止パッケージが用いられることが多い。その場合、表面実装型樹脂封止パッケージの熱抵抗が大きいため、その中に格納されるＩＣチップのジャンクション温度が高温になることが懸念される。ジャンクション温度が高くなると、ＩＣの信頼性や素子特性への悪影響が顕著に現れる。
そこで、従来、高消費電力のＩＣをパッケージに封入した半導体装置に対して、様々な放熱対策がとられている。その１つとして、ＩＣチップを覆う樹脂キャップに表裏を貫通するビア孔を設け、このビア孔に第１の伝熱材を充填して、ＩＣチップ上に配置された第２の伝熱材に接触させ、放熱効果を高めた半導体装置が提案されている（例えば、特許文献１参照。）。
しかし、上述の半導体装置の場合、銅粉等をバインダーで固めた第１の伝熱材や金属粉を混入させたペースト状樹脂の第２の伝熱材などの特殊な材料を使用するため、材料コストが上昇するとともに、その組み立てに特殊な工程が必要となるため、組み立てコストも上昇する、という問題があった。
特開平８−９７３３６号公報 （第３ページ、図１）
そこで、本発明の目的は、特殊な材料や工程を使用しなくても高い放熱効果が得られる、ＩＣチップ、パッケージおよび半導体装置を提供することにある。
本発明の一態様によれば、最上層の金属配線層に放熱用金属膜が形成されている
ことを特徴とするＩＣチップが提供される。
また、本発明の別の一態様によれば、ＩＣチップが搭載される基板の外周部に、前記基板を一周する放熱用金属帯が形成されていることを特徴とするパッケージが提供される。
また、本発明のさらに別の一態様によれば、最上層の金属配線層に放熱用金属膜が形成されているＩＣチップが、基板の外周部に前記基板を一周する放熱用金属帯が形成されているパッケージに搭載され、前記ＩＣチップの前記放熱用金属膜と前記パッケージの前記放熱用金属帯との間がボンディングワイヤで接続されていることを特徴とする半導体装置が提供される。
本発明によれば、特殊な材料や工程を使用しなくても、高い放熱効果を得ることができる。
以下、本発明の実施例を図面を参照して説明する。
本発明の実施例１に係るＩＣチップは、最上層の金属配線層に放熱用金属膜が形成されている。この放熱用金属膜は、スパッタリングなどの手法により、通常の製造工程における金属配線層形成工程において形成されるものである。
図１の模式的平面図および図２の模式的断面図により、本実施例のＩＣチップ１の構造の例を示す。
図１に示すように、本実施例のＩＣチップ１は、内部素子が配置される内部素子領域１１と、ボンディングパッド１３が配置される領域に分かれ、内部素子領域１１の上面に放熱用金属膜１２が形成されている。
本実施例では、放熱用金属膜１２は、内部素子領域１１の全面を覆うように形成されているものとする。
図２は、この放熱用金属膜１２が形成されるチップ上面部付近を示す模式的断面図である。
放熱用金属膜１２は、内部配線１４のさらに上層に層間絶縁膜１５を間に挟んで形成されている。また、放熱用金属膜１２の上層には、チップ表面保護用の保護膜１６が形成されている。
このように、ＩＣチップ１の内部素子領域１１の上面に、その全面を覆うように放熱用金属膜１２が形成されているため、内部素子領域１１で発生した熱は、放熱用金属膜１２へ伝わって、放熱用金属膜１２の上面から放熱される。
図３に、本実施例のＩＣチップ１がヒートシンク２２０付きのパッケージ２００に格納された例を示す。
図３（ａ）は、ＩＣチップ１の放熱用金属膜１２が、保護膜１６を挟んで、樹脂封止部２１０の上部中央に埋め込まれたヒートシンク２１０と対向するように、ＩＣチップ１がパッケージ２００に格納された例である。
このように、放熱用金属膜１２をヒートシンク２１０と対向させることにより、放熱用金属膜１２へ伝わった熱は、ヒートシンク２１０を介して、パッケージ２００の外部へ効率よく放熱される。
図３（ｂ）は、ヒートシンク２１０と放熱用金属膜１２との間に、金属プラグ２２０が設けられた例である。
金属プラグ２２０により、ヒートシンク２１０と放熱用金属膜１２とが接続され、放熱用金属膜１２からヒートシンク２１０への熱伝導の効率がさらに高まる。
なお、放熱用金属膜１２は、パターンニングの容易さを考慮して、図４（ａ）〜（ｂ）に示すように、複数の領域に分けて形成するようにしてもよい。
このような本実施例によれば、通常の製造工程における金属配線層形成工程により放熱用金属膜が形成されるので、放熱効果の高いＩＣチップを容易に製造することができる。
本実施例では、ＩＣチップから外部への放熱を、パッケージ基板を介して行うパッケージの例を示す。
図５は、本発明の実施例２に係るパッケージの構成の例を示す模式的平面図である。
本実施例のパッケージ２は、ＩＣチップが搭載される基板２１の外周部に、基板２１を一周するように放熱用金属帯２２が形成されている。この放熱用金属帯２２は、ＩＣチップとのボンディングに使用されるボンディングフィンガ２３の外側に配置される。
図６に、本実施例のパッケージ２に、ＩＣチップ１００が格納された例を示す。
ＩＣチップ１００のボンディングパッド１３０のうち、電気信号接続用のボンディングパッド１３０は、ボンディングフィンガ２３との間でボンディングが行われるが、一部のボンディングパッド１３０は、放熱のため、放熱用金属帯２２との間で、ボンディングワイヤ２４による接続が行われる。
このボンディングワイヤ２４による放熱用金属帯２２との接続により、ＩＣチップ１００で発生した熱は、ボンディングパッド１３０から放熱用金属帯２２へ伝わり、基板２１から放熱される。
このような本実施例によれば、ＩＣチップで発生した熱をパッケージの基板から放熱することができる。
本実施例では、実施例１で示したＩＣチップ１が、実施例２で示したパッケージ２に格納された半導体装置の例を示す。
図５は、本発明の実施例３に係る半導体装置の構成の例を示す模式的平面図である。
本実施例の半導体装置３は、パッケージ２に基板２１にＩＣチップ１が搭載され、ＩＣチップ１のボンディングパッド１３とパッケージ２のボンディングフィンガ２３との間が、ボンディングされる。
本実施例では、このボンディング工程において、ＩＣチップ１の放熱金属膜１２とパッケージ２の放熱金属帯２２との間も、ボンディングワイヤ２４により接続される。
図８に、本実施例の半導体装置３の模式的断面図を示す。
ＩＣチップ１の放熱金属膜１２とパッケージ２の放熱金属帯２２とを接続するボンディングワイヤ２４が、ボンディングパッド１３とボンディングフィンガ２３をまたぐようにボンディングされている。
このような本実施例によれば、ＩＣチップ１で発生した熱は、放熱金属膜１２に伝わり、ボンディングワイヤ２４により放熱金属帯２２へ伝わる。放熱金属帯２２に伝わった熱は、パッケージ２の基板２１から外部へ放熱される。
このとき、放熱金属膜１２と放熱金属帯２２とを接続するボンディングワイヤ２４の本数が多ければ、その分、放熱効率が高まる。
このような本実施例によれば、通常のボンディング工程において、ＩＣチップの放熱金属膜とパッケージの放熱金属帯とを、ボンディングワイヤで接続することにより、ＩＣチップで発生した熱を、パッケージの基板から外部へ効率よく放熱することができる。
本発明の実施例１に係るＩＣチップの構成の例を示す模式的平面図。 実施例１のＩＣチップの模式的断面図。 実施例１のＩＣチップのパッケージへの格納例を示す模式的平面図。 放熱用金属膜の別の形状例を示す模式的断面図。 本発明の実施例２に係るパッケージの構成の例を示す模式的平面図。 実施例２のパッケージへのＩＣチップ格納例を示す模式的平面図。 本発明の実施例３に係る半導体装置の構成の例を示す模式的平面図。 実施例３の半導体装置の模式的断面図。
符号の説明
１ ＩＣチップ
２ パッケージ
３ 半導体装置
１１ 内部素子領域
１２ 放熱用金属膜
１３ ボンディングパッド
１４ 内部配線
１５ 層間絶縁膜
１６ 保護膜
２１ 基板
２２ 放熱用金属帯
２３ ボンディングフィンガ
２４ ボンディングワイヤ

Claims (5)

  1. 最上層の金属配線層に放熱用金属膜が形成されている
    ことを特徴とするＩＣチップ。
  2. 前記放熱用金属膜が、
    内部素子領域の全面に形成されている
    ことを特徴とする請求項１に記載のＩＣチップ。
  3. ＩＣチップが搭載される基板の外周部に、前記基板を一周する放熱用金属帯が形成されている
    ことを特徴とするパッケージ。
  4. 前記ＩＣチップと前記放熱用金属帯とがボンディングワイヤで接続される
    ことを特徴とする請求項３に記載のパッケージ。
  5. 最上層の金属配線層に放熱用金属膜が形成されているＩＣチップが、
    基板の外周部に前記基板を一周する放熱用金属帯が形成されているパッケージに搭載され、
    前記ＩＣチップの前記放熱用金属膜と前記パッケージの前記放熱用金属帯との間がボンディングワイヤで接続されている
    ことを特徴とする半導体装置。
JP2008114175A 2008-04-24 2008-04-24 Ｉｃチップ、パッケージおよび半導体装置 Withdrawn JP2009267045A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008114175A JP2009267045A (ja) 2008-04-24 2008-04-24 Ｉｃチップ、パッケージおよび半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008114175A JP2009267045A (ja) 2008-04-24 2008-04-24 Ｉｃチップ、パッケージおよび半導体装置

Publications (1)

Publication Number Publication Date
JP2009267045A true JP2009267045A (ja) 2009-11-12

Family

ID=41392523

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008114175A Withdrawn JP2009267045A (ja) 2008-04-24 2008-04-24 Ｉｃチップ、パッケージおよび半導体装置

Country Status (1)

Country Link
JP (1) JP2009267045A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012151172A (ja) * 2011-01-17 2012-08-09 Fujitsu Ltd 半導体装置及びその製造方法
KR101200893B1 (ko) 2010-03-29 2012-11-13 도요타 지도샤（주） 촉매 컨버터 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101200893B1 (ko) 2010-03-29 2012-11-13 도요타 지도샤（주） 촉매 컨버터 장치
JP2012151172A (ja) * 2011-01-17 2012-08-09 Fujitsu Ltd 半導体装置及びその製造方法

Similar Documents

Publication Publication Date Title
JP4688526B2 (ja) 半導体装置及びその製造方法
JP5081578B2 (ja) 樹脂封止型半導体装置
US6713856B2 (en) Stacked chip package with enhanced thermal conductivity
US7928590B2 (en) Integrated circuit package with a heat dissipation device
US7772692B2 (en) Semiconductor device with cooling member
US20130093073A1 (en) High thermal performance 3d package on package structure
US8716830B2 (en) Thermally efficient integrated circuit package
US8624388B2 (en) Package carrier and manufacturing method thereof
JP2004200316A (ja) 半導体装置
US8008769B2 (en) Heat-dissipating semiconductor package structure and method for manufacturing the same
JP2019071412A (ja) チップパッケージ
US7298028B2 (en) Printed circuit board for thermal dissipation and electronic device using the same
JP6129355B2 (ja) 電力半導体装置
TW558814B (en) Multi-chip package structure having heat sink member
JP5607092B2 (ja) パッケージ構造およびその製造方法
TWI269414B (en) Package substrate with improved structure for thermal dissipation and electronic device using the same
JP2008235576A (ja) 電子部品の放熱構造及び半導体装置
JP2007281201A (ja) 半導体装置
US11171072B2 (en) Heat dissipation substrate and manufacturing method thereof
KR20080023689A (ko) 집적회로 패키지 구조 및 그것의 제조 방법
US7763959B2 (en) Heat slug for package structure
JP2009267045A (ja) Ｉｃチップ、パッケージおよび半導体装置
JP2007281043A (ja) 半導体装置
US20100055843A1 (en) Chip package module heat sink
JP2001358259A (ja) 半導体パッケージ

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20110705